

0909 Baseline Report — Gemma-4-12B-it on FuriosaAI RNGD

작성일 2026-09-09 · 최종 갱신 2026-09-13 · 기준선 `v0_baseline` · 공식 최고 **7.4364** (리더보드 2위) · draw 대상 `v378_submit` (Stage 1 전용) 상위 규칙은 `RULES.md`, 실험 기록은 `RESULTS.md`, 신기록 서사는 `SOTA.md`에 있다.

0. 이 문서를 읽는 법

대상 독자. 학부 수준의 선형대수(행렬곱)와 C/Python 정도의 프로그래밍 경험이 있는 사람. NPU, 텐서 컴파일러, LLM 추론 최적화를 몰라도 읽을 수 있게 썼다. Rust를 몰라도 된다 — 이 문서에 나오는 Rust 코드는 "읽는 법"을 §3에서 따로 가르친다.

구성.

절	내용	이미 아는 사람은
§1	프로젝트와 대회가 뭔지	훑고 넘어가기
§2	NPU가 어떻게 동작하는가 — 특히 §2.7 실물 비용 모델	§2.7은 보기
§3	furiosa-opt 코드 읽는 법 — 특히 §3.3 contraction 파이프라인	§3.3만 보기
§4	최적화 원시 카탈로그	여기가 핵심
§5~§8	대회 규칙, 코드 지도, 커널 해부, 측정 체계	필요할 때 찾아보기
§9	지금까지 뭘 했고 다음은 뭔지	여기가 핵심

이번 판에서 새로 들어간 것은 넷이다. §1.2 — 공식 최고 7.4364와, qkv-ffn이 리더보드 전체 최고가 된 순위표. §3.4.5 — 뒤따르는 head norm이 스칼라를 지우므로 입력 norm의 $\sqrt{rms}$ 를 빼도 된다는 정확한 최적화(V369). §8.5 — 짝비 교 중앙값으로 채택했던 V340이 리더보드에는 손해였던 이유와, 새 판정 지표(draw 꼬리). §9.13 — V361~V381 라운드(Stage 1 전용인 V371 포함). Stage 2 전에 되돌릴 목록은 §9.14에 모았다.

§2.7은 이전 판에서 가장 크게 바뀐 곳이다. 이전 판이 "~290 B/cycle 벽에 도달했다"고 결론지었는데, 그 벽을 직접 재보니 **벽이 아니라 런 길이가 잘못된 지점**이었다(§2.7.5). 정정 과정 자체가 이 프로젝트에서 가장 값진 방법론이라 §2.7.4~2.7.7로 나눠 남겼다.

그리고 §2.7의 토대는 이것이다. 이 하드웨어의 실물 비용이 바이트가 아니라 **DMA 디스크립터** 수에 묶인다는 것 — 프로젝트 후반부의 모든 발견이 여기서 나온다. §9.5가 그 발견 과정이다.

§3.3도 크게 늘어난 부분이다. contraction이 왜 4단으로 쪼개지는지, 그 인자 하나를 바꾸면 왜 벡터 부하가 16배 달라지는지를 저장소의 실제 코드 두 덩어리로 따라간다. §4의 원시들이 결국 전부 "이 파이프라인의 어느 손잡이를 돌릴 것인가"의 문제이므로, §3.3을 건너뛰면 §4가 주문처럼 보인다.

1. 한눈에 보기

1.1 무엇을 하는 프로젝트인가

Google의 오픈 LLM **Gemma-4-12B-it**(120억 파라미터)을 **FuriosaAI RNGD**라는 AI 전용 칩 위에서 최대한 빠르게 돌리는 것이다. 이 저장소에는 이미 동작하는 구현이 통째로 들어 있다 — 모델 실행, 이미지·오디오 입력, HTTP 서버까지. 우리가 하는 일은 **그중 딱 세 개의 함수를 더 빠르게 고쳐 쓰는** 것이다.

대회 이름은 MOA @ MICRO 2026 Kernel Optimization Round이고, 잘하면 아테네에서 발표한다.

1.2 지금 어디까지 왔나

RNGD 실측 기준 (Arena job 15360, 3/3 정확도 PASS):

공식 최고 기록: 7.4364 (`ae361361` , 2026-09-13 00:34 UTC 제출, 3/3 PASS). 팀 **Goat Chovy #1557** — 공개 리더보드 2위.

	<code>sliding_project_qkv</code>	<code>sliding_attention_output</code>	<code>decoder_feedforward</code>	기하평균
공식 baseline	250,514	404,633	3,703,473	1.000×
우리 (<code>ae361361</code>)	88,132	39,797	260,271	7.4364×
speedup	2.84×	10.17×	14.23×	
1위 <code>vinxst</code> (<code>97bbe09c</code>)	89,174	33,437	301,213	7.4769×
3위 <code>#663</code> (<code>0acab4e3</code>)	92,560	36,768	278,919	7.3402×
4위 <code>COSLAB</code> (<code>352925a7</code>)	88,699	40,939	289,098	7.0980×

qkv와 ffn은 이제 리더보드 전체 최고다. 1위와의 격차 0.54%는 전부 `attn_out`에서 나온다. `vinxst`의 33,437까지 따라잡으면(−16.0%) 기하평균이 **+6.0%(7.88)** 오르고, 그 값이 곧 커널별 리더보드 최고를 합친 값이다.

SOTA 계보: `V0` → `V7`(2.43×) → `V14`(3.94×) → `V50`(4.93×) → `V82`(5.09×) → `V165`(5.76×) → `V204`(5.90×) → `V209`(6.28×) → `V243`(6.61×) → `V258`(6.83×) → `V267`(7.03×) → `V293`(7.23×) → `V313`(7.31×) → `V313 재draw`(7.42×) → **`V377 draw`(7.44×)**.

7.44는 어느 코드의 draw인가 — 그리고 판정 기준이 바뀌었다

이 제출은 아직 RESULTS:SOTA 장부에 기록되지 않았고, 수치는 리더보드 스냅샷

(`leaderboard/leaderboard_state.json` , 09-13 10:04 KST 갱신)에서 가져왔다. 제출 시각(00:34 UTC)이 `v377_submit` draw 배치 1 안이고 `v378_submit` 배치는 00:39 UTC에 시작했으므로, **`v377_submit` 의 draw로 본다.**

그리고 이 기록은 **판정 기준을 바꾼 직후**에 나왔다. `V340`(`attn` 비균등 타일)은 짝비교 중앙값에서 −1.2%로 채택됐지만, draw의 **하위 꼬리**를 깔고 있었다 — draw `attn` 최저가 38,347 → 42,620, p10이 40,405 → 42,822로 올라갔다. 리더보드는 최고값만 남기므로 **중앙값보다 꼬리가 점수를 정한다**(§8.5). 그래서 `V368`이 `attn`을 `V313` 대칭 경로로 되돌렸고, 그 위에 `qkv` 변경 둘을 얹은 `V377`·`V378`에서 draw `attn`이 다시 40k대로 내려왔다(`V377` 첫 draw 40,657 · 40,445).

앞선 코드들의 draw: `v360_submit` 12회 평균 6.894 · 최고 7.1385, `v367_submit` 42회 최고 7.1798(`attn` 최저 42,242).

draw 대상은 `v378_submit` — Stage 1 전용

V360 이후 쌓인 변경은 넷이다. 네 제출 브랜치 모두 Arena 25/25 PASS를 두 번 받았다.

제출 브랜치	추가된 변경	근거
<code>V367_submit</code>	ffn 꼬리 곱 <code>down_global × out_scale</code> 을 post-FF norm에 접음 (V366 T1)	-0.46% (12/16)
<code>V368_submit</code>	attn 본문을 V313 대칭 96/24 경로로 되돌림 — draw 꼬리 복원	V340의 draw 꼬리 손실 (pooled p10 +3.45%)
<code>V377_submit</code>	qkv 입력 norm의 <code>÷rms</code> 제거 (V369, 정확 — \$3.4.5)	-0.86% (12/16) · pooled p10 -0.93% [-1,477, -379]
<code>V378_submit</code>	qkv x를 f8 한 조각으로 (V371, Stage 1 전용)	-3.07% (15/16) · pooled p10 -4.13% [-4,453, -2,049]

draw 간격은 사용자 결정으로 00:39 UTC부터 60 s다(실제 간격은 앞 제출의 채점 시간보다 짧아지지 않는다).

V378은 Stage 2로 가져가면 안 된다. 채점 fixture의 `x ⊙ w` 가 ± 1 근처(0.9967~1.0039)라, 상수 스케일 128을 쓰면 모든 원소가 f8의 같은 칸(128)으로 반올림되고 head norm이 스케일을 흡수해서 통과한다. 실제 활성값에 서는 성립하지 않는다 — V257과 같은 부류다. **Stage 2 전에 V377 경로로 되돌린다.** 이 표의 근거는 한 잡 안 짝 비교와 draw 꼬리 지표이고, 제출 점수는 근거로 쓰지 않는다(\$8.5).

세 커널이 만난 것은 벽이 아니었다

V165 시점에 세 커널이 전부 ~290 B/cycle에 모였다. 당시 이 문서는 그것을 물리적 한계라고 읽었다. 그 판단이 틀렸다.

V197이 DMA 비용 곡선을 직접 실측하면서 정체가 드러났다 — **그건 벽이 아니라 "런 길이가 잘못된 지점의 값"이었다.**

런 길이	실효 속도
128 B	319 B/cycle
256 B	618 B/cycle ← 최적
512 B	595 B/cycle
2048 B	547 B/cycle

256 B 미만은 정확히 2× 벌점이고(128 B가 256 B의 1.94배), **길수록 좋다는 통념은 틀렸다**(256 → 2048에서 13% 약화). 그리고 최적점 618 B/cycle은 스펙의 **41%**다 — 우리가 벽이라 불렀던 19%의 두 배가 넘는다.

자세한 건 §2.7이다. 이 정정이 이번 판에서 가장 중요한 내용이다.

여기까지 오는 길에 한 번 크게 넘어졌다

2026-09-09 첫 실측 전까지 이 프로젝트는 **makespan**(컴파일러가 짜놓은 계획표의 길이)만 보고 달렸고, 그 위에서 5.801×까지 올라났었다. 첫 Arena 제출에서 **V15 이후 전 계보가 정확도 FAIL**로 드러났다. 원인은 성능 모델이 아니라 **틀린 코드**였다 — 자세한 건 §9.2.

살아남은 것을 추려 다시 세운 게 V50이고, 거기서 qkv의 진짜 병목을 찾아낸 것이 V165다(\$9.5). 이 보고서의 성능 수치는 전부 실측이고, 헤드라인은 공식 채점 결과다.

오랫동안 qkv가 유일한 병목이었다. $1.29\times \rightarrow 1.34\times \rightarrow 1.64\times$ 로만 움직이며 다른 둘($7\times, 10\times$)에 한참 못 미쳤다. 그 벽을 깬 것이 V165이고($2.37\times$), 깬 방법이 이 프로젝트에서 가장 중요한 발견이다 — **실물 비용은 바이트가 아니라 DMA 디스크립터 수에 묶인다**(\$2.7, \$9.5).

2. NPU가 어떻게 동작하는가 — 30분 속성 과정

2.1 CPU, GPU, 그리고 NPU

셋 다 곱셈과 덧셈을 하는 기계인데, "한 번에 몇 개를, 얼마나 자유롭게"가 다르다.

	한 번에 처리	잘하는 것	못하는 것
CPU	몇 개 (코어 수만큼)	뭐든지. 분기, 포인터, 조건문	대량 병렬
GPU	수천 개 (스레드)	같은 연산을 데이터만 바꿔 반복	스레드마다 다른 일
NPU (RNGD)	수십만 개	텐서 연산 하나	그 외 전부

NPU는 극단으로 간 특수 목적 기계다. 대신 그 하나를 아주 잘한다. RNGD는 BF16 기준 초당 256조 번 곱셈-덧셈(256 TFLOPS)을 한다.

여기서 중요한 차이 하나. GPU에서 CUDA를 쓰면 "스레드 100만 개를 띄워라"라고 쓰고 스케줄링은 하드웨어가 알아서 한다. **RNGD에서는 그 배치를 프로그래머가 직접 쓴다.** 어떤 데이터를 어느 메모리 층에 놓을지, 어느 연산 유닛에 태울지, 몇 개씩 쪼갤지를 전부 코드로 지정한다. 그래서 이 대회가 성립한다 — 같은 수학인데 배치를 바꾸면 5배가 달라진다.

2.2 contraction이 뭔가 — 행렬곱의 일반화

RNGD의 유일한 원시 연산이 텐서 contraction이다. 이름이 낯설지 뭐지, 사실 이미 아는 것이다.

행렬 × 벡터를 생각해보자.

$$y_i = \sum_j w_{ij} \cdot x_j$$

여기서 벌어지는 일은 세 단계다.

1. w_{ij} 와 x_j 를 짝지어 곱한다 (같은 j 끼리)
2. j 에 대해 전부 더한다
3. 남은 i 가 결과의 축이 된다

"두 텐서를 공통 축에서 곱하고 그 축을 따라 더해서 없애는 것" — 이게 contraction이다. 사라지는 축(j)을 **접힌다 (contracted)**고 한다. 행렬곱, 행렬-벡터곱, 내적, 배치 행렬곱, 컨볼루션이 전부 이 하나의 틀에 들어간다. 어느 축을 접느냐만 다르다.

내적	$a \cdot b$	$= \sum_i a_i b_i$	(i를 점음, 남은 축 없음 → 스칼라)
행렬×벡터	$y = Wx$	$= \sum_j W_{ij} x_j$	(j를 점음, i가 남음)
행렬×행렬	$C = AB$	$= \sum_k A_{ik} B_{kj}$	(k를 점음, i·j가 남음)
어텐션 점수	$S = QK^T$	$= \sum_d Q_{hd} K_{td}$	(d를 점음, h·t가 남음)

GPU와의 차이가 여기 있다. GPU는 이 모든 걸 2D 행렬곱(GEMM)으로 바꿔서 처리한다. 4차원 텐서가 들어오면 reshape/transpose로 2D로 눌러 편 다음 GEMM을 부르고 다시 퍼는데, 그 눌렀다 퍼는 과정 자체가 메모리를 왕복하는 비용이다. **RNGD는 다차원 contraction을 그대로 실행한다.** 그래서 이름이 Tensor Contraction Processor(TCP)다.

우리 커널에서 실제로 접히는 축은 이렇다.


연산	식	접히는 축	크기
Q 투영	$q[o] = \sum_h Wq[o,h] \cdot x[h]$	H	3,840
K/V 투영	$k[o] = \sum_h Wk[o,h] \cdot x[h]$	H	3,840
O 투영	$y[h] = \sum_o Wo[h,o] \cdot \text{attn}[o]$	Qs	4,096
FFN up/gate	$u[l] = \sum_h Wu[l,h] \cdot x[h]$	H	3,840
FFN down	$y[h] = \sum_l Wd[h,l] \cdot g[l]$	L	15,360

전부 **행렬 × 벡터**다. 토큰 하나씩 처리하기 때문이다(\$2.6에서 다시 다룬다).

2.3 RNGD의 몸 — 512개의 작은 컴퓨터

칩을 안에서부터 밖으로 그리면 이렇다.

RNGD 칩 하나



슬라이스(slice)가 기본 작업 단위다. 각자 512 KB짜리 전용 메모리(DM)와 연산기를 갖는다. $512 \times 512 \text{ KB} = 256 \text{ MB}$ — 스펙시트의 온칩 SRAM 용량과 정확히 맞는다.

행렬 $\times$ 벡터를 512개로 나누는 방법은 자연스럽다. **출력 행을 나눠 갖는다.**

```
q[0..4095] = Wq[4096 × 3840] · x[3840]
```

슬라이스 0 → Wq의 0~7번 행 담당 → q[0..7] 계산

슬라이스 1 → Wq의 8~15번 행 담당 → q[8..15] 계산

⋮

슬라이스 511 → Wq의 4088~4095행 담당 → q[4088..4095] 계산

각 슬라이스는 **자기 행만** 갖고 있으면 되는데, **입력 x는 전부가 똑같이 필요하다**. 512개 슬라이스 전부에 3,840개짜리 벡터를 복사해줘야 한다. 이 복사가 공짜가 아니고, 실제로 이 프로젝트에서 가장 먼저 잡은 병목이었다(\$9, V7).

함정 하나. v0_baseline의 코드는 `cluster = m![1 # 2]`로 되어 있었는데, 이게 "논리적으로 1개를 물리적으로 2개 자리에 복제"라는 뜻이다. 즉 **두 클러스터가 똑같은 계산을 하고 있었다** — 칩의 절반이 놀고 있었다. 이걸 고치는 게 v14_two_clusters다.

2.4 메모리 5층 구조

속도와 크기가 반비례하는 계단이다. 도서관에 비유하면 이렇다.

층	크기	비유	코드 타입
HBM	48 GB	서고 — 다 있지만 가지러 가야 함	HbmTensor
DM	512 KB × 512	내 책상 — 슬라이스마다 하나씩	DmTensor
TRF	작음	펼쳐놓은 책 — contraction 피연산자	TrfTensor
VRF	작음	손에 든 메모지 — 벡터 상수	VrfTensor
레지스터	—	지금 보는 줄	(직접 안 다룸)

데이터는 항상 이 계단을 타고 오르내린다.

```

HBM  →to_dm()→  DM  →ctx.sub.begin(..).to_trf()→  TRF  →  Tensor Unit
      ▲                                     |
      └──────────────────to_hbm_view()← commit()←  DM  ←──────────────────┘

```

계단을 몇 번 오르내리느냐가 곧 성능이다. 이 프로젝트 최적화의 절반은 "왕복 한 번 줄이기"였다.

2.5 세 명의 일꾼 — 실행 컨텍스트

RNGD 안에는 **동시에 일할 수 있는 일꾼이 셋** 있다. 코드에서 `ctx.main`, `ctx.sub`, `ctx.tdma`로 부른다.

일꾼	코드	하는 일
MainContext	<code>ctx.main</code>	주력. contraction, 벡터 연산, 타입 변환, 슬라이스 간 데이터 이동
SubContext	<code>ctx.sub</code>	조수. 레지스터 파일에 미리 올려놓기 (<code>to_trf</code> , <code>to_vrf</code>)
DmaEngine	<code>ctx.tdma</code>	짐꾼. HBM ↔ DM, DM ↔ DM 이동

규칙 세 개만 기억하면 된다.

규칙 1 — 같은 일꾼에게 시킨 일은 순서대로 처리된다. `ctx.main` 에 A, B, C를 시키면 A→B→C다. 아무리 A와 B가 독립이어도 겹치지 않는다.

규칙 2 — 다른 일꾼끼리는 겹친다. 짐꾼이 가중치를 나르는 동안 주력이 계산할 수 있다. 단, 서로 같은 데이터를 건드리면(의존) 기다려야 한다.

규칙 3 — MainContext와 SubContext는 같은 파이프라인을 공유한다. 완전히 겹치지는 않는다. 최악의 경우 둘의 합, 잘되면 큰 쪽 시간에 수렴한다.

여기서 **핵심 최적화 아이디어 하나**가 바로 나온다.

한 일꾼이 96% 바쁘고 나머지가 놀고 있다면, 일을 옮기기만 해도 빨라진다.

`v0_baseline` 이 정확히 그 상태였다. `MainContext` 가 96%를 차지했고, 짐꾼(DMA)은 대부분 놀고 있었다.

2.6 왜 LLM 디코딩은 "느린 게 정상"인가 — 루프라인

이게 이 프로젝트에서 제일 중요한 개념이다. 천천히 가자.

LLM은 토큰을 하나씩 만든다. "안녕"을 만들고, 그걸 다시 입력에 넣어 "하세요"를 만든다. 순차적이라 건너뛸 수 없다. 그래서 한 번의 계산에 들어가는 입력은 **토큰 딱 하나 = 3,840개짜리 벡터 하나**다.

그런데 그 벡터 하나를 처리하려고 **가중치 행렬 전체를 메모리에서 읽어와야 한다.**

`sliding_project_qkv` 한 번 실행:

읽는 데이터: Q·K·V 가중치 30 MB

하는 계산: 31,500,000 번의 곱셈-덧셈

이 둘의 비율을 **산술 강도(arithmetic intensity)**라고 한다.

$$\text{산술 강도} = \frac{\text{연산 횟수}}{\text{읽은 바이트}} = \frac{2 \times 31.5\text{M}}{30\text{MB}} \approx 2.0 \text{ FLOP/byte}$$

바이트 하나 읽어와서 곱셈 두 번 하고 버린다. 이제 하드웨어 쪽 비율을 보자.

$$\text{RNGD의 균형점} = \frac{256 \text{ TFLOPS}}{1.5 \text{ TB/s}} \approx 170 \text{ FLOP/byte}$$

170이 필요한데 2를 준다. 85배 부족하다. 결론은 명확하다.

이 커널들은 계산이 느려서 느린 게 아니라, 데이터를 못 갖다 줘서 느리다. 연산기는 대부분의 시간을 놀면서 기다린다. 이런 상태를 **메모리 바운드(memory-bound)**라고 한다.

숫자로 확인해보자. 1 GHz니까 1.5 TB/s = 사이클당 1,500 바이트, 256 TFLOPS = 사이클당 128,000 MAC이다.

	데이터를 다 읽는 데	계산을 다 하는 데
sliding_project_qkv	~21,000 cycle	~250 cycle
sliding_attention_output	~10,500 cycle	~125 cycle
decoder_feedforward	~66,000 cycle	~1,400 cycle

읽는 시간이 계산 시간의 50배 안팎이다. 그러니 "행렬곱을 빠르게" 하는 최적화는 여기서 의미가 거의 없다. 이미 연산기는 놓고 있다.

그런데 실제 baseline은 그보다도 훨씬 느렸다. (아래는 전부 RNGD 실측 cycle이다)

	이론 하한	V0_baseline 실측	배수	V82 실측	배수
sliding_project_qkv	~21,000	244,885	11.7배	144,863	6.9배
sliding_attention_output	~10,500	405,253	38.6배	57,239	5.5배
decoder_feedforward	~66,000	3,706,465	56.2배	348,994	5.3배

베이스라인은 이동 하한보다 12~56배 위에 있었다. 대역폭도 연산량도 아닌 제3의 무언가가 시간을 먹고 있었다는 뜻이다. 그 뒤의 실험들이 한 일이 그걸 걷어내는 작업이었고, 지금은 셋 다 5~7배까지 내려왔다.

비유. 트럭으로 짐을 나르는데 왕복 시간(하한)이 1시간인데 실제로는 하루가 걸렸다. 도로가 막혀서가 아니라, 짐을 싣기 전에 창고에서 포장을 뜯었다 다시 싸고, 같은 상자를 여러 번 옮겨 담고, 트럭 두 대 중 한 대는 세워둔 채였다.

그 "제3의 무언가"가 정확히 무엇이었는지가 §4(최적화 원시)와 §9(여정)의 내용이다. 미리 말하면 세워둔 트럭 한 대가 제일 컸다.

2.7 그런데 루프라인이 틀렸다 — 실물 비용은 바이트가 아니다

§2.6의 계산은 교과서적으로 옳지만, 이 하드웨어에서는 틀린 답을 준다. 165번의 실험 끝에 알아낸 진짜 비용 모델을 여기 적는다. 이걸 모르면 §9의 후반부가 이해되지 않는다.

2.7.1 증상 — 정적 모델이 qkv에서만 계속 틀렸다

오랫동안 qkv 하나만 최적화에 반응하지 않았다. 증상이 이랬다.

- 정적 스케줄은 x 복제 로드를 18.4k cycle로 셋는데, 실물에서는 ~45k였다.
- 실측/makespan 비가 qkv만 2.4~2.7이고 다른 두 커널은 2.05~2.2였다.
- 바이트를 절반으로 줄여도(V138) 실측이 안 움직였다.
- HBM 사본을 늘려도(V52) 오히려 +10k 느려졌다.

바이트를 줄였는데 시간이 안 줄면, 시간을 먹는 것이 바이트가 아니라는 뜻이다.

2.7.2 원인 — 커널은 ARM 코어가 돌리는 프로그램이다

런타임 소스를 읽고 나서야 답이 나왔다. PE 안의 커널은 ARM 코어에서 도는 프로그램이고, DMA 디스크립터를 런타임에 직렬로 만들어 발행한다.

그러니 비용의 축이 둘이다.

무엇	비용
읽기는 바이트	대역폭 (교과서적 루프라인)
발행하는 디스크립터 개수	ARM 코어의 직렬 작업 ← 이쪽이 지배적일 수 있다

문제의 x 복제 로드는 512개 슬라이스가 같은 7.7 KB를 각자 읽는 형태였다. 바이트로는 7.7 KB지만 디스크립터는 512개다. ARM 코어가 그걸 하나씩 만들어 내보내는 동안 DMA 엔진은 놀고 있었다.

이래서 §2.6의 "트럭 비유"를 고쳐야 한다. 도로가 좁은 게 아니라(대역폭), 배차 담당자가 운송장을 손으로 한 장씩 쓰고 있었다. 짐을 줄여도 운송장 수가 그대로면 아무 소용이 없다.

2.7.3 해법 — 한 번 읽고 칩 안에서 뿌린다

고치는 방법은 자연스럽다. HBM에서 조금만 읽고, 나머지는 칩 내부 네트워크로 복제한다.

전: 512 슬라이스 x 각자 HBM 읽기	= 디스크립터 512개
후: 클러스터당 8부만 HBM 읽기 (16 디스크립터) + ring-32 switch broadcast	= 디스크립터 16개 (-496)

이게 v158 이고, qkv가 151k → 108k (-28%) 로 떨어졌다. 그리고 이 하나로 프로젝트 전체 점수가 5.03 → 5.6대로 올랐다.

§4 원시 4(경유)에서 "온칩 브로드캐스트보다 HBM 왕복이 빠르다"고 했던 것을 기억하는가? 그 결론이 뒤집힌 게 아니라, 조건이 밝혀진 것이다. ring switch가 비싼 게 아니라 어떤 switch가 비싼지가 문제였고, HBM 왕복이 싼 게 아니라 디스크립터 수가 적을 때만 싼다.

함정 하나 (실측으로 배움). 첫 구현(V154/V155)은 cluster 1이 전부 쓰레기였다. 더미 클러스터 측 위의 pass는 cluster 0에서만 돈다. 실제 측(Qs / 2048) 위에서 로드-switch하고 끝에서 Replicated 로 reshape해야 두 클러스터가 다 채워진다.

2.7.4 세 커널이 같은 값에 모였다 — 그리고 우리는 그걸 오독했다

세 커널을 전부 §2.7.3의 원리로 정리하고 나니 셋 다 같은 값에 붙었다.

커널	바이트	V0	V165	실효 전송률
qkv	30.0 MB	126 B/cyc	105,544	298 B/cycle
attn_out	15.0 MB	39 B/cyc	53,374	295 B/cycle
ffn	94.9 MB	27 B/cyc	349,160	285 B/cycle

서로 다른 코드가 서로 다른 최적화를 거쳐 5% 안에 모였으니 **공통의 물리적 한계에 도달했다** — 당시 이 문서가 내린 결론이고, 그럴듯했다. 실제로 ffn에서 계산을 지워봐도(V170) 시간이 안 줄었으니 근거도 있었다.

그런데 틀렸다.

2.7.5 DMA 비용 곡선을 직접 재보니 — 벽이 아니라 잘못된 지점이었다

"한계"라고 부르기 전에 **재봤어야** 했다. V197이 그걸 했다. 고정된 3.93 MB를 런 길이만 바꿔가며(7,680 / 3,840 / ... / 120 B) 추가로 읽어 **비용 = f(런 길이)** 곡선을 실측했다.

런 길이	증분	실효 속도
128 B	+49,341	319 B/cycle
256 B	+25,430	618 B/cycle ← 최적
512 B	+26,430	595 B/cycle
1024 B	+28,222	557 B/cycle
2048 B	+28,762	547 B/cycle

세 가지가 한꺼번에 확정됐다.

- 1. **256 B 미만은 정확히 2× 벌점.** 128 B가 256 B의 **1.94배**다. 문서에 적힌 "256 B 정렬 위반 시 읽기 2×"가 실물로 확인됐다.
- 2. **최적은 256 B이고 더 길면 완만히 나빠진다.** 256 → 2048에서 13% 악화. "길수록 좋다"는 통념이 틀렸다.
- 3. **최고 실효 속도는 618 B/cycle = 스펙 1,500 B/cycle의 41%.** 우리가 "벽"이라 부른 ~290은 그 절반도 안 됐다.

오독의 교훈. 서로 다른 것들이 같은 값에 모이면 물리적 한계처럼 보인다. 하지만 **공통의 실수도 똑같이 그렇게 보인다.** 세 커널이 전부 같은 "런 길이가 나쁜 상태"에 있었을 뿐이었다. 수렴은 한계의 증거가 아니다.

2.7.6 그런데 고칠 수 있는 커널이 하나뿐이다

곡선이 최적점을 알려줬어도 **거기로 옮기려면 분할 축이 2의 거듭제곱이어야 한다.** 256 B로 딱 떨어져야 하기 때문이다.

커널	분할 축	2의 거듭제곱?
attn_out	<code>Qs</code> = 4096	✓
qkv	<code>H</code> = 3840	✗
ffn	<code>H</code> = 3840	✗

attn_out만 가능했고, 실제로 통했다 — 8청크(512 B 런) → 16청크(256 B 런)로 바꾸니 **warm -6.5% / cold -9.9%, 4/4 잡 승**(V198). 분산도 절반 이하로 줄었다.

qkv와 ffn은 H=3840에 막혀 있다. $3840 = 2^8 \times 15$ 라 256 B 경계에 맞출 수가 없다. 이게 이 프로젝트에 남은 가장 큰 미해결 축이다(§10).

2.7.7 곡선이 과거의 해석도 고쳤다

V197의 곡선은 앞선 결론 하나를 뒤집었다. V181의 ffn -31k를 이 문서는 "가중치·스케일을 연속 1세그먼트로 만들어서"라고 설명했었다. 그런데 **57,600 B 런은 곡선상 최악 구간이다**. 런 길이로는 오히려 손해였다는 뜻이고, 실제 이득은 **inter-slice reduce 제거**에서 왔다.

같은 이유로 후속 계획(V200/V202의 ffn 청크 재분할)도 전제가 무너져 취소됐다 — ffn down은 weight 960 B-scale 120 B로 **8청크가 이미 최적**이었다(4청크는 weight를 1920 B로 늘려 손해, 16청크는 scale을 60 B로 만들어 손해).

측정 하나가 설계 세 개를 바꿨다. 곡선을 그리는 데 든 Arena 잡은 3개다.

2.7.8 그리고 대역폭 측 자체가 달렸다 — 절반은 고정비다

§2.7.6이 "런 길이 최적점(618 B/cycle)의 51%에 있다"로 끝났으니, 남은 49%가 전부 대역폭 문제처럼 보였다. **또 재보야 했고, 또 달랐다**.

V205가 한 일. 구조를 전부 고정한 채 attn_out 타일의 슬라이스당 행 수만 120/88/60/32/16으로 바뀌가며 직선을 맞췄다.

$$\text{cycles} = a + \frac{\text{bytes}}{R}$$

얻은 값	뜻
R = 645 B/cycle	가중치 스트림은 이미 V197 최적점(618)보다 빠르다
절편 a ≈ 27k (커널 50k 중)	54%가 바이트와 무관한 고정비

접근 패턴은 병목이 아니었다. 같은 R을 세 커널에 적용하면 고정비는 qkv ~52k / attn_out ~27k / ffn ~155k — **전부 절반가량**이다.

표적이 대역폭에서 고정비로 옮겨갔다. 직선 하나 맞추는 데 Arena 잡 4개가 들었고, 그것이 이후 캠페인의 방향을 통째로 정했다.

그렇다면 고정비는 무엇인가? 가장 큰 순수-이동 항목이 x ring broadcast였다(정적 7,943). ring 32 → 4로 줄이자 ffn이 **-16,351(-5.3%, 3/3 잡)**. 이게 V206이고 프로덕션 반영이 V209다.

그런데 그 승리의 기전을 우리는 잘못 짚었다. §9.7에서 다룬다 — 이 프로젝트에서 가장 조심스럽게 읽어야 할 대목이다.

2.8 실물 타임라인이 보여준 것 — 동기화와 FIFO

지금까지 이 문서의 모든 분석은 둘 중 하나였다. **정적 스케줄**(컴파일러가 짠 계획)이거나, **커널 전체 cycle**(실행 결과의 총합)이거나. 2026-09-11에 처음으로 **하드웨어가 무엇을 언제 했는지 명령 단위로** 보는 도구를 얻었다. 그리고 그 도구가 보여준 것은 §2.7과 또 달랐다.

2.8.1 도구 — span 이름까지 기록하기

런타임은 원래부터 실행 구간(span)마다 `name + begin_cycle + end_cycle`를 넘기고 있었다. 측정 하네스가 begin/end만 읽어 커널 전체 창을 계산했을 뿐이다. 이름까지 기록하자(`TUC_PROFILE_LEVEL=trace`) launch 하나에 ffn

144개 · qkv 82개 · attn_out 24개의 구간이 나왔다 — DMA, Renegade::TuExec (Tensor Unit 실행), StoVrf / StoTrf (레지스터 staging), Cluster (동기화 대기).

여기에 컴파일러 쪽 덤프 셋을 더했다.

환경변수	보이는 것
BEAM_SEARCH_TRACE_DUMP_PATH	스케줄러가 붙인 명령 이름 (T29 := Dma.StoD(...) , T30 := ClusterSync(T29))
SCHEDULER_MANUAL_ORDERING_PATH	명령 순서를 강제한다 (한 줄에 T<a> -> T)
DUMP_PE_PROGRAM	PE가 실제로 실행하는 C 프로그램 (code_0.c)

순서 강제 파일은 빌드의 모든 커널에 적용되고 캐시로도 격리되지 않는다. 그래서 한 커널만 참조하는 테스트 바이너리를 따로 만들어, 순서 없는 판과 있는 판을 잡마다 번갈아 돌린다.

2.8.2 발견 ① — 두 클러스터가 서로를 기다린다

§2.3에서 칩이 두 클러스터로 나뉘어 있다고 했다. 한 클러스터가 HBM에 쓴 데이터를 다시 읽으려면 두 클러스터가 박자를 맞춰야 한다. 그래서 컴파일러(0.6.0)는 store한 HBM 데이터를 다시 읽는 로드 앞(과 커널 끝)에 ExplicitSync를 넣는다.

PE 프로그램을 열어 보면 이건 두 클러스터의 master PE 사이 IPC다. sync_intra_chip_cluster(n) 이 상대 클러스터에 코어 인터럽트로 타임스탬프 n을 보내고, wait_sync_intra_chip_cluster(n) 이 상대가 보낸 n을 기다린다.

정정 한 번. 처음에는 "store마다 동기화 하나"로 보였다 — 지금 커널의 store는 전부 나중에 다시 읽히기 때문이다. 다시 읽지 않는 dummy store를 끼워 보니 store 3개에 동기화 2개였다. 붙는 자리는 store가 아니라 reload다.

문제는 그 길이다. 정적 스케줄은 600 cycle로 세는데 실물은 0.4k~15k이고, 같은 코드에서도 launch마다 무작위다. attn_out에서 동기화 대기가 4.1k였던 launch는 42k, 13.4k였던 launch는 49k였다. §8.5에서 본 attn_out draw 분산의 주성분이 바로 이것이다.

줄이려는 시도는 세 번 다 실패했다.

시도	결과
꼬리 연산을 두 클러스터 모두에서 (V281)	대기 길이는 구조와 무관 — 여전히 무작위
push와 wait 사이의 명령을 비우기 (V285)	+3.9% (5/6) — 사이의 구성과 무관
attn_out을 한 클러스터로 몰아 동기화 자체를 없애기 (V284)	동기화는 사라졌지만 로드가 1.84× 느려져 +17.5%

V284가 알려준 것이 크다. 두 클러스터에 나눠 쓰는 로드는 한 클러스터 로드보다 거의 두 배 빠르다(book: DM 256 B/cycle per cluster). 동기화를 없애려고 클러스터를 줄이면 대역폭이 반이 된다. 동기화 제거는 클러스터 수를 줄이지 않는 방법으로만 가능하다.

2.8.3 발견 ② — DMA는 발행 순서대로만 끝난다

span 로그 8개에서, 같은 launch 안 DMA 명령 쌍 18,928개 중 나중에 발행된 명령이 먼저 끝난 경우는 0건이었다. DMA 엔진은 새치기가 없는 FIFO다(정확히는 클러스터마다 직렬 FIFO — §2.8.5에서 정정한다).

게다가 한 클러스터의 명령 큐 안에서는 **TU pass 뒤에 놓인 DMA 발행이 그 pass가 끝날 때까지 늦어진다**. 명령이 줄 서는 순서 자체가 늦어질 수 있다는 뜻이다.

그러니 **명령의 순서가 곧 성능**이다. 순서 하나를 강제로 바꾸자(V289: Q weight 로드를 x 로드 앞으로) 계산은 똑같은데 **6/6 잡에서 +12%**였다 — FIFO에서 x 로드가 큰 Q 로드 뒤에 줄을 섰기 때문이다.

그리고 이번 라운드의 기각 넷(V284 · V285 · V287 · V288)이 **전부 같은 모양**이었다: **부분 최적화는 맞았는데, 스케줄러가 순서를 바꿔 긴 대기가 큰 로드 앞에 섰다**. 대표적인 게 V287이다.

- qkv weight를 live 슬라이스 절반에 두면(슬라이스당 행 2배) 로드가 실제로 빨라진다. 슬라이스당 8행 505~520 → 16행 612 → 32행 630 B/cycle (V286, span으로 직접 측정).
- 실제로 Q 로드는 31.5k → 26.9k로 줄었다.
- 그런데 레이아웃이 바뀌자 스케줄러가 RoPE store의 동기화(16.5~17k)를 V 로드 앞에 놓았다. 결과는 **+2.9% (12/12)**.

2.8.4 그래서 임계 경로는 이렇다

V273 warm launch의 임계 경로를 구간 종류별로 나누면(구간이 서로 겹치므로 합은 전체와 맞지 않는다):

커널	전체	DMA	동기화	TU
qkv	103k	82k	12k	5k
attn_out	47k	30k	12k	4.5k
ffn	289k	217k	17k	85k

- qkv는 사실상 **DMA FIFO 전체가 임계 경로**다. 로드가 줄 서는 순서를 바꾸지 않는 한 줄어들 곳이 없다.
- attn_out은 동기화가 전체의 약 1/4이고, 그게 무작위다.
- ffn은 TU가 큰 몫이다 — 다만 §9.7에서 봤듯 그 TU는 대부분 DMA 봉투 아래에 숨는다.

§2.7이 "**비용의 단위는 바이트가 아니라 디스크립터 수**"였다면, 여기서 배운 것은 "**비용은 개수가 아니라 순서**"다. 같은 명령 집합이라도 FIFO에 어떤 순서로 줄 서느냐와 동기화가 어느 로드 앞에 끼느냐가 수만 cycle을 가른다. 그리고 정적 스케줄은 동기화를 600 cycle짜리로 보기 때문에 이 순서의 값을 매기지 못한다.

2.8.5 정정 — "무작위 동기화"의 정체는 느려진 클러스터 1이었다 (V294 · V295 · V306)

§2.8.2는 동기화 대기가 launch마다 무작위라고 적었다. 다음 날 네 가지를 재서 정체를 찾았다.

1. **span은 클러스터 0의 명령만 보고한다**. 우리가 본 `cluster` span은 "클러스터 0이 클러스터 1을 기다린 시간"이었다.
2. **동시에 로드하면 클러스터 1만 느려진다 (V294)**. 한쪽 클러스터만 로드하면 커널 끝 동기화가 **정확히 1,298 cycle**로 고정된다. 두 클러스터가 함께 로드하면 **4.3k~16.3k**로 흔들리는데, 이때 클러스터 0의 로드 시간은 단독일 때와 같다. 무작위의 정체는 **클러스터 1의 지연**이었다.
3. **클러스터별 명령은 직렬화된다 (V295)**. 두 클러스터가 정말로 동시에 도는 것은 **한 DMA 명령 안의 두 몫**뿐이다. 그 안에서 두 클러스터는 HBM 읽기 대역폭을 나눠 쓰고 클러스터 0이 우선한다(단독이면 ~262 B/cycle, 둘이면 합쳐 ~420 B/cycle). 클러스터마다 명령을 따로 내면 앞 명령이 끝나야 뒤 명령이 시작돼 **70.5k vs 35.8~41.4k**로 거의 두 배 느리다.
4. **TU pass가 DMA 발행을 막는다 (V306)**. PE는 명령을 정적 순서대로 클러스터당 TUC 큐 하나에 넣는다. DMA 발행은 앞의 DMA 완료뿐 아니라 **앞에 선 TU pass의 종료**도 기다린다. 실물 TU는 정적 스케줄의 1.6~3.6배라서, 큰

로드 앞에 선 작은 pass 하나가 DMA 엔진을 놀린다. 여기에 book이 알려 준 사실이 하나 더 있다 — CustomBroadcast의 SFR 쓰기는 DMA 엔진과 sub 컨텍스트까지 점유하는데, 정적 스케줄은 이를 MainContext 작업으로만 센다.

앞 판의 서술	정정
DMA는 전역 FIFO다	클러스터마다 직렬 FIFO다. 두 클러스터가 함께 도는 것은 한 명령 안의 뒤편이다
동기화 대기는 무작위다	동시 로드에서 느려진 클러스터 1의 지연이다
동기화를 없애면 시간이 준다	없애도 클러스터 1의 지연은 끝 동기화로 옮겨 갈 뿐이다 (V307, 중립)

그래서 표적은 동기화 자체가 아니라 클러스터 1을 느리게 만드는 로드다. 실제로 통한 방법은 셋이었다. 로드를 빠른 런 구조로 바꾸기(V299, 256 B 정렬 행 읽기 -8.8%), 한 명령 안에서 뒤편을 클러스터 0 쪽으로 옮기기(V321, 단 행 단위 읽기에서만 -6.9%), 그리고 큰 로드 앞의 작은 TU pass를 빼기(V306, 정적 예측의 3배인 -1.76%).

2.8.6 클러스터 로드 모델 — 분할은 "누가 기다리는지"만 바꾼다 (V335 · V339 · V341 · V344 · V345)

§2.8.5에서 표적을 "클러스터 1을 느리게 만드는 로드"로 좁혔다. 그 로드를 이해하려고 attn_out의 o_weight 로드만 도는 탐침 다섯 개를 돌렸고, 결과가 하나의 모델로 모였다.

관찰	탐침
레이아웃이 같으면 클러스터 0은 늘 ~332 B/cycle로 로드한다	V341
클러스터 1은 클러스터 0이 로드하는 동안 ~171 B/cycle, 혼자일 때 ~332 B/cycle이다. 동기화 대기(= 클러스터 1 지연)는 이 차이에서 나온다	V341
HBM 스택을 클러스터마다 하나씩 나누면 로드가 1.68× 느려지고 지연은 그대로다 — 지연의 원인은 HBM 채널 공유가 아니다	V335 (+42%)
live 슬라이스 수(256 · 128 · 64)는 로드 속도를 바꾸지 않는다. 슬라이스 0..127(DMN 절반)에 몰면 1.66× 느려진다 — 처리율은 DMN(= DMA 엔진) 수에 묶인다	V344
지금 쓰는 256 B 열 체크가 가장 빠른 읽기 패턴이다 (512열 +5.9%, 1024열 +7.0%, 행 교차 +1.1~1.4%)	V341
지연을 줄이는 방법은 클러스터 1의 슬라이스당 바이트를 줄이는 것뿐이다. 시간으로 나눠 tile1을 클러스터 0 전용으로 두면 지연이 14.3k → 5.8k로 준다	V339
그래도 로드 창 전체는 두 클러스터가 나눠 쓰는 대역폭에 묶인다. 최적 분할은 클러스터 0 ≈ 63%, 실물 바닥은 ≈33.9k (464 B/cycle)	V345

분할은 누가 기다리느지를 바꿀 뿐, 로드 창을 줄이지는 못한다. 그래서 이 모델로 설계한 V340(비균등 타일)의 이득이 모델 기대(-4k)보다 작은 -1.2%에 그쳤다. 로드 전용 탐침의 지연은 4.3k인데 커널에서는 13.5k였다 — 남은 지연은 분할 탓이 아니라, 정적 스케줄러가 tile1을 늦게 발행한 탓이었다.

그리고 이 모델은 vinxst를 설명하지 못한다. 우리 attn_out 공식 draw 137회의 최저가 38,347(p5 40.0k, 중앙값 45.3k)인데, vinxst의 33,437은 그보다 13% 아래이고 로드 창만 켜 우리 바닥(33.9k)보다도 작다. 측정 조건이 다르다는 점을 감안해도, vinxst는 우리 로드 모델 밖의 구조를 쓰고 있다.

3.2 커널 체인 해부 — `begin` 부터 `commit` 까지

furiosa-opt 커널은 **파이프라인 선언문**의 나열이다. 하나하나가 `ctx.<엔진>.begin(입력)` 으로 시작해서 `.commit()` 으로 끝나고, 그 사이의 각 단계가 실제 하드웨어 명령이 된다.

```
let contraction = ctx

  .main // ① 어느 일꾼에게 시킬지

  .begin(weight_f8.view()) // ② 입력: DM에 있는 f8 가중치

  .fetch::<OUTER, INNER>() // ③ DM에서 어떤 모양으로 꺼낼지

  .fetch_table_lookup::<f8e4m3>() // ④ (선택) 꺼내면서 타입 변환

  .collect::<OUTER2, INNER2>() // ⑤ 레지스터에 어떤 모양으로 모을지

  .contract_outer::<OUTER, INNER, _,_,_>(&x_trf) // ⑥ ↱

  .contract_packet::<R1>() // ⑦ | contraction 4단

  .contract_time::<R2>() // ⑧ | (§3.3)

  .contract_lane::<R3, LANES>(LaneMode::...) // ⑨ ↴

  .cast::<bf16, m![1 # 16]>() // ⑩ (선택) 결과 타입 변환

  .transpose::<...>() // ⑪ (선택) 축 순서 정리

  .commit_trim::<...>() // ⑫ 패딩 잘라내기

  .commit(); // ⑬ DM에 쓰기
```

세 자리만 이해하면 된다.

fetch — 읽으면서 공짜로 할 수 있는 일. DM에서 데이터를 꺼내는 단계인데, 여기에 **타입 변환을 엮을 수 있다**(④). f4 가중치를 꺼내면서 f8로 퍼는 게 대표적이다. 이걸 따로 하면 "전체를 읽어 변환해서 DM에 쓰고, 다시 읽는" 패스가 하나 더 생긴다. 그 융합이 실제 최적화였다(§4 원시 1).

제약 (실측으로 확인). LUT는 **연달아 못 건다**. f4 → f8 (paired)과 f8 → bf16 (non-paired)을 한 fetch 에 이어 붙일 수 없어서, NVFP4 가중치를 bf16으로 만들려면 DM 사본을 반드시 한 번 거쳐야 한다. 이 제약이 "그럼 bf16으로 안 만들고 f8인 채로 공급자"는 결론(§4 원시 10)으로 이어졌다.

commit — 곧 **"DM에 쓰기"**다. 그래서 **체인 개수 = DM 왕복 횟수**이고, 체인을 합치는 게 곧 최적화다.

`commit_view()` 를 쓰면 큰 텐서의 특정 타일 자리에 직접 쓸 수 있어서 중간 복사가 사라진다.

주의 — 레지스터 파일(TRF/VRF)은 **Sub staging**으로만 채운다. API상으로는 Main pass에서 `.vector_final().to_vrf()` 나 `.collect().to_trf()` 로 레지스터를 직접 쓸 수 있고, 타입 검사·lowering·정적 스케줄을 전부 통과한다. 그런데 실물에서 **VRF 직접 쓰기는 커널을 멈추고**(PXI-601, V274), **TRF 직접 쓰기는 contraction에 값을 전달하지 못한다**(V276). 컴파일이 된다고 하드웨어가 지원하는 것은 아니다(§8.3.3).

나머지 축 인자들은 전부 **"모양"**이다. `m![...]` 안의 값이 바뀌면 계산 결과는 그대로인데 스케줄이 달라진다. §3.3이 그 이야기다.

3.3 contraction 4단 파이프라인 — 이 문서의 핵심

§2.2에서 contraction은 "공통 축에서 곱하고 그 축을 따라 더해 없애는 것"이라고 했다. 여기서는 **RNGD가 그걸 실제로 어떻게 하는지, 그리고 왜 같은 수식이 열 배 차이 나는지를 본다**.

3.3.1 왜 4단인가 — 한 번에 3,840개를 못 더한다

Q 투영의 한 출력은 이렇게 생겼다.

$$q_o = \sum_{h=0}^{3839} W_{oh} x_h$$

3,840개 항을 한 사이클에 더하는 하드웨어는 없다. 곱셈기도 유한하고, 덧셈 트리도 유한하다. 그래서 이 합을 세 겹으로 쪼개 나눠 처리한다. 덧셈의 결합법칙이라 결과는 같다.

$$\sum_{h=0}^{3839} = \sum_{\substack{\text{lane} \\ \text{공간}}} \sum_{\substack{\text{time} \\ \text{시간}}} \sum_{\substack{\text{packet} \\ \text{공간}}}$$

각 겹이 하드웨어의 서로 다른 부분에 대응한다.

겹	성격	무엇인가
Packet	공간	한 번에 스트림되는 최소 묶음 (32/64 B). 곱셈기 배열이 동시에 처리
Time	시간	그냥 루프. 누산기에 계속 더한다
Lane	공간	TRF의 병렬 차선. 마지막에 접는다

그리고 이 세 겹을 조작하는 게 네 개의 호출이다.

contract_outer

↓

contract_packet

↓

contract_time

↓

contract_lane

두 텐서를 짝짓고 어느 축을 접을지 선언 (자연 실행 - 아직 계산 안 함)

Packet Reducer: 묶음 안에서 더한다

Time Reducer: 루프 돌며 누산한다

Lane Folder: 차선을 접어 최종 출력을 만든다

읽을 때 헷갈리는 지점 하나. 각 단계의 타입 인자는 "무엇을 줄일지"가 아니라 "줄이고 나서 무엇이 남는지"다. 그래서 `contract_packet::<m![1]>()` 은 "1만 남긴다" = 묶음을 통째로 다 더한다는 뜻이다.

3.3.2 예제 A — Q 투영 (전부 다 더하는 경우)

`src/device/sliding/projection.rs` 의 실제 코드다.

```

let contraction: DmTensor<bf16, Chip, QueryClusters, QueryRows, m![Qs % 8]> = ctx
    .main
    .begin(weight_f8.view())
    .fetch::<m![Qs % 8, H / 64, Dummy2], m![H % 64]>()
    .collect::<m![Qs % 8, H / 64, Dummy2, H / 32 % 2], m![H % 32]>()
    .contract_outer::<m![Qs % 8, H / 64, Dummy2], m![H % 64], _, _, _>(&x_trf)
    .contract_packet::<m![1]>()
    .contract_time::<m![Qs % 8]>()
    .contract_lane::<m![Qs % 8], m![1 # 8]>(LaneMode::Interleaved)
    .cast::<bf16, m![1 # 16]>()
    .transpose::<m![Qs / 4 % 2], m![Qs % 4 # 16]>()
    .commit_trim::<m![Qs % 4]>()
    .commit();

```

이 슬라이스가 맡은 일. Q 가중치 $[4096 \times 3840]$ 중 8행을 갖고 있다(4096행을 2 클러스터 $\times$ 256 슬라이스 = 512로 나눔). 그 8행 각각을 $x(3,840)$ 와 내적해서 8개의 출력을 만든다.

모양을 따라가 보자. $H = 3840$, $Qs \% 8 = 8$, $H / 64 = 60$, $Dummy2 = 2$.

단계	인자	무슨 일이 일어나나
<code>contract_outer</code>	outer <code>m![8, 60, 2]</code> , inner <code>m![H % 64]</code>	스트림 스텝이 $8 \times 60 \times 2 = 960$ 개. 스텝마다 64개 원소를 소비
<code>contract_packet::<m![1]></code>	남는 것: 1	64개를 전부 더해 스텝당 값 1개
<code>contract_time::<m![8]></code>	남는 것: 8행	$60 \times 2 = 120$ 스텝을 누산. 행마다 하나씩, 8개 남음
<code>contract_lane::<m![8], m![1 # 8]></code>	남는 것: 8	차선을 접어 최종 8개 출력

검산: 8행 $\times$ 60청크 $\times$ 64원소 = 3,840 $\checkmark$. 슬라이스당 MAC 수는 $8 \times 3,840 \times 2 = 61,440$.

Dummy2 가 왜 거기 있는지가 이 예제의 진짜 요점이다. §4 원시 10에서 설명할 hi/lo 분해 — bf16 활성값 x 를 f8 두 조각으로 쪼개는 기법 — 이 contraction의 time 축 하나로 구현되어 있다.

$$\sum_h W_{oh} x_h = \sum_h W_{oh} h_{ih} + \sum_h W_{oh} l_{oh}$$

Dummy2 를 outer에 끼워 넣으면 가중치 패킷이 두 번 흐르고, Time Reducer가 같은 누산기에 두 내적을 알아서 더한다. 별도 패스도, 별도 덧셈도 없다. 정밀도를 두 배로 쓰면서 f8 경로(BF16의 2배 처리량)를 타는 값이 time 축 하나인 셈이다.

이게 왜 필요한지는 실측이 증명했다. hi 조각 하나만 쓰는 변형(V138)을 재봤더니 q 11.69% / k 27.53%의 최대 오차로 정확도 FAIL이었다. f8e4m3의 가수 3비트는 3,840항 내적에서 오차가 충분히 상쇄되지 않는다. 16 조각은 장식이 아니다.

3.3.3 예제 B — FFN up (일부러 덜 더하는 경우)

같은 4단인데 `contract_packet` 인자만 다르다. `src/device/shared/mlp.rs`:

```
.fetch::<m![L % 60 = $rows, H / 64 % 30, Dummy2], m![H % 64]>()
.fetch_table_lookup::<f8e4m3>() // f4 → f8, fetch에 융합
.collect::<m![L % 60 = $rows, H / 64 % 30, Dummy2, H / 32 % 2], m![H % 32]>()
.contract_outer::<m![L % 60 = $rows, H / 64 % 30, Dummy2], m![H % 64], _, _, _>(x_trf)
.contract_packet::<m![H / 16 % 4]>() // ← 10이 아니라 4를 남긴다
.contract_time::<m![L % 60 = $rows, H / 64 % 30]>()
.contract_lane::<m![L % 60 = $rows, H / 64 % 30], m![H / 16 % 4 # 8]>(LaneMode::Sequential)
```

`contract_packet::<m![H / 16 % 4]>()` — 64개를 1개로 접지 않고 4개로 접는다. 즉 16개짜리 블록마다 부분합 하나를 남긴다.

왜 이 이상한 짓을 하나? **FFN 가중치가 NVFP4라서다**. 4비트 값 16개마다 스케일이 하나씩 붙는다.

$$w_{\text{실제}} = w_{\text{4bit}} \times s_{\text{블록}} \times s_{\text{전역}}$$

여기서 갈림길이 생긴다.

방식	스케일을 언제 곱하나	곱셈 횟수
순진한 방식	가중치 원소마다 (contraction 전)	$15,360 \times 3,840 = 59,000,000$
부분합 방식	16개 블록 부분합마다 (contraction 후)	$15,360 \times 240 = 3,686,400$

$$\sum_b s_b \left(\sum_{j \in b} w_j x_j \right) = \sum_j (w_j s_b) x_j$$

수학적으로 완전히 같은데 벡터 엔진 작업이 16배 줄어든다. 달라지는 건 f32 합산 순서뿐이다. `contract_packet` 인자를 1 대신 4로 쓴 것, 그게 전부다.

부분합은 `commit_view` 로 버퍼에 쌓아뒀다가, 다음 패스(pass B)에서 블록 스케일을 곱하고 `vector_inter_slice_reduce(Add)` 로 슬라이스를 가로질러 마저 더한다.

같은 수식, 같은 4단 호출, 인자 하나 차이로 벡터 부하가 16배. 이게 §3.3의 결론이다.

3.3.4 LaneMode — 차선을 어떻게 접나

저장소에서 쓰이는 두 모드의 용법은 이렇게 갈린다.

모드	언제 쓰나	예
Interleaved	차선마다 독립적인 출력 행이 나올 때	예제 A (8행 = 8개 출력)
Sequential	차선이 순서 있는 부분합을 실어 나르고 뒤에서 마저 줄일 때	예제 B (16열 블록 부분합)

3.3.5 나머지 축이 슬라이스를 넘어갈 때

접을 축이 한 슬라이스 안에 다 들어가지 않으면(FFN down의 `L = 15,360` 처럼) 슬라이스끼리 나눠 갖고, contraction 이 끝난 뒤 슬라이스를 가로질러 더해야 한다.

```
.vector_inter_slice_reduce::<DownRows, m![H % 60 = $rows]>(InterSliceReduceOpF32::Add)
```

이건 contraction 파이프라인이 아니라 **벡터 엔진** 쪽 연산이다. 그래서 "슬라이스를 몇 개 쓸까"는 공짜 선택이 아니다 — 슬라이스를 늘리면 각자 일은 줄지만 **마지막에 합칠 것이 늘어난다**(§4 원시 2의 트레이드오프).

3.3.6 그래서 튜닝할 수 있는 자유도가 뭔가

같은 수식을 놓고 우리가 고르는 것들이다.

자유도	어디서 정하나	실제 사례
접는 축을 몇 겹으로 나눌지	<code>contract_outer</code> 의 inner 크기 (32/64)	전 커널
어디까지 접고 어디부터 남길지	<code>contract_packet</code> 인자	V29 (1 → 4, 벡터 부하 1/16)
몇 행씩 묶어 한 패스로 처리할지	타일 높이	V12 (4→12), V37 (60행 한 패스), V82 (pass B 12행 × 5 타일)
몇 슬라이스에 펼칠지	슬라이스 매핑 타입	V2 (32→256), V14 (클러스터 2배)
어떤 타입으로 곱할지	피연산자 타입 + 분해	V31/V32 (f8 × f8)

한계도 실측으로 알게 됐다. pass B의 타일 높이는 **16이 상한**이다 — 스케일 VRF가 16 × 120 f32까지만 들어간다. V82는 그 안에서 12행 × 5타일이 16/16/16/12보다 낫다는 걸 찾은 것이고, 이득은 ffn -1.5%였다.

3.4 vector 파이프라인 — 단계 전이 규칙이 pass 수를 정한다

§3.3의 contraction이 Tensor Unit 쪽 이야기라면, `vector_*` 체인은 **Vector Engine** 쪽 이야기다. 그리고 여기에는 contraction보다 덜 알려진 규칙이 하나 있다.

한 `begin ... commit` 안에서 **vector** 단계를 어떤 순서로 이을 수 있는지가 타입으로 정해져 있다.

crate 소스(`furiosa-opt-std` 0.6.0의 `engine/vector/stage/markers.rs`)가 `CanTransitionTo<다음단계>` for `현재단계` 구현으로 **전이표**를 박아 둔다. 표에 없는 순서는 컴파일이 안 된다. 그리고 §3.2에서 봤듯 **pass 하나 = commit 하나 = DM 쓰기 하나**이므로, 이 전이표가 곧 "몇 pass로 끝낼 수 있는가"를 정한다.

3.4.1 예제 — RMSNorm을 3 pass에서 2 pass로 (V263)

RMSNorm의 분모는 이렇다.

$$\text{rms} = \sqrt{\frac{1}{H} \sum_h x_h^2 + \varepsilon}$$

x(3,840개)는 8개 슬라이스에 480개씩 나뉘어 있다. 그러니 **슬라이스마다 부분합**을 내고, **슬라이스를 가로질러 합**친 뒤, **ε를 더하고 sqrt**를 해야 한다. 원래 코드는 이걸 세 pass로 했다.

```

// 전 - 3 pass (src/device/shared/rmsnorm.rs, normalize_reduced_f32)
// pass 1: 슬라이스마다  $x^2$  부분합 / H
    .vector_intra_slice_reduce::(IntraSliceReduceOpF32::Add)
    .vector_fp_div(H_F32)
    .vector_widen_pad::\epsilon
    .vector_inter_slice_reduce::(InterSliceReduceOpF32::Add)
    .vector_intra_slice_tag(TagMode::Zero)
    .vector_clip(ClipBinaryOpF32::Add, EPS)
    .vector_final()
    .commit_trim::

```

전이표를 읽어 보니 **widen** → **InterSliceReduce** 가 **합법**이었다(markers.rs:349). 즉 pass 1 끝의 **widen_pad** 바로 뒤에 cross-slice 합을 붙일 수 있다.

```

// 후 - 2 pass (normalize_reduced_f32_fused, V263)
// pass 1: 부분합 / H → 곧바로 슬라이스를 가로질러 합
    .vector_intra_slice_reduce::(IntraSliceReduceOpF32::Add)
    .vector_fp_div(H_F32)
    .vector_widen_pad::(InterSliceReduceOpF32::Add) // Widen → InterSliceReduce
    .vector_final()
    .commit_trim::\epsilon를 여기서 더하고 sqrt
    .vector_narrow_trim::\epsilon가 이사 왔다
    .vector_fp_unary(FpUnaryOp::Sqrt)
    .vector_widen_pad::

```

왜 ϵ 가 이사해야 했나. inter-slice reduce 뒤에는 Tag-Filter-Output 단계만 올 수 있고, **clip**은 **종단 단계**라 그 뒤에 아무것도 못 붙는다. 그래서 **clip(Add, EPS)**를 pass 1에 남길 수 없었고, pass 2의 sqrt 앞에 **AddF** 즉치값으로 옮겼다.

수식은 똑같이 $\sqrt{\Sigma + \epsilon}$ 이고 출력은 비트 단위로 동일하다.

3.4.2 확인된 전이 규칙

전이	가능?
intra reduce → widen_pad → inter reduce를 한 pass에	✅ (V263)
inter reduce 뒤	Tag · Filter · Output만
Clip	종단 — 뒤에 아무것도 못 온다
FpDiv 또는 IntraSliceReduce 바로 뒤의 Sqrt	❌
inter-slice reduce의 대상 축	슬라이스 분할의 최내측 이어야 한다. 패딩이 최내측인 <code>m![L / 480 % 16, 1 # 16]</code> 에서는 lowering 거부(V264가 여기서 걸렸다)

3.4.3 같은 융합이 커널마다 다르게 벌었다

적용 위치	작비교	판정
attn_out post-attention norm (커널 꼬리)	-1.05%, 23/32, p = 0.020	채택
ffn pre/post-FF norm (커널 꼬리 쪽)	-0.37%, 24/32, p = 0.007	채택
qkv 입력 norm (커널 머리)	+0.32%, 11/32	미채택

꼬리의 pass는 청구되고, 머리의 pass는 숨는다. 커널 머리에서는 아직 weight 스트림이 도착하지 않아 MainContext가 어차피 DMA를 기다리는 중이다 — pass 하나를 줄여도 총 시간은 DMA가 정한다. §9.7의 "Main을 봉투 아래로 줄이면 0" 법칙이 vector 쪽에서 다시 나타난 것이다.

방법론 교훈: 규칙을 읽는 것이 스왑보다 싸다. 이 pass 하나는 코드를 이것저것 찍어 보다가 찾은 게 아니라 전이표를 읽어서 찾았다. 다만 book은 툴체인(0.6.0)보다 새것이라 0.6.0에 없는 API도 설명하므로, 최종 확인은 항상 crate 소스로 했다.

3.4.4 캐스트를 Commit 단계로 옮기기 — commit_cast (V352 · V355 · V356 · V357)

§3.2의 체인에서 vector 결과(f32)를 bf16으로 바꾸는 자리는 둘이다. 지금까지 커널은 전부 **Cast Engine**에서 바꿨다. std에는 같은 변환을 **Commit Adapter**에서 하는 commit_cast 도 있다.

```
// Cast Engine에서 (지금까지의 방식)
    .vector_final()
    .cast::<bf16, m![H % 8 # 16]>()
    .commit_trim::<m![H % 8]>()
    .commit();

// Commit Adapter에서 (commit_cast)
    .vector_final()
    .commit_trim::<m![H % 8]>()
    .commit_cast::<bf16>()
    .commit();
```

결과 값은 같다. 달라지는 것은 **어느 하드웨어 단계가 변환을 맡느냐**뿐인데, 정적 스케줄은 이 차이를 거의 보지 못한다. 그래서 효과는 짝비교로만 드러났다.

적용 위치	pass 수	짝비교	판정
attn_out 최종 pass (V352 c)	1	32잡 18/32, -0.56%	노이즈
qkv 꼬리: head norm 셋 + RoPE 결과 돌 (V355 cq)	5	32잡 25/32, -1.6%	채택 → V360
ffn 꼬리 곱 + post-FF norm (V356)	2	16잡 6/16, -0.03%	중립
attn contraction pass (V357)	2	—	컴파일러 거부

qkv에서만 벌었다. qkv 꼬리는 Main pass와 sub VRF staging이 번갈아 서는 구간이다(§2.8.5에서 본 TUC 큐 막힘). pass 다섯에 한꺼번에 적용하자 효과가 보였고, pass 하나(attn)나 둘(ffn)에서는 노이즈 안이었다. 기전은 span으로 확인하지 않았다.

제약. 0.6.0 lowering은 `transpose` 가 `commit` 요소형(bf16)을 받아야 한다. 그래서 **`transpose` 가 있는 pass에는 `commit_cast` 를 쓸 수 없다** — std 타입 규칙상으로는 합법인데도 컴파일러가 거부한다. contraction과 reduce pass는 전부 "cast → transpose" 형태라 대상 밖이다.

3.4.5 뒤에서 정규화하면 앞의 스칼라는 필요 없다 — 입력 norm의 $\div_{\text{rms}}$ 제거 (V369)

qkv 커널은 입력 x 를 RMSNorm한 뒤 Q/K/V로 투영하고, 그 결과를 head마다 **다시** RMSNorm한다. 입력 norm의 출력은 $y = (x/r) \odot w$ ($r = \sqrt{x^2 + \epsilon}$, 스칼라 하나)다. 여기서 $\div_r$ 을 빼면 투영 결과가 r 배가 되는데, 뒤의 head norm이 그 배수를 지운다.

$$\text{RMSNorm}(r z) = \frac{r z}{\sqrt{r^2 z^2 + \epsilon}} = \frac{z}{\sqrt{z^2 + \epsilon/r^2}} \approx \text{RMSNorm}(z)$$

조건은 §8.3.2와 같다 — $\overline{z^2} \gg \epsilon$ 이어야 한다. 그때와 달리 이번에는 조건을 먼저 확인했다. 오프라인으로 재 보니 head 별 투영의 평균제공이 4.85 이상이라 $\epsilon(1\text{e-}6)$ 보다 한참 크고, **채점 fixture와 실제 모델 모두에서 성립한다**(FlashNorm의 스칼라 지연, arXiv 2407.09577).

그래서 입력 norm에서 남는 것은 가중치 곱 $x \odot w$ 뿐이고, 커널 머리의 RMS 계산 pass들이 사라진다. 결과는 **-0.86% (12/16)**, 잡별 최저 15/16 -1.38%, pooled p10 -0.93% [-1,477, -379]이다.

같은 커널, 같은 라운드에 성격이 반대인 두 최적화가 나란히 채택됐다. V369는 수학적으로 정확해서 Stage 2로 그대로 간다. 바로 뒤에 엮은 V371(x를 f8 한 조각으로)은 fixture 값에 기대서 Stage 1 전용이다(\$1.2). 둘을 구분해 장부에 적어 두는 이유가 여기 있다.

4. 최적화 원시 카탈로그

이 프로젝트에서 실제로 통한(또는 안 통한) 레버들이다. 각각 "무엇을 / 언제 / 실제 사례"로 정리했다. §9의 실험 목록이 전부 이 아홉 개의 조합이다.

원시 1. 융합 (fuse) — 두 패스를 한 체인으로

무엇을. 따로 하던 두 단계를 하나의 `begin()...commit()` 체인에 합친다.

왜 되나. 체인이 끝나면 결과가 DM에 써지고, 다음 체인이 그걸 다시 읽는다. 합치면 쓰기 한 번 + 읽기 한 번이 통째로 사라진다.

```
// 전: 두 체인 = DM에 30 MB 쓰고 다시 읽음
let widened = ctx.main.begin(weight_f8).fetch_table_lookup::<bf16>().commit();
let result = ctx.main.begin(widened).contract_outer(&x_trf)...commit();

// 후: 한 체인 = fetch 단계에서 변환하며 바로 접음
let result = ctx.main.begin(weight_f8)
    .fetch::<...>()
    .fetch_table_lookup::<bf16>() // ← 여기로 흡수
    .contract_outer(&x_trf)...commit();
```

실제 사례. `v10_attn_weight_tiles_fused_lut` — f8→bf16 룩업을 qkv/attn_out의 contraction 체인에 융합. attn_out 53,848, qkv 93,127로 내려갔다.

한계. 아무거나 합쳐지지 않는다. 하드웨어 파이프라인 단계 순서를 지켜야 한다(fetch 단계 변환은 되지만, contraction 뒤 벡터 연산 뒤 또 contraction은 안 된다).

원시 2. 재배치 (relayout) — 일을 몇 조각으로 나눌지 바꾸기

무엇을. 같은 데이터를 다른 슬라이스 분할로 놓는다.

왜 되나. 512개 슬라이스가 있는데 32개만 쓰고 있으면 16배 손해다. 반대로 너무 잘게 쪼개면 조각당 고정 비용(스케일 로드, 커밋)이 조각 수만큼 붙는다. 중간 어딘가에 최적점이 있다.


```
// 전: 32 슬라이스 × 120행
type HiddenRows = m![H / 120, 1 # 8];

// 후: 256 슬라이스 × 15행 + 슬라이스 간 합산
type HiddenRows = m![H / 60, ...];
```

실제 사례. - `V2_attnout_rows_over_256_slices` — O 투영을 32 → 256 슬라이스로. **194,020 → 106,461 (45% 감소)**. 이 프로젝트 최대 단일 개선. - `V12_ffn_rows_per_pass_12` — FFN 패스당 4행 → 12행. 패스 수가 1/3로 줄어 고정 비용 감소. - `V14_two_clusters` — 클러스터 1개 → 2개. 512 슬라이스 전부 사용.

한계. 슬라이스를 늘리면 각자 담당이 작아져서 **슬라이스 간 합산(inter-slice reduce)**이 필요해진다. 그 비용이 이득을 넘으면 역효과다.

원시 3. 엔진 이동 (offload) — 놓고 있는 일꾼에게 넘기기

무엇을. `ctx.main` 이 하던 일을 `ctx.tdma` 나 `ctx.sub` 로 옮긴다.

왜 되나. §2.5 규칙 1 — 같은 일꾼의 일은 직렬이다. 96% 바쁜 일꾼에게서 일을 덜어내면 그만큼 총 시간이 준다.

실제 사례. `V0` 에서 `MainContext` 점유율이 96%였고, 가장 노드가 `layout.rs` 의 브로드캐스트(약 62,000 cycle)였다. 이걸 옮기는 게 `V7`의 출발점이었다.

한계. 옮긴 곳이 새 병목이 될 수 있다. 옮기고 나서 지배 컨텍스트가 뭘로 바뀌었는지 반드시 다시 본다.

원시 4. 경유 (staging) — 빠른 우회로 찾기

무엇을. A에서 B로 직접 가는 대신, C를 거쳐 간다.

왜 되나. 직관에 반하는데, **온칩 데이터 이동이 HBM 왕복보다 느릴 수 있다**. 슬라이스 512개에 값을 뿌리는 `switch` 는 링 구조로 256홑을 도는 연산이라 비싸다. 반면 HBM에서 DM으로 읽어오는 DMA는 "브로드캐스트 읽기"를 하드웨어가 원래 지원한다.

```
// 전: 온칩에서 512 슬라이스에 뿌리기 = 54,000~62,000 cycle
let x = layout::broadcast_hidden(ctx, &x);

// 후: HBM에 7.5 KB 썼다가 복제 로드 = HBM DMA 속도
let mut x_hbm: HbmTensor<bf16, Chip, m![H]> = HbmTensor::new();
x.view().to_hbm_view(&mut ctx.tdma, x_hbm.view_mut());
let x = x_hbm.to_dm(&mut ctx.tdma); // 512 슬라이스에 복제되어 로드됨
```

실제 사례 (실측으로 확인됨). - `V7_qkv_x_replicate_via_hbm` — 위 코드 그대로. **실측 기하평균 1.000× → 2.430×**, 3/3 PASS. 이 프로젝트 최초의 검증된 승리다. - `V9_ffn_x_via_hbm`, `V13_ffn_dma_trims` — 같은 수법을 FFN에 적용.

그리고 여기서 이 프로젝트 최대의 사고가 났다.

`V15_x_replicate_hbm_copies` 는 한 단계 더 나가려 했다. V7의 HBM 경유마저도 512개 슬라이스가 같은 7.5 KB 주소를 동시에 읽는 패턴이라 420 B/cycle밖에 안 나왔으니, 같은 벡터를 HBM에 8부 써두고 슬라이스마다 다른 사본을 읽게 하자는 것이었다. `makespan`이 실제로 줄었다(`qkv 73,445` → `60,412`).

그런데 사본이 한 번도 만들어지지 않았다. 코드는 "목적지 텐서에 사본 축을 붙이면 DMA write가 그 축을 따라 복제된다"고 가정했는데, 복제되지 않는다. 사본 1개만 채워지고 나머지 7부는 초기화되지 않은 HBM이었다. 슬라이스 8개 중 7개가 쓰레기를 x로 읽고 있었던 것이다.

`makespan`은 이걸 못 잡는다 — 정적 스케줄은 "얼마나 걸리는가"에 답하지 "맞는가"에 답하지 않는다. V15부터 V41까지 26세대가 이 위에 쌓였고, 첫 실측에서 전부 정확도 FAIL로 날아갔다(\$9.2).

교훈 셋. 1. "온칩이 무조건 빠르다"는 통념은 틀렸다 — V7이 반례다. 2. 중복 저장에 정답일 수 있다는 아이디어 자체는 살아 있다. 다만 사본을 진짜로 만들려면 사본마다 `to_hbm_view` 를 명시적으로 불러야 하고, 그러면 store 하나당 Core 디스크립터 명령이 3개씩 붙는다. Core는 in-order 발행이라 그게 임계경로가 된다 — 사본 수 1/2/4/8/16을 전수 측정한 결과 어디에서도 사본 없는 쪽을 못 이겼다(V49, 기각). 3. 성능이 좋아졌다는 신호를 정확도 확인 없이 믿으면 안 된다. 특히 "공짜로 늘어난 것"처럼 보일 때.

원시 5. 청킹 (chunking) — 필요한 만큼만 풀기

무엇을. 전체를 한꺼번에 처리하는 대신 조각내서, 각 조각이 필요할 때만 준비한다.

왜 되나. 압축된 가중치를 전부 풀어놓으면 DM이 넘치고, 넘치면 DM↔DM 재배치 DMA가 생긴다. 조각내면 그 재배치가 통째로 사라진다.

실제 사례. `V1_ffn_down_chunked_dequant` — down 투영에서 슬라이스별로 L/8 청크만 역양자화. **1,693,200** → **609,223 (64% 감소)**. FFN 최대 개선.

한계. 조각마다 고정 비용이 붙는다. 원시 2와 정확히 같은 트레이드오프다.

원시 6. 오버랩 (overlap) — 독립적인 일을 겹치기

무엇을. 서로 의존하지 않는 두 작업을 다른 일꾼에게 나눠 동시에 돌린다.

왜 되나. 점수가 되는 cycle은 모든 작업 구간의 합집합이다(\$8.2). 겹치면 그만큼 줄어든다.

```
전: [up 가중치 로드][up 계산][gate 가중치 로드][gate 계산]
후: [up 가중치 로드][up 계산]
    [gate 가중치 로드][gate 계산] ← DMA가 앞당겨짐
```

실제 사례. `V6_ffn_upgate_overlap` — up과 gate는 완전히 독립인데 순차 실행되고 있었다. **609,223** → **412,304**.

한계. MainContext끼리는 못 겹친다(규칙 1). 한쪽을 DMA/Sub로 밀어낼 수 있을 때만 성립한다.

원시 7. 폭 확장 (widen) — 놓고 있는 하드웨어 쓰기

무엇을. 안 쓰고 있던 자원을 동원한다.

실제 사례. `V14_two_clusters` — `Cluster = m![1 # 2]` 라 두 클러스터가 같은 계산을 반복하고 있었다. 행을 실제로 나눠 512 슬라이스를 쓰자 **세 커널이 동시에 $1.27\times / 1.31\times / 1.83\times$ 빨라졌고**, 기하평균이 $2.87\times \rightarrow 4.15\times$ 로 뛰었다. **이 프로젝트 단일 최대 개선이다.**

한계. 클러스터 간 데이터 합치기가 새로 필요해진다. 현재 코드는 그걸 HBM 경유(원시 4)로 푼다 — 512 슬라이스에서 16 B씩 직접 저장하면 37,000 cycle이 든다고 코드 주석에 적혀 있다.

교훈. 미세 튜닝을 열 번 하기 전에 **"자원을 다 쓰고 있는가"부터 확인해야 한다.** V1~V13이 13번의 실험으로 $2.87\times$ 를 만드는 동안, 놓고 있던 절반을 켜는 한 번이 $1.45\times$ 를 더 얻었다.

원시 8. 정밀도 예산 (precision budget) — 오차 여유를 성능으로 바꾸기

무엇을. 중간 계산의 f32 왕복을 bf16으로 줄인다.

왜 되나. `bf16  $\rightarrow$  f32  $\rightarrow$  연산  $\rightarrow$  bf16` 왕복은 변환 비용 + 메모리 2배다. 정확도 여유가 있으면 생략할 수 있다.

커널마다 여유가 다르다.

커널	atol	여유
<code>sliding_attention_output</code>	0.05	가장 넓음
<code>sliding_project_qkv</code>	0.04	넓음
<code>decoder_feedforward</code>	0.01	거의 없음

실제 사례. 처음엔 "맨 마지막에 쓸 레버"로 미뤄뒀는데, 결과적으로 후반부(V29~V35)의 주력이 됐다. 다만 쓰인 방식이 예상과 달랐다 — **정밀도를 낮춰서 얻은 게 아니라, 수학적으로 동일한 재배치를 하기 위한 여유로 썼다.**

- `v29` — FFN 블록 스케일을 가중치가 아니라 **부분합에 적용**. $\sum_b s_b \sum_{j \in b} w_j x_j = \sum_j (w_j s_b) x_j$ 로 수학적으로 같고, 달라지는 건 f32 합산 순서뿐이다. 벡터 엔진 부하 $121k \rightarrow 45k$ 예상.
- `v33` — 어텐션 출력을 상수 16으로 스케일. 어텐션 출력은 $\sum_j p_j v_j$ 이고 $\sum p_j = 1, p_j \geq 0$ 이라 값의 범위가 미리 묶여 있다. **동적으로 계산하던 스케일을 상수로 바꿔서** 계산 체인 전체를 지웠다.

주의. 정확도는 hard gate다. 틀리면 아무리 빨라도 **0점**이다(\$8.3). 위 변경들은 전부 **makespan**에서만 검증됐고 **실측 정확도는 미확인**이다. RESULTS.md에도 "실측 검증 필요"로 적혀 있다.

원시 10. 분해 (split) — 느린 타입을 빠른 타입 둘로 쪼개기

무엇을. bf16 값 하나를 f8 두 조각(hi, lo)으로 나눠서, 느린 bf16 경로 대신 빠른 f8 경로를 두 번 탄다.

왜 되나. §2.1에서 봤듯 RNGD는 FP8이 BF16의 2배다. 그런데 $f8 \times f8$ contraction을 하려면 **양쪽 다 f8**이어야 하는데, 활성값은 bf16이다. 그래서 활성값을 $x \approx (hi + lo) \cdot 2^{-k}$ 로 쪼갠 뒤 가중치 패킷을 시간축으로 두 번 흘린다. 정밀도는 두 조각의 합으로 복원된다.

$$\sum_j w_j x_j = 2^{-k} \left(\sum_j w_j hi_j + \sum_j w_j lo_j \right)$$

결정적인 부수 효과. f8로 직접 곱하면 **f8 $\rightarrow$ bf16 LUT 패스가 통째로 사라진다.** 원시 1이 LUT를 contraction에 융합했다면, 이걸 LUT 자체를 없앤다.

실제 사례. v31 (qkv) — LUT 패스 5,063과 그에 딸린 DMA가 사라지고 K/V contraction이 2,663 → 1,225.
v32 (attn_out) — 같은 수법, 30,037 → 29,318. v29 (FFN)에서 먼저 쓰인 기법이다.

공짜로 얻은 것. 결과가 2^k 배로 커진 채 나오는데, 뒤따르는 RMSNorm이 스케일 불변이라($\text{rms}(s \cdot q) = s \cdot \text{rms}(q)$) 되돌릴 필요가 없다. eps 항만 s^2 분의 1로 작아지는데 상대 오차 $1e-6$ 이하다. 정규화가 뒤에 있는 구조라서 성립하는 트릭이다.

한계. hi/lo 분해는 $|x| > \max |x|/4096$ 구간에서만 exact고, 그 아래는 $2^{-10}/s$ 수준의 절대 오차가 난다. 그리고 hi/lo를 HBM에 두 번 저장해야 해서 store가 늘어난다 — 그걸 한 번으로 줄이려던 v39 는 컴파일 실패했다(\$9.4).

실측이 이 원시를 두 방향에서 확인했다. ① 조각을 하나만 쓰면(V138, hi만) q 11.69% / k 27.53% 오차로 **정확도 FAIL**이다 — f8e4m3의 가수 3비트는 3,840항 내적에서 상쇄되지 않는다. lo 는 장식이 아니다. ② 그런데 두 조각을 다 써도 **qkv 실측은 안 줄었다**(makespan -16%인데 실측 무변화). 분해는 **정확도를 지키는 값**이지 qkv에서 속도를 버는 수단이 아니었다(\$9.4).

원시 9. 중복 제거 (dedup) — 같은 일 두 번 하지 않기

무엇을. 이미 되어 있는 걸 다시 하는 코드를 찾아 지운다.

실제 사례(부분 성공). shared::rmsnorm::normalize 의 마지막 단계가 이미 256 슬라이스에 복제해서 돌려주는데, ops.rs 가 곧바로 broadcast_hidden 으로 또 복제하고 있었다. 다만 타입만 재라벨링하는 것으로는 안 됐고(물리 배치가 기대와 달랐다), 결국 원시 4(HBM 경유)로 우회해서 풀었다.

교훈. 코드를 보고 "중복 같다"고 판단해도 하드웨어 배치는 다를 수 있다. 스케줄 dump로 확인하는 게 먼저다.

원시 12. 브로드캐스트 (broadcast) — 디스크립터를 줄이는 유일한 손잡이

무엇을. HBM에서 조금만 읽고, 나머지 슬라이스는 칩 내부 switch 네트워크로 채운다.

왜 되나. \$2.7의 비용 모델이 그대로 근거다. 512개 슬라이스가 같은 영역을 각자 읽으면 디스크립터 512개이고, 그걸 ARM 코어가 직렬로 만든다. 한 번 읽어 ring switch로 뿌리면 디스크립터가 16개로 준다.

전: 512 슬라이스 각자 HBM 읽기	디스크립터 512
후: 클러스터당 8부 읽기 + ring-32 switch broadcast	디스크립터 16 (-496)

실제 사례. v157 / v158 — qkv의 x 복제. 151k → 108k (-28%), 프로젝트 점수 5.03 → 5.6대. 이 프로젝트 후반부 최대의 단일 개선이다. 같은 원리를 ffn-attn_out의 x 조각(V159/V161)과 V181의 up/gate x에도 적용했다.

한계와 함정. - 더미 축 위에서는 cluster 0만 돈다. 실제 클러스터 축($q_s / 2048$) 위에서 로드-switch하고 끝에서 Replicated 로 reshape해야 한다. 첫 구현(V154/V155)이 여기서 cluster 1을 통째로 쓰레기로 만들었다. - switch가 항상 실행되는 것은 아니다. 출력을 모으는 ring-256 gather는 오히려 비쌌다(V167/V168 둘 다 각각). 패딩 레이아웃의 64-디스크립터 store가 더쌌다. - 시간축 → 슬라이스축 switch는 불가능하다.

§4 원시 4(경유)의 "HBM 왕복이 온칩 브로드캐스트보다 빠르다"와 모순처럼 보이지만 아니다. **둘 다 디스크립터 수의 함수였을 뿐이다.** V7 시점의 온칩 브로드캐스트는 ring-256 switch였고, V158의 것은 ring-32다. 바이트가 아니라 개수를 세는 순간 둘이 같은 규칙으로 설명된다.

HBM을 아예 거치지 않는 칩 안 복제 (V292 · V293). 원시 4의 HBM 경유와 달리, 부분 링마다 청크 8개를 두면 **ring-32 all-gather 한 번**(정적 ~1.2k)으로 256 슬라이스 전부에 x가 놓인다(`src/device/shared/xsw.rs`). HBM을 거치면 각 클러스터가 자기 영역만 store-reload해도 컴파일러가 ExplicitSync를 넣으므로, **동기화를 없애려면 HBM을 아예 거치지 않아야 한다.** qkv -1.3%(7/8), ffn -0.6%(13/16). 다만 CustomBroadcast는 DMA 엔진까지 점유하므로(§2.8.5), 큰 로드 앞에 두는 switch는 반드시 짝비교로 판정한다. 반대로 ffn의 스칼라 분배를 switch 대신 복제 로드로 바꾸면 +1.4~3.9%였다(V331) — 복제 디스크립터 하나(≈21 cycle)가 switch의 DMA 점유보다 비싸다.

원시 13. 런 길이 정렬 (run alignment) — 곡선의 최적점으로 옮기기

무엇을. 한 번의 DMA가 연속으로 읽는 길이(런)를 **256 B**에 맞춘다.

왜 되나. §2.7.5의 실측 곡선이 전부다. 256 B가 최적(618 B/cycle)이고 **그 미만은 정확히 2× 벌점**, 그 이상은 완만히 나 빠진다. 대부분의 커널은 이 최적점에서 벗어난 곳에 있다.

attn_out의 Qs=4096 분할:

8청크 → 런 512 B → 595 B/cycle

16청크 → 런 256 B → 618 B/cycle ← 여기로

실제 사례. v198 / v200 — attn_out의 O-weight 열 분할을 8 → 16청크로. **warm -6.5% / cold -9.9%, 4/4 잡 승.** 분산도 절반 이하(stdev 2,461~3,165 → 561~1,605)로 줄었다. 슬라이스당 60행 → 120행으로 바뀌 256 슬라이스를 계속 live로 유지했다.

적용 조건이 까다롭다. - 분할 축이 2의 거듭제곱이어야 한다. Qs =4096은 되고 H =3840은 안 된다(= 2^8 × 15). - 행 수는 4의 배수여야 한다(transpose 제약). - reduce 축은 최내측을 유지해야 한다.

"길수록 좋다"를 버려야 한다. 큰 연속 블록이 항상 낫다는 직관이 여기서는 틀린다. V181의 57,600 B 런은 곡선 상 최악 구간이었고, 그 변경의 이득은 런 길이가 아니라 다른 데서 왔다(§2.7.7).

쓰기에도 정렬 벌점이 있다 (V271). 읽기 런만 정렬 대상인 줄 알았는데, attn_out contraction 출력(슬라이스당 240 B)을 256 B 경계에서 시작하도록 16 B씩 패딩을 넣어 store하자 **-831 (-1.7%, 13/16)**이었다. 정적 모델은 -11로 봤다. 바뀐 것은 타입 하나다 — `HbmTensor<bf16, Chip, m![H / 120, H % 120 # 128]>` (행그룹당 120원소 = 240 B를 128원소 = 256 B 자리에 둔다). 단 **커널의 최종 출력 store([H] 고정 레이아웃)는 정렬할 수 없다** — 1,920원소 슬라이스가 필요하고 VRF 8 KB를 넘는다.

읽기는 "256 B 정렬 행 하나씩"이 이긴다 (V297~V299). qkv weight를 행 하나(3,840 B = 256 B × 15) 단위로 읽도록 슬라이스 배치만 바꾸자 q_weight -15%, k_weight -18%였다. head 모음과 어긋나지 않게 하려면 head 의 64 슬라이스 안에서 교차하고(원소 k = 행/64, 슬라이스 s = 행 % 64), ring-64 Broadcast1 에 k를 Time 축으로 넣는다 — 그러면 packet-major 도착이 곧 자연 순서가 된다. 커널에 적용한 결과 **-8.8% (8/8)**로, V273 이후 가장 큰 단일 개선이다. 같은 트릭을 ffn up weight(1,920 B 행 = granule 7.5개)에 쓰면 **+27%**였다. **행이 256 B 경계에 정렬될 때만 이긴다.**

원시 14. 명령 병합 (command merge) — 위치가 값을 정한다

무엇을. DMA 명령 두 개를 하나로 합친다.

왜 되나 — 그리고 언제 안 되나. §2.7.2에서 디스크립터 수가 비용이라고 했으니 합치면 항상 이득일 것 같지만, 아니다. 값을 정하는 것은 개수가 아니라 그 명령이 커널 선두에서 weight 스트림을 막고 있는지다.

어디서 합쳤나	결과
ffn 선두의 스테이징 store 2개 → 1개	-11,078 (-3.5%), 6/6 잡 승
같은 병합을 중반에서 (V201)	0
qkv의 같은 store	중립(평균 +447, 노이즈)

실제 사례. v199 / v200. 선두에서만 값이 있었다.

원시 12(브로드캐스트)와 짝을 이룬다. 둘 다 디스크립터를 줄이지만, 줄이는 위치가 임계경로 위인지가 실제 이득을 가른다.

원시 요약표

검증 상태를 같이 표시한다.  = 실측 PASS 계보에 포함,  = makespan만 (V15 계보에 얹혀 있어 재검증 필요),  = 실측으로 기각.

#	원시	한 줄	실제 사례	검증	효과
1	융합	두 체인을 하나로 (vector 단계 전이 포함, §3.4)	V10 / V16, V18, V23, V36, V38 / V263	△✓	대
2	재배치	슬라이스 분할 바꾸기	V2 / V12, V19, V20, V22, V28, V37	✓△	대
3	엔진 이 동	놓고 있는 일꾼에게	(V7의 동기)	✓	중
4	경유	HBM 우회가 더 빠름	V7 , V9, V13 / V15, V24	✓✗	대
5	청킹	필요한 만큼만 풀기	V1	✓	대
6	오버랩	독립 작업 겹치기	V6, V17	△	중
7	폭 확장	놀던 하드웨어 쓰기	V14 , V25	✓	최대
8	정밀도 예산	오차 여유로 재배치 허가받기	V29 / V33, V35	✓△	대
9	중복 제 거	두 번 하지 않기	(V7로 흡수)	—	—
10	분해	bf16을 f8 둘로 쪼개 빠른 경로	V29, V31, V32 (V138 기 각)	✓	정확도용
11	되돌리기	틀린 전제에 기댄 것을 빼기	V50	✓	대
12	브로드캐 스트	한 번 읽고 칩 안에서 뿌려 디스크립터를 줄이기 (칩 안 all-gather 포함)	V157, V158, V181, V292, V293	✓	최대
13	런 길이 정렬	DMA 런을 256 B에 맞추기 (미만은 2× 벌점) — 쓰기와 행 단위 읽기 포함	V198, V200, V271, V299	✓	대 (적용 가능한 곳에서)
14	명령 병 합	디스크립터 합치기 — 단 커널 선두에서만	V199, V200	✓	중

패턴이 보인다. 큰 효과를 낸 것은 전부 "데이터를 어떤 타입으로, 어디에, 몇 조각으로 놓고, 몇 번 옮길지"를 바꾼 것이다. 곱셈 횟수는 처음부터 끝까지 한 번도 줄이지 않았는데 실측 4.97배가 나왔다. §2.6의 결론 그대로 — 메모리 바운드 워크로드에서는 배치가 전부다.

실측으로 확정된 세 번의 SOTA 갱신만 떼어보면 이렇다.

갱신	주력 원시	기하평균
V7 (V1+V2+V7)	5 청킹 · 2 재배치 · 4 경유	1.000 → 2.430×
V14	7 폭 확장	2.430 → 3.936× (+62%)
V50	11 되돌리기	3.936 → 4.927× (+25%)
V82	2 재배치 (FFN pass B 타일 12×5)	4.927 → 5.086× (공식)
V165	12 브로드캐스트 (qkv x를 ring-32로)	5.086 → 5.758× (공식, +13%)
V204	13 런 길이 정렬 + 14 명령 병합	5.758 → 5.903× (공식) / Arena 6.229

큰 갱신 셋이 전부 튜닝이 아니었다. 놓고 있던 클러스터를 켜 것(V14), 틀린 코드를 지운 것(V50), 그리고 비용 모델 자체를 잘못 알고 있었음을 발견한 것(V165)이다. 미세 튜닝 수십 번보다 그 셋이 컸다.

원시 11(되돌리기)이 카탈로그에 있는 게 이상해 보이지만, 최적화 프로젝트에서 실제로 가장 자주 필요한 동작이다. 쌓아 올린 것 중 어느 층이 썩었는지 찾아 빼는 일 말이다.

5. 대회 규칙과 점수

5.1 일정

항목	날짜
등록 마감	2026-09-15
Stage 1 (커널)	2026-09-01 ~ 09-25
결선 발표	09-30
Stage 2 (E2E)	10-01 ~ 10-25
시상 (MICRO 2026, Athens)	11-01

5.2 점수 = 세 커널 speedup의 기하평균

$$\text{점수} = \sqrt[3]{\frac{c_{qkv}^{base}}{c_{qkv}}} \times \frac{c_{attn}^{base}}{c_{attn}} \times \frac{c_{ffn}^{base}}{c_{ffn}}$$

기하평균이라는 게 전략을 규정한다.

시나리오	qkv	attn_out	ffn	점수
하나만 2배	2.00	1.00	1.00	1.260
셋 다 1.3배	1.30	1.30	1.30	1.300
하나 2배 + 하나 20% 퇴보	2.00	1.00	0.80	1.170

"한 커널 2배"보다 "세 커널 30%씩"이 낫다. 그리고 어디 하나를 퇴보시키면 다른 곳의 성과를 통째로 까먹는다.

지금 우리 상황에 대입해보면 이렇다.

	현재 (V165 공식)	어느 커널이든 2배 되면
qkv	2.37×	—
attn_out	7.58×	—
ffn	10.61×	—
기하평균	5.76×	7.25×

어느 커널을 2배 만들든 기하평균에 미치는 효과는 똑같다. 기하평균이 곱의 세제곱근이라 그렇다. 그러니 "어디가 제일 느린가"가 아니라 "어디가 제일 쉽게 2배가 되는가"로 골라야 한다.

그런데 V165 시점에서는 이 계산이 더 이상 안내가 되지 않는다. 세 커널이 전부 ~290 B/cycle 벽에 붙어서(\$7.4), 어느 하나를 2배로 만들 여지가 구조적으로 남아 있지 않다. 남은 것은 읽는 바이트를 줄이거나 더 연속적으로 읽는 것뿐이고, 그건 세 커널에 고르게 적용된다(\$9.6).

이 동조 현상 자체가 정보다. 커널마다 다른 최적화를 했는데도 결과가 같이 움직였다면, 남은 여유는 개별 커널의 코드가 아니라 세 커널이 공유하는 무언가(하드웨어 배치, 톨체인 제약, 혹은 하한 추정 자체)에 걸려 있을 가능성이 크다. \$10 열린 질문 5번이 이걸 묻는다.

5.3 고쳐도 되는 곳 / 안 되는 곳

★ 채점 반영 / ✕ 무시(baseline으로 되돌림)

범위	
src/device/ 전체	★
src/ops.rs , ops_vision.rs , ops_audio.rs 의 함수 본문만	★
src/axes.rs , src/host/ , src/api/ , src/bin/ , src/lib.rs , tests/	✕


절대 규칙 넷.

- 1. #[device] 함수의 이름·인자·타입·반환형을 바꾸지 않는다. 시그니처가 평가자 계약이다.
- 2. ops*.rs 는 크레이트 루트에 그대로 둔다. 커널 이름에 module_path!() 가 들어간다.
- 3. tests/test_kernels.rs 를 고쳐서 통과시키지 않는다. 채점 서버는 자기 버전을 쓴다.
- 4. 정확도는 hard gate다. 틀리면 0점.

✕ 영역에서 빨라진 건 전부 가짜다. 설계 단계에서 배제한다.

6. 코드 지도

6.1 device / host 분리



- 커널은 작업 단위 하나만 처리한다. 배치 차원도 시퀀스 차원도 없다. 48개 레이어 루프, 토큰 위치 루프는 전부 호스트에 있다.
- ops*.rs 가 유일한 접점이다. 호스트가 부르는 #[device] 함수들.

6.2 파일별

경로	채점	내용
src/ops.rs	★	텍스트 커널 10개. Stage 1 대상 3개가 여기
src/device/layout.rs	★	Cluster / Slice / Replicated / BothClusters , 브로드캐스트 헬퍼
src/device/sliding/projection.rs	★	Q/K/V/O 투영. f8 가중치 + 채널당 bf16 스케일
src/device/sliding/rmsnorm.rs	★	헤드별 Q/K/V RMSNorm (V는 학습 가중치 없음)
src/device/sliding/rope.rs	★	$\theta=10,000$ 회전 위치 인코딩
src/device/sliding/attention.rs	★	링 KV 캐시 softmax. Stage 1 대상 아님
src/device/shared/rmsnorm.rs	★	히든 상태 RMSNorm. 세 커널 모두 사용
src/device/shared/mlp.rs	★	GeGLU FFN. NVFP4 (4비트 + 16개당 스케일 + 전역 스케일)
src/device/shared/residual.rs	★	residual add, 레이어 게이트
src/device/full/*	★	full-attention 8개 레이어. v_proj 없음, $\theta=1,000,000$
src/host/**, src/api/**, src/bin/**	×	CPU 오케스트레이션, HTTP 서버, 진입점
tests/test_kernels.rs	×	채점 기준 테스트

6.3 축(axes) 상수

축	값	의미
H	3,840	히든 크기
L	15,360	MLP 중간 크기 (= 4H)
W	262,144	어휘 크기
Ns , Gs , Ds	8, 2, 256	sliding: KV 헤드 8, 헤드당 쿼리 2, head dim 256
Qs , Ps , Ts	4,096, 2,048, 1,024	Q 폭, KV 폭, 링 캐시 길이
Gf , Df , Tf	16, 512, 512	full: 헤드 16, head dim 512, 페이지 길이

레이어 48개 = sliding 40 + full 8. **Stage 1 커널은 전부 sliding 쪽이다.**

7. 세 커널 해부

7.1 ops::sliding_project_qkv — 입력을 Q·K·V로 나누기

하는 일. 토큰 벡터 하나(3,840)를 정규화한 뒤 세 개의 행렬과 곱해서 Query(4,096) / Key(2,048) / Value(2,048)를 만들고, 헤드별 정규화와 위치 인코딩을 거쳐 KV 캐시에 쓴다.

```

x (3840)
├─ RMSNorm                                정규화
├─ 512 슬라이스에 복제                     ◀ V7: HBM 경유로 해결
├─ Q 투영  Wq[4096×3840] · x              ◀ V10: LUT 융합 → V31: f8×f8로 LUT 제거
├─ K 투영  Wk[2048×3840] · x
├─ V 투영  Wv[2048×3840] · x
├─ 헤드별 RMSNorm (Q·K는 가중치 있음, V는 없음) ◀ V36: 채널 스케일을 여기 흡수
├─ RoPE (θ=10,000)                        ◀ V30: 테이블 직접 gather
└─ q → 출력 / k,v → 캐시에 scatter

```

7.2 ops::sliding_attention_output — 어텐션 결과를 되돌리기

하는 일. 어텐션 출력(4,096)을 다시 히든 크기(3,840)로 투영하고, 정규화한 뒤 residual에 더한다.

```

attn (4096)
├─ O 투영  Wo[3840×4096] · attn           ◀ V2: 32→256 슬라이스 / V32: f8×f8
├─ RMSNorm
├─ residual + x                            ◀ V18: 스케일을 에필로그로 / V33: 상수 16
└─ residual에 쓰기                        ◀ V11: 480×8 → 1920×2 / V16: 융합

```

세 커널 중 가장 작다(가중치 15 MB). tolerance도 가장 험겁다(0.05).

7.3 ops::decoder_feedforward — 가장 무거운 놈

하는 일. GeGLU 방식의 2층 MLP다. 3,840 → 15,360으로 두 갈래(up, gate) 넓히고, 게이트에 GELU를 먹여 곱한 뒤, 다시 3,840으로 좁힌다.

$$\text{FFN}(x) = W_{\text{down}}(\text{GELU}(W_{\text{gate}} x) \odot W_{\text{up}} x)$$

```

residual (3840)
├─ RMSNorm
├─ 512 슬라이스에 복제                     ◀ V9: HBM 경유
├─ up 투영  Wu[15360×3840] · x             1
├─ gate 투영 Wg[15360×3840] · x            1
├─ GeGLU: GELU(gate) × up                  ◀ V6: 둘을 곱침 / V12·V37: 패스 크기
├─ down 투영 Wd[3840×15360] · g            ◀ V13: HBM 경유 / V25: 두 클러스터
├─ RMSNorm → residual add → 레이어 게이트 ◀ V1: 체크 역양자화 / V29: 스케일을 부분합으로
└─ residual에 쓰기                        ◀ V16: 셋을 한 벡터 패스로 융합
                                          ◀ V38: reducing 레이어아웃에서 바로 저장

```

가중치가 NVFP4로 저장돼 있다. 4비트로 압축하고, 16개마다 f8 스케일 하나, 행렬마다 f32 전역 스케일 하나를 곱해서 원래 값을 복원한다.

$$w_{\text{실제}} = w_{4\text{bit}} \times s_{\text{블록}} \times s_{\text{전역}}$$

이 복원(역양자화)을 매번 커널 안에서 한다. 1억 7,700만 개 원소가 f4 → f8 → f32 → x스케일 → bf16 을 거친다. 이게 FFN이 무거운 진짜 이유고, V1의 청킹이 통한 이유다.

7.4 비용 구조 — 그리고 최적점까지 얼마나 남았나

	qkv	attn_out	ffn
가중치 (압축 상태)	30.0 MB (f8)	15.0 MB (f8)	84.4 MB (f4) + 10.5 MB (스케일)
MAC 수	31.5 M	15.7 M	176.9 M
산술 강도	2.0 FLOP/B	2.0 FLOP/B	3.56 FLOP/B
공식 baseline	250,514	404,633	3,703,473
최고 draw (a9c7c0d6)	90,189	38,347	265,737
speedup	2.78×	10.55×	13.94×
1위 vinxst (97bbe09c)	89,174	33,437	301,213
V209 Arena 실측	102,800	52,670	294,574
실효 전송률 (Arena)	306 B/cyc	299 B/cyc	338 B/cyc
스트림 자체의 속도 (V205)	—	645 B/cyc	—
바이트와 무관한 고정비	~50%	~54%	~53%
tolerance (atol)	0.04	0.05	0.01

읽어야 할 것 하나 — 출발점이 제각각이었다. 베이스라인의 실효 전송률은 126 / 39 / 27 B/cycle이었다. 같은 "메모리 바운드 커널"인데 낭비의 양이 5배 달랐고, 그래서 ffn이 11.7배 줄어드는 동안 qkv는 2.5배에 그쳤다. qkv는 원래부터 군더더기가 적었다.

읽어야 할 것 둘 — 이 "실효 전송률"은 사실 두 가지를 섞은 값이다. 커널 전체 시간으로 바이트를 나눈 값이라 스트림 속도와 고정비가 뒤엉켜 있다. V205가 둘을 분리했더니 스트림 자체는 645 B/cycle로 이미 최적점(618)보다 빠르고, 커널의 절반가량이 바이트와 무관한 고정비였다(\$2.7.8). 남은 표적은 대역폭이 아니라 고정비다.

읽어야 할 것 셋 — 계산은 이미 전부 숨었다. ffn에서 계산을 빼봤다(V170).

무엇을 뺐나	ffn 변화
post-FF RMSNorm · residual · 레이어 게이트 (tail 전체)	-0.2k
geglu 체인 (gelu · 곱 · 스칼라 broadcast 2개)	+1.6k
gate 블록 스케일 로드 하나	+7k

계산을 지워도 ffn은 안 줄어든다. 남은 레버는 계산이 아니라 어떻게 읽는가뿐이다.

읽어야 할 것 넷 — 그런데 고칠 수 있는 커널이 하나뿐이다. 256 B 런으로 옮기려면 분할 축이 2의 거듭제곱이어야 한다. attn_out(qs =4096)은 되고 qkv·ffn(H =3840)은 안 된다(\$2.7.6). attn_out에서는 실제로 warm -6.5% / cold -9.9%가 나왔고, 나머지 둘은 막혀 있다.

주의 — V181의 이득은 런 길이가 아니었다. 이 문서의 이전 판은 ffn -8.9%를 "연속 1세그먼트"로 설명했는데, 57,600 B 런은 곡선상 최악 구간이다. 실제 이득은 inter-slice reduce 제거에서 왔다(\$2.7.7). 같은 오해로 세워진 후속 계획(V200/V202의 ffn 재분할)은 전제가 무너져 취소됐다.

8. 측정 체계

8.1 두 가지 숫자

지표	얻는 법	성격
makespan	<code>cargo furiosa-opt compile <kernel> --exact --dump-schedule out.json</code> → <code>max(lifetime.end)</code>	컴파일러의 계획표 길이. 싸고 반복 가능. 점수 아님
RNGD cycles	<code>./scripts/rngd_test.sh</code> (Arena 제출)	실측. 이것만 점수다

makespan은 스크리닝용, 실측은 판정용이다. **현재 V1~V14는 전부 makespan만 있다.** Arena 접근이 열리면 전부 다시 재야 한다.

8.2 실측 cycle의 정확한 정의

`tests/test_kernels.rs` 가 `span::npu` 스패의 `begin_cycle / end_cycle` 을 모아서,

```
fn window_cycles(&self) -> Option<u64> {
    let begin = spans.iter().map(|s| s.begin).min()?;
    let end   = spans.iter().map(|s| s.end).max()?;
    Some(end.saturating_sub(begin))
}
```

모든 스패의 **합집합 구간**을 그 커널의 cycle로 삼는다. 따라오는 결론 셋.

1. **디스패치 1회 전체가 측정된다.** 가중치 DMA도 포함이다. 실제 서빙이면 레이어 간 프리페치로 감출 비용도 여기서 전액 계상된다.
2. **오버랩이 그대로 점수가 된다.** 합집합이므로 겹치면 준다 → 원시 6이 유효한 이유.
3. `TUC_PROFILE_LEVEL=info` 이상일 때만 수집된다. 지연 read-back이라 기본 500ms 대기 후 읽는다.

8.3 정확도 게이트

판정식은 $|기대 - 실제| \leq atol + rtol \times |기대|$, `rtol` 은 셋 다 `1e-2`.

하나라도 넘으면 그 커널은 **0점**이고, 틀린 커널의 cycle은 기록조차 하지 않는다(`FAIL(accuracy)` 로만 남긴다).

입력은 픽스처에 저장하지 않는다. `scripts/fixture_prng.py` 와 테스트의 `prng` 모듈이 **바이트 단위로 동일한** 카운터 해시로 양쪽에서 각각 합성한다. 픽스처엔 기대 출력만 있어서 약 120 KB다.

8.3.1 통과했지만 틀린 최적화 — 픽스처가 봐주는 경우

정확도 게이트를 "맞으면 통과"로만 읽으면 놓치는 것이 있다. **채점 픽스처가 실제 입력보다 순한 경우**다. 이 프로젝트에서 실제로 하나 나왔고, 기록해 둘 값어치가 있다.

V257 은 `attn_out`의 활성값 `x`를 **f8 두 조각이 아니라 한 조각**으로 줄였다(\$4 원시 10의 반대 방향). 결과는 **7/7 잡 -9.9%**, 정확도 3/3 PASS. 채택했다.

그런데 그 **PASS는 공허하다.** 채점 픽스처의 `attn_out x`는 이렇게 만들어진다.

```
s.signs(ctx, "x", 1.0) # 값이 정확히 +1 또는 -1
```

x 가 정확히 ± 1 이면 $x \cdot 16 = \pm 16$ 이고, 이건 **f8e4m3**에 정확히 표현된다. 즉 낮은 조각이 항상 0이다. 두 변형의 $\max|\Delta|$ 가 0.01562로 **바이트 단위 동일**했던 이유가 이것이다 — 그 값조차 계산 오차가 아니라 출력 bf16의 반올림 1 ulp다.

실제 **attention** 출력은 다르다. 그건 value 행들의 블록결합이라 ± 1 이 아니고, 한 조각으로 줄이면 약 **3.6%의 상대 오차**가 난다.

결론: 이 최적화는 Stage 1 전용이다. 점수는 정당하게 얻었지만 **Stage 2(E2E)**로 그대로 가져가면 모델이 틀린다. RESULTS.md에 그 근거를 남겼고, 이 보고서에도 적는다.

일반화하면 이렇다. 정확도 게이트는 "이 입력에서 맞는가"에 답하지 "**이 연산이 맞는가**"에 답하지 않는다. 픽스처의 값 분포를 읽고, 내 최적화가 그 분포의 어떤 성질에 기대고 있는지 물어야 한다. 그 성질이 실제 입력에 없으면 통과는 우연이다.

8.3.2 반대 방향의 함정 — 픽스처 값이 너무 작아서 틀리는 경우

§8.3.1은 픽스처가 순해서 틀린 최적화가 통과한 경우였다. **v272**는 반대로 수학적으로 옳아 보이는 최적화가 픽스처 때문에 실패한 경우다. 둘은 짝으로 기억할 가치가 있다.

가설. ffn down 출력의 유일한 소비자는 post-FF RMSNorm이고, RMSNorm은 양수 스칼라 곱에 불변이다. 그러니 down 뒤의 global scale 곱셈 pass(정적 -480)는 할 일이 없다.

그런데 불변성에는 조건이 있다.

$$\text{RMSNorm}(g x) = \frac{g x}{\sqrt{g^2 x^2 + \epsilon}} = \frac{x}{\sqrt{x^2 + \epsilon/g^2}}$$

$\overline{x^2} \gg \epsilon$ 일 때만 g 가 사라진다. **채점 픽스처는 weight 행 스케일이 $1e-3$ 이하**라 down 출력의 평균제곱이 $\epsilon(1e-6)$ 근처거나 그 아래다 — 원래 커널에서는 ϵ 가 분모를 지배하고 있었다. global scale($1/12,928$)을 빼면 x 가 12,928배가 되어 정규화가 "제대로" 돌기 시작하고, 출력이 달라진다. 결과는 **16/16 잡 FAIL**이었다.

	V257 (§8.3.1)	V272 (여기)
픽스처의 성질	x 가 정확히 ± 1 — 너무 깔끔하다	활성값이 ϵ 근처 — 너무 작다
결과	틀린 최적화가 PASS	옳아 보이는 최적화가 FAIL
교훈	통과는 정확성의 증거가 아니다	수학 항등식은 적용 영역 을 확인해야 한다

두 사례를 합친 규칙: 최적화를 설계하기 전에 픽스처의 값 분포를 먼저 본다. 그리고 V272는 비대칭 하나를 남긴다 — 실제 모델의 활성값이 ϵ 보다 충분히 크다면 이 최적화는 Stage 2에서는 **성립할 수도 있다**. 확인되지 않은 가설이지만, Stage 1에서 막힌 것과 Stage 2에서 막히는 것이 서로 다를 수 있다는 점은 분명하다.

8.3.3 세 번째 함정 — 기준 arm이 남긴 상태를 변형이 주워 먹는다

§8.3.1과 §8.3.2는 픽스처가 속인 경우였다. 이번에는 **측정 하네스**가 속였고, 통계가 너무 좋아서 더 위험했다.

무슨 일이 있었나. V276은 qkv의 ring-32 broadcast pass가 TRF(Tensor 레지스터 파일)를 직접 쓰게 했다. Sub staging 하나를 건너뛰는 변경이다. 한 잡 안 짝비교 결과는 **16/16 음수, 평균 -4.3%, $p < 1e-4$** — 이 프로젝트 기준으로 거의

완벽한 증거였다.

가짜였다. 하네스는 정확도를 **변형마다 첫 launch에서만** 본다. 같은 잡 안에서 기준 arm이 먼저 돌며 **Sub staging**으로 TRF에 올바른 x를 남겨 두었고, 변형은 TRF에 값을 제대로 못 쓰는데도 **남아 있던 값을 읽어** PASS했다. 일을 덜 하니 빨랐던 것이다.

드러난 경위. 제출 브랜치(V278)를 **차가운 단독 실행**으로 검증하자 q 138% · k 161% · v 193% 오차로 FAIL했다. 이어서 변형을 첫 launch에 둔 잡에서도 같은 FAIL이 나왔다.

	V257 (§8.3.1)	V272 (§8.3.2)	V276 (여기)
무엇이 속였나	픽스처가 너무 깔끔함	픽스처 값이 너무 작음	측정 하네스의 상태 누수
결과	틀린 최적화가 PASS	옳아 보이는 최적화가 FAIL	틀린 최적화가 PASS + 가짜 속도
드러낸 것	픽스처 생성 코드 읽기	16/16 잡 FAIL	제출 브랜치 단독 검증

그래서 생긴 규칙.

- 상태를 쓰는 방식을 바꾸는 변형(레지스터 직접 쓰기, staging 제거, 버퍼 공유)은 **변형을 첫 launch로 둔 잡 하나**를 먼저 돌린다.
- 채택 전 **제출 브랜치의 단독 검증을 생략하지 않는다.**
- 새 형태는 **16잡 배치 전에 잡 하나로 멈춤부터 본다.** V274(VRF 직접 쓰기)는 커널을 멈췄는데(PXI-601), 멈춘 잡은 나머지 launch가 사라져 요약 중앙값이 빈칸으로 나온다 — 처음에는 그게 멈춤인 줄 몰랐다.

통계는 측정이 **옳다는 전제 위에서만 증거다.** $p < 1e-4$ 의 16/16도 이 함정 앞에서는 아무것도 증명하지 않는다.

8.4 cold와 warm — 노이즈 문제를 푸는 방법

§9.3에서 "qkv가 ±8% 흔들려 1% 개선을 판정할 수 없다"는 문제를 만났다. 그 해법이 나왔고, 이게 측정 체계에서 가장 실용적인 발견이다.

같은 프로세스 안에서 커널을 여러 번 돌리면, 첫 실행과 그 이후가 다르다.

	무엇인가	퍼짐	어디에 쓰나
cold (첫 실행)	명령 청크 스테이징이 포함된 값	±8%	채점 환경이 보는 값
warm (2회차 이후)	스테이징이 끝난 정상 상태	±0.7%	A/B 판정

여기서 운용 규칙이 나온다.

- **A/B는 warm으로 한다.** ±0.7%면 1% 차이도 한 잡 안에서 갈린다.
- **보고는 cold로 한다.** 채점 서버가 보는 게 그것이다.
- **한 잡에 여러 변형을 담는다.** tests/ 는 채점에 무시되므로, 변형 4개 × 반복 5회를 한 바이너리에 넣어 제출하면 Arena 잡 하나로 A/B가 끝난다. 제출 예산이 유한하므로 이게 중요하다.

제출 예산이 최적화의 해상도를 정한다. 공식 리더보드 제출은 하루 5회로 잡고 실측으로 확인된 것만 올린다. Arena 잡도 남발하지 않고, 잡 하나에 최대한 많은 변형을 warm 반복으로 담는다.

8.5 공식 채점은 추첨이다 — 그리고 그게 A/B를 오염시킨다

§8.4가 "cold는 ±8%, warm은 ±0.7%"라고 했다. 공식 채점은 cold 한 번이다. 그 결과가 무엇을 뜻하는지는 같은 코드를 세 번 제출하고 나서야 분명해졌다.

제출 (전부 커밋 21d3e20)	qkv	attn_out	ffn	점수
b78a63a0	103,697	49,657	293,889	6.2833
b772875a	97,847	48,019	290,803	6.5010
826c0058	103,145	43,049	293,076	6.6075

퍼짐이 5.2%(σ ≈ 2%)이고 attn_out만 보면 15.3%다.

노이즈에 성분이 둘 있다.

- 잡 전체 성분 — b772875a에서는 세 커널이 같은 방향으로 움직였다(−5.6% / −3.3% / −1.1%). 머신 속도다.
- 커널별 성분 — 826c0058에서는 attn_out 하나만 −13% 튀었다.

따라오는 결론 셋.

1. 공식 draw 사이의 차이를 코드 평가에 쓰면 안 된다. 5%짜리 "개선"이 draw일 수 있다.
2. 리더보드는 최고값을 남기므로, 재제출은 그 자체로 기대값이 양수인 행동이다. 실제로 어느 세션에서는 재제출이 그날의 모든 코드 작업보다 많이 벌어졌다.
3. 그러나 그것은 점수를 올리는 방법이지 커널을 빠르게 하는 방법이 아니다. 둘을 같은 표에 적으면 서사가 망가진다.

그래서 판정 방법을 두 겹으로 바꿨다

① 채택 판정 — 한 잡 안 짝비교 + 부호검정. 같은 잡 안에서 두 변형을 번갈아 돌리면 머신 속도 성분이 상쇄된다. 잡을 7개 돌려 부호가 7/7로 일정하면 부호검정 p = 0.0078이다. 절대값이 아니라 부호의 일관성이 증거다.

실험	짝비교 결과	판정
V251 (attn_out x 직접 로드)	−4,159 / −3,637 / −3,851 / −3,695 / −6,341 / −4,305 / −3,401 → 7/7, 평균 −7.9%	채택
V257 (attn_out x 한 조각)	7/7 음수, 평균 −9.9%	채택
V252 (qkv chunked reduction)	+20,974 / +19,506 / +20,340 / +21,942 / +20,806 → 5/5 양수, +21%	기각(결정적)
V260 (attn_out split store)	5/5 양수, +10.3%	기각
V260 (ffn split store)	8/8 음수, −1.0%, p = 0.0039	채택

② 제출 판정 — 분포 이동. 공식 점수는 draw 여러 개를 모아 평균이 움직였는지로 본다. V258은 4회 평균 6.654로 V243의 10회 평균 6.2363 대비 +6.7%였고, 이것이 코드 예측(+6.1%)과 맞았다.

작은 이득은 원리적으로 draw로 안 보인다. V261의 코드 이득은 점수 +0.34%인데 draw σ 가 2%다. 4회 제출로 그걸 보려는 것은 **자를 잘못 고른 것이다**. 그래서 V261은 짝비교로 채택하고, 제출 결과가 6.8279를 못 넘긴 것을 V261의 실패로 기록하지 않았다.

그 밖의 규율. 다변형 잡은 변형 순서를 매 반복 회전시킨다(순서 고정 시 첫 변형이 cold 전이를 뒤집어쓴다). 그리고 다른 시간대의 잡끼리는 비교하지 않는다.

효과가 작을수록 더 많이 쟀다

- 효과가 2% 미만이면 변형당 8회 × 16잡 이상으로 판정한다. V263의 attn_out은 첫 8잡에서 8/8($p = 0.0078$)이었다가 다음 8잡에서 4/8로 흔들렸다. 16잡을 모아야 믿는다.
- 짝비교는 `scripts/dev/pairjobs.sh`, 다변형은 `scripts/dev/multijobs.sh`로 돌린다 — 잡별 median·차이·PASS 수·부호검정 p 를 한 번에 낸다.
- 변형을 문자열 치환으로 만들면 치환 사이트 수를 센다. V266은 12/12/2/2/2로 검증했다(V259가 사이트 누락으로 결과를 날렸다).
- 빌드 합정: `cargo furiosa-opt test --no-run` 은 **debug** 빌드다. 제출 스크립트는 release 바이너리를 올리므로 옛 바이너리가 측정된다. 항상 `--release --test test_kernels --no-run`. V262의 첫 두 잡이 이걸로 무효가 됐다.

제출 쪽 — 상한이 사라진 뒤의 draw 수확과 채점기 이상치

2026-09-11 README에서 제출 상한이 사라졌다. 그래서 운용이 바뀌었다: **최고 코드가 바뀔 때마다 몇 회씩 뽑는다**. 평균이 기록보다 3~6% 낮던 시간대에도 8회 만에 +6% 꼬리값이 기록을 갱신 — 그게 7.0314다.

그리고 채점기 이상치도 나온다. V273의 draw 하나(4.7458)는 qkv 하나만 279,933 cycle이었다. qkv 코드는 몇 세대째 그대로였고 나머지 두 커널은 정상, 정확도도 PASS였다.

점수 하나가 이상하면 커널별로 쪼개서 어느 커널이 튀었는지부터 본다. 기하평균은 한 커널의 이상치를 전체 점수로 번지게 한다.

cold 벌점 — warm 짝비교가 못 보는 별도 표적

공식 점수는 커널마다 **cold launch** 하나로 매겨진다. 생산 arm에서 커널 첫 launch와 warm 중앙값의 차이를 세어 보니 qkv는 +3.0k~+5.2k(3~5%)였고, attn_out·ffn은 노이즈 수준이었다. 첫 실행에서 명령 청크를 스테이징하는 비용이 qkv에서만 드러나고, ffn은 초반의 긴 DMA 대기가 그 비용을 가리는 것으로 보인다.

그런데 cold 비교는 실행 위치에 오염된다. 스왑 순서는 바이너리에 고정돼 있고 `rngd rerun` 은 같은 순서를 반복한다. 그래서 늘 앞자리에서 도는 변형이 cold 전이 비용을 대신 떠안는다 — V326의 -2.9~3.9k는 이 위치 교란이었다. 반면 V299의 `hi` 는 항상 첫 자리(위치 0)였는데도 cold에서 -5.5k(7/8)로 이겼으니, warm 이득의 60% 이상을 cold에서도 지킨다.

cold를 판정하려면 첫 launch 위치를 잡마다 회전시킨다. 하네스가 시작 시각으로 변형 순서를 회전하면 rerun을 해도 순서가 바뀐다.

정적 makespan은 다시 쓸 만해졌다 — 단, 같은 구조 안에서만

\$8.1은 makespan이 "점수가 아니다"라고 했고, 그 뒤로도 정적 스케줄은 여러 번 부호까지 틀렸다. 그런데 2026-09-12 세션에서는 구조·순서 후보 넷의 부호를 모두 맞췄다(V305 +5.6k → 실물 +14.1k, V306 -1.6k → -4.9k, V307 +76 → +90, V308 +1.7k → +1.9k). pass를 바꾼 후보들(V316, V331 등)도 부호를 맞췄다.

다만 타일 수가 바뀌면 뒤집힌다. V314(16/16/16/8/4 단일 store)는 정적으로 -1,011이었지만 실물에서는 12/12 잡이 +3.9~8.1k로 느렸다. 타일 하나마다 붙는 LUT 로드-StoTab-pass A/B-로드 고정비가 실물에서는 정적보다 훨씬 비싸기 때문이다.

변경 종류	정적 스크린
타일 수와 런 구조는 그대로 두고 순서·pass만 바꾸는 변경	부호를 믿을 만하다 — 컴파일 + <code>--dump-schedule</code> 로 먼저 거른다
타일 수·런 구조·레지스터 쓰기·클러스터 뭉을 바꾸는 변경	믿지 않는다 — 짝비교로만 판정한다

실물의 차이는 정적의 2~3배로 나오는 경우가 많다(V306). 정적 스케줄로는 부호만 거르고, 크기는 짝비교가 정한다.

중앙값으로 채택한 것이 리더보드에는 손해였다 — draw 꼬리를 본다 (V340 · V368 · V372)

리더보드에는 draw의 최고값만 남는다. 그러니 점수를 정하는 것은 코드의 평균 속도가 아니라 가끔 나오는 아주 빠른 launch를 얼마나 자주 내느냐다. 중앙값이 좋아져도 하위 꼬리가 사라지면 리더보드에는 손해다.

V340이 그 사례였다.

지표	V313 대칭 attn	V340 비균등 타일
한 잡 안 짝비교 중앙값	기준	-1.2% (24/32) — 채택됐었다
draw attn 중앙값	45,254 (84회)	45,022 (V350~V367 35회)
draw attn p10	40,405	42,822
draw attn 최저	38,347	42,620
Arena 로그 pooled p10	기준	+3.45% [+38, +2,436]
96회 draw의 기대 최고 점수 (부트스트랩)	7.335	7.160

왜 이렇게 되나. attn의 병합 동기화 대기(= 클러스터 1 지연, \$2.8.5)는 무작위라 가끔 아주 짧게 끝나고, 그런 launch가 리더보드 기록을 만든다. 대기를 줄이거나 없애는 변경은 평균을 당겨도 그 행운의 꼬리까지 같이 지운다. V372(attn 로컬 RMS로 병합 동기화 제거)도 같았다 — 중앙값 +2.89%, pooled p10 +4.92% [+484, +3,658]로 기각됐다.

그래서 판정 기준을 바꿨다 (2026-09-13).

- **attn · qkv**: 짝비교 중앙값에 더해 arm별 pooled p10 · p05 · 최저, 잡별 첫 launch, 90% job-bootstrap 구간을 본다 — `scripts/dev/paired_tails.py <TAG> <kernel> prod <arm>`.
- **ffn**: 분산이 작아 중앙값으로 충분하다.

cold 첫 launch도 따로 표적이 됐다. 공식 채점은 커널을 qkv → attn → ffn 순으로 한 번씩 돌린다. 그래서 공식 attn 점수는 "프로세스는 이미 데워졌고, attn 프로그램은 처음 도는" launch 하나다. V372 로그를 다시 보면 생산 arm의 그런 launch는 평균 50,492로 warm 중앙값(45,781)보다 약 10% 느렸다. 반면 V372 lr은 46,165로 그 별점이 거의 없었다. 이 조건을 정확히 재는 하네스가 V381(설계)이고, 그 잡에서 attn 타일 비율을 cold 기준으로 다시 스위칭한다(V380, 정적 prod 23,375 · t104 23,329 · t88 23,439 · t72 23,566).

8.6 명령어

```
# 최초 1회
python3 scripts/generate_references.py          # → ref/fixtures.safetensors

# 스크리닝 (--exact 필수: 이름이 다른 커널의 prefix일 수 있음)
mkdir -p target/schedules

cargo furiosa-opt compile ops::sliding_project_qkv --exact \
    --dump-schedule target/schedules/V{n}_sliding_project_qkv.json
cargo furiosa-opt compile ops::sliding_attention_output --exact \
    --dump-schedule target/schedules/V{n}_sliding_attention_output.json
cargo furiosa-opt compile ops::decoder_feedforward --exact \
    --dump-schedule target/schedules/V{n}_decoder_feedforward.json

# 눈으로 보기
furiosa-schedule-viewer                        # 127.0.0.1:9254

# 판정
./scripts/rngd_test.sh                        # $RNGD_URL 필요, 사전 rngd login
```

스케줄 JSON은 스크립트로 파도 된다. `instructions[]` 에 `tpe`, `contexts`, `lifetime{begin,end}`, `util{total_util}`, 소스 위치가 담긴 `description` 이 있다.

9. 지금까지의 여정과 다음

9.1 열네 번의 확정

실측으로 정확도 PASS를 받은 구성만이 점수다. 그 기준에서 이 프로젝트는 열네 개의 점을 지나왔다. (이전 판은 V258의 커널값을 6.8026 draw의 것으로 적었다 — 6.8279 draw의 실제 값은 96,160 / 42,553 / 288,220이다.) **마지막 행은 코드 변경이 아니라 draw다**(§8.5). **V82·V165는 공식 채점값이고, 앞의 넷은 우리 실측이다**(분모가 조금 다르다 — §9.1 아래 주석).

시점	주제	qkv	attn_out	ffn	기하평균
V0_baseline	기준선	244,885	405,253	3,706,465	1.000×
V7 (V1+V2+V7)	명백한 낭비 제거	190,342	111,005	1,213,877	2.430×
V14	놀던 클러스터 켜기	183,005	78,708	418,837	3.936×
V50	틀린 전제 되돌리기	154,324	56,216	354,403	4.927×
V82	FFN pass B 타일 12×5	155,419	52,492	349,760	5.086×
V165	qkv x를 ring-32 broadcast로	105,544	53,374	349,160	5.758×
V204	256 B 런 정렬 + 선두 명령 병합	101,132	56,845	317,445	5.903×
V209	ffn x broadcast ring 32 → 4	103,697	49,657	293,889	6.283×
(같은 코드, 좋은 draw)	—	103,145	43,049	293,076	6.608×
V258	attn_out x 직접 로드 + 한 조각	96,160	42,553	288,220	6.828×
V267	ffn split store + RMSNorm 2 pass	98,645	38,623	283,438	7.031×
V293	x를 칩 안 all-gather로 복제 (draw)	90,833	38,455	284,802	7.226×
V313	qkv 행 교차 + ffn Lane·꼬리 곱·단일 store (draw)	87,602	40,305	271,797	7.314×
V313 (재draw)	같은 코드, 더 좋은 draw	90,189	38,347	265,737	7.420×
V377 (draw, 추정)	T1 + V313 대칭 attn + 입력 norm ÷rms 제거	88,132	39,797	260,271	7.436×

커널별 speedup으로 보면 서사가 한눈에 들어온다.

시점	qkv	attn_out	ffn
V7	1.29×	3.65×	3.05×
V14	1.34×	5.15×	8.85×
V50	1.59×	7.21×	10.46×
V82	1.61×	7.71×	10.59×
V165	2.37×	7.58×	10.61×
V204	2.48×	7.12×	11.67×
V209	2.42×	8.15×	12.60×
최고 draw (V243 코드)	2.43×	9.40×	12.64×
V258	2.61×	9.51×	12.85×
V267	2.54×	10.48×	13.07×
V293	2.76×	10.52×	13.00×
V313	2.86×	10.04×	13.63×
V313 (재draw)	2.78×	10.55×	13.94×
V377 (draw, 추정)	2.84×	10.17×	14.23×

분모 주의. V0~V50은 우리가 켜 $v_0_baseline$ (244,885 / 405,253 / 3,706,465), V82~V165는 공식 **baseline**(250,514 / 404,633 / 3,703,473)이 분모다. 2% 안쪽 차이로 추세를 읽는 데는 지장이 없지만, 표의 행을 직접 빼서 쓰면 안 된다.

attn_out과 ffn은 7~10배가 됐는데 qkv만 제자리다.

9.2 첫 실측이 26세대를 지웠다

이게 이 프로젝트에서 가장 중요한 사건이라 따로 쓴다.

무슨 일이 있었나. Arena 접속 전까지 판정 기준은 makespan이었고, 그 위에서 V41까지 **5.801×**를 찍어냈었다. 첫 제출(job 15346~15352)에서 **V15부터 V41까지 전 계보가 정확도 FAIL**로 드러났다.

원인. V15가 도입한 HBM 사본 관용구가 "목적지 텐서에 사본 축을 붙이면 DMA write가 그 축을 따라 복제된다"를 가정했는데 — **복제되지 않는다**. 사본 1개만 채워지고 나머지는 초기화되지 않은 HBM이었다. bf16 경로는 NaN, f8 경로는 220%대 오차가 났다.

두 번째 버그를 찾은 방법 (재사용할 가치가 있다). 사본을 걷어내고 다시 제출하니 v·attn_out·ffn은 PASS인데 q·k만 FAIL이었고, non-finite 위치가 index 0에서 **q=641, k=385로 옮겨갔다**. $D_s=256$ 이므로

$$641 = 2 \times 256 + 129, \quad 385 = 1 \times 256 + 129$$

둘 다 같은 채널 **d=129**, 같은 kv head **n=1**이다. v만 통과한다는 사실과 합치면 남은 경로는 **RoPE뿐**이고(v는 RoPE를 안 거친다), RoPE는 D_s 를 128씩 반으로 나누므로 d=129는 두 번째 half의 두 번째 원소다. 여기서 곧장 V30이 나왔다 — V30도 같은 전제로 cos/sin 테이블을 head 레이아웃에 직접 gather하고 있었다.

실패 위치의 인덱스는 커널 디버깅에서 가장 값싼 단서다. 스케줄을 뜨거나 중간값을 덤프하기 전에 인덱스 산수부터 해볼 것.

두 버그가 같은 오해 하나에서 나왔다. 서로 다른 시점에 쓴 코드인데 전제가 같았다. 정적 스케줄에서 "공짜로 늘어난 것"은 대개 늘어나지 않은 것이다.

그래서 V50은 빼서 이겼다. 사본을 진짜로 채우는 길(V49)을 먼저 시도했지만, store 하나당 Core 디스크립터 명령이 3개 붙고 Core는 in-order 발행이라 사본 수 1/2/4/8/16 어디에서도 사본 없는 쪽을 못 이겼다. 아이디어 자체가 틀렸으므로 결론은 "없앤다"였다.

9.3 두 번째 교훈 — 측정 자체가 시끄럽다

첫 실측이 "makespan을 믿지 마라"였다면, 그 다음에 배운 건 "실측 한 번도 믿지 마라"였다.

같은 코드를 여러 번 제출해서 재보면 이렇게 나온다.

커널	실행값	퍼짐
qkv (V50 코드, 5회)	159,405 · 153,150 · 151,686 · 149,244 · 136,576	±8%
attn_out (V50 코드, 5회)	57,892 · 56,586 · 56,522 · 55,910 · 55,446	±2%
ffn (4회)	354,825 · 353,981 · 351,454 · 346,534	±1.4%

하필 유일한 병목인 qkv가 가장 시끄럽다. 최고와 최저가 17% 차이 난다 — 같은 바이너리, 같은 픽스처인데도.

이게 실제로 사고를 낼 뻔했다. V82를 처음 제출했을 때 5.135×가 나왔는데, 다시 재니 4.929×였다. qkv가 136,576(5회 중 최저)으로 나온 윤 좋은 draw였던 것이다. 평균을 내면 V50 4.927 → V82 5.028이고, 커널별로 보면 이렇다.

	변화	판정
ffn	-1.5% (네 실행 모두 V82가 작다)	진짜 개선 — makespan 예측(-0.26%)과 방향 일치
qkv	-6.1%	노이즈
attn_out	+1.8%	노이즈

그래서 채택 기준을 바꿨다.

- 1. 정확도는 단일 실행으로 판정한다. 이진값이라 노이즈가 없다.
- 2. 속도는 makespan이 같은 방향을 가리키고 실측이 그것과 모순되지 않을 때만 채택한다.
- 3. 5% 미만의 실측 차이는 단독으로는 증거가 아니다.

1% 차이를 신뢰구간 안에서 보려면 10회 이상 반복해야 하는데 제출 예산이 그걸 허용하지 않는다. 측정 예산이 최적화의 해상도를 정한다.

나중에 이 문제는 풀렸다. 노이즈의 정체가 첫 실행의 명령 청크 스테이징이었다 — 같은 프로세스에서 두 번째 실행부터는 qkv도 ±0.7%다. A/B는 warm으로 하고 보고는 cold로 하면 된다(\$8.4).

9.4 makespan은 무엇에 쓸 수 있나

두 번의 사고에서 "makespan은 쓸모없다"를 끌어내면 잘못된 학습이다. §7.4에서 봤듯 **V50의 makespan 예측(5.31×)은 실측(4.93×)과 꽤 가깝고**, attn_out_ffn은 1~2% 이내다. V82의 채택 근거도 결국 makespan이었다.

정확한 결론은 이렇다.

makespan이 답할 수 있는 것	답할 수 없는 것
이 코드가 얼마나 걸리는가 (대략)	이 코드가 맞는가
두 배치 중 어느 쪽이 빠른가 (동일 조건)	하드웨어가 이 관용구를 실제로 지원하는가
작은 변화의 방향	작은 변화의 크기 (실측 노이즈에 묻힌다)

그리고 한 커널에서는 방향조차 못 맞힌다.

9.5 qkv의 벽을 깬 방법 — 이 프로젝트의 결정적 발견

오랫동안 qkv 하나가 최적화에 반응하지 않았다. 두 번의 정면 공격이 모두 실패했다.

시도	makespan	실측	결과
V52 HBM 사본 (올바르게 구현)	개선 예측	+10k	기각
V138 x를 f8 한 조각으로 (바이트 절반)	-16%	무변화	기각 (정확도도 FAIL)

바이트를 절반으로 줄였는데 시간이 안 줄었다. 이 한 문장이 실마리였다 — 시간을 먹는 것이 바이트가 아니라는 뜻이기 때문이다.

답은 스케줄러가 아니라 런타임 소스에 있었다. PE 안의 커널은 **ARM 코어에서 도는 프로그램**이고, DMA 디스크립터를 런타임에 **직렬로** 만들어 발행한다. 문제의 x 복제 로드는 512개 슬라이스가 같은 7.7 KB를 각자 읽는 형태였다 — 바이트로는 7.7 KB지만 **디스크립터가 512개**였고, ARM 코어가 그걸 하나씩 만드는 동안 DMA 엔진은 놀고 있었다.

정적 스케줄이 18.4k로 세던 것이 실물에서 ~45k였던 이유, 실측/makespan 비가 qkv에서만 2.4~2.7이었던 이유, 바이트를 줄여도 안 변한 이유가 **한꺼번에** 설명됐다.

고친 방법은 §4 원시 12다. 클러스터당 8부만 HBM에서 읽고(디스크립터 16개) ring-32 switch로 나머지를 채운다. 디스크립터 496개가 사라진다.

qkv 151k → 108k (-28%), 공식 점수 5.086 → 5.758 (+13%). 계산식은 한 줄도 안 바꿨다.

그리고 이 발견이 나머지 전부를 다시 보게 했다. 세그먼트 로드가 바이트당 2배 비싸다는 것(V174), ffn이 계산이 아니라 스트림에만 묶여 있다는 것(V170), 출력 gather는 오히려 비싸다는 것(V167/V168) — 전부 같은 렌즈로 설명된다. §2.7이 이 보고서에서 가장 늦게 쓰였고 가장 중요한 절인 이유다.

9.6 메모리 대역폭 캠페인 — 벽인 줄 알았던 것을 다시 켜 이야기

V165에서 세 커널이 ~290 B/cycle에 모였을 때, 이 문서는 그것을 물리적 한계로 읽었다(§2.7.4). 그 판단이 틀렸다는 것을 확인하는 데 **Arena 잡 3개가** 들었다.

V197이 한 일은 단순하다. 고정된 3.93 MB를 런 길에만 바뀌가며 추가로 읽고 시간을 잤다. 곡선이 나왔고, 최적점은 256 B에서 618 B/cycle이었다 — 우리가 있던 지점의 두 배가 넘는다.

그리고 곡선은 세 가지를 한꺼번에 정리했다.

1. 최적점이 어디인지 — 256 B. 미만은 정확히 2× 벌점, 초과는 완만히 악화.
2. 어디로 갈 수 있는지 — 분할 축이 2의 거듭제곱인 attn_out만. H=3840인 qkv·ffn은 막힘.
3. 과거의 해석이 틀렸다는 것 — V181의 이득은 런 길이가 아니라 inter-slice reduce 제거였고, 그 오해 위에 세운 후속 계획(V200/V202)은 취소됐다.

결과. attn_out을 256 B 런으로 옮기고(V198, warm -6.5% / cold -9.9%), ffn 선두의 store 2개를 1개로 합쳐(V199, -11,078, 6/6 잡 승) **Arena 6.229**. 공식 제출(V204)은 attn_out draw가 나빠 5.9032로 찍혔다.

이 캠페인의 교훈은 결과보다 방법에 있다. "한계에 도달했다"는 판단은 한계를 직접 재보기 전까지는 가설일 뿐이다. 서로 다른 것들이 같은 값에 모이면 물리 법칙처럼 보이지만, 공통의 실수도 똑같이 그렇게 보인다.

9.7 이긴 이유를 잘못 짚었다 — 이 프로젝트에서 가장 조심스러운 대목

V209(ffn ring 4)는 정적 스케줄이 손해라고 예측한 변경이었다. 스케줄러는 ffn의 Main(83.5k)이 DMA 스트림(128k) 뒤에 완전히 숨는다고 보므로, ring을 줄여 Main을 아끼고 디스크립터를 늘리면 +144(손해)라고 계산한다. 실물은 -16,351이었다.

당시 우리가 내린 결론: "스케줄이 '숨는다'고 보는 Main 작업도 실물에서는 비용이다." 그럴듯했고, 이 보고서의 이전 판도 그렇게 적었다.

나중에 반증됐다. V235가 ffn pass A의 Main을 36,526 → 18,526(-18,000) 으로 줄였다. 설계는 정확히 성공해서 정적 MainContext가 76,836 → 66,598로 내려갔다. 그런데 실물이 안 움직였다(+464).

ffn의 Main은 정말로 DMA 뒤에 숨는다. 정적 DmaEngine 94.2% 가 올랐다. 그러면 V206의 -16,351은 Main 절감이 아니라 DMA 쪽 효과였다 — ring을 줄이면 사본이 늘어 x2 재로드 패턴이 달라지는 그 효과다. 정확한 기전은 아직 분리되지 않았다.

그리고 V237이 반대편을 재면서 법칙이 확정됐다. down의 L 분할을 8 → 4청크로 바꿔 정렬 벌점을 없애려 했더니 live 슬라이스가 128개가 되면서 +51,143(+17.4%). 아낀 정렬은 하나도 못 건졌다.

법칙 (단방향): Main을 봉투 아래로 줄이면 0이고, 봉투 위로 넘기면 전액 청구된다. 따름정리: "계산을 내주고 정렬·바이트를 산다"는 교환은 ffn에서 전부 닫힌다.

메타 교훈이 결과보다 크다. \$9.30이 "makespan은 정확성에 답하지 않는다"였다면, 여기서 배운 것은 이것이다.

실측이 이겼다는 사실만으로 기전을 알았다고 믿으면 안 된다.

기전을 잘못 짚으면 그 위에 세운 가설이 통째로 헛돈다. 실제로 'ffn Main 절감' 가설군 전체가 V235 하나로 닫혔다 — 그 사이에 시도된 것들이 전부 같은 오해 위에 있었다.

9.8 attn_out 캠페인 — 마지막으로 크게 움직인 커널

V243 이후 점수를 올린 것은 전부 attn_out 하나였다. 두 변경이 합쳐 -17%다.

① **x 스테이징 왕복 제거 (V251, -7.9%, 7/7)**. `attn_out`은 `x`를 16슬라이스로 싣고, `f8` 두 조각으로 쪼개 HBM에 두 번 store하고, 512슬라이스로 다시 load하고 있었다. **쪼개기를 소비자 레이아웃에서 직접** 하면 슬라이스가 읽는 바이트는 그대로인데($256 \text{ bf16} = 2 \times 256 \text{ f8}$) **명령 3개가 사라진다**. 덤으로 쪼개기를 기다리며 DMA가 쉬던 527 cycle이 없어져 O-weight 스트림이 2,464가 아니라 ~1,000에 시작한다.

이 수법은 **`attn_out` 전용이다**. `qkv-ffn`은 슬라이스마다 `x` 전체가 필요해서 직접 로드가 512 디스크립터 $\times$ 전체 벡터(\$2.7.1의 그 병리)가 된다. `attn_out`만 슬라이스가 `x`의 1/16만 쓴다.

② **x를 f8 한 조각으로 (V257, -9.9%, 7/7)**. contraction의 `Dummy2` 재생 축이 사라져 weight 패킷을 두 번이 아니라 한 번만 fetch한다. 다만 이 **PASS는 픽스처가 봐준 것이고 Stage 2로 가져가면 안 된다** — §8.3.1에 근거를 적었다.

그리고 같은 캠페인에서 **`qkv`의 전면 재구조화가 결정적으로 닫혔다**. `qkv`를 chunked reduction으로 바꾸면 `x` broadcast(실물 $\approx 16k$)를 없앨 수 있는데, K/V만 바꿔 구조 비용만 재봤더니 **5/5 잡에서 +21%**였다. 구조 비용이 아끼는 것보다 한참 크다.

그 실험이 남긴 더 큰 교훈: 그것은 **V215를 뒤집었다**. V215는 *탐침*에서 3,840 B 런이 -3,240으로 빨랐는데, **실제 레이아웃에서 1,920 B 런은 +21%**다. V237-V246과 합쳐 세 번째 확인이다 —

탐침 수치는 레이아웃 결정에 쓸 수 없다. 탐침은 "이 축이 존재하는가"에 답하지 "이 배치가 이긴다"에 답하지 않는다.

부수적으로 하나가 정정됐다. 출력 store를 타일 경계에서 쪼개는 아이디어(V253)는 "명령 하나 값"으로 기각돼 있었는데, 제대로 다시 해보니(V260 — 첫 store를 tile0 직후에 내보내 tile1의 weight 로드와 겹치게) **`attn_out`에서는 5/5로 +10.3%**였다. 같은 수법이 `ffn`에서는 8/8로 -1.0%다. 커널마다 반대로 도는 손잡이가 또 하나 늘었다(§9.7의 그 패턴).

9.9 book 라운드 — 규칙을 읽고, 전부 잤다

사용자 지시는 이랬다: *furiosa-opt book의 Mapping / Moving / Computing 장을 읽고, 속마다 최적화를 찾아 실험스텝·제출까지*. book은 툴체인(0.6.0)보다 새것이라 0.6.0에 없는 API도 설명한다. 그래서 **모든 메커니즘을 crate 소스로 확인하고 실험했다**.

실험	가설	결과
E0 census	book의 두 DMA 규칙(같은 bank 64-access 직렬화, DMN 경계 명령 분할)이 우리 스케줄에서 발동하는가	둘 다 0건. (단, 여기서 내린 부수 결론 하나가 틀렸다 — 아래 ①)
V262	qkv weight 패킷을 stream adapter로 두 조각에 재생	합법·정확, +1.8% 기각 (6/7)
V263	RMSNorm 3 pass → 2 pass (§3.4)	attn_out -1.05% · ffn -0.37% 채택, qkv +0.32% 미채택
V264	geglu 스케일 max를 한 pass로 (ring-256 switch 제거)	+1.6% 기각 (8/8)
V266	attn_out 타일 88/32 재스왑	96/24 -1.5% 채택 (19/24, p = 0.007)
V269	96/24 주변 100/20 · 92/28	둘 다 8/16, p = 1.0 → 96/24가 평평한 최적
V270	qkv ring 16 · 8 재측정 (16잡)	ring 8 +1,308 (3/16, p = 0.021) → ring 32 확정
V271	attn contraction 출력을 256 B 정렬 오프셋에 store	정적 -11, 실물 -831 (13/16) 채택
V272	ffn down global-scale pass 제거 (norm 스케일 불변성)	16/16 잡 FAIL (§8.3.2)

이 라운드가 뒤집은 판정 둘.

1. E0 → V271: 정적 모델이 못 보는 비용이 또 있었다. E0는 정적 스케줄만 보고 "store 비용은 정렬이 아니라 디스크립터 수"라고 결론냈고, 그래서 256 B 정렬 store는 실행조차 하지 않았다. 나중에 같은 변경을 실물로 재니 정적 -11 / 실물 -831이었다. 정적 모델은 HBM 쓰기의 256 B 정렬을 값매기지 않지만 실물은 청구한다. §2.7의 디스크립터 수에 이어 정적 모델이 못 보는 두 번째 비용이다.

정적 탐침은 기각 필터가 아니라 후보를 고르는 데만 쓴다.

2. V259 → V266: "재시도하지 않는다"에는 유효기간이 있다. V259는 결함 있는 생성기로 타일 스왑을 망친 뒤 "재시도하지 않는다"고 적었고, 근거는 V203이 고른 88/32였다. 그런데 V203의 최적은 contraction이 x 두 조각을 재생하던 시절의 것이었다. V257이 그 Main을 절반으로 줄인 뒤 다시 재니 96/24가 -1.5%로 이겼다.

조건이 바뀌면 옛 스왑은 무효다.

확인된 법칙 셋.

- 스칼라 분배는 switch, 벌크 재분배는 HBM (V264 + V250). V264는 switch 하나와 pass 하나를 없앴는데 오히려 +4.7k였다 — 그 switch가 나르던 것은 스칼라 16개였고, 대신 넣은 pass는 256 슬라이스 × 30행 f32를 읽었다.
- 꼬리의 pass는 청구되고 머리의 pass는 숨는다 (V263, §3.4.3).
- fetch를 줄여도 contraction은 빨라지지 않는다 (V262). qkv contraction pass는 fetch가 아니라 OutTime 960 step에 묶여 있다. 그러니 V257의 -9.9%는 재생을 없애서가 아니라 조각 하나를 통째로 없애서 나온 것이다.

9.10 레지스터·타임라인 라운드 — 채택 0건, 그러나 가장 많이 배웠다

2026-09-11 하루 동안 코드 SOTA는 V273에서 한 줄도 움직이지 않았다. 대신 두 가지를 얻었다 — 가짜 -4.3%를 잡은 측정 규율(§8.3.3)과 실물 타임라인(§2.8).

① 레지스터 직접 쓰기 (API는 허용, 하드웨어는 거부).

실험	가설	결과
V274	꼬리 pass가 VRF를 직접 쓴다	정적 -285 · 실물은 커널 멈춤 (PXI-601 , 2/2 잡)
V276 → V278	qkv broadcast pass가 TRF를 직접 쓴다	짜비교 16/16 -4.3% → 가짜 , 단독 검증 FAIL
V277	같은 쓰기를 ffن up/gate에	9/9 느림 (+2.1%) — 정적은 -0.4%로 봤다
V279	Sub staging 하나를 Q·K·V가 공유 (정확 함)	11/11 느림 (+7.5%) — 정적 +1.3%의 5배
로드 순서 6중 · DramReuse 회 피	정적 스케줄 비교	정적 동일 또는 손해 — 닫힘

② 실물 타임라인으로 설계한 것들.

실험	가설	결과
V281	attn norm 꼬리를 두 클러스터에서 → 동기화가 짧아진다	무관 — 대기는 무작위
V282	O-weight 두 타일을 한 버퍼로 → 로드가 겹쳐 돈다	+17% — 같은 버퍼 로드는 겹치지 않고 서로를 늦춘다
V284	attn_out을 한 클러스터에서 → 동기화 제거	+17.5% — 로드가 1.84× 느려짐
V285	동기화 사이 명령 비우기 (순서 강제)	+3.9% (5/6)
V286	qkv 로드 속도가 슬라이스당 행에 달렸나 (탐침)	그렇다 — 8행 505~520 → 16행 612 → 32행 630 B/cycle
V287	V286을 커널에 적용	로드는 빨라짐, 그러나 순서가 바뀌어 +2.9% (12/12)
V288	RoPE store 둘을 하나로	+8% (8/8) — 합친 동기화가 Q 로드 완료에 묶였다
V289	Q 로드를 x 로드 앞으로 (순서 강제)	+12% (6/6) — FIFO에서 x가 Q 뒤에 섰다

반복된 모양. 기각 넷(V284 · V285 · V287 · V288)이 전부 "부분 최적화는 맞았는데 순서가 바뀌었다"였다. 그래서 규칙 이 하나 늘었다 — 레이아웃이나 store 개수를 바꾸는 후보는 정적 스케줄의 DMA·동기화 순서부터 비교한다.

정적 모델은 여전히 부호까지 틀린다. Q2a(V279) 정적 +1.3% / 실물 +7.5%, F2b(V277) 정적 -0.4% / 실물 +2.1%.

동기화 메커니즘의 첫 단서 — 그리고 반례. V288에서 합친 RoPE store의 동기화는 Q weight 로드가 끝나는 cycle(± 10)에 정확히 풀렸다(16/32 launch, 우연이면 1.4%). 그런데 전체 span 로그를 세어 보니 기존 커널의 긴 동기 화(9~16k)는 DMA 완료와 무관했다(우연 수준). 큰 로드에서 묶이는 동기화는 특정 구조에서만 생긴다. 동기화가 일반적으로 무엇에 묶이는지는 아직 모른다 — 그게 지금 가장 큰 미지수다(\$10).

9.11 동기화의 정체, 칩 안 복제, 행 단위 읽기 — 7.03에서 7.42까지

2026-09-11 밤부터 09-12까지 코드 SOTA가 다섯 번 바뀌었다. 레지스터·타임라인 라운드(\$9.10)에서 얻은 도구가 곧바 로 수확으로 이어진 구간이다.

제출 브랜치	변경	짜비교	왜 통했나
V293_submit	qkv-ffn의 x 복제를 칩 안 all-gather 로 (V292 · V293)	qkv -1.3% (7/8) · ffn -0.6% (13/16)	HBM을 거치지 않으니 동기화가 생기지 않는다
V299_submit	qkv Q/K/V weight를 256 B 정렬 행 하나씩 읽게 교차 배치	-8.8% (8/8)	클러스터 1을 느리게 하던 로드 자체가 빨라졌다
V301_submit	ffn pass A의 x 조각을 Lane에	-2.3% (8/8)	V293이 x2 동기화를 없애자, 중립이던 V235의 절감이 임계 경로에 올라왔다
V306_submit	ffn out_scale을 꼬리 곱으로	-1.76% (12/12)	큰 로드 앞 TUC 큐에서 작은 TU pass를 빼면 정적 예측의 3배를 본다
V313_submit	ffn down 출력을 한 번에 store	-1.04% (12/12)	V260의 반쪽 store 트릭이 V306 스케줄에서는 두 store 사이에 동기화를 끼웠다

뒤집힌 옛 결론 셋 — "조건이 바뀌면 다시 잔다"가 세 번 더 확인됐다.

1. **V235 → V301**. 중립이던 ffn pass A 절감, 앞을 막던 x2 동기화가 사라진 뒤 -2.3%로 살아났다.
2. **V260 → V313**. 채택했던 반쪽 store 트릭이, 스케줄이 바뀐 뒤에는 오히려 손해가 됐다. 되돌리자 -1.04%였다.
3. "무작위 동기화" (§2.8.2) → 클러스터 1 지연 (§2.8.5).

이번 라운드가 닫은 계열.

- **비대칭 클러스터 뭉**. 한 명령 안에서의 비대칭 분할 자체는 가능했고(V321), 행 단위 읽기에서는 -6.9%로 이겼다. 그러나 attn 열 체크(V323, 16잡: 53% 뭉 +2.0%, 67% 뭉 +7.4%), ffn 연속 런(V324, +11%), qkv 명령별 뭉(V326, +0.7~1.2%)에서는 전부 졌다. 유일하게 이긴 q9(-1.8%)는 커널로 옮기려 하자 컴파일러 ICE로 막혔다(V334).
- **ffn down 체크 수**. 레이아웃만 보면 로드당 ~9k를 벌 수 있었지만(V310), x 체크를 슬라이스마다 다시 읽는 복제 로드가 영역 크기 × 사본 수에 초선형으로 나빠졌다(V311, +67.6k).
- **순서 조정**. 소스의 생성 순서는 스케줄을 바꾸지 못하고(V309 · V319), 순서를 강제해서 얻은 이득은 구조 변경으로만 옮길 수 있다 — 이 계열은 접는다.
- **RoPE의 HBM 왕복**. gather 출력 클러스터 지정은 무시되고(V302), 클러스터별 gather는 되지만 중립이며(V307), rotate-sin 융합은 +2.6%였다(V316).
- **ffn의 CustomBroadcast 제거**. 설계 단계에서 기각했고(V328), 복제 로드로 대체하자 +1.4~3.9%였다(V331).
- **컴파일러 벽**. pcopy가 없고(V320), x2 직접 commit(V332)-9/7 query-head(V334)-256 B 열 체크 load(V296)는 ICE로 막혔다.

9.12 클러스터 로드 모델, 그리고 채택 넷 — V335~V360

2026-09-12 오후부터 밤까지의 라운드다. 계기는 vinxst가 attn_out을 한 제출 사이에 44,761 → 33,437(-25%)로 줄여 1위를 가져간 것이었다.

① **attn_out** — 모델은 세웠고, 커널 이득은 작았다.

실험	결과
V335 HBM 스택 분리 탐침	+42%, 기각 — 지연의 원인은 HBM 채널 공유가 아니다
V339 시간 분할 탐침	지연 14.3k → 5.8k, 그러나 로드 창은 그대로
V340 비균등 타일	-1.2% (24/32), 채택
V341 읽기 패턴 다섯	256 B 열 청크가 이미 최선
V342 세 타일	+1.0% / +2.4%, 기각
V344 live 슬라이스 절반 · 1/4	무관 — DMN 수가 처리율을 정한다
V345 분할 비율 스위치	최적 63%, 바닥 33.9k (V340 대비 여지 -0.8k)
V346 · V347 tile1 조기 발행	정적 순서는 의도대로 바뀌었는데 정확도 FAIL
V351 꼬리 행 HBM store	+7%, 기각
V352 꼬리 pass 줄이기	sub VRF 쓰기는 값이 틀리고, <code>commit_cast</code> 한 pass는 노이즈

② ffn — 두 변경이 가산 이상으로 붙었다.

실험	결과
V348 down pass A 안에서 조각 합 (f1d)	-1.27% (16/16), 채택. 같은 수법을 up/gate에 쓰면(f1u) +0.77%
V349 geglu store 하나	-0.43% (13/16)
V350 둘을 함께	-2.28% (16/16), 채택 — V349 혼자서는 -0.43%인데 f1d 위에서는 -1.42%
V354 머리 cast 병합	-0.25%, 보류
V356 꼬리 <code>commit_cast</code>	중립
V359 up · gate weight 한 버퍼	+5.8% (0/16), 기각

③ qkv — 꼬리 pass 다섯에 `commit_cast`.

실험	결과
V353 입력 norm 융합	fn +1.9% 기각 · fc(융합 + cast 병합) -0.88%로 약함
V355 <code>commit_cast</code> (cq)	-1.6% (25/32), 채택 → V360
V358 K · V weight 한 버퍼	중립 — 스케줄러가 Q 로드를 끝으로 옮겼다

이 라운드의 교훈 셋.

1. 분할은 누가 기다리는데 바꾼다(\$2.8.6). 로드 창을 줄이려면 대역폭이 아니라 명령이 늦게 발행되는 구조를 고쳐야 한다.
2. "컴파일은 되는데 수치가 틀린" 형태가 늘었다. HBM→DM 타일 쓰기(V346 · V351, 세 번째 NaN), 패딩 DM 버퍼 커밋 + 클러스터 reshape(V347), sub vector 체인 → `to_vrf` (V352). 모두 타입 검사와 정적 스케줄을 통과한다. 새 형태는 변형 먼저 잡으로 정확도부터 본다(\$8.3.3).
3. 같은 수법이 커널마다 반대로 돈다 — 세 번 더 확인됐다. 조각 합을 epilogue로 접기는 down -1.27% / up-gate +0.77%, 한 버퍼 로드는 qkv 중립 / ffn +5.8%, `commit_cast` 는 qkv -1.6% / ffn·attn 노이즈였다.

9.13 판정 기준을 draw 꼬리로 바꾼 라운드 — V361~V381

2026-09-13 새벽부터 오전까지의 라운드다. 전반부는 구조 실험이 대부분 기각됐고, 후반부에는 리더보드 기준으로 판정을 다시 봤다(사용자 승인 계획 "LB 8 재설계").

① 구조 실험 — T1 하나만 살았다.

실험	결과
V361 RoPE pair mode	+5.52% (0/16)
V362 칩 안 unscaled gather	중립 — lowering이 호출마다 인덱스 store + 동기화 + scaled gather로 풀린다
V363 공유 HBM 인덱스	+0.89% — RoPE staging 대안 셋이 모두 닫혔다
V364 x 경로를 Q weight에 의존시켜 Q 로드를 맨 앞으로	+0.63% — TUC 대기가 사라지지 않고 다음 로드 앞으로 옮겨 갔다
V365 down 로드를 geglu store 앞으로 (순서 강제)	+3.61% (0/8) — 동기화 창도 정적 모델의 맹점이 아니었다
V366 T1: ffn 꼬리 곱을 post-FF norm으로	-0.46% (12/16) → V367_submit

정적 makespan의 부호가 다섯 건 모두 실물과 같았다.

② LB 8 재설계 — 판정에 draw 꼬리를 넣었다 (§8.5).

실험	결과
V368 attn을 V313 대칭 경로로 되돌림	draw 꼬리 복원 (두 경로 모두 검증된 코드라 짝비교 생략)
V369 qkv 입력 norm ÷rms 제거	-0.86%, pooled p10 -0.93% → V377_submit (정확, §3.4.5)
V370 attn 순서 스크린	보류 — 필요한 게이트 VRF를 만들 수 없다
V371 qkv x를 f8 한 조각으로	-3.07%, pooled p10 -4.13% → V378_submit (Stage 1 전용)
V372 attn 로컬 RMS	기각 — 중앙값 +2.89%, pooled p10 +4.92%. 첫 launch만 -5.2%
V373 ffn down 1024열 패딩 슬롯	visa ICE — 정렬 체크 계열 닫힘 (V374 · V376 취소, V375 보류)
V379 RoPE cos/sin을 칩에서 계산	설계 단계에서 막힘 — 원소 번호 램프를 만들 태그가 0.6.0에 없다
V380 attn 타일 비율 cold 스윙	구현됨, 측정 중
V381 attn cold launch census	설계됨

이 라운드의 교훈 셋.

- 중앙값으로 채택한 변경이 리더보드에는 손해일 수 있다(V340). 리더보드는 최고값이므로 꼬리를 본다.
- 같은 커널에서 정확한 변경과 fixture 의존 변경이 나란히 채택됐다(V369 · V371). 되돌릴 목록을 장부에 적어 두지 않으면 Stage 2에서 조용히 틀린다.
- 컴파일러가 막는 형태가 계속 늘었다 — 패딩 슬롯 로드(V373 visa ICE), 원소 번호 램프 부재(V379), pair mode 제약(V361), 매크로 hygiene(매크로 밖에서 넘긴 식별자는 매크로 안에서 선언한 함수 인자를 가리키지 못한다).

새로 확인한 사실. std 0.6.0의 VRF_BYTES = 8,192, TRF = 65,536. ContractionWeight 는 같은 타입 쌍만 받는다. FpUnaryOp 에 Sin · Cos · Exp · Log가 있고 vector_fxp_to_fp (i32 → f32)가 있다. 1 PE = 64 슬라이스이고 PE마다

DMA 엔진이 하나다.

9.14 지금 서 있는 자리

공식 7.4364 — 리더보드 2위. 1위 vinxst는 7.4769(격차 0.54%), 3위 #663은 7.3402, 4위 COSLAB은 7.0980이다. draw 대상은 v378_submit (Stage 1 전용), draw 간격은 60 s.

커널	우리 최고 draw	vinxst	리더보드 최고	따라잡으려면
qkv	88,132	89,174	88,132 (우리)	—
attn_out	39,797 (역대 최저 38,347)	33,437	33,437 (vinxst)	-16.0%
ffn	260,271	301,213	260,271 (우리)	—

남은 표적은 attn_out 하나다. vinxst의 33,437은 우리 로드 모델의 바닥(33.9k)보다도 작다(\$2.8.6).

실물 임계 경로 (warm launch, 클러스터 0 span; 0913_handoff.md §5):

- **qkv 88.6k** (V360/V367 qkv): DMA FIFO 72k(weight 55k + 작은 명령 ~20k) → RoPE 동기화 3.4k → RoPE TU 꼬리 ~6.6k. V378은 여기서 qkv -3%를 더 뺐다.
- **attn 45.2k**: 병합 동기화가 1/4을 차지하고, 그 무작위성이 draw 꼬리를 만든다.
- **ffn 266.4k** (T1 뒤): geglu store 둘 → 동기화 6.5k → inv_s reload → down1 19.4k · down2 18.6k · down3 13.9k(LUT 테이블 로드 셋 포함) → pass A 5.2k → pass B 2.3k → down store · 동기화 · reload → norm 꼬리. 남은 후보는 모두 한 자릿수 k다.

다음 후보.

커널	후보	상태
attn	cold 첫 launch 벌점(~10%) : V381 census로 공식 조건을 재고, V380에서 타일 비율을 cold 기준으로 스윙	측정 중
attn	V370 순서 스크린(dr · rw)	기대 1k 안쪽, 보류
qkv	RoPE 표를 칩에서 계산	V379로 닫힘
ffn	O1b 단독(V375)	기대 ≈0, 보류

Stage 2 착수 시 할 일.

- **되돌린다**: V257(attn x 한 조각), **V371(qkv x 한 조각 → V377 경로로)**.
- **절대 가져가지 않는다**: V343 · V372 계열(로컬 RMS, 수학적으로 부정확).
- **다시 판단한다**: V272 계열 — 실제 활성값 크기에서(\$8.3.2).
- **그대로 가져간다**: V369(정확, §3.4.5).

9.15 죽은 길 (다시 가지 말 것)

실험	왜 안 됐나
V8_weight_rows_interleaved_dma	가중치 행을 교차 배치했는데 DMA 노드가 전혀 안 움직였다 . 스케줄러의 DMA 비용 모델은 슬라이스 배치 순서를 안 본다
V21_qkv_rope_tables_early	rope 테이블 gather를 앞당겼는데 불변 . 스케줄러가 이미 hoist하고 있었다
V34_attnout_scale_in_rmsnorm	스케일을 rmsnorm으로 옮겼는데 완전히 중립
V39_x2_single_store	StreamUnmatchedSegment 컴파일 실패. commit_view 는 스트림 축과 tile 축이 구조적으로 같아야 통과한다
V42_attnout_tile_shapes	20/20/20 → 28/28/4로 바꿨더니 +1,042 . 스케줄러가 4행 타일을 두 번째로 로드 해서 마지막 로드가 28행이 됐다
V15 ~ V41 의 HBM 사본	없는 죽은 DMA write를 복제하지 않는다 . 26세대가 여기 오염됐다
V49 / V52 HBM 사본	사본을 제대로 채우면 store당 Core 명령 3개 × in-order 발행이 임계경로가 된다. makespan으로도 c=1을 못 이기고(V49), 실측으로도 +10k 였다(V52). 이 방향은 하드웨어에서 닫혔다
V167 / V168 출력 gather 후 store	패딩 레이아웃의 64-디스크립터 store가 실물에서 싸다 . ring-256 gather가 더 비싸서 둘 다 느려졌다
V340 비균등 타일 (draw 기준)	짜비교 중앙값 -1.2%였지만 draw 꼬리(pooled p10 +3.45%)를 깎아 V368에서 되돌렸다
V352y attn 최종 pass commit_cast 셋째 배치	합산 24/48, 기각
V361 RoPE pair mode	+5.52% (0/16). pair 노드당 VRF 하나, 반쪽을 번갈아 읽는 16 B 비연속 fetch가 느리다
V362 dma_gather_unscaled	호출마다 인덱스 store + 동기화 + scaled gather로 lowering된다 — 중립
V363 공유 HBM 인덱스 + scaled gather 둘	+0.89%. RoPE staging 대안은 생산(gather 둘 + store 둘 + 로드 하나)을 못 이긴다
V364 x 경로를 Q weight에 의존시켜 Q 로드를 맨 앞으로	+0.63%. TUC 대기는 사라지지 않고 다음 로드 앞으로 옮긴다
V365 ffn down 로드를 geglu store 앞으로 (순서 강제)	+3.61% (0/8). store가 늦어지고, down 로드가 클러스터 1 따라잡기와 대역폭을 나눈다
V372 attn 로컬 RMS	중앙값 +2.89%, pooled p10 +4.92%. 무작위 동기화 대기를 없애면 행운의 꼬리도 사라진다
V373 · V374 · V376 ffn down 1024열 정렬 청크	패딩 슬롯 로드에서 visa ICE — 계열 닫힘
V379 RoPE cos/sin 칩 계산	원소 번호 램프를 만들 태그가 0.6.0에 없다(Zero · AxisToggle · Comparison)
V335 HBM 스택 분리 로드	+42%. 한 스택에 갇힌 클러스터는 1.68× 느려지고 지연은 그대로다

실험	왜 안 됐나
V336 · V337 스택 분리 커널 · 행 읽기 53%	V335 게이트 불통과로 취소 / 조건부 보류
V341 attn 읽기 패턴 (512 · 1024열, 행 교차)	+1.1~7.0%. 256 B 열 청크가 이미 최선이다
V342 attn 세 타일	+1.0% / +2.4%(정확도 FAIL). 타일 하나(DMA 명령 +1)가 줄인 contraction보다 비싸다
V344 attn live 슬라이스 절반 · 1/4	무관(±3%). 슬라이스 0..127에 몰면 +41% — 처리율은 DMN 수에 묶인다
V346 · V347 tile1 조기 발행	정확도 FAIL. 패딩 DM 버퍼 커밋 + owned 클러스터 reshape는 컴파일되지만 수치가 틀린다
V348 f1u: up/gate 조각 합을 epilogue로	+0.77% (2/16)
V351 꼬리 행 HBM store (한 HBM 텐서에 store 둘)	+7%. store 둘 = 동기화 둘 + DramReuse. HBM→DM 타일 쓰기는 NaN(세 번째)
V352 b · bc: sub vector 체인 → to_vrf	컴파일·실행은 되지만 VRF 값이 틀린다. VRF는 fetch/collect만 하는 sub staging 으로서만 채운다
V353 fn: qkv 입력 norm 융합	+1.9%. 커널 머리에서는 여전히 손해다
V356 ffn 꼬리 commit_cast	중립
V357 transpose 뒤 commit_cast	0.6.0 lowering이 거부한다
V358 qkv K · V weight 한 버퍼	중립. 스케줄러가 K/V를 머리로, Q를 끝으로 옮겼다
V359 ffn up · gate weight 한 버퍼	+5.8% (0/16)
V295 클러스터별 명령으로 비대칭 분할	클러스터별 명령은 직렬화된다(70.5k vs 35.8~41.4k). 두 클러스터가 함께 도는 것은 한 명령 안의 몫뿐이다
V296 qkv 256 B 열 청크 로드	컴파일러 ICE — $H = 15 \times 256$ 이라 2의 거듭제곱 청크에는 패딩이 필요하다
V300 ffn up/gate 행 교차	+27%. 1,920 B 행은 256 B 경계에 맞지 않는다
V302 gather 출력을 클러스터 1로 지정	tile 표기는 받아들여지지만 무시된다. RoPE HBM 왕복은 소스로 못 없앤다
V303 · V315 ffn down contraction Lane	-0.24% / -0.19%로 중립. down 단계는 타일 로드에서 묶여 있다
V304 attn_out 한 타일	중립(+41)
V305 ffn down weight를 한 명령으로	+14.1k (6/6). 합친 로드도 첫 소비자 앞에 배치되고, 파이프라인만 읽는다
V307 qkv RoPE 클러스터별 gather	중립(+90). 동기화를 없애도 클러스터 1 지연은 끝 동기화로 옮겨 간다
V308 · V309 · V319 명령 순서 조정	강제 순서 +1.9k / 중립. 소스 생성 순서로는 스케줄이 바뀌지 않는다
V310 → V311 ffn down 청크 수 줄이기	x 청크 복제 로드가 영역 x 사본에 초선형(+67.6k, 정확도 FAIL)
V314 down 16/16/16/8/4 단일 store	정적 -1,011이 실물 +3.9~8.1k. 정적 스크린은 타일 수를 못 본다
V316 qkv RoPE rotate-sin 융합	+2.6% (12/12). sin 절반 VRF staging 두 번이 더 비싸다
V317 · V318 클러스터 교차 배치	+14% / 중립. 클러스터 0 우선은 주소 순서의 문제가 아니다

실험	왜 안 됐나
V320 to_dm_view_pcopy	0.6.0 lowering이 모르는 primitive
V322 ~ V326 · V334 비대칭 클러스터 뭉 (행 읽기 외)	attn +2.0~7.4%, ffn 연속 런 +11%, qkv 명령별 뭉 +0.7~1.2%, q9는 컴파일러 ICE
V328 · V331 ffn CustomBroadcast 제거	설계 기각 / 복제 로드로 대체하면 +1.4~3.9%. 복제 디스크립터(≈ 21 cycle)가 switch보다 비싸다
V329 · V330 ffn h 재로드 사본 · down 256 B 정렬 체크	기대 순이득 ≈ 0 / 클러스터별 geglu inv_s가 체크 경계를 막는다
V332 x2 직접 commit	LIR ICE
V333 norm cast 병합	중립(+0.5%). 머리의 slack은 x 경로 pass 사슬 전체의 구조다
V274 Main pass의 VRF 직접 쓰기	커널이 멈춘다(PXI-601). ffn·qkv의 같은 형태도 닫힘 — VRF는 Sub staging으로만
V276 / V278 Main switch pass의 TRF 직접 쓰기	짜비교 16/16 -4.3%는 가짜 (기준 arm의 상태를 읽음). 단독 검증에서 qkv FAIL (§8.3.3)
V277 ffn up/gate의 TRF 직접 쓰기	9/9 느림(+2.1%). 같은 쓰기라 정확도도 믿을 수 없다
V279 Q·K·V가 Sub staging 하나를 공유	11/11 느림(+7.5%) — 정적 +1.3%의 5배
V281 attn norm 꼬리를 두 클러스터에서	동기화 대기 길이는 구조와 무관, launch마다 무작위
V282 O-weight 두 타일을 한 DM 버퍼로	+17%. 같은 버퍼로의 타일 로드는 겹쳐 돌지 않고, 겹친 트래픽이 서로를 늦춘다
V284 attn_out을 한 클러스터에서 (동기화 제거)	로드가 1.84x 느려져 +17.5%. 동기화 제거는 클러스터 수를 줄이지 않는 방법으로만
V285 동기화 push와 wait 사이 명령 비우기	+3.9% (5/6). 대기 길이는 사이의 구성과 무관
V287 qkv weight를 live 슬라이스 절반에	로드는 ~20% 빨라졌지만 긴 동기화가 V 로드 앞에 놓여 +2.9% (12/12)
V288 RoPE store 둘을 하나로	+8% (8/8). 합친 동기화가 Q 로드 완료에 묶였다
V289 Q 로드를 x 로드 앞으로 순서 강제	+12% (6/6). DMA FIFO에서 x가 Q 뒤에 섰다
ffn store 병합 (HBM [Dummy2, 1 # 8])	컴파일러 크래시 / LIR ICE
V262 weight 패킷 stream-adapter 재생	합법·정확하지만 +1.8% (6/7). contraction은 fetch가 아니라 OutTime step에 묶여 있다
V264 geglu 스케일 max 한 pass	+1.6% (8/8). 스칼라 16개는 switch가 대량 pass보다 싸다
V269 attn_out 타일 100/20 · 92/28	둘 다 8/16, p = 1.0. 96/24가 평평한 최적의 한가운데다
V270 qkv ring 16 · 8	ring 8 +1,308 (3/16, p = 0.021). qkv는 ring 32가 최적 (ffn은 ring 4 — 반대)
V272 ffn global-scale pass 제거	16/16 잡 FAIL. 픽스처가 ε 영역이라 스케일 불변이 아니다 (§8.3.2)
4×960 norm 레이아웃	슬라이스당 VRF 11.5 KB > 8 KB 한도
정적 스케줄만 보고 정렬 축 닫기 (E0)	틀렸다. 정적 -11이 실물 -831이었다 (V271). 정렬·디스크립터 판단은 짜비교로만

실험	왜 안 됐나
qkv chunked reduction (V252)	K/V만 바꿔 구조 비용을 재니 5/5 +21% . x broadcast가 아끼는 $\approx 16k$ 보다 한참 크다. q까지 바꾸면 더 나빠진다
attn_out split store (V260)	첫 store를 tile0 직후에 내보내 겹치게 해도 5/5 +10.3% (ffn에서는 반대로 -1.0%)
탐침 수치로 레이아웃 정하기	V215-V237-V246-V252가 전부 반증 — 탐침은 축의 존재에 답하지 배치의 승패에 답하지 않는다
변형을 문자열 치환으로 생성 (V259)	치환이 모든 자리에 닿지 않아 결과 무효. 생성 후 모든 치환 지점을 확인할 것
ffn Main 절감 전체	18k를 줄여도 실물이 안 움직인다(V235). Main은 DMA 봉투 아래에 숨는다
LaneMode 스위치	바꿀 수 있는 곳은 무효($\pm 100 \sim 200$), 유효할 곳은 구조적 거부
sub 컨텍스트 병렬화	ctx.sub 는 스테이징 전용 — contraction도 vector pass도 못 돌린다
V200 / V202 ffn 체크 재분할	V181 이득의 원인을 잘못 짚어 세운 계획. ffn down은 weight 960 B-scale 120 B로 8청크가 이미 최적 (4청크는 weight 1920 B로 손해, 16청크는 scale 60 B로 손해)
디바이스 팬아웃 · DMA 병렬성 · 바이트 축소	chip=1 이 이미 8 PE를 쓰고, DmaEngine은 1개이며, 픽처처 가중치가 PRNG 난수라 압축이 안 된다. 전부 확인 후 다음
V183 ffn down 세그먼트 통합	정확도는 PASS인데 v181 대비 +27k . 세그먼트 이득($\leq 19k$)보다 x broadcast 480 패킷-f32 hop이 컸다
V137 / V138 qkv x를 f8 한 조각으로	정확도 FAIL (q 11.69% / k 27.53%, atol 0.04에 $\max \Delta $ 0.113). f8e4m3 가수 3비트는 3,840항 내적에서 상쇄되지 않는다. 속도 이득도 없었다

구조적으로 배제된 것. $\times$ 영역(host/ , api/ , axes.rs , tests/) 최적화, ops::sliding_attention (Stage 1 대상 아님), #[device] 시그니처 변경, ops*.rs 이동.

틀체인 제약 (설계 단계에서 피할 것).

- **fetch LUT는 연달아 못 건다.** CanApplyFetchTableLookup 이 첫 fetch 위치에서만 성립하고 FetchCast<bf16> for f8 도 없다. NVFP4를 bf16으로 만들려면 DM 사본을 반드시 한 번 거쳐야 한다 — V29가 f8x8 경로를 택한 이유다.
- **commit_view** 는 스트림 축과 tile 축이 구조적으로 같아야 한다 (V39 실패).

10. 남은 열린 질문

1. **vinxst의 attn_out 33,437은 무엇인가?** 이제 1위와의 격차는 전부 여기서 나온다(따라잡으면 +6.0%). 우리 로드 모델의 바닥보다도 작아서, 우리가 모르는 구조다.
2. **attn의 cold 첫 launch 벌점(~10%)을 줄일 수 있는가?** 공식 attn 점수는 "프로세스는 데워졌고 프로그램은 처음 도는" launch 하나다. V381 census로 먼저 재고 V380으로 스위칭한다.
3. **draw 꼬리를 늘리는 코드는 어떻게 설계하는가?** 지금까지는 꼬리를 깎는 변경(V340 · V372)을 거르는 데만 썼다. 짧은 동기화 대기를 더 자주 만드는 방향이 있는지는 아직 모른다.
4. **Stage 1 전용 변경을 어디까지 쌓을 것인가?** V257 · V371이 쌓였다. Stage 2 되돌림 비용과 리더보드 이득의 교환이다.

5. 클러스터 1의 PE 트레이스를 얻을 수 있는가? span은 여전히 클러스터 0만 보여 준다.
6. Stage 2로 무엇을 가져갈 수 있는가? V369는 정확해서 가져가고, V257 · V371은 되돌리고, V343 · V372 계열은 금지, V272는 재판단한다(\$9.14).
7. (주최측 미확정) 제출 마감의 정확한 정의.

11. 참고문헌

하드웨어 · 툴체인 (1차 자료)

- **TCP: A Tensor Contraction Processor for AI Workloads** — ISCA 2024, FuriosaAI. [슬라이드](#) · [발표 영상](#)
- **FuriosaAI RNGD: A Tensor Contraction Processor** — IEEE Micro (Hot Chips 2024 특집). [PDF](#)
- **FuriosaAI RNGD 스펙** — developer.furiosa.ai (BF16 256 / FP8 512 TFLOPS, INT8 512 / INT4 1024 TOPS, HBM3 48GB @ 1.5TB/s, SRAM 256MB, 5nm, 1.0GHz, 150W)
- **Programming Tensor Contraction Processors** — [furiosa-opt book](#). [Quick Start](#) (슬라이스당 DM 512 KB), [Schedule](#), [Diagnosis](#), [Memory Performance](#), [Kernel Optimizer](#), [Schedule Viewer](#)
- **furiosa_opt_std API** — [docs.rs](#) · [prelude](#) · [contraction](#) · [vector](#)
- **FuriosaAI Arena** — arena.furiosa.ai · [furiosa-arena-cli](#)
- **furiosa-opt-std / furiosa-opt-lower 0.6.0 crate** 소스 — book이 툴체인보다 새것이라 규칙의 최종 확인은 소스로 했다. [engine/vector/stage/markers.rs](#) (vector 단계 전이표, §3.4), [stream_adapter.rs](#) (OutTime broadcast, V262), [backend/npu/ffi.rs](#) (span 이름 전달, §2.8)
- **furiosa-opt book 전문 (print.html)** — Switch Engine · DMA Engine · Memory Performance 장. CustomBroadcast의 SFR 쓰기가 DMA 엔진과 sub를 점유한다는 것, 슬라이스당 DMA 명령 큐 2칸, HBM 채널 컨트롤러 큐 64칸(§2.8.5)

개념 배경 (§2를 더 파고 싶을 때)

- Williams, Waterman & Patterson. **Roofline: An Insightful Visual Performance Model for Multicore Architectures**. CACM 2009 — §2.6의 산술 강도·메모리 바운드 개념의 출처.
- **Einstein summation / tensor contraction** — NumPy [einsum](#) 문서가 §2.2를 손으로 만져보기에 제일 좋다.

모델 아키텍처

- Gemma Team. **Gemma 3 Technical Report**. [arXiv:2503.19786](https://arxiv.org/abs/2503.19786) — local/global 교대 sliding-window 어텐션, 128K+ 컨텍스트, 멀티모달. 이 저장소 40+8 레이어 구조의 직계 조상.
- Zhang & Sennrich. **Root Mean Square Layer Normalization**. [arXiv:1910.07467](https://arxiv.org/abs/1910.07467) — [shared/rmsnorm.rs](#) 가 구현하는 것.
- Shazeer. **GLU Variants Improve Transformer**. [arXiv:2002.05202](https://arxiv.org/abs/2002.05202) — [shared/mlp.rs](#) 의 GeGLU.
- Su et al. **RoFormer: Enhanced Transformer with Rotary Position Embedding**. [arXiv:2104.09864](https://arxiv.org/abs/2104.09864) — [sliding/rope.rs](#) ($\theta=10,000$), [full/rope.rs](#) ($\theta=1,000,000$).
- Ainslie et al. **GQA: Training Generalized Multi-Query Transformer Models from Multi-Head Checkpoints**. [arXiv:2305.13245](https://arxiv.org/abs/2305.13245) — $Ns=8$ KV 헤드에 $Gs=2$ 쿼리가 붙는 구조.

- Milakov & Gimelshein. **Online normalizer calculation for softmax**. [arXiv:1805.02867](#) — `full/attention.rs` 의 페이지별 online softmax. Stage 2용.
- **FlashNorm: fast normalization for LLMs**. [arXiv:2407.09577](#) — 정규화 스칼라를 뒤로 미루는 기법. V369(\$3.4.5)의 근거.

양자화 (FFN의 NVFP4 경로)

- Elangovan et al. **LO-BCQ: Block Clustered Quantization for 4-bit (W4A4) LLM Inference**. [arXiv:2502.05376](#)
- Dettmers & Zettlemoyer. **The case for 4-bit precision: k-bit Inference Scaling Laws**. [arXiv:2212.09720](#)
- Blumenberg et al. **Improving Block-Wise LLM Quantization by 4-bit Block-Wise Optimal Float (BOF4)**. [arXiv:2505.06653](#)

배경 (Stage 2 대비)

- Wang et al. **RATTENTION: Towards the Minimal Sliding Window Size in Local-Global Attention Models**. [arXiv:2506.15545](#)
- Cabannes et al. **Short window attention enables long-term memorization**. [arXiv:2509.24552](#)
- Alexandridis et al. **FLASH-D: FlashAttention with Hidden Softmax Division**. [arXiv:2505.14201](#)
- Chen et al. **INT-FlashAttention: Enabling Flash Attention for INT8 Quantization**. [arXiv:2409.16997](#)

저장소 내부 문서

[RULES.md](#) (최상위 규칙) · [RESULTS.md](#) (실험 기록) · [SOTA.md](#) (신기록 서사) · [README.md](#) (대회 규정 원문) · [OPTIMIZATION.md](#) (최적화 워크플로) · [ARCHITECTURE.md](#) (저장소 지도) · [COMPETITION_INFO.md](#) (공지 원문) · [0912_attn_gap_analysis.md](#) · [0912_ffn_gap_analysis.md](#) (갭 분석)

이 보고서의 헤드라인은 공식 최고 기록 7.4364(`v377_submit` draw로 추정, 리더보드 2위)이고, 개선의 근거는 최고 draw가 아니라 한 잡 안 짝비교와 draw 꼬리 지표다(\$8.5). draw 대상은 `v378_submit` (Stage 1 전용)이다. 그 외 실측은 Arena cold/warm 구분을 명시했다(\$8.4). makespan은 \$7.4와 \$9.3에서 실측과의 비교용으로만 등장한다. 최신 실험 기록은 [RESULTS.md](#), SOTA 서사는 [SOTA.md](#)에 있다.*