Digital System — UTS Open-Book Binder

CPEN6265010 · semua materi sesi 1–14 · fokus tutorial: Boolean, K-map, soal cerita, 7-segment · tambahan: PLD, FPGA, VHDL (lab)

Format UTS (kata prof): 4 soal

1	**Konsep** (sistem digital, sinyal, timing diagram, gerbang, PLD/VHDL)	**p.2**
2	**LED / 7-segment decoder**	**p.10**
3	**Sederhanakan persamaan Boolean**	**p.4**
4	**Soal cerita** (“got talent”) → truth table → K-map → rangkaian	**p.8**

Notasi: $\bar{a}$ = NOT a (= a′ di PR) · $\overline{a+b}$ bar panjang = NOT seluruh grup · ab = AND · $a+b$ = OR (1 + 1 = 1) · $a \oplus b = \bar{a}b + a\bar{b}$ · urutan: ( )/bar → NOT → AND → OR. Tab 4: input **A B C D** (A = MSB), segmen a–g.
Di ujian: (1) cari tipe soal di index → (2) tiru layout contohnya → (3) tulis nama hukum / grup K-map di tiap langkah → (4) cek 2 baris truth table → (5) bingung? Jebakan **p.12**.

Index: kata di soal → metode → halaman

Konsep (soal 1)		
sistem digital, sinyal & logika, analog vs digital	2 nilai diskrit 0/1; tabel analog–digital	**p.2**
TTL, HIGH/LOW, rising/falling edge, periode, duty cycle	0 V/5 V; f = 1/T; D = t_W/T	**p.2**
timing diagram, “gambarkan output”	tiap interval = 1 baris truth table	**p.3**
gerbang, simbol, universal gate, NAND saja	tabel 7 gerbang; SOP → NAND–NAND	**p.3**
biner/oktal/heksa, 2's complement, BCD, Gray, parity	bagi 2 berulang; flip + 1 lalu jumlahkan	**p.3**
adder, comparator, decoder, MUX, AOI	rangkaian kombinasional	**p.13**
PLD, PAL/GAL, CPLD, FPGA, CLB, LUT, macrocell	arsitektur PLD	**p.13**
design flow, synthesis, netlist, boundary scan	6 tahap	**p.14**
VHDL, entity, architecture, signal vs variable, process, port map	VHDL essentials + contoh lab	**p.14**
Sederhanakan (soal 3)		
sederhanakan / simplify / buktikan / prove	resep 6 langkah + nama hukum	**p.4**
bar panjang, $x + \bar{x}y$, $(x+y)(x+z)$, 3 term dengan x & x̄	De Morgan, rule 11, rule 12, consensus	**p.4**
⊕ di dalam soal · soal identitas singkat (a + 0 = ?)	contoh G · tabel 27 identitas	**p.5** · **p.12**
Soal cerita & K-map (soal 4)		
panitia, juri, mayoritas, lolos, “jika … maka …”	5 langkah: I/O → truth table → Σm → K-map → rangkaian	**p.8**
minterm, maxterm, SOP, POS, Σm, ΠM	tabel minterm/maxterm	**p.6**
K-map 2/3/4/5 variabel, don't care (X)	template, aturan grouping	**p.6** · **p.7**
gambarkan rangkaian · robot / avionics / baterai	AND–OR dari SOP · 3 case PR5	**p.7** · **p.9**
LED / 7-segment (soal 2)		
BCD ke 7-segment, decoder, nyala/padam	tabel lengkap + 7 K-map	**p.10** · **p.11**
common cathode / anode, 0–7 saja, heksa 0–F	CC 1 = nyala, CA 0 = nyala; variasi	**p.10** · **p.11**

Sumber: slide sesi 1–14 (Floyd), catatan tutorial 02-11-2026, foto papan tulis, PR Pert. 2/4/5, lembar 27 soal, kode lab. Semua persamaan, K-map, dan angka contoh dihitung ulang & dicek komputer.

Konsep Sistem Digital · soal 1 (konseptual) 1

1 Apa itu sistem digital?

Sistem yang memproses **sinyal dengan hanya 2 nilai diskrit**: 0 / 1 = LOW / HIGH = 0 V / 5 V. Fokusnya bukan lagi komponen (penguatan / *gain*, itu elektronika analog/CNE), tapi **logika & gerbang**: bagaimana input diolah jadi output yang kita mau. **Sinyal** = tegangan pembawa informasi; **logika** = arti sinyal (benar/salah) dan aturan pengolahannya.

Kombinasional: output hanya bergantung pada input saat ini (gerbang, decoder, adder). **Sekuensial**: punya memori/flip-flop, output juga bergantung keadaan sebelumnya (counter, FSM).

	Analog	Digital
Nilai	kontinu, tak hingga	diskrit, terbatas
Noise	mudah terganggu	tahan noise (cukup bedakan LOW/HIGH)
Simpan & olah	sulit	mudah, akurat, bisa diprogram
Akurasi	tergantung komponen	naik dengan menambah bit
Contoh	suhu, suara, FM radio, vinyl	CD, HDMI, komputer

Sistem campuran: CD player membaca data digital → DAC → amplifier analog → speaker. **Serial** = 1 bit per waktu di 1 jalur (sedikit kabel, lambat); **paralel** = semua bit sekaligus (cepat, banyak kabel).

2 Level logika (TTL) & pulsa

HIGH nominal 5 V (input dibaca HIGH ≥ 2.0 V) · **LOW** nominal 0 V (≤ 0.8 V) · 0.8–2.0 V = **tidak valid**. **Rising edge** (leading) = LOW → HIGH · **falling edge** (trailing) = HIGH → LOW. Lebar pulsa t_W di 50% amplitudo · rise time 10% → 90% · fall time 90% → 10%. Periodik: **f = 1/T**, **duty cycle = t_W/T × 100%**. Clock = sinyal timing periodik dasar.

3 Fungsi logika dasar & alat

AND / OR / NOT	semua benar / minimal satu / kebalikan	**Comparison**	comparator A>B, A=B, A<B
Arithmetic	adder, subtractor, multiplier	**Encoding**	desimal/keypad → kode biner
Decoding	kode biner → output (BCD → 7-seg)	**Data selection**	MUX: banyak → 1 · DEMUX: 1 → banyak
Counting	hitung pulsa, butuh flip-flop	**Storage**	flip-flop, register, memori

Fixed-function IC (74xx, DIP/SOIC): fungsi tetap dari pabrik; pin 1 di dekat notch/titik, nomor berlawanan jarum jam. **Programmable logic** (PLD/FPGA): fungsi diatur user. Alat: **oscilloscope** (tegangan vs waktu), **logic analyzer** (banyak kanal digital), logic probe, function generator, DMM. **Troubleshooting**: kumpulkan info → identifikasi gejala → isolasi titik gagal → pakai alat → perbaiki. Metode: cek yang jelas (power, kabel) · ganti board · half-splitting · signal tracing.

4 Boolean algebra: definisi

Aturan untuk **menyederhanakan ekspresi logika tanpa mengubah fungsinya** (truth table tetap). Lebih sederhana → lebih sedikit gerbang → murah, hemat daya, cepat. Contoh tutorial: “bawa payung **jika** hujan (a) **dan** jalan kaki (b)” → $y = a \cdot b$. Tips prof: Boolean algebra kalau ≤ 3 variabel, selebihnya K-map (K-map menjamin minimal).

CONTOH CEPAT

Sistem digital? Mengolah sinyal 2 keadaan (LOW 0 V / HIGH 5 V) dengan logika: gerbang, truth table, Boolean.

2 kelebihan digital: tahan noise · mudah disimpan/diolah/diprogram dengan akurat.

Periode clock 3.2 GHz? T = 1/f = 1/3.2·10⁹ = **312.5 ps**

T = 8 ms, t_W = 2 ms f = 1/0.008 = **125 Hz** · D = 2/8 = **25%**

Pulsa 20 kHz masuk counter 40 ms 20 000 × 0.040 = **800 pulsa**





Lampu ON jika SW1 atau SW2 tertutup → L = SW1 + SW2 (OR)

Kenapa disederhanakan? Truth table sama, gerbang lebih sedikit → murah, kecil, hemat daya, delay kecil.

Rising edge? transisi LOW → HIGH. Falling edge: HIGH → LOW.


LED atau LCD saat gelap? LED: memancarkan cahaya sendiri. LCD butuh cahaya luar/backlight.

Gerbang, timing diagram, sistem bilangan 1

Gerbang	Simbol	Ekspresi	00	01	10	11	1 kalau …
AND		ab	0	0	0	1	semua 1
OR		$a+b$	0	1	1	1	minimal satu 1
NOT		$\bar{a}$	0 → 1 · 1 → 0				dibalik (komplemen)
NAND		$\overline{ab}$	1	1	1	0	tidak semua 1
NOR		$\overline{a+b}$	1	0	0	0	semua 0
XOR		$\bar{a}b+a\bar{b}$	0	1	1	0	input **berbeda**
XNOR		$ab+\bar{a}\bar{b}$	1	0	0	1	input **sama**

AND = perkalian (·), OR = penjumlahan (+), NOT = komplemen (bar), **bukan** pengurangan. n input → **2^n baris**. **Universal**: NAND saja (atau NOR saja) bisa membuat semua gerbang: NOT = $\overline{aa}$; OR = $\overline{\bar{a}\,\bar{b}}$; AND = NAND + NOT. SOP → NAND–NAND, POS → NOR–NOR. **AOI**: $\overline{ab+cd}$.

5 Timing diagram



1. Tarik garis vertikal di setiap perubahan input → interval t1, t2, …
2. Tiap interval = **1 baris truth table**: baca a, b.
3. Hitung output, gambar levelnya (ideal: tanpa delay).

6 Sistem bilangan & kode (PR Pert. 2)

Desimal → biner: bagi 2 berulang, baca sisa **dari bawah**. **Biner → oktal**: kelompok **3 bit** dari kanan; **→ heksa**: kelompok **4 bit**. **Ke desimal**: kali bobot (2^n, 8^n, 16^n).

859 → 859 = **1101011011_2** = **1533_8** = **$35B_{16}$**

```
859 ÷ 2 = 429 sisa 1
429 ÷ 2 = 214 sisa 1
214 ÷ 2 = 107 sisa 0
107 ÷ 2 = 53 sisa 1
53 ÷ 2 = 26 sisa 1
26 ÷ 2 = 13 sisa 0
13 ÷ 2 = 6 sisa 1
6 ÷ 2 = 3 sisa 0
3 ÷ 2 = 1 sisa 1
1 ÷ 2 = 0 sisa 1
```

Penjumlahan: 1+1 = 10, 1+1+1 = 11. `100001111 + 100000100 = 1000010011` → 271 + 260 = 531 ✔

A − B dengan 2's complement: 1's comp B (flip) → +1 → A + 2's(B) → ada carry keluar: buang, hasil positif. Tidak ada carry: hasil negatif.

A	100001111	= 271
B	100000100	= 260
1's comp B	011111011	flip semua bit
2's comp B	011111100	+1
A + 2's B	1000001011	carry keluar = 1 → buang
A − B	**000001011**	**= 11 ✔ (271 − 260)**

Signed: MSB = tanda (0 +, 1 −); bobot MSB −128 (8 bit). **Overflow**: dua bilangan bertanda sama, hasil tandanya salah.

BCD 8421: tiap digit → 4 bit (1010–1111 tak dipakai) · **Gray**: berurutan beda 1 bit, G = B ⊕ (B ≫ 1) · **parity**: bit tambahan agar jumlah 1 genap/ganjil (deteksi 1-bit error) · **ASCII**: 7-bit, 128 karakter.

CONTOH CEPAT

Timing AND (gambar kiri):
y = 0 0 0 1 0 1 0 0
1 hanya saat a = b = 1

3702_8 → desimal
3·512 + 7·64 + 0·8 + 2 = **1986**

$1A2F_{16}$ → desimal
4096 + 10·256 + 2·16 + 15 = **6703**

2's comp 11001010
flip 00110101, +1 = **00110110**

Baca signed 11000110
−128 + 64 + 4 + 2 = **−58**

01110000 + 10101111
(112 + (−81))
= 1|00011111 → buang carry → **31**

859 dalam BCD
1000 0101 1001 (bukan biner 1101011011!)

Biner 1011 → Gray
1011 ⊕ 0101 = **1110**

Odd parity "A" = 1000001
dua angka 1 → parity bit **1**

Ekspresi 0 hanya jika a,b,c,d semua 0 → $a+b+c+d$

Boolean Algebra: hukum & pattern finder · soal 3 2

1 12 rules (penomoran Floyd)

#	Rule	Nama
1	$a + 0 = a$	identity
2	$a + 1 = 1$	null / dominance
3	$a \cdot 0 = 0$	null / dominance
4	$a \cdot 1 = a$	identity
5	$a + a = a$	idempotent
6	$a + \bar{a} = 1$	complement
7	$a \cdot a = a$	idempotent
8	$a \cdot \bar{a} = 0$	complement
9	$\bar{\bar{a}} = a$	double negation / involution
10	$a + ab = a$	absorption
11	$a + \bar{a}b = a + b$	absorption 2
12	$(a + b)(a + c) = a + bc$	distributive (OR atas AND)

2 Laws

Law	OR	AND
Commutative	$a + b = b + a$	$ab = ba$
Associative	$a + (b + c) = (a + b) + c$	$a(bc) = (ab)c$
Distributive	$a + bc = (a + b)(a + c)$	$a(b + c) = ab + ac$
De Morgan	$\overline{a + b} = \bar{a}\,\bar{b}$	$\overline{ab} = \bar{a} + \bar{b}$
Consensus	$ab + \bar{a}c + bc = ab + \bar{a}c$ · dual: $(a + b)(\bar{a} + c)(b + c) = (a + b)(\bar{a} + c)$	
Dual absorpsi	$a(a + b) = a$ · $a(\bar{a} + b) = ab$ · $ab + a\bar{b} = a$	
XOR	$a \oplus 0 = a \cdot a \oplus 1 = \bar{a} \cdot a \oplus a = 0 \cdot a \oplus \bar{a} = 1$	

✔ **TIP De Morgan:** “putus bar-nya, ganti tandanya”: bar panjang dipotong jadi bar per variabel, + ↔ ·. Berlaku untuk banyak variabel: $\overline{abc} = \bar{a} + \bar{b} + \bar{c}$.

3 Pattern finder: kalau lihat ini, pakai itu

Di soal ada …	Contoh	Pakai → hasil
bar panjang di atas grup	$\overline{a + bc}$	De Morgan → $\bar{a}(\bar{b} + \bar{c})$
x + term yang memuat x	$b + bc$	absorption → b
x + term yang memuat $\bar{x}$	$a + \bar{a}b$	rule 11 → $a + b$
2 term beda di 1 variabel saja	$abc + ab\bar{c}$	factor + rule 6 → ab
2 kurung, bagian depan sama	$(a + b)(a + c)$	rule 12 → $a + bc$
2 kurung beda 1 variabel	$(x + c)(x + \bar{c})$	rule 12 → x
3 term, ada pasangan $x, \bar{x}$	$ab + \bar{a}c + bc$	consensus → $ab + \bar{a}c$
$x\bar{x}$ atau $x + \bar{x}$	$c\bar{c}$, $d + \bar{d}$	complement → 0, 1
bar ganda	$\bar{\bar{a}}$	involution → a
term panjang (a+b) muncul berulang	$(a + b + c)(a + b + \bar{c})$	substitusi x = a + b
4 minterm, tiap pasangan beda 1	$\bar{a}bc + a\bar{b}c + ab\bar{c} + abc$	pinjam abc (x = x + x)
⊕ di dalam bar	$\overline{(a \oplus b) + c}$	anggap a⊕b = X dulu

4 Resep simplify 6 langkah

1. **Hapus bar panjang** pakai De Morgan, dari bar paling luar ke dalam, sampai bar hanya di atas 1 variabel.
2. **Buka kurung** (distributive). Kalau ada 2 kurung mirip, pakai **rule 12** dulu (lebih cepat).
3. **Bersihkan**: $aa = a$, $a + a = a$, $a\bar{a} = 0$, $x \cdot 0 = 0$, $x + 0 = x$, $x + 1 = 1$.
4. **Factor** variabel yang sama → cari $(x + \bar{x}) = 1$.
5. **Absorption** ($a + ab = a$, $a + \bar{a}b = a + b$), lalu cek **consensus**.
6. **Cek**: masukkan 2–3 kombinasi input ke soal & jawaban → harus sama. Atau cek dengan K-map.

⚠ **JEBAKAN** Tulis **nama hukum di setiap baris**. Jangan buang term duplikat terlalu cepat: kadang dibutuhkan untuk factoring (contoh majority **p.5**).

Boolean Algebra: contoh langkah demi langkah

Setiap baris di bawah sudah dicek komputer: truth table-nya sama dengan baris sebelumnya.

A · Factor (x + x̄) = 1

tutorial ex. 1

	$a\,b + a\,\bar{b}\,c + a\,\bar{b}\,\bar{c}$	soal (tutorial)
=	$a\,\left(b + \bar{b}\,c + \bar{b}\,\bar{c}\right)$	factor a (distributive)
=	$a\,\left(b + \bar{b}\,\left(c + \bar{c}\right)\right)$	factor b̄
=	$a\,\left(b + \bar{b}\,1\right)$	c + c̄ = 1
=	$a\,\left(b + \bar{b}\right)$	x·1 = x
=	$a\,1$	b + b̄ = 1
=	a	a·1 = a

B · Substitusi x = a + b, lalu rule 12

tutorial ex. 2

	$(a+b+c)\,\left(a+\bar{b}+c\right)\,\left(a+b+\bar{c}\right)$	soal (tutorial)
=	$((a+b)+c)\,\left(a+\bar{b}+c\right)\,\left((a+b)+\bar{c}\right)$	misal x = a + b (substitusi)
=	$((a+b)+c\,\bar{c})\,\left(a+\bar{b}+c\right)$	(x+c)(x+c̄) = x + cc̄ [rule 12]
=	$(a+b+0)\,\left(a+\bar{b}+c\right)$	cc̄ = 0
=	$(a+b)\,\left(a+\bar{b}+c\right)$	x + 0 = x
=	$a+b\,\left(\bar{b}+c\right)$	(a+b)(a+Y) = a + bY [rule 12]
=	$a+b\,\bar{b}+b\,c$	distributive
=	$a+0+b\,c$	bb̄ = 0
=	$a+b\,c$	x + 0 = x

C · Factor sederhana

catatan tutor

	$a\,b\,\bar{c} + a\,\bar{b}\,\bar{c} + b\,\bar{c}$	soal (catatan tutor)
=	$a\,\bar{c}\,\left(b+\bar{b}\right) + b\,\bar{c}$	factor ac̄
=	$a\,\bar{c} + b\,\bar{c}$	b + b̄ = 1
=	$\bar{c}\,(a+b)$	factor c̄ (opsional, lebih sedikit gate)

D · Majority: pinjam term yang sama

PR4 no. 5 · “got talent”

	$\bar{a}\,b\,c + a\,\bar{b}\,c + a\,b\,\bar{c} + a\,b\,c$	soal: majority Σm(3,5,6,7)
=	$\bar{a}\,b\,c + a\,\bar{b}\,c + a\,b\,\bar{c} + a\,b\,c + a\,b\,c + a\,b\,c$	x = x + x (pinjam abc dua kali)
=	$b\,c\,(\bar{a}+a) + a\,c\,\left(\bar{b}+b\right) + a\,b\,(\bar{c}+c)$	factor tiap pasangan
=	$b\,c + a\,c + a\,b$	x + x̄ = 1

abc boleh ditulis 3× karena x + x = x. Tiap salinan dipasangkan dengan satu minterm lain.

E · De Morgan bertingkat (dari bar terluar)

PR4 no. 11

	$\overline{\bar{a}\,\bar{b}\,(\bar{c}+d)} + \overline{a+b+\bar{c}\,\bar{d}}$	soal (PR4 no. 11)
=	$\overline{\bar{a}\,\bar{b}\,(\bar{c}+d)}\;\overline{\overline{a+b+\bar{c}\,\bar{d}}}$	De Morgan: (X+Y)′ = X̄·Ȳ
=	$\overline{\bar{a}\,\bar{b}\,(\bar{c}+d)}\;\left(a+b+\bar{c}\,\bar{d}\right)$	double bar: x̄̄ = x
=	$\left(a+b+\overline{\bar{c}+d}\right)\;\left(a+b+\bar{c}\,\bar{d}\right)$	De Morgan: (XYZ)′ = X̄+Ȳ+Z̄
=	$\left(a+b+c\,\bar{d}\right)\;\left(a+b+\bar{c}\,\bar{d}\right)$	De Morgan: (c̄+d)′ = c d̄
=	$a+b+c\,\bar{d}\,\bar{c}\,\bar{d}$	rule 12: (X+P)(X+Q) = X + PQ
=	$a+b+0$	c c̄ = 0
=	$a+b$	x + 0 = x

F · Consensus (dibuktikan)

PR4 no. 14

	$a\,b + \bar{a}\,c\,d + b\,c\,d$	soal (PR4 no. 14)
=	$a\,b + \bar{a}\,c\,d + b\,c\,d\,(a+\bar{a})$	x·1, 1 = a + ā
=	$a\,b + \bar{a}\,c\,d + a\,b\,c\,d + \bar{a}\,b\,c\,d$	distributive
=	$a\,b\,(1+c\,d) + \bar{a}\,c\,d\,(1+b)$	factor
=	$a\,b + \bar{a}\,c\,d$	1 + x = 1

Di ujian boleh langsung: “by consensus theorem, bcd redundant”. Polanya: ada ab dan $\bar{a}cd$ → gabungan sisanya $b \cdot cd$ bisa dihapus.

G · XOR di dalam bar

PR4 no. 18

	$\overline{a \oplus b} + c + (a \oplus b)\;\bar{c}$	soal (PR4 no. 18)
=	$\overline{\overline{a \oplus b}\,\bar{c}} + (a \oplus b)\;\bar{c}$	De Morgan
=	$(a \oplus b)\;\bar{c} + (a \oplus b)\;\bar{c}$	double bar
=	$(a \oplus b)\;\bar{c}$	x + x = x
=	$\left(\bar{a}\,b + a\,\bar{b}\right)\;\bar{c}$	a⊕b = āb + ab̄
=	$\bar{a}\,b\,\bar{c} + a\,\bar{b}\,\bar{c}$	distributive

Perlakukan (a⊕b) sebagai satu variabel X: soalnya jadi $\overline{\bar{X}} + c + X\bar{c}$.

✔ **TIP** Kunci jawaban 35 soal PR Pert. 4 sudah dicek ulang dengan komputer: hasil di cheat sheet teman semuanya benar. Bentuk berbeda tapi truth table sama = tetap benar.

SOP / POS, minterm / maxterm, K-map · soal 4 3

1 Minterm vs maxterm

	Minterm → SOP (Σm)	Maxterm → POS (ΠM)
Ambil baris	y = **1**	y = **0**
Bit 0 → tulis	$\bar{a}$ (pakai bar)	a (biasa)
Bit 1 → tulis	a (biasa)	$\bar{a}$ (pakai bar)
Digabung dengan	AND dalam term, OR antar term	OR dalam term, AND antar term
Baris 011	$m_3 = \bar{a}bc$	$M_3 = (a + \bar{b} + \bar{c})$
Baris 100	$m_4 = a\bar{b}\bar{c}$	$M_4 = (\bar{a} + b + c)$

- Σm dan ΠM **saling melengkapi**: $\Sigma m(3,5,6,7) = \Pi M(0,1,2,4)$ (indeks yang tidak ada di Σ pasti ada di Π).
- Minterm bernilai 1 hanya di barisnya sendiri; maxterm bernilai 0 hanya di barisnya sendiri.
- Bentuk kanonik (semua variabel di tiap term) **belum tentu paling sederhana**, jadi lanjut ke K-map.
- SOP → rangkaian AND–OR; POS → OR–AND. Bentuk SOP/POS: bar hanya boleh di atas 1 variabel.
- "Define algebraic / minterm / maxterm form" (PR5): algebraic = persamaan asli; minterm form = Σm(…); maxterm form = ΠM(…).

2 Template K-map (angka kecil = nomor minterm)

2 variabel

a \ b	0	1
0	0	1
1	2	3

3 variabel

a \ bc	00	01	11	10
0	0	1	3	2
1	4	5	7	6

4 variabel

ab \ cd	00	01	11	10
00	0	1	3	2
01	4	5	7	6
11	12	13	15	14
10	8	9	11	10

Contoh papan tulis: $y = cd + ac + \bar{b}\bar{d} + \bar{a}bd$

Σm(0,2,3,5,7,8,10,11,14,15)

ab \ cd	00	01	11	10
00	0 **1**	1 0	3 **1**	2 **1**
01	4 0	5 **1**	7 **1**	6 0
11	12 0	13 0	15 **1**	14 **1**
10	8 **1**	9 0	11 **1**	10 **1**

cd ac $\bar{b}\bar{d}$ $\bar{a}bd$

⚠ **JEBAKAN** Urutan header pakai **Gray code: 00, 01, 11, 10**, bukan 00, 01, 10, 11. Maka kolom ke-3 berisi m3 (bukan m2). Sel bersebelahan hanya beda 1 bit.

3 Aturan grouping (SOP = group angka 1)

1. Ukuran grup **1, 2, 4, 8, 16** (2^n). Tidak boleh 3, 5, 6.
2. Bentuk **persegi / persegi panjang**, horizontal & vertikal saja. Tidak boleh diagonal atau bentuk L.
3. Grup **sebesar mungkin** (makin besar → makin sedikit literal).
4. Jumlah grup **sesedikit mungkin**, tapi semua 1 harus tertutup.
5. Grup boleh **overlap**.
6. Map **melingkar**: kiri ↔ kanan, atas ↔ bawah, **4 pojok** = 1 grup.
7. Jangan buat grup yang semua selnya sudah ditutup grup lain.

4 Cara membaca grup

Lihat tiap variabel di seluruh sel grup: **berubah** (0 dan 1) → buang · **selalu 1** → tulis a · **selalu 0** → tulis $\bar{a}$. Untuk **POS** (grup angka 0) dibalik: selalu 0 → a, selalu 1 → $\bar{a}$, dan tiap grup jadi sum term (OR).

Ukuran grup	3 var	4 var	5 var
1 sel	3 literal	4	5
2 (pair)	2	3	4
4 (quad)	1	2	3
8 (octet)	y = 1	1	2

4 pojok → $\bar{b}\bar{d}$

ab \ cd	00	01	11	10
00	0 **1**	1 0	3 0	2 **1**
01	4 0	5 0	7 0	6 0
11	12 0	13 0	15 0	14 0
10	8 **1**	9 0	11 0	10 **1**

$\bar{b}\bar{d}$

kolom kiri+kanan → $\bar{d}$

ab \ cd	00	01	11	10
00	0 **1**	1 0	3 0	2 **1**
01	4 **1**	5 0	7 0	6 **1**
11	12 **1**	13 0	15 0	14 **1**
10	8 **1**	9 0	11 0	10 **1**

$\bar{d}$

Don't care, 5 variabel, rangkaian 3

5 Don't care (X)

Kombinasi input yang **tidak mungkin terjadi** (mis. BCD 1010–1111) atau outputnya tidak penting. Boleh dianggap 1 **kalau membuat grup lebih besar**, boleh diabaikan kalau tidak. X **tidak wajib** ditutup grup. Contoh papan tulis: m5, m6, m7 = X.

X dipakai (X = 1 kalau membantu)

a \ bc	00	01	11	10
0	0	1	3	1
1	1	X	X	X

a $\bar{b}c$ $b\bar{c}$

X dianggap 0 (salah strategi)

a \ bc	00	01	11	10
0	0	1	3	1
1	1	5	7	6

$\bar{a}\bar{b}c$ $\bar{a}b\bar{c}$ $a\bar{b}\bar{c}$

Dengan X: $y = a + \bar{b}c + b\bar{c}$ (3 term pendek). Tanpa X: $y = \bar{a}\bar{b}c + \bar{a}b\bar{c} + a\bar{b}\bar{c}$ (3 term panjang). Pakai X kalau soal bilang “tidak mungkin terjadi”.

6 K-map 5 variabel

Buat **2 map 4×4**: satu untuk a = 0 (m0–m15), satu untuk a = 1 (m16–m31), isi dengan b c d e. Sel di **posisi yang sama** di kedua map = bersebelahan → bisa digabung (a hilang). Grup yang hanya ada di satu map ditulis dengan $\bar{a}$ atau a.

a = 0

bc \ de	00	01	11	10
00	0	1	3	2
01	1	1	1	1
11	1	1	1	1
10	8	9	11	10

c

a = 1

bc \ de	00	01	11	10
00	16	17	19	18
01	1	1	1	1
11	28	29	31	30
10	24	25	27	26


$\bar{b}c$

PR5 Q28: Σm(4–7, 12–15, 20–23). Map a = 0: octet “c” (m4–7, m12–15), ada di map ini saja → $\bar{a}c$. Map a = 1: quad $\bar{b}c$ (m20–23); posisi yang sama di map a = 0 (m4–7) juga 1 → a hilang → $\bar{b}c$. Hasil: $y = \bar{a}c + \bar{b}c$.

7 Menggambar rangkaian dari SOP

1. Tulis semua input sebagai garis vertikal. Butuh $\bar{a}$? Tambah NOT, buat garis baru.
2. Setiap product term = **1 gerbang AND** (titik ● = sambungan).
3. Semua output AND masuk ke **1 gerbang OR** → y.
4. Term 1 literal tidak perlu AND, langsung ke OR.

Contoh papan tulis: $y = cd + \bar{a}bd + \bar{a}\bar{b}c$



NAND–NAND: SOP bisa dibuat hanya dengan NAND: ganti semua AND dan OR dengan NAND (bubble ganda saling hapus). $y = ab + ac + bc = \overline{\overline{ab} \cdot \overline{ac} \cdot \overline{bc}}$. POS → NOR–NOR.

Metode	Cocok untuk
Boolean algebra	soal “buktikan / sederhanakan dengan hukum”, ada XOR/bar panjang, ≤ 3 variabel
K-map	2–5 variabel, menjamin minimal, ada don't care, diminta SOP **dan** POS
Truth table	soal cerita & mengecek jawaban

Soal cerita, contoh lengkap: “Got Talent” (papan tulis) 3

1. Tentukan I/O	2. Truth table	3. Σm / ΠM	4. K-map	5. Rangkaian
input = variabel, output = y; arti 1 & 0	2^n baris, isi y = 1 di baris yang memenuhi syarat	baris y = 1 → minterm (SOP); y = 0 → maxterm (POS)	group 1 (SOP) atau 0 (POS) → persamaan minimal	AND–OR dari SOP (atau NAND–NAND)

Soal: Panitia CEAFO membuat lomba *got talent* dengan **3 juri**. Peserta **lolos** ke babak berikutnya jika **mayoritas** juri setuju. Rancang rangkaian logikanya.

Langkah 1 · I/O

Input: **a, b, c** = juri 1, 2, 3 (1 = setuju, 0 = tidak). Output: **y** = 1 lolos, 0 gagal. Mayoritas dari 3 = minimal 2 setuju.

Langkah 2 · Truth table (2^3 = 8 baris)

#	a	b	c	y	alasan / why
0	0	0	0	**0**	0 setuju → gagal
1	0	0	1	**0**	1 setuju
2	0	1	0	**0**	1 setuju
3	0	1	1	**1**	2 setuju → lolos
4	1	0	0	**0**	1 setuju
5	1	0	1	**1**	2 setuju → lolos
6	1	1	0	**1**	2 setuju → lolos
7	1	1	1	**1**	3 setuju → lolos


Langkah 3 · Bentuk kanonik

$y = \bar{a}bc + a\bar{b}c + ab\bar{c} + abc \;=\; \Sigma m(3,5,6,7)$ SOP / minterm


$y = (a+b+c)(a+b+\bar{c})(a+\bar{b}+c)(\bar{a}+b+c) \;=\; \Pi M(0,1,2,4)$ POS / maxterm

Langkah 4 · K-map

SOP: group the 1s




POS: group the 0s



$y = ab + ac + bc \quad | \quad y = (a+b)(a+c)(b+c)$

Sel m7 (abc = 111) dipakai 3 grup sekaligus. Itu boleh (overlap). Hasil sama dengan Boolean algebra di **p.5** (contoh D).

Langkah 5 · Rangkaian (AND–OR)



3 gerbang AND 2-input + 1 OR 3-input. Versi NAND–NAND: $y = \overline{\overline{ab} \cdot \overline{ac} \cdot \overline{bc}}$.

⚠ **JEBAKAN** Baca kata kunci syarat dengan teliti: “minimal / paling sedikit 2” = ≥ 2 · “tepat satu” = XOR · “tidak keduanya” = NAND · “jika A maka B” hanya mengatur baris dengan A = 1, baris lain ikut aturan lain atau 0. Tuliskan alasan tiap baris di samping truth table (lihat kolom “alasan”).


3 case PR Pert. 5: truth table → K-map 3

Case 1 · AMR navigation interlock


A = LiDAR obstacle, B = track lost, C = bumper ditekan. Y = 1 → divert. **C = 1:** trip hanya jika **tepat satu** dari A, B aktif → Y = A⊕B (m3, m5). **C = 0:** trip jika A = 0, atau A = 1 & B = 0, **kecuali** A = B = C = 0 → m2, m4 (m0 dikecualikan, m6 = 0). **Failsafe** A = 0, B = 1, C = 0 → m2 (sudah termasuk).

#	A	B	C	Y
0	0	0	0	**0**
1	0	0	1	**0**
2	0	1	0	**1**
3	0	1	1	**1**
4	1	0	0	**1**
5	1	0	1	**1**
6	1	1	0	**0**
7	1	1	1	**0**

SOP



POS



$$\Sigma m(2,3,4,5) \rightarrow Y = \bar{A}B + A\bar{B} = A \oplus B \;\mid\; Y = (A+B)(\bar{A}+\bar{B})$$


C ternyata tidak berpengaruh: kalimatnya panjang, tapi hasilnya hanya XOR. (Cheat sheet teman menyebut case ini "ambigu"; setelah dibuat truth table per aturan, jawabannya jelas.)

Case 2 · Avionics data bus arbiter


A = watchdog fault, B = CRC error, C = voltage ripple. Rule 1: B = 1 & C = 1 → Y = 1 (A bebas) → m3, m7. Rule 2: C = 0 & A ≠ B → m2, m4. Rule 3: A = B = 0 & C = 1 → Y = 0 (m1). Baris lain tidak trip.

#	A	B	C	Y
0	0	0	0	**0**
1	0	0	1	**0**
2	0	1	0	**1**
3	0	1	1	**1**
4	1	0	0	**1**
5	1	0	1	**0**
6	1	1	0	**0**
7	1	1	1	**1**

SOP



POS



$$\Sigma m(2,3,4,7) \rightarrow Y = \bar{A}B + BC + A\bar{B}\bar{C} \;\mid\; Y = (A+B)(B+\bar{C})(\bar{A}+\bar{B}+C)$$


m4 (100) berdiri sendiri: tetangganya m0, m5, m6 semuanya 0.

Case 3 · Battery thermal runaway isolation


A = overcurrent, B = thermal gradient, C = off-gas. A = 1: fire **iff** C = 1 → m5, m7 (m4, m6 = 0). A = 0 & C = 1: fire jika B = 0 → m1 (m3 = 0). C = 0: fire iff A = 0 (B bebas) → m0, m2.

#	A	B	C	Y
0	0	0	0	**1**
1	0	0	1	**1**
2	0	1	0	**1**
3	0	1	1	**0**
4	1	0	0	**0**
5	1	0	1	**1**
6	1	1	0	**0**
7	1	1	1	**1**

SOP



POS



$$\Sigma m(0,1,2,5,7) \rightarrow Y = \bar{A}\bar{C} + \bar{B}C + AC \;\mid\; Y = (\bar{A}+C)(A+\bar{B}+\bar{C})$$

m1 juga bisa dipasangkan dengan m0 ($\bar{A}\bar{B}$) — sama panjangnya, sama-sama benar.


Seven-segment (LED) decoder: tabel lengkap · soal 2 4

1 BCD → 7-segment, common cathode (1 = nyala)

Dec	A	B	C	D	a	b	c	d	e	f	g	tampil
0	0	0	0	0	1	1	1	1	1	1	0	0
1	0	0	0	1	0	1	1	0	0	0	0	1
2	0	0	1	0	1	1	0	1	1	0	1	2
3	0	0	1	1	1	1	1	1	0	0	1	3
4	0	1	0	0	0	1	1	0	0	1	1	4
5	0	1	0	1	1	0	1	1	0	1	1	5
6	0	1	1	0	1	0	1	1	1	1	1	6
7	0	1	1	1	1	1	1	0	0	0	0	7
8	1	0	0	0	1	1	1	1	1	1	1	8
9	1	0	0	1	1	1	1	1	0	1	1	9
10	1	0	1	0	X	X	X	X	X	X	X	invalid BCD
11	1	0	1	1	X	X	X	X	X	X	X	invalid BCD
12	1	1	0	0	X	X	X	X	X	X	X	invalid BCD
13	1	1	0	1	X	X	X	X	X	X	X	invalid BCD
14	1	1	1	0	X	X	X	X	X	X	X	invalid BCD
15	1	1	1	1	X	X	X	X	X	X	X	invalid BCD

Input **A B C D**: A = MSB (8), D = LSB (1) → baris = nomor minterm m0–m15. Angka 6 pakai “ekor” (segmen a nyala), angka 9 pakai segmen d. Baris 10–15 bukan BCD valid → **don't care (X)** saat merancang.

2 Nama segmen



Searah jarum jam dari atas: **a** atas, **b** kanan-atas, **c** kanan-bawah, **d** bawah, **e** kiri-bawah, **f** kiri-atas, **g** tengah (+ dp, titik desimal).

3 Common cathode vs common anode

	Common cathode (CC)	Common anode (CA)
Pin bersama	katoda → GND	anoda → VCC
Segmen nyala jika	input **1** (HIGH)	input **0** (LOW)
Driver	active-HIGH (74LS48)	active-LOW (74LS47)
Tabel	tabel di kiri	**balik semua bit** a–g

CA: persamaannya $\bar{a}, \bar{b}, \ldots$ dari tabel CC. Cara cepat: group angka **0** di K-map CC → itu SOP untuk output CA (active-LOW).


4 Langkah merancang decoder

1. Truth table: 4 input BCD → 7 output (a–g). Baris 10–15 = X.
2. **1 K-map per segmen** (7 K-map), isi 1/0 dari kolom segmennya, X di m10–m15.
3. Group angka 1, **pakai X kalau membesarkan grup** → SOP tiap segmen.
4. Segmen yang OFF-nya sedikit (b, c) → lebih cepat group angka 0 (POS).
5. Gambar rangkaian per segmen: AND–OR (atau NAND–NAND).


⚠ **JEBAKAN** Nama bertabrakan: di papan tulis input ditulis “d c b a” **dan** segmen juga a–g. Pakai A B C D (huruf besar) untuk input, a–g (kecil) untuk segmen, dan **tulis konvensinya** di jawaban (“A = MSB”).

7 K-map (X = don't care m10–m15) & semua persamaan 4


segment a




segment b




segment c




segment d




segment e



segment f




segment g



seg	ON (minterm)	OFF di	minimal SOP
a	$\Sigma m(0,2,3,5,6,7,8,9) + d(10\text{–}15)$	1, 4	$a = A + C + BD + \bar{B}\bar{D}$
b	$\Sigma m(0,1,2,3,4,7,8,9) + d(10\text{–}15)$	5, 6	$b = \bar{B} + \bar{C}\bar{D} + CD$
c	$\Sigma m(0,1,3,4,5,6,7,8,9) + d(10\text{–}15)$	2	$c = B + \bar{C} + D$
d	$\Sigma m(0,2,3,5,6,8,9) + d(10\text{–}15)$	1, 4, 7	$d = A + \bar{B}\bar{D} + \bar{B}C + C\bar{D} + B\bar{C}D$
e	$\Sigma m(0,2,6,8) + d(10\text{–}15)$	1, 3, 4, 5, 7, 9	$e = \bar{B}\bar{D} + C\bar{D}$
f	$\Sigma m(0,4,5,6,8,9) + d(10\text{–}15)$	1, 2, 3, 7	$f = A + \bar{C}\bar{D} + B\bar{C} + B\bar{D}$
g	$\Sigma m(2,3,4,5,6,8,9) + d(10\text{–}15)$	0, 1, 7	$g = A + \bar{B}C + B\bar{C} + C\bar{D}$

Segmen c lewat angka 0 (POS)

segment c: group the 0



Segmen c hanya OFF di angka 2 (0010). Group 0 itu bersama X m10 → $\bar{c} = \bar{B}C\bar{D}$ → De Morgan: $c = \overline{\bar{B}C\bar{D}} = B + \bar{C} + D$. Sama dengan hasil SOP.
Maxterm murni (tanpa X): $c = (A + B + \bar{C} + D)$.

⚠ **JEBAKAN** Papan tulis menulis segmen c = (a + b̄ + c + d). Itu **salah**: angka 2 = 0010, jadi maxterm-nya $(A + B + \bar{C} + D)$. Prof sendiri bilang sempat keliru di kelas.

Variasi soal yang mungkin

- **Common anode** → tulis tabel terbalik (0 = nyala), atau tulis $\bar{a} = \ldots$ dari grup angka 0.
- **Hanya 0–7 (3 bit A B C)** → 8 baris, K-map 3 variabel, **tanpa** don't care.
- **Heksadesimal 0–F** → 16 baris semua terpakai, **tanpa X**; huruf A b C d E F:



0 1 2 3 4 5 6 7 8 9 A b C d E F

- **"Hanya segmen tertentu"** → kerjakan hanya K-map segmen yang diminta.
- **Tanpa ekor** (74LS47 asli: 6 tanpa a, 9 tanpa d) → ubah 2 sel itu, hasil a dan d berubah. Ikuti tabel yang diberikan soal.
- **LED biasa** (bukan 7-seg), mis. "LED nyala jika …" → sama dengan soal cerita: 1 LED = 1 output = 1 K-map.

27 identitas (lembar latihan): jawaban + hukum 2

No. 11–13: $f(a,b,c) = a + b + c$, ganti c dengan argumen ketiga, lalu sederhanakan. No. 21 vs 22: $\overline{\bar{x} + \bar{\bar{x}}} = x$, tapi $\overline{x + \bar{x}} = \bar{1} = 0$.

1	$a + 0$	$= a$	identity
2	$\bar{a}\,0$	$= 0$	null
3	$a + \bar{a}$	$= 1$	complement
4	$a + a$	$= a$	idempotent
5	$a + a\,b$	$= a$	absorption
6	$a + \bar{a}\,b$	$= a + b$	rule 11
7	$a\ (\bar{a} + b)$	$= a\,b$	distrib. + aā = 0
8	$a\,b + \bar{a}\,b$	$= b$	factor b
9	$(\bar{a} + \bar{b})\ (\bar{a} + b)$	$= \bar{a}$	rule 12
10	$a\ (a + b + c + d)$	$= a$	absorption
11	$a + b + a\,b$	$= a + b$	f(a,b,ab): absorption
12	$a + b + \bar{a}\,b$	$= a + b$	f(a,b,āb): absorption
13	$a + b + \overline{a\,b}$	$= 1$	f(a,b,(ab)′) = a+b+ā+b̄
14	$y + y\,\bar{y}$	$= y$	yȳ = 0

15	$x\,y + x\,\bar{y}$	$= x$	factor x
16	$\bar{x} + y\,\bar{x}$	$= \bar{x}$	absorption
17	$(w + \bar{x} + y + \bar{z})\ y$	$= y$	absorption
18	$(x + \bar{y})\ (x + y)$	$= x$	rule 12
19	$w + (w + (w\,x))$	$= w$	absorption
20	$x\ (x + (x\,y))$	$= x$	absorption
21	$\overline{\bar{x} + \bar{x}}$	$= x$	idempotent, double bar
22	$\overline{x + \bar{x}}$	$= 0$	1̄ = 0
23	$w + (w\,\bar{x}\,y\,z)$	$= w$	absorption
24	$\bar{w}\,\overline{w\,x\,y\,z}$	$= \bar{w}$	De Morgan + absorption
25	$x\,z + \bar{x}\,y + z\,y$	$= x\,z + \bar{x}\,y$	consensus
26	$(x + z)\ (\bar{x} + y)\ (z + y)$	$= (x + z)\ (\bar{x} + y)$	consensus (dual)
27	$\bar{x} + \bar{y} + x\,y\,\bar{z}$	$= \bar{x} + \bar{y} + \bar{z}$	(xy)′ + (xy)z̄ → rule 11

Jebakan: papan tulis, catatan, PR, kesalahan umum X

Sumber	Tertulis	Yang benar
catatan teman	NOT = pengurangan · NOT rule A = Ā	NOT = komplemen · $\bar{\bar{A}} = A$
catatan sendiri	“commutative” di atas $a(bc) = (ab)c$ · Σ(a,b,c)	itu associative · $y(a,b,c) = \Sigma m(\ldots)$
papan tulis	kombinasi input 2^{n-1}	2^n baris, nomor 0 … $2^n - 1$
papan, 7-seg	segmen c = (a + b̄ + c + d) · input “d c b a” + segmen a–g	$(A + B + \bar{C} + D)$, minimal $B + \bar{C} + D$ · input A B C D, segmen a–g
PR5 soal	F6, F7, F16, F17, F26, F27 “ΣM(…)”	maksudnya **ΠM** (angka = baris 0)

- 1 + 1 = **1** · $a \cdot a = a$ · $a + a = a$.
- $\overline{ab} \neq \bar{a}\bar{b}$ · $\overline{a + b} \neq \bar{a} + \bar{b}$. De Morgan dari bar **terluar**.
- $a + bc = (a + b)(a + c)$ **benar** di Boolean. $a + bc = a + (bc)$.
- Term boleh ditulis 2× (x = x + x) untuk factoring.
- Beda bentuk tapi truth table sama = **tetap benar**.
- Header Gray **00 01 11 10** · 4 pojok = 1 grup · grup 3/6 sel tidak boleh.
- X tidak wajib ditutup · POS: group 0, baca terbalik.
- Baris pengecualian (“kecuali”, “never both”) · “tepat satu” = XOR · mayoritas dari 4 = ≥ 3.
- 7-seg: CC 1 = nyala, CA 0 = nyala · cek “ekor” angka 6 dan 9.

Fungsi kombinasional & Programmable Logic Device · sesi 6–7, 12–14 L

1 Rangkaian kombinasional

Analisis rangkaian: tulis ekspresi di output tiap gerbang dari input ke output → gabung → sederhanakan → truth table. **Pulse waveform**: kerjakan interval demi interval. **AND–OR** = SOP langsung; **AOI** (AND-OR-Invert) = $\overline{ab + cd}$.

	Sum	Carry	Catatan
Half adder	$a \oplus b$	ab	2 input
Full adder	$a \oplus b \oplus c_{in}$	$ab + c_{in}(a \oplus b)$	= 2 half adder + 1 OR

- **Parallel adder**: n full adder berantai. **Ripple carry**: tiap tahap menunggu carry sebelumnya (lambat). **Look-ahead**: carry dihitung langsung; generate $C_g = ab$, propagate $C_p = a + b$, $C_{out} = C_g + C_p C_{in}$. 74LS283 = 4-bit adder look-ahead.
- **Comparator**: sama 1-bit = XNOR; 4-bit = AND dari 4 XNOR. Magnitude comparator (74LS85): A>B, A=B, A<B, cek dari MSB; cascade lewat input A=B.
- **Decoder**: mendeteksi 1 kombinasi input (n → 2^n output). 74LS138 = 3-to-8 (3 enable), 74HC154 = 4-to-16, 74HC42 = BCD-to-decimal, 74LS47 = BCD-to-7-seg active-LOW.

2 PLD: Programmable Logic Device

IC berisi banyak gerbang (dan flip-flop) yang **dikonfigurasi user dengan software**. Keuntungan: board lebih sederhana, daya & ruang lebih kecil, testing lebih mudah, reliabel, fleksibel.

Tipe	Isi	Catatan
SPLD: PAL	AND array **programmable** → OR tetap	**OTP**: fuse diputus permanen
SPLD: GAL	sama seperti PAL + macrocell	**reprogrammable** (EEPROM), Lattice, 3.3 / 5 V, untuk prototipe
CPLD	beberapa **LAB** (= SPLD) + **PIA** (interkoneksi)	Altera MAX 7000: macrocell maks 5 product term (lebih → expander)
FPGA	banyak **CLB** dalam baris/kolom; logic module = **LUT** + flip-flop + MUX	kapasitas besar; local + global interconnect; **hard core** = blok tetap dari pabrik

Macrocell = logika output di setiap OR gate: tristate (pin bisa I/O), polaritas output, flip-flop → **registered output** (sekuensial). Array: tiap input punya garis true & complement; **fuse utuh = terhubung (X)**, fuse putus = lepas. PAL16V8: 16 input, 8 output. Nexys A7 di lab = FPGA Xilinx Artix-7.

CONTOH CEPAT

Half adder Σ = 0, C = 1?
a = 1, b = 1

Full adder 1 + 0 + c_{in} 1
Σ = 1⊕0⊕1 = **0**, C_{out} = **1**

Uji 2 bilangan 4-bit sama?
XNOR tiap pasangan bit → AND ke-4 output

Decoder deteksi 0011
AND dari $\bar{A}_3\bar{A}_2A_1A_0$ (active-HIGH) atau NAND (active-LOW)

PAL: fuse utuh ke $A\bar{B}$ dan $\bar{A}B$, di-OR
→ X = $A\bar{B} + \bar{A}B$ = **XOR**

PAL vs GAL?
PAL sekali program (fuse); GAL bisa diprogram ulang

CPLD vs FPGA?
CPLD: sedikit blok AND–OR besar, delay terprediksi · FPGA: banyak LUT kecil, kapasitas besar

Ekspresi butuh 7 product term di MAX 7000?
Macrocell hanya 5 → pakai **expander**

LUT?
Look-up table: menyimpan truth table fungsi; inti logic module FPGA

Design flow, modeling, VHDL · sesi 6–9 + lab L

1 Design entry	2 Functional sim.	3 Synthesis	4 Implementation	5 Timing sim.	6 Programming
schematic atau HDL (VHDL/Verilog)	cek logika dengan waveform, tanpa delay	optimasi, buang term redundan → **netlist**	map/fit ke device, pin I/O, place & route	pakai delay nyata device	download bitstream, uji di board

Boundary scan (JTAG, IEEE 1149.1): register uji internal untuk menguji interkoneksi & logika **tanpa akses fisik**. Di lab: Vivado → Run Simulation → Generate Bitstream → Hardware Manager → Program Device. File `.xdc` = constraint pin (mis. `PACKAGE_PIN E3` = clock 100 MHz).

3 Konsep modeling

- **Tujuan**: simulasi & sintesis. **Representasi**: structural, behavioral, physical. **Abstraksi**: functional → RTL → logic → circuit → physical.
- **Simulation** = memodelkan rangkaian untuk meniru perilakunya. **Synthesis** = membangkitkan hardware dari model; inputnya model VHDL + constraint + target primitive; ia meng-**infer** komponen & optimasi ukuran/kecepatan.
- **Signal**: punya riwayat nilai terhadap waktu; berubah **bersamaan (concurrent)**. **Event** = perubahan nilai pada suatu waktu; output tertunda propagation delay.
- **Inertial delay** (default): perubahan input harus bertahan cukup lama, glitch pendek diabaikan (`OUT1 <= IN1 after 8 ns;`). **Transport delay**: delay kabel, semua pulsa lewat (`sum <= transport s1 after 4 ns;`).
- **Testbench**: entity kosong (tanpa port) berisi DUT + stimulus; error/warning ke console atau log.

4 VHDL essentials

```
entity HALFADDER is
  port( A, B       : in  std_logic;
        SUM, CARRY : out std_logic );
end HALFADDER;
architecture RTL of HALFADDER is
begin
  SUM   <= A xor B;   -- concurrent
  CARRY <= A and B;
end RTL;
```

Entity = port input/output. **Architecture** = hubungan/perilaku. Case-insensitive · komentar `--` · akhir statement `;` · signal `<=` · variable `:=` · identifier mulai huruf, tidak berakhir _.

```
-- lab Ch.6+7: komponen + port map
CLK_DIV: Clock_and_Timing port map (
   source_Clk => CLK100MHZ, output => slow_clk);
COUNTER: Four_bit_Counter port map (
   Rst => Rst, Clk => slow_clk, output => output);
```

Concurrent (di architecture)	`<=`, `when … else`, `with … select`, instance komponen; semua paralel
Sequential (di process)	`if/elsif/else`, `case`, `for/while loop`; urut atas → bawah
Process	di dalam architecture, jalan ulang saat signal di **sensitivity list** berubah; antar process paralel
Signal vs variable	signal update saat process berhenti (assignment terakhir menang); variable langsung, lokal di process
std_logic	U X 0 1 Z W L H - (Z = high-impedance, - = don't care)
Tipe lain	bit, bit_vector, integer, boolean, time, enumerated (`type STATE is (…)`), array, physical (units)
Operator	and or nand nor xor xnor · = /= < > · sll srl rol · + − & (concat) · * / mod rem · not abs **

```
with SEL select              -- 4-to-1 MUX
  Y <= A when "00", B when "01",
       C when "10", D when others;
```

CONTOH CEPAT

Netlist? daftar koneksi lengkap rangkaian, hasil synthesis

Functional vs timing sim.? functional: logika saja · timing: + delay nyata device

Simulation vs synthesis? meniru perilaku vs membuat hardware

Signal vs variable `SIG <= A; X <= not SIG; SIG <= B;` → X pakai SIG **lama**; variable: langsung nilai baru

Inertial 8 ns, pulsa input 5 ns? diabaikan (terlalu pendek). Transport: tetap lewat, tertunda

Testbench punya port? Tidak: entity kosong berisi DUT + stimulus