Міністерство освіти і науки України НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА»



до лабораторної роботи № 2

з дисципліни: «МОДЕЛЮВАННЯ КОМП'ЮТЕРНИХ СИСТЕМ»

На тему: «Структурний опис цифрового автомата Перевірка роботи автомата за допомогою стенда Elbert V2 – Spartan 3A FPGA» Варіант 19

Виконав:

ст. гр. КІ-201

Салагуб А.О.

Прийняв:

Козак Н. Б.

Мета роботи: На базі стенда Elbert V2 – Spartan 3A FPGA реалізувати цифровий автомат світлових ефектів згідно наступних вимог:

- 1. Інтерфейс пристрою та функціонал реалізувати згідно отриманого варіанту завдання Дивись розділ Завдання
- 2. Логіку переходів реалізувати з використанням мови опису апаратних засобів Заборонено використовуючи оператори
- 3. Логіку формування вихідних сигналів реалізувати з використанням мови опису апаратних засобів Заборонено використовуючи оператори
- 4. Згенерувати символи для описів логіки переходів та логіки формування вихідних сигналів
- 5. Згрупувати всі компоненти логіку переходів логіку формування вихідних сигналів та пам'ять станів в єдину систему. Пам'ять станів реалізувати за допомогою графічних компонентів з бібліотеки
- 6. Промоделювати роботу окремих частин автомата та автомата в цілому за допомогою симулятора
- 7. Інтегрувати створений автомат зі стендом додати подільник частоти для вхідного тактового сигналу призначити фізичні виводи.
- 8. Згенерувати файл та перевірити роботу за допомогою стенда
- 9. Підготувати і захистити звіт

Завдання:

Варіант – 1:

• Пристрій повинен реалізувати 8 комбінацій вихідних сигналів згідно таблиці:

Стан#	LED_0	LED_1	LED_2	LED_3	LED_4	LED_5	LED_6	LED_7
0	1	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0
2	0	0	1	0	0	0	0	0
3	0	0	0	1	0	0	0	0
4	0	0	0	0	1	0	0	0
5	0	0	0	0	0	1	0	0
6	0	0	0	0	0	0	1	0
7	0	0	0	0	0	0	0	1


- Пристрій повинен використовувати 12MHz тактовий сигнал від мікроконтролера IC1 і знижувати частоту за допомогою внутрішнього подільника. Мікроконтролер IC1 є частиною стенда $Elbert\ V2$ $Spartan\ 3A\ FPGA$. Тактовий сигнал заведено нв вхід LOC = $P129\ FPGA$ (див. $\mathcal{A}o\partial amo\kappa$ 1).
- Інтерфейс пристрою повинен мати вхід синхронного скидання (RESET).
- Інтерфейс пристрою повинен мати вхід керування режимом роботи (МОДЕ):
 - Якщо MODE=0 то стан пристрою інкрементується по зростаючому фронту тактового сигналу пам'яті станів (0->1->2->3->4->5->6->7->0...).
 - \circ Якщо *MODE=1* то стан пристрою декрементується по зростаючому фронту тактового сигналу пам'яті станів (0->7->6->5->4->3->2->1->0...).
- Інтерфейс пристрою повинен мати однорозрядний вхід керування швидкістю роботи(SPEED):
 - о Якщо SPEED=0 то автомат працює зі швидкістю, визначеною за замовчуванням.
 - \circ Якщо *SPEED=1* то автомат працює зі швидкістю, <u>В 2 РАЗИ ВИЩОЮ</u> ніж в режимі (*SPEED=0*).
- Для керування сигналом MODE використати будь який з 8 DIP перемикачів (див. Додаток – 1).
- Для керування сигналами *RESET/SPEED* використати будь якІ з *PUSH BUTTON* кнопок (див. **Додаток** 1).

Хід роботи:

- 1. У середовищі Xilinx ISE створив новий проєкт. Налаштував цільову FPGA, обрала інструменти для синтезу і симуляції.
- 2. Додав VHDL файл Output_Logic до проєкту та імплементував інтерфейс логіки формування вихідних сигналів, а також логічні вирази для формування кожного вихідного сигналу, залежно від поточного стану автомата.

```
1
 2 library IEEE;
 3 use IEEE.STD LOGIC 1164.ALL;
 6 entity out_logic_intf is
 7 Port ( IN BUS : in std logic vector(2 downto 0);
            OUT_BUS : out std_logic_vector(7 downto 0)
8
9
               );
10 end out_logic_intf;
12 architecture out logic arch of out logic intf is
13
14 begin
        OUT BUS(0) <= (not(IN BUS(2)) and not(IN BUS(1)) and not(IN BUS(0))); --000 0
15
        OUT BUS(1) <= (not(IN BUS(2)) and not(IN BUS(1)) and(IN BUS(0))); --001 1
16
       OUT_BUS(2) <= (not(IN_BUS(2)) and (IN_BUS(1)) and not(IN_BUS(0)));
OUT_BUS(3) <= (not(IN_BUS(2)) and (IN_BUS(1)) and (IN_BUS(0)));
17
                                                                                    --011
18
        OUT_BUS(4) <= ((IN_BUS(2)) and not(IN_BUS(1)) and not(IN_BUS(0)));
19
                                                                                    --100
20
        OUT BUS(5) <= ((IN BUS(2)) and not(IN BUS(1)) and (IN BUS(0)));
                                                                                    --101
       OUT BUS(6) <= ((IN BUS(2)) and (IN BUS(1)) and not(IN BUS(0)));
21
                                                                                    --110
        OUT_BUS(7) \leftarrow ((IN_BUS(2)) \text{ and } (IN_BUS(1)) \text{ and } (IN_BUS(0)));
                                                                                    --111 7
22
23 end out logic arch;
25
```

3. За допомогою симулятора Isim провів моделювання роботи схеми при всіх можливих комбінаціях сигналів на входах.




IN	_BUS(2)	IN_BUS(1)	IN_BUS(0	out_bus(0)	out_bus(1)	out_bus(2)	out_bus(3	out_bus(4)	out_bus(5)	out_bus(6)	out_bus(7)
L	0	0	0	1	0	0	0	0	0	0	0
П	0	0	1	0	1	0	0	0	0	0	0
	0	1	0	0	0	1	0	0	0	0	0
	0	1	1	0	0	0	1	0	0	0	0
L	1	0	0	0	0	0	0	1	0	0	0
L	1	0	1	0	0	0	0	0	1	0	0
L	1	1	0	0	0	0	0	0	0	1	0
	1	1	1	0	0	0	0	0	0	0	1

Рис.1 Таблиця істинності виводу сигналів

4. Додав до проєкту VHDL файл Transition_Logic, в якому реалізував логіку формування переходів.


```
1
 2
       library IEEE;
 3
       use IEEE.STD_LOGIC_1164.ALL;
 5
       entity transition logic intf is
       Port ( CUR_STATE : in std_logic_vector(2 downto 0);
 6
                            MODE : in std_logic;
 8
                            NEXT_STATE : out std_logic_vector(2 downto 0)
 9
                            );
10
       end transition_logic_intf;
11
12
       architecture transition_logic_arch of transition_logic_intf is
13
       begin
14
               NEXT STATE(0) <=
                                                     (\verb"not(MODE")" and \verb"not(CUR_STATE"(2)")" and \verb"not(CUR_STATE"(1)")" and \verb"not(CUR_STATE"(0)")") or all the content of the c
15
16
                                                     (not(MODE) and not(CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0))) or
17
                                                     (not(MODE) and (CUR_STATE(2)) and not(CUR_STATE(1)) and not(CUR_STATE(0))) or
18
                                                     (not(MODE) and (CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0))) or
19
                                                     ((MODE) and not(CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or
20
                                                     ((MODE) and not(CUR STATE(2)) and (CUR STATE(1)) and not (CUR STATE(0))) or
                                                     ((MODE) and (CUR STATE(2)) and not (CUR STATE(1)) and not (CUR STATE(0))) or
21
                                                     ((MODE) and (CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0)));
22
23
24
               NEXT_STATE(1) <=
                                                     (not (MODE) and not (CUR_STATE(2)) and not (CUR_STATE(1)) and (CUR_STATE(0))) or
                                                     (not(MODE) and not(CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0))) or
25
26
                                                     (not (MODE) and (CUR_STATE(2)) and not (CUR_STATE(1)) and (CUR_STATE(0))) or
27
                                                     (not(MODE) and (CUR_STATE(2)) and (CUR_STATE(1)) and not(CUR_STATE(0))) or
                                                     ((MODE) and not(CUR_STATE(2)) and not(CUR_STATE(1)) and not (CUR_STATE(0))) or
28
                                                     ((MODE) and not(CUR STATE(2)) and (CUR STATE(1)) and (CUR STATE(0))) or
29
                                                     ((MODE) and (CUR_STATE(2)) and not (CUR_STATE(1)) and not(CUR_STATE(0))) or
30
31
                                                     ((MODE) and (CUR_STATE(2)) and (CUR_STATE(1)) and (CUR_STATE(0)));
32
               NEXT_STATE(2) <=
                                                     (not(MODE) and not(CUR_STATE(2)) and (CUR_STATE(1)) and (CUR_STATE(0))) or
33
                                                     (not(MODE) and (CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or
34
                                                           (not (MODE) and (CUR STATE(2)) and not (CUR STATE(1)) and (CUR STATE(0))) or
35
                                                           (not (MODE) and (CUR STATE(2)) and (CUR STATE(1)) and not (CUR STATE(0))) or
36
                                                     ((MODE) and not(CUR_STATE(2)) and not(CUR_STATE(1)) and not (CUR_STATE(0))) or
37
38
                                                     ((MODE) and (CUR_STATE(2)) and not (CUR_STATE(1)) and (CUR_STATE(0))) or
39
                                                      ((MODE) and (CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0))) or
40
                                                      ((MODE) and (CUR_STATE(2)) and (CUR_STATE(1)) and (CUR_STATE(0)));
41
      end transition_logic_arch;
42
43
44
```

5. За допомогою симулятора Isim провів моделювання роботи схеми при всіх можливих комбінаціях сигналів на входах.



6. Додав до проєкту Schematic файл Light_Controller, виконав для нього команду Set as Top Module. Згенерував Schematic символи для файлів Output_Logic і Transition_Logic. Використовуючи новостворені символи та елементи з бібліотеки, реалізував у файлі Light Controller.sch пам'ять стану автомата.

out_logic_intf transition_logic_intf



7. За допомогою симулятора Isim провів моделювання роботи схеми при всіх можливих комбінаціях сигналів на входах.


При MODE 0:

											9 ps
Name	Value	0 ps	1 ps	2 ps	3 ps	4 ps	5 ps	6 ps	7 ps	8 ps	9 ps
୍ଲା clk	1										
🍱 mode	1										
🍱 reset	0										
▼ 吋 out_bus[7:0]	01000000	00000001	00000010	00000100	00001000	00010000	00100000	01000000	1000	0000	01000
T [7]	0										
Ta [6]	1				<u> </u>						
Ta [5]	0										
[4]	0										
l [3]	0										
la [2]	0										
la [1]	0										
¼ [o]	0										
▼ 🌃 cur_s_bus[2:0]	110	000	001	010	011	100	101	110	X1	11	11
Va [2]	1										
Va [1]	1										
Va [0]	0										
▼ 1 next_s[2:0]	101	001	010	011	100	101	110	111	000	110	10
V ₀ [2]	1										
Va [1]	0										
Va [0]	1										


При MODE 1:

					9 ps						
Name	Value		7 ps	8 ps	9 ps	10 ps	11 ps	12 ps	13 ps	14 ps	15 ps
Ū₁ clk	1										
™ mode	1										
🖫 reset	0	2422222	100	2000			00040000	22224222	22222422	2222224	
▼ 📆 out_bus[7:0]	01000000	01000000	1000	0000	01000000	00100000	00010000	00001000	00000100	00000010	00000001
l <mark>™</mark> [7]	0										
l _m [6]	1										
l <mark>m</mark> [5]	0										
[4]	0										
l _m [3]	0										
la [2]	0										
1 [1]	0										
l <mark>™</mark> [0]	0										
▼ 10 cur_s_bus[2:0]	110	110	1	1	110	101	100	011	010	001	000
Va [2]	1										
Va [1]	1										
Va [0]	0										
▼ 10 next_s[2:0]	101	111	000	110	101	100	011	010	001	000	111
Ta [2]	1										
¥a [1]	0										
V ₀ [0]	1										

RESET:




8. Додав до проєкту Schematic файл Top_Level, виконав для нього команду Set as Top Module. Згенерував Schematic символ для файлу Light_Controller. Використовуючи новостворений символ та елементи з бібліотеки, реалізував у файлі подільник вхідної частоти та логіку сигналу SPEED.



9. За допомогою симулятора Isim провів моделювання роботи схеми з різними значеннями сигналів MODE, RESET та SPEED при подачі на вхід CLOCK тактового сигналу 12 MHz.

SPEED =1, MODE = 1(до лінії), MODE = 0(після лінії).



Автомат працює відповідно до завдання.

10. Додав до проєкту Connn файл та призначила виводам схеми фізичні виводи цільової FPGA.

```
UCF for ElbertV2 Development Board
CONFIG VCCAUX = "3.3";
 #Clock 12 MHz
 NET "Clk"
                  LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
T.E.D.
| IOSTANDARD = LVCMOS33 | SLEW = SLOW |
  NET "OUTB(1)"
                   LOC = P47 |
                            IOSTANDARD = LVCMOS33 | SLEW = SLOW |
                                                     DRIVE = 12;
  NET "OUTB(2)"
                          | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
                   LOC = P48
                                                    DRTVE = 12:
  NET "OUTB(3)"
                   LOC = P49
                          | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
                                                    DRIVE = 12;
  NET "OUTB (4)"
                   LOC = P50
                          | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
                                                     DRIVE = 12;
                          | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
  NET "OUTB (5)"
                   LOC = P51
                                                    DRIVE = 12;
  NET "OUTB (6)"
                   LOC = P54
                          | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
                                                     DRIVE = 12;
  NET "OUTB (7)"
                   LOC = P55
                          | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
DP Switches
NET "MODE"
              LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
Switches
LOC = P76 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P75 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
  NET "RESET"
  NET "SPEED"
```

11. Згенерував файли прошиття.

toplevel	06.05.2023 14:49	Файл BIN	54 KB
toplevel.bit	06.05.2023 14:49	Файл BIT	54 KG

Висновок: під час виконання цієї лабораторної роботи я реалізуваd цифровий автомат світлових ефектів у середовищі Xilinx ISE і стендом Elbert V2 - Spartan 3A FPGA. Я реалізував схему автомату та провів симуляцію його роботи.