Układy Cyfrowe i Systemy Wbudowane	
Kierunek *Informatyka techniczna*	**Termin** *Wtorek NP, 11:10*
Imię, nazwisko, numer albumu *Karolina Obiedzińska 273034, Bartłomiej Krupa 272982*	**Data** *21 sierpnia 2025*

Sprawozdanie 2

1 Zadanie 1

1.1 Opis zadania

Należy wykonać układ realizujący działanie podanej sekwencji 01235674, wykonać symulację behawioralną, czasową, a następnie zrealizować go sprzętowo.

1.2 Tablica stanów

dir	$n(t)$	Q_2	Q_1	Q_0	$n(t+1)$	Q'_2	Q'_1	Q'_0	D_2	D_1	D_0
0	0	0	0	0	1	0	0	1	0	0	1
0	1	0	0	1	2	0	1	0	0	1	0
0	2	0	1	0	3	0	1	1	0	1	1
0	3	0	1	1	5	1	0	1	1	0	1
0	4	1	0	0	0	0	0	0	0	0	0
0	5	1	0	1	6	1	1	0	1	1	0
0	6	1	1	0	7	1	1	1	1	1	1
0	7	1	1	1	4	1	0	0	1	0	0
1	7	1	1	1	6	1	1	0	1	1	0
1	6	1	1	0	5	1	0	1	1	0	1
1	5	1	0	1	3	0	1	1	0	1	1
1	4	1	0	0	7	1	1	1	1	1	1
1	3	0	1	1	2	0	1	0	0	1	0
1	2	0	1	0	1	0	0	1	0	0	1
1	1	0	0	1	0	0	0	0	0	0	0
1	0	0	0	0	4	1	0	0	1	0	0

1.3 Minimalizacja funkcji metodą siatek Karnaugh

1.3.1 Siatki Karnaugh

- Dla D_2:

$dirQ_2$ \ Q_1Q_0	00	01	11	10
00	0	0	1	0
01	0	1	1	1
11	1	0	1	1
10	1	0	0	0

Stąd: $D_2 = dirQ_2\overline{Q}_0 + dir\overline{Q}_1\overline{Q}_0 + \overline{dir}Q_2Q_0 + \overline{dir}Q_1Q_0 + Q_2Q_1$

- Dla D_1:

$dirQ_2$ \ Q_1Q_0	00	01	11	10
00	0	1	0	1
01	0	1	0	1
11	1	1	1	0
10	0	0	1	0

Stąd: $D_1 = \overline{dir} \cdot \overline{Q}_1Q_0 + \overline{dir}Q_1\overline{Q}_0 + Q_2\overline{Q}_1Q_0 + dirQ_2\overline{Q}_1 + dirQ_2Q_0 + AQ_1Q_0$

- Dla D_0:

$dirQ_2$ \ Q_1Q_0	00	01	11	10
00	1	0	1	1
01	0	0	0	1
11	1	1	0	1
10	0	0	0	1

Stąd: $D_0 = \overline{dir} \cdot \overline{Q}_2\overline{Q}_0 + \overline{dir} \cdot \overline{Q}_2Q_1 + Q_1\overline{Q}_0 + dirQ_2\overline{Q}_0 + dirQ_2\overline{Q}_1$

1.3.2 Przekształcenia funkcji

$D_2 = dirQ_2\overline{Q}_0 + dir\overline{Q}_1\overline{Q}_0 + \overline{dir}Q_2Q_0 + \overline{dir}Q_1Q_0 + Q_2Q_1 = Q_2Q_1 + \overline{dir}Q_0(Q_2 + Q_1) + dir\overline{Q}_0(Q_2 + \overline{Q}_1)$

$D_1 = \overline{dir} \cdot \overline{Q}_1Q_0 + \overline{dir}Q_1\overline{Q}_0 + Q_2\overline{Q}_1Q_0 + dirQ_2\overline{Q}_1 + dirQ_2Q_0 + dirQ_1Q_0 = Q_0(dirQ_1 + \overline{dir} \cdot \overline{Q}_1) + Q_2(dir(\overline{Q}_1 + Q_0) + \overline{Q}_1Q_0) + \overline{dir}Q_1\overline{Q}_0 = Q_0(dir \odot Q_1) + \overline{dir}Q_1\overline{Q}_0 + Q_2(dir(\overline{Q}_1 + Q_0) + \overline{Q}_1Q_0)$

$D_0 = \overline{dir} \cdot \overline{Q}_2\overline{Q}_0 + \overline{dir} \cdot \overline{Q}_2Q_1 + Q_1\overline{Q}_0 + dirQ_2\overline{Q}_0 + dirQ_2\overline{Q}_1 = \overline{Q}_0(Q_1 + \overline{dir} \cdot \overline{Q}_2 + dirQ_2) + dirQ_2\overline{Q}_1 + \overline{dir} \cdot \overline{Q}_2Q_1 = \overline{Q}_0(Q_1 + (dir \odot Q_2)) + \overline{dir} \cdot \overline{Q}_2Q_1 + dirQ_2\overline{Q}_1$

Ostatecznie:
$D_2 = Q_2Q_1 + \overline{dir}Q_0(Q_2 + Q_1) + dir\overline{Q}_0(Q_2 + \overline{Q}_1)$
$D_1 = Q_0(dir \odot Q_1) + \overline{dir}Q_1\overline{Q}_0 + Q_2(dir(\overline{Q}_1 + Q_0) + \overline{Q}_1Q_0)$
$D_0 = \overline{Q}_0(Q_1 + (dir \odot Q_2)) + \overline{dir} \cdot \overline{Q}_2Q_1 + dirQ_2\overline{Q}_1$

1.4 Schematy

1.4.1 Błędny schemat



Rysunek 1: Schemat, który okazał się błędny

1.4.2 Poprawiony schemat



Rysunek 2: Schemat po poprawkach

Błędem okazało się niepoprawne podpięcie wejścia jednej z bramek, co spowodowało, że zamiast otrzymania części funkcji, która powinna wynosić: $Q_2(dir(\overline{Q}_1 + Q_0) + \overline{Q}_1 Q_0)$ otrzymaliśmą funkcję równą: $Q_2(dir(\overline{Q}_0 + Q_0) + \overline{Q}_1 Q_0) => Q_2(dir(1 + \overline{Q}_1 Q_0)$. Spowodowało to, że z tej części równania logicznego otrzymywaliśmy 1 dla $dirQ_2Q_1Q_0 : 0101, 1100, 1101, 1110, 1111$, kiedy powinniśmy mieć 0 dla wartości 1110. Samo to wystarczyło, żeby przy liczeniu sekewncji w dół następna wyświetlana liczba po 110 wynosiła 111, zamiast oczekiwanej 101.

2 Wykresy

2.0.1 Wykres behawioralny



Rysunek 3: Przebieg behawioralny dla licznika dwukierunkowego dla sekwencji 01235674

2.0.2 Wykres czasowy



Rysunek 4: Przebieg czasowy dla licznika dwukierunkowego dla sekwencji 01235674

2.1 Test Bench

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.numeric_std.ALL;
LIBRARY UNISIM;
USE UNISIM.Vcomponents.ALL;
ENTITY Schemat_Schemat_sch_tb IS
END Schemat_Schemat_sch_tb;
ARCHITECTURE behavioral OF Schemat_Schemat_sch_tb IS

   COMPONENT Schemat
   PORT(
         CLK: IN STD_LOGIC;
         CLR: IN STD_LOGIC;
         CE: IN STD_LOGIC;
         DIR: IN STD_LOGIC;
         Q: OUT STD_LOGIC_VECTOR(2 DOWNTO 0)
         );
   END COMPONENT;
         SIGNAL CLK: STD_LOGIC :='0';
         SIGNAL CLR: STD_LOGIC:='0';
         SIGNAL CE: STD_LOGIC:='1';
         SIGNAL DIR: STD_LOGIC;
         SIGNAL Q:  STD_LOGIC_VECTOR(2 DOWNTO 0);

BEGIN

   UUT: Schemat PORT MAP(
      CLK => CLK,
      CLR => CLR,
      CE => CE,
      DIR => DIR,
      Q => Q
   );

      DIR <= '0', '1' after 800 ns;
      CLK <=NOT CLK after 50 ns;

END;
```

Rysunek 5: Test bench

2.2 Wnioski

Podczas realizacji zadania zauważono błąd dla sygnału D_1. Okazało się, że optymalizacja funkcji była prawidłowa, a pomyłka nastąpiła przy połączeniach bramek przy schemacie.
Po za tym licznik działał prawidłowo i dało się to wykazać na zajęciach na sprzęcie. Podany powyżej błąd wywoływał jedynie niepoprawne działanie licznika, kiedy liczył w tył.