| Układy Cyfrowe i Systemy Wbudowane | |
|---|---|
| **Kierunek**<br>*Informatyka techniczna* | **Termin**<br>*Wtorek NP, 11:10* |
| **Imię, nazwisko, numer albumu**<br>*Karolina Obiedzińska 273034, Bartłomiej Krupa 272982* | **Data**<br>*21 sierpnia 2025* |

# Sprawozdanie 1

## 1 Zadanie 1

### 1.1 Opis zadania

Należy wykonać układ realizujący działanie $Y = (X - 7) mod 16$, wykonać symulację behawioralną, a następnie zrealizować go sprzętowo.

### 1.2 Tablica stanów

| $X$ | $X_3$ | $X_2$ | $X_1$ | $X_0$ | $Y$ | $Y_3$ | $Y_2$ | $Y_1$ | $Y_0$ |
|---|---|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 9 | 1 | 0 | 0 | 1 |
| 1 | 0 | 0 | 0 | 1 | 10 | 1 | 0 | 1 | 0 |
| 2 | 0 | 0 | 1 | 0 | 11 | 1 | 0 | 1 | 1 |
| 3 | 0 | 0 | 1 | 1 | 12 | 1 | 1 | 0 | 0 |
| 4 | 0 | 1 | 0 | 0 | 13 | 1 | 1 | 0 | 1 |
| 5 | 0 | 1 | 0 | 1 | 14 | 1 | 1 | 1 | 0 |
| 6 | 0 | 1 | 1 | 0 | 15 | 1 | 1 | 1 | 1 |
| 7 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 |
| 8 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 |
| 9 | 1 | 0 | 0 | 1 | 2 | 0 | 0 | 1 | 0 |
| 10 | 1 | 0 | 1 | 0 | 3 | 0 | 0 | 1 | 1 |
| 11 | 1 | 0 | 1 | 1 | 4 | 0 | 1 | 0 | 0 |
| 12 | 1 | 1 | 0 | 0 | 5 | 0 | 1 | 0 | 1 |
| 13 | 1 | 1 | 0 | 1 | 6 | 0 | 1 | 1 | 0 |
| 14 | 1 | 1 | 1 | 0 | 7 | 0 | 1 | 1 | 1 |
| 15 | 1 | 1 | 1 | 1 | 8 | 1 | 0 | 0 | 0 |

## 1.3 Minimalizacja funkcji metodą siatek Karnaugh

### 1.3.1 Siatki Karnaugh

- Dla $Y_3$:

| $x_3x_2$ \ $x_1x_0$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 1 | 1 | 1 | 1 |
| 01 | 1 | 1 | 0 | 1 |
| 11 | 0 | 0 | 1 | 0 |
| 10 | 0 | 0 | 0 | 0 |

Stąd: $y_3 = \overline{x}_3\overline{x}_2 + \overline{x}_3\overline{x}_1 + \overline{x}_3x_1\overline{x}_0 + x_3x_2x_1x_0$

- Dla $Y_2$:

| $x_3x_2$ \ $x_1x_0$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 0 | 0 | 1 | 0 |
| 01 | 1 | 1 | 0 | 1 |
| 11 | 1 | 1 | 0 | 1 |
| 10 | 0 | 0 | 1 | 0 |

Stąd: $y_2 = x_2\overline{x}_1 + \overline{x}_2x_1x_0 + x_2\overline{x}_0$

- Dla $Y_1$:

| $x_3x_2$ \ $x_1x_0$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 0 | 1 | 0 | 1 |
| 01 | 0 | 1 | 0 | 1 |
| 11 | 0 | 1 | 0 | 1 |
| 10 | 0 | 1 | 0 | 1 |

Stąd: $y_1 = \overline{x}_1 x_0 + x_1 \overline{x}_0$

- Dla $Y_0$:

| $x_3x_2$ \ $x_1x_0$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 1 | 0 | 0 | 1 |
| 01 | 1 | 0 | 0 | 1 |
| 11 | 1 | 0 | 0 | 1 |
| 10 | 1 | 0 | 0 | 1 |

Stąd: $y_0 = \overline{x}_0$

### 1.3.2 Przekształcenia funkcji

$y_3 = \overline{x}_3\overline{x}_2 + \overline{x}_3\overline{x}_1 + \overline{x}_3 x_1 \overline{x}_0 + x_3x_2x_1x_0 = \overline{x}_3(\overline{x}_2 + \overline{x}_1 + x_1\overline{x}_0) + x_3x_2x_1x_0 = \overline{x}_3(\overline{x}_2 + \overline{x_1\overline{x_0}}) + x_3x_2x_1x_0 = \overline{x}_3(\overline{x_2x_1\overline{x_0}}) + x_3x_2x_1x_0 = x_3 \odot (x_2x_1x_0)$

$y_2 = x_2\overline{x}_1 + \overline{x}_2x_1x_0 + x_2\overline{x}_0 = x_2(\overline{x}_1 + \overline{x}_0) + \overline{x}_2x_1x_0 = x_2\overline{(x_1x_0)} + \overline{x}_2x_1x_0 = x_2 \oplus (x_1x_0)$

$y_1 = \overline{x}_1x_0 + x_1\overline{x}_0 = x_1 \oplus x_0$

Ostatecznie:
$y_3 = x_3 \odot (x_2x_1x_0)$
$y_2 = x_2 \oplus (x_1x_0)$
$y_1 = x_1 \oplus x_0$
$y_0 = \overline{x}_0$

## 1.4 Schemat




Rysunek 1: Schemat układu dla równania $Y = (X - 7) mod 16$

## 1.5 Symulacja czasowa




Rysunek 2: Symulacja behawioralna układu

## 1.6 Test Bench

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.numeric_std.ALL;
LIBRARY UNISIM;
USE UNISIM.Vcomponents.ALL;
ENTITY nowySchemat_nowySchemat_sch_tb IS
END nowySchemat_nowySchemat_sch_tb;
ARCHITECTURE behavioral OF nowySchemat_nowySchemat_sch_tb IS

   COMPONENT nowySchemat
   PORT( X  :  IN  STD_LOGIC_VECTOR (3 DOWNTO 0);
         Y  :  OUT STD_LOGIC_VECTOR (3 DOWNTO 0)
        );

   END COMPONENT;

   SIGNAL X :  STD_LOGIC_VECTOR (3 DOWNTO 0);
   SIGNAL Y :  STD_LOGIC_VECTOR (3 DOWNTO 0);

BEGIN

   UUT: nowySchemat PORT MAP(
      X => X,
      Y=> Y
   );

         X <= "0000", "0001" after 100 ns, "0010" after 200 ns, "0011" after 300 ns, "0100" after 400 ns, "0101" after 500 ns,
            "0110" after 600 ns, "0111" after 700 ns, "1000" after 800 ns, "1001" after 900 ns,"1010" after 1000 ns,
            "1011" after 1100 ns, "1100" after 1200 ns, "1101" after 1300 ns, "1110" after 1400 ns,"1111" after 1500 ns;


END;
```

Rysunek 3: Test bench

## 1.7 Wnioski

Podczas realizacji zadania wystąpił błąd w tworzeniu tabeli prawdy oraz niepoprawne przypisanie bitów do magistrali na schemacie, a także wykorzystanie niepoprawnych przycisków na płytce sprzętowej. Mimo tych trudności udało się doprowadzić projekt do etapu testów na rzeczywistym sprzęcie. Po zakończeniu zajęć dokonaliśmy niezbędnych korekt, dzięki czemu układ realizujący równanie został prawidłowo zaimplementowany.