






Homework No. 1



Created By Eliran Abdu









מבוא ל-VLSI ומעגלים משולבים (VLSI ומעגלים עבודה ל-2701) עבודה מספר 1 סימולציות בסיסיות, היכרות עם הכלים ובניית מהפך

פרמטרים לביצוע תרגילים:

על מנת שניתן יהיה לוודא שכל זוג ביצע את התרגילים בעצמו ובזמן, יעשה שימוש במספר הקבוצה שלכם לקבוע פרמטר. **מעתה, נקרא למספר הקבוצה G**. נא לציין את מספר הקבוצה בגדול בראש העבודה.

מספר הערות להגשת העבודות בקורס:


- 1. יש לצרף שרטוטים וסכמות של המעגלים + Testbench.
- 2. יש לצרף סימולציות וגרפים כולל הסבר קצר והגיוני עבור כל גרף. על הגרפים להיות קריאים וברורים.
 איור כהה/לא ברור/מועתק וכו' ייחשב כ-0 עבור השאלה!
 - יש לשנות את עובי וצבע העקומות בגרפים כדי שיבלטו בתמונות.
- ADEXL- יש לעשות צילום מסך של ה-ADEXL. במידה ונעשו סימולציות באמצעות שימוש במחשבון (expression) יש לעשות צילום מסך של ה-4.5.1 בקובץ עם התוצאות ולא רק לכתוב את התוצאה בוורד, כלומר יש להראות את הפונקציה (ראו סעיף 4.5.1 בקובץ הדרכה מס' 1).
- . במידה וצריך לעשות LAYOUT, יש לצרף תמונה של כל תא, להראות שעברתם LAYOUT, לכל תא.
- יש להציג תוצאות של סימולציות לאחר פרזיטיקה והשוואה לפני ואחרי (ריכוז התוצאות בטבלה מסודרת).
 - 6. יש לכתוב באופן מפורש חישובים ונוסחאות במידה ויש חישובים מתמטיים.
- 7. יש להסביר כל תוצאה שקיבלתם בצורה מדויקת ככל הניתן ע"י פיתוחים מתמטיים שנלמדו בקורס זה או בקורסים קודמים.

יש לתעד כל שלב שאתם עושים במהלך העבודה, וזאת על מנת להציג את העבודה בצורה האיכותית ביותר עם רמת הבנה נדרשת.

הדוח לא צריך להיות סתם אוסף של תמונות, אלא עליו להיות נקי, מאורגן ומסודר היטב לפי שלבים בעבודה ומלווה בהסברים מתאימים על מנת להראות שיישמתם ולמדתם מהעבודה.

כמו כן, הדף הראשון בדוח יהיה נקי ויכלול רק את שם ומספר המטלה, שמות בני הזוג + מס ת"ז, מספר קבוצה ותאריך ההגשה.

בהצלחה!





המחלקה להנדסת חשמל ומחשבים

חלק א' - הכרת ההתקנים

בסעיפים הבאים, עליכם להשתמש בהתקנים עם אורך מינימלי (ערך ה-Default שלהם הוא הערך המינימלי) בסעיפים הבאים, עליכם להשתמש בהתקנים עם אורך מינימלי W[nm] = 420 + (Gx10).


- 1. בסעיף זה נלמד להפיק את ה-IV Curves של התקנים בסיסיים. ב-PDK ישנם מספר סוגי טרנזיסטורים המובדלים ביניהם בעיקר בערך מתח הסף שלהם. בנוסף לכך, ישנם טרנזיסטורים המיועדים למתחים גבוהים (טרנזיסטורי (I/O) וטרנזיסטורי NMOS מסוג מחסור (Native VT).
- אם עבור טרנזיסטורים מסוימים ה-DC Sweeps מציג גרף לא אינפורמטיבי ויש לכם רעיון יותר טוב, אתם מתבקשים להוסיף את הגרף "הנכון" יותר ולהסביר מדוע יש צורך בסריקה של טווח מתחים שונה. רמז: אם זה כתוב, זה לא במקרה.
 - צרו סכמה פשוטה, הכוללת טרנזיסטורי NMOS ו-PMOS מהסוגים הבאים: • pmos_33, nmos_33, pmos_18, nmos_18, nmos_native
 - חברו מקורות מתח נפרדים להדקי G ו-D של הטרנזיסטורים וחברו את B ו-S לGND עבור WDOS ו-C של הטרנזיסטורים וחברו את B ו-S לGND עבור PMOS.
 - הערה: Native NMOS מיועדים למתחים של 1.8v, טרנזיסטורי אמtive NMOS מיועדים למתח אערה: 3.3v מיועדים מיועדים מארטורי 3.3v מיועדים למתח אייטטורי 3.3v מיועדים למתח אייטטורי 3.3v מיועדים למתח אייטטורי
 - הריצו סימולציית DC Sweep על VDD בין 0 ל-VDD עם VDD| והציגו את זרם DC Sweep הריצו סימולציית MMOS של הטרנזיסטורים. יש להציג את הזרמים על שני גרפים אחד של טרנזיסטורי PMOS (יש להשתמש בפונקציית Append של הגרפים).
 - הריצו סימולציית DC Sweep על <u>VDS בין 0 ל-VDD</u> עם <u>VDD | VDD |</u> והציגו את זרם IDS הריצו סימולציית של את הזרמים על שני גרפים אחד של טרנזיסטורים. יש להציג את הזרמים על שני גרפים אחד של טרנזיסטורי PMOS. ואחד של טרנזיסטורי
 - הסבירו את התוצאות. האם הן תואמות למה שציפיתם?
 - חשבו את מתח הסף V_T של כל טרנזיסטור, הסבירו את שיקוליכם ורכזו את התוצאות OP- או ב-Annotate לסעיף זה.

2. בסעיף זה, תמדדו את זרמי הזליגה העיקריים של הטרנזיסטורים.

- ועם על סעיף א' עם DC Operating Point על הריצו סימולציית סימולציית א DC Operating Point על הריצו סימולציים מתח מתח מתח מתח V_{GS} מתאים. הסבירו את שיקוליכם (העזרו במדריך המצורף במודל Notes
- הדפיסו את זרמי הזליגה של הטרנזיסטורים בנקודת העבודה. ניתן לעשות זאת באמצאות OP או על ידי שימוש ב- Back Annotation (Test Editor -> של נקודת העבודה לתוך הסכימה. (Annotate <- Results)
- על וon/loff- מהם סדרי הגודל של זרמי הזליגה? מהו יחס ה-lon/loff של הטרנזיסטורים (בהסתמך על התוצאות שמצאתם בסעיף א')?
 - מצאו את ה-Subthreshold Slope עבור כל אחד מההתקנים. הסבירו שיקוליכם.
- עם VDC עם O-עת הריצו את VDS על אותם התקנים, אך הפעם הריצו את VDS על אותם התקנים, אך הפעם הריצו את VDS על UTD על VDS על NOS=0.

המחלקה להנדסת חשמל ומחשבים

BEN - GURION UNIVERSITY OF THE NEGEV





חלק ב' – בניית מהפך


1. תכנון סכמתי של מהפך ובדיקתו:

- מהי $V_m = rac{V_{DD}}{2}$:ש כמה של מהפך ובצעו סימולציות על מנת לקבל מהפך אופטימלי כך ש $V_m = rac{V_{DD}}{2}$ מהי eta ה-מ
- 1.2 הראו סימולציה בזמן שמראה את גל הכניסה מול גל המוצא בתדר 1MHz וקיבול מוצא של 100fF
- הבולל של המהפך? יש להכניס לדו"ח תיעוד של הדרך שבה T_{pd} . מהו ה- $T_{p_{LH}}$, מהו ה- $T_{p_{LH}}$, מהו ה- $T_{p_{LH}}$, מדדתם את היבועות המחשבון.
- גדל בצורה משמעותית (10%). מהו גודל הקבל שבו T_{pd} גדל בצורה משמעותית (10%). מהו גודל הקבל שבו ראיתם את השינוי?
- זהה אנו את רוחב התעלה של ה-NMOS ל-W[nm] = 420 + (Gx10), ותדאגו לשמור על 3.5 שנו את רוחב התעלה של ה-200 אורך העלה בימיוחים של סעיף 1.1 (יש לשמור על אורך תעלה בימיוחים של סעיף 1.4 (יש לשמור על אורך אורך תעלה בימיוחים של סעיף 1.4 לא? הסבירו בפירוט רב מאוד!

2. תכנון LAYOUT של מהפך ובדיקתו:

דגשים


- עמידה ב-DRC, LVS ודרישות מהתכנון.
- שיתוף דיפוזיות ו-Well ככל הניתן על מנת לקבל Layout מינימלי.
- $\lambda = 0.09$ עשר באשר של 9 λ בעלי עובי של Metal בעלי אספקה -
 - גובה כול התא יהיה בדיוק λ 100, כולל קווי האספקה.
 - יש להשתמש רק ב-M1.
 - יישור קווי Metal ושאיפה לסימטריות ככל הניתן.




<u>הקפידו להיעזר במדריכי העזר כדי להימנע מעבודה כפולה בסעיפים הבאים!</u>

- 2.1 הסבירו מדוע יש לתכנן את התא בהתאם לאיור הנ"ל (ניתן לצרף איורים).
 - 2.2 צרו סימבול עבור המהפך משאלה 1.1.
 - 2.3 שרטטו Layout עבור התא.
 - .Coverage/Density למעט בעיות DRC וודאו שאין בעיות
- 2.5 בצעו LVS והכניסו לדוח את הפלט של הבדיקה אשר מאשר התאמה (סמיילי ירוק).
- על מנת לוודא Config וודאו שהתא תקין ובצעו סימולציה לא משנה איזו על מנת לוודא. PEX בצעו בדיקת שרוא פעול בהלכה.
- 2.7 בצעו את הסימולציות אשר ביצעתם בשאלה 1 עבור התא עם תוספת הפרזיטיקה, ערכו טבלה המשווה בין ערכי המהפך לפני ואחרי PEX. הסבירו את ההבדלים.
- את את קבל המוצא כך שתבחינו שה- T_{pd} גדל בצורה משמעותית. מהו גודל הקבל שבו ראיתם את 2.8 השינוי? האם זה הגיוני? הסבירו.
 - 2.9 איזה קבל מוצא גדול יותר? זה של התא הסכמתי, או של התא שקיבלתם לאחר ה-PEX? הסבירו.

Department of Electical and Computer Engineering









Buffer חלק ג' – בניית


1. תכנון סכמתי של התא ובדיקתו:

- 1.1 תכננו 2 סכמות של התא, כאשר סכמה אחת ממומשת ע"י טרנזיסטורים בלבד והסכמה השנייה ממומשת באמצעות המהפכים שיצרתם בסעיף הקודם (השתמשו ב- β המתאימה לרוחב שער של (W[nm]=420).
 - 1.2 צרו סימבולים ברי הבדלה לכל אחד מהתאים הנ"ל.
- 1.3 הראו סימולציה בזמן שמראה את גל הכניסה מול גל המוצא בתדר 1MHz וקיבול מוצא של 100fF.
 - . שיקוליכם. העריכו מה יהיה ה- T_{pd} של התאים מבלי להריץ סימולציות. הסבירו שיקוליכם.
- חשבו T_{pd} של התאים. האם צדקתם בהערכתם? (זה בסדר אם לא) הסבירו. T_{pd} של התאים. האם צדקתם בהערכים. בין אם זה באמצעות סיגנל עליו מדדתם או באמצעות תעוד של הדרך שבה מדדתם את כל הערכים. בין אם זה באמצעות סיגנל עליו מדדתם או באמצעות המחשבון.

2. תכנון LAYOUT של התא ובדיקתו:

דגשים:

- עמידה ב-DRC, LVS ודרישות מהתכנון.
- שיתוף דיפוזיות ו-Well ככל הניתן על מנת לקבל Layout מינימלי.
- $\lambda = 0.09$ בעלי עובי של 9 λ , באשר Metal בעלי עובי של 1-4 קווי אספקה ב-1
 - . גובה כול התא יהיה בדיוק λ 100, כולל קווי האספקה.
 - יישור קווי Metal ושאיפה לסימטריות ככל הניתן.



הקפידו להיעזר במדריכי העזר כדי להימנע מעבודה כפולה בסעיפים הבאים!

- .2.1 שרטטו Layout עבור התאים
- .Coverage/Density למעט בעיות DRC וודאו שאין בעיות
- 2.3 בצעו LVS והכניסו לדוח את הפלט של הבדיקה אשר מאשר התאמה (סמיילי ירוק).
- 2.4 בצעו בדיקת PEX, וצרו קובץ config. וודאו שהתאים תקינים ובצעו סימולציה לא משנה איזו על מנת לוודא שהם פועלים כהלכה.
- 2.5 בצעו את הסימולציות אשר ביצעתם בשאלה 1 עבור התאים עם תוספת הפרזיטיקה, ערכו טבלה המשווה בין ערכי התאים לפני ואחרי PEX. הסבירו את ההבדלים.
- 2.6 מה הם המינוחים המדויקים לשיטות מימוש ה-Layout השונות שביצעתם ב-2 התאים הללו? הסבירו בקצרה את ה-Trade-Offs השונים בין התאים שיצרתם לאור שיטות המימוש.