



	1	2	3	4	5	6	7	8
A	Guc agaci File: 01_power.kicad_sch		Saat dagitimi File: 02_clock.kicad_sch					
B	ADC x2 File: 03_adc.kicad_sch		DAC x2 File: 04_dac.kicad_sch					
C	SDRAM File: 05_sdram.kicad_sch		Ethernet x2 File: 06_ethernet.kicad_sch					
D	FPGA guc + konfig File: 07_fpga_power.kicad_sch		Kontrol File: 08_control.kicad_sch					
E								
F	1	2	3	4	5	6	7	8


SAAT DAGITIMI – aletin manset ozelligi bu sayfada

Dort ADC kanali ve iki DAC ayni saatten besleniyor. Gurultu iptali, yon bulma ve isin sekillendirme bu dagitimin simetrisine bagli.



Besleme gurultusu DOGRUDAN faz gurultusune donusuyor.
+3V3_CLK (O1_power FB6) + ikinci ferrit + ayril toprak adasi.
Oculen: 90.3 fs @50 MHz, 80 MHz'de <100 fs bekleniyor.
Vc GP5D0'dan (0B_control), DAC ile suruluyor.

VCXO -> TAMPON ARAYUZU – seviye uyumu SART




** BU BOLUM ILK PLANDA YOKTU. ** VCXO cikisi 3.3 V LVCMOS.
ADCLK846 girisinin AZAMI seviyesi 1.8 V p-p (Tablo 1):
'Larger voltage swings can turn on the protection diodes and can degrade jitter performance'. Dogrudan baglansaydi koruma diyotlari iletime girer, jitter bozulurdu – yani aletin manset ozelligi ilk baglantida olurdu.

220R/100R bolucu: $3.3 \times 100/320 = 1.03$ V p-p. Sinirin altinda.
Direncle bolmek kenar hizini bozmuyor, sadece olcekliyor – veri sayfasi 'jitter improves with higher slew rate' diyor, o yuzden RC yerine direnc bolucu.

AC kuplaj + VREF (pin 1, $V_S/2 = 0.9$ V) ile bias. CLK– ucu 100nF ile AC toprakta; tek ucclu kaynagi diferansiyel girise boyte veriyoruz. Giris hassasiyeti 150 mV p-p, 1.03 V bol bol. VREF sadece +500 uA verebiliyor; 1k'lar 0.9 mA cekmiyor cunku iki uc de ayni gerilimde, net akim –0.

DAC SAATLERI – LVDS -> 3.3 V CMOS cevirci



SN65LVDS2DBVR – LVDS alici, LVTL cikis, SOT–23–5.
LCSC C38204, 0.36, 1244 stok.


NETLIST.md \$10.2c bu cevirciyi acik madde birakmist; kapadi.
Neden FPGA'dan uretmedik: FPGA cikis jitter'i ps mertebesinde, verilen sinyalin faz gurultusune dogrudan giliyor. 36 krusluk parca TX spektrumunu kurtariyor.

DAC1_CLK cipin hem CLK1 hem CLK2 bacagina gidiyor (cift port, iki kanal ayni saatte), DAC2 interleaved, tek IQCLK.

FPGA SAATI – LVDS -> 3.3 V CMOS



ADCLK846 – 1:6 LVDS



JITTER BUTCESI – artik tahmin degil


ADCLK846 ekleme jitter (Tablo 1):
64 fs rms 12 kHz – 20 MHz
96 fs rms 10 Hz – 100 MHz
150 fs rms genis bant, 1 V/ns kenar hizinda

VCXO 60 fs ile birlikte:
dar bant $\sqrt{60^2 + 54^2} = 81$ fs
genis bant $\sqrt{60^2 + 150^2} = 162$ fs

SNR tavanı = $-20 \log_{10}(2 \pi f \text{ jitter})$:
30 MHz @ 81 fs -> 96 dB ADC'nin kendi SNR'i sinir
500 MHz @ 81 fs -> 72 dB sinirde
500 MHz @ 162 fs -> 66 dB JITTER SINIRLIYOR

SONUC: HF ve VHF'te ADC'nin kendi gurultusu sinir, saat degil.
UHF alt–orneklemede (500 MHz civari) saat jitter'i one geciyor.
Bu kacinilmaz degil ama bu parayla kacinilmaz – daha iyisi (LMK04828 sinifi) on kat pahali. UHF'te 66 dB SNR yine de 11 bit efektif demek; kabul.

ADC SAATLERI – LVDS, DOGRUDAN



Her LVDS ciftlinin ucunda 100R sonlandirma, ALICIYA yakin.
AD9251 saat giris'i PECL/LVDS/1.8V CMOS kabul ediyor (Rev.C), cevirci gerekmiyor.

** IKI YOL ES UZUNLUKTA. ** Cikisler arasi skew veri sayfasinda 65 ps (ayni parca uzerinde). Bu SABIT bir fark, kalibre edilebilir; yol uzunlugu farki ise sicaklikla oynar, edilemez.

** VS = 1.8 V, 3.3 V DEGIL. ** Veri sayfasinin basligi:
1.8 V, 6 LVDS/12 CMOS Output Clock Fanout Buffer.
Guc agacinda saat bolumu baston 3.3 V varsayilmisti; tampona kendi +1V8_CLK rayi eklendi (O1_power U9, ADP150–1.B, +2V5'ten besleniyor – 3.3'ten dusurmek gereksiz isi uretirdi).

Acik ped (25) TOPRAGA, termal via dizisiyle. Veri sayfasi: 'EXPOSED PADDLE MUST BE CONNECTED TO GND.'

CTRL_A = CTRL_B = 0 -> alti cikis da LVDS.
CMOS moduna alinabilirdi ama cikis 1.8 V CMOS olurdu ve AD9767'nin lojik–1 esigi 2.1 V – yetmezdi. Onun icin DAC saatleri LVDS cikip asagida cevriiliyor.

TEST NOKTASI



Altı numaralı cikis test icin sonlandirilmis. Bringup'ta osiloskopa saatin gercekten 80 MHz oldugu buradan gorulur – TASARIM.md \$11 adim 2. Kart kenarina iki pad.

Donanim CERN–OHL–S–2.0 | HDL ve yazilim GPL–3.0–only | belgeler CC–BY–SA–4.0
Copyright (c) 2026 TA4DTA – lisans CERN–OHL–S–2.0

Baglantilar: ../NETLIST.md

ABLNO–V 80MHz VCXO + ADCLK846 1:6 LVDS fanout

dogrudan_sdr_A

Sheet: /Saat dagitimi/
File: 02_clock.kicad_sch


Title: Saat dagitimi


Size: A2 Date:

Rev: A

KiCad E.D.A. 10.0.5

Id: 3/9






SDRAM — W9825G6KH–6I, 32 MB


Patlama yakalama için. ECP5'in dahili blok RAM'ı 1008 kbit = 126 KB.
tam hızda 0,79 ms eder — meteor olayının sadece on kenarını yakalar.
32 MB / 160 MB/s = 200 ms, 250 kat.

DDR3 DEĞİL, SDR, Kasten: DDR3'un fly-by-yonlendirmesi, ODT'si ve kalibrasyonu rev A'ya ağır yük. SDR tek çip, düz yonlendirme, LiteDRAM destekliyor.


VERİ YOLU — birim 1, banka 7



ADRES VE KOMUT — birim 2



GUC



C900

C901

C902

C903

C904

C905

C906

VDD ve VDDQ aynı +3V3 rayından. Ayırıştırma: her VDD/VDDQ çiftine bir 100nF (altı adet) + toplu 10uF. 166 MHz'de akım adımları keskin; kondansatörler bacağına en yakın, viası doğrudan düzleme.


SAAT SONLANDIRMA



CLK hattında 22R SERİ sonlandırma, FPGA'ya kısına yakın. Tek yuk olduğu için seri sonlandırma yetiyor; yansıması kaynaga donunce sonuyor. 166 MHz'de yol uzunluğu farkı setup marjını yiyor — CLK ile DQ grubunu es boy çek.

FPGA BANKA 7 — veri yolu

BANKA 7 TAM DOLU: 16 DQ + 9 adres + 6 komut. DQ = 32/32. VERİ YOLU VE STROBE TEK BANKADA. Zamanlama açısından önemli olan bu: aynı banka = aynı IO gerilimi, aynı sürücü gecikmesi, aynı sıcaklık davranışı. Adresin bir kısmını bankaya sığmadığı için banka 0'a tasidik — adres hatlarının skew'i komut çevriminde tolere ediliyor, veri yolununki edilmiyor.



Bank 7

BANKA 0'a TASAN 7 SINYAL

SD_A9, SD_A10, SD_A11, SD_A12, SD_BA0, SD_BA1, SD_UDQM

ECP5 sembolünün banka 0 birimi BU SAYFADA DEĞİL, 0B_control'de. KiCad'de çok birimli bir sembolün her birimi projede BIR KEZ yeriestirilebiliyor: birimi buraya da koyunca kalan 17 pini 'baglanmamış' diye isaretledi. Sinyaller etikette gidiyor. çizim 0B_control'de kapanıyor.

Neden banka 0'a tastsı: banka 7'nin 32 pini DQ + 9 adres + komut ile doldu. Adres skew'i komut çevriminde tolere ediyor, veri yolununki edilmiyor — o yuzden tasan taraf ADRES oldu.

Donanım CERN–OHL–S–2.0 | HDL ve yazılım GPL–3.0–only | belgeler CC–BY–SA–4.0
Copyright (c) 2026 TA4DTA — lisans CERN–OHL–S–2.0

Bağlantılar: ../NETLIST.md

W9825G6KH–6I 32MB, veri banka 7, komut banka 0

dogrudan_sdr_A

Sheet: /SDRAM/
File: 05_sdram.kicad_sch

Title: SDRAM

Size: A2
KiCad E.D.A. 10.0.5

Date:

Rev: A

Id: 6/9




ECP5 GUC – birim 1

VCC x6 = +1V1 çekirdek · VCCAUX x2 = +2V5 · GND x27


2.54 mm 2x3, kart KENARINA – kutu kapaliyken erisilebilsin.
Flash BOS gelecek: ilk bitstream buradan yuklenecek, sonra
flash JTAG uzereinden programlanacak. Bu baslik olmadan
kartin hicbir bringup yolu yok.
+3V3 pini programlayiciyi BESLEMEK icin degil, seviye
referansi icin (FT232H/ft232r tarafı 3.3V gorsun).

JTAG



FPGA Supplies


TOPLU AYRISTIRMA




KULLANILMAYAN KONFIG BACAKLARI
D2../D7..-CS1..-CSO/DOU..-WRITE..D4/PICO2..D5/POCI2 – bunlar
paralel/slave modlar icin. Master SPI'da bosta. Yine de
TEST NOKTASI birakiliyor: mod degistirmek gerekirse kart
revizyonu degil, bir tel yeter.

KONFIGURASYON – birim 8

Master SPI: FPGA acilista flash'i kendi okuyor




Bank 8 (Config)



-WP ve -HOLD dogrudan +3V3'e DEGIL, 10k uzereinden.
Quad SPI'a gecersek bu iki bacak IO2/IO3 oluyor;
raya baglanmis olsalardi cip yanardi.

SPI ESLESMESI
N8 -CSSPI -> flash -CS
N9 MCLK -> flash CLK (kullanici bitstream'inde USRMCLK)
T8 DO/PICO -> flash DI
T7 D1/POCI <- flash DO
PICO/POCI Lattice'in MOSI/MISO adlandirmasi.

KONTROL



MASTER SPI = CFGMDN[2:0] = 010 (TN1260 Tablo 5)
CFG0 = 0 470R asagi
CFG1 = 1 4.7k yukari
CFG2 = 0 470R asagi

** DIRENC DEGERLERI TAHMIN EDILEMEZDI. ** CFGMDN bacaklarinda
DAHILI ZAYIF PULL-UP var. TN1260: 'External <500-Ohm pull-down
resistors ensure that the CFGMDN pin senses a low.' Ilk cizimde
hem yukari hem asagi 10k ayak izi birakmistim; 10k ile asagi
cekmek dahili pull-up'a karsi seviyeyi BELIRSIZ birakirdi ve
FPGA rastgele modda acilirdi. Bu ariza yalnız JTAG'le anlasilir.

Yukari cekme icin onerilen 4.7k (TN1260 ayni paragraf).
CFGMDN INITN'in yükselen kenarinda ornekleniyor.

DONE acik drenaj: FPGA yuklenene kadar asagida.
LED yandi = bitstream gecerli. Bringup'ta bakilacak ilk sey.
SW1 -PROGRAM'i kısa devre yapinca yeniden yukleme basliyor.


Donanim CERN-OHL-S-2.0 HDL ve yazilim GPL-3.0-only belgeler CC-BY-SA-4.0		
Copyright (c) 2026 TA4DTA – lisans CERN-OHL-S-2.0		
Baglantilar: ../NETLIST.md		
ECP5 birim 1 (guc) ve 8 (konfig), W25Q128, JTAG		
dogrudan_sdr_A		
Sheet: /FPGA guc + konfig/ File: 07_fpga_power.kicad_sch		
Title: FPGA guc + konfigurasyon		
Size: A3	Date:	Rev: A
KiCad E.D.A. 10.0.5		Id: 8/9

FPGA BANKA 0 – kontrol ve SDRAM tasması

BANKA 0: 24 I/O, TAMAMI DOLU.
SDRAM tasması 7 (A9–A12, BA0/1, UDOM)
ADC SPI+SYNC 5 SDIO, SCLK, 2x nCSB, SYNC
ortak seri yol 2 ATT_DATA, ATT_CLK
secme hatları 7 ATT1_4_LE, PA_ATT_LE, BIAS_CS1/CS2
PA'nin ADC'si 1 PA_ADC_CS
role yazmacı 3 SER/SRCLK/RCLK

ADC PDWN ve DAC SLEEP hatları KALDIRILDI. Bu alet ya acık ya kapalı güc–dusurme kontrolü hiç kullanılmıyor. Dordü de kendi sayfalarında GND'ye bagli. Acilan 4 pin + banka 1 yedek PA'nin istedigü 5 yeni hattı karsiladi.

ORTAK SERI YOL: PE4312, MCP4922 ve MCP3208 hepsi +3V3'te veri paylasiyor, hangisinin dinledigini LE/CS belirliyor. Ayri ybi cekseydik 14 pin ederdi, böyle 9.



Bank 0


FPGA BANKA 1 – GPSDO, DAC–2, durum

BANKA 1: 32/32, MARJ YOK.
DAC–2 interleaved 17 · GPS 3 · VCXO DAC 3 · hata ayıklama UART 2
harici 10 MHz 1 · role RCLK 1 · T/R 4 · PA_INHIBIT 1

PA_INHIBIT yedek pini aldi. Donanim kesme hattı: FPGA sifirlaninca ya da beslemesizken D kartında 100k asagi cekiyor ve surucu beslemesiz kalıyor. Bu hattin seri yola girmesi kabul edilemez – guvenlik dogrudan olmalı.

Durum LED'leri buraya sigmadı – 07.fpga_power'daki DONE LED'i ve PHY LED'leri var, ayrıca durum LED'i koymuyoruz. Gerekirse role yazmacinin bos cikislarindan surulur, FPGA pini harcamaz.

GPS_1PPS ve REF10_IN SAAT–YETENEKLI pine dusmeli: 1PPS'in yaninda dogrudan sayacla yakalanacak, yumusak I/O'da jitter olur ve 1PPS'in yaninda




Bank 1

ZAYIFLATICI KONTROLU – cipler C KARTINDA


PE4312 x2, 0–31.5 dB. Her birine uc hat: Data / Clock / LE.
Seri mod (P/S = HIGH), Paralel moda alti adres bacakini surmek gerekirdi, iki cip icin 12 pin ederdi.

ACILIS DURUMU C KARTINDA COZULUYOR: seri modda bile acilistaki zayiflatma C0.5..C16 bacaklarındaki seviyeye gore belirleniyor (veri sayfasi s.6). Altisi da 10k ile yukari -> 31.5 dB, yani acilista alici en sagir halinde. FPGA flash'tan kalakip seri hattı yazana kadar on uc korunuyor. Bos biraksaydik zayiflatma tanimsiz olurdu – okulun kendi HF vericisi yanibasinda kabul edilemez.


GPS / GPSDO ARAYUZU



HATA AYIKLAMA UART



3.3 V TTL, CP2102/FT232 tarzı ucuz donusturucu takilir. Bringup'ta FPGA icindeki yazilim buradan konusuyor: JTAG'den once calisan tek gozlem yolu.





HARICI 10 MHz – SMA, 50R sonlandirma, AC kuplaj, KOMPARATOR.
Iki 10k bolucu orta gerilim (1.65 V) uretliyor: sinyali bacaklari o gerilim etrafında saliniyor: referans bacaklari ayni gerilimde sabit (100nF ile susturulmus). Komparator birkac yuz mV'luk sinusu tam salinimli kare dalgaya ceviriyor.

TLV3501AIDBVR, LCSC C193413. \$1.57, 1850 stok, SOT–23–6. 4.5 ns gecikme, rail–to–rail giris, tek 3.3 V besleme. Alternatif: FPGA'nin differansiyel girdiydi ama bir pin daha kardi ve banka 1 zaten 32/32 dolu – bir dolar, pin planindan ucuz.

VCXO Vc – SPI

Histeresis direnci konmadı: TLV3501'in dahili histeresisi 6 mV, temiz referans kaynagi icin yeter. Gurultuluyse cikistan IN+ya 1M pozitif geri besleme eklenir.




DAC parçası HENUZ SEÇİLMEDİ – 16 bit, düşük gurultulu, SPI. Vc gurultusu dogrudan faz gurultusune donusuyor, o yuzden beslemesi +3V3_CLK (VCXO'nun kendi LDO'su). Baslik olarak cizildi: parca secilince yerine konacak.

KART ARASI – A <-> C, NETLIST.md §8

HER SINYALIN YANINDA TOPRAK, 2.54 mm baslikta bitisik toprak donus yolunu kisaltiyor: role hatlari 12 V anahtarliliyor ve kenarlari sert, yanindaki Rf'e kuplaj yapmasin. ATT2 hatlari ve +12 V ikinci baslikta (yerlesimde eklenecek). RF kart arasi koaks kuyrukla – baslikla DEGIL.

Toprak GND_HDR uzerinden OR ile ana topraga: tek nokta gerekirse ayrilabiliyor.



D KARTINA (PA)