


	1	2	3	4	5	6	7	8
A	Guc agaci File: 01_power.kicad_sch		Saat dagitimi File: 02_clock.kicad_sch					
B	ADC x2 File: 03_adc.kicad_sch		DAC x2 File: 04_dac.kicad_sch					
C	SDRAM File: 05_sdram.kicad_sch		Ethernet x2 File: 06_ethernet.kicad_sch					
D	FPGA guc + konfig File: 07_fpga_power.kicad_sch		Kontrol File: 08_control.kicad_sch					
E								
F	1	2	3	4	5	6	7	8

9-17 V aku ya da tezgah kaynagi. Ters polarite sahada bir kere olur, yeter. UST SINIR 18 DEGIL 17 V. TPS62130 veri sayfasi (SLVSBC3F) tablo 7.3: onerilen calisma araligi 3-17 V; mutlak azami 20 V. 18 V yazan bir tasarimda parca veri sayfasi disinda kosuyor ve TVS de tutmuyor - SMBJ20A 20 V'ta bloke, yani 18 V'u kirmiyor. 4S lipo (16.8 V dolu) sinirin altinda kaliyor, 5S (21 V) KALMIYOR.



Q1 kaynagi girise, drain VIN_PROT'a. Govde diyodu ters baglamada iletmiyor.
R1 gate'i asagi ceker (P-kanal icin iletim), D2 Vgs'i 12V'ta sinirlar.
TVS ve sigorta drain tarafinda – koruma yukun oncesinde.

$V_{out} = 0.8 \times (1 + R_3/R_4)$. 3.3V için oran 3.125
L1, Cin ve Cout datasheet Tablo 8'den.

1.1V için oran 0.375. EN zinciri: U1 PG → U2 EN,
güc sıralaması VCC(1.1) önce, sonra VCCAUX, sonra VCCIO.

[illegible]

FB6 (+3V3_CLK) VCXO zincirinin beslemesi, FB7 (+3V3_A) DAC AVDD.
 Once LDO'ydular: giriş +3V3, çıkış 3.3 V – bir regülatör kendi giriş gerilimini üretmez. Ferrit + 10 uF, 2.5 MHz'te aynı bastırmayı veriyor.
 Besleme grupları DOĞRUDAN auz regülasyone donusuyor – maset spec burada.

U8 (+2V5) ECP5 VCCAUX. İlk guc agacinda ATLANMISTI – FPGA'yi hic calistirmayan turden bir eksik. ADP150AUJZ–2.5, LCSC C144257.

AYRISTIRMA (NETLIST.md §1)
her ECP5 VCC/VCCIO topu 100nF, viasi dogrudan duzleme · ECP5 toplu 4x10uF + 2x47uF
ADC AVDD x8 pin basina 100nF + toplu 10uF · ADC DRVDD x4 100nF
VCCIO 100nF + 10uF + FERRIT BONCUK · PHY 10uF X5R (Y5V KULLANMA, datasheet s.46-53)

GUC BUTCESI ~2.8 W → 12V'ta ~230 mA, 10 Ah aku ile ~40 saat.
Saha modunda ikinci PHY yazilimdan kapatilabilir, 0.25 W kazanc.

Donanım CERN-OHL-S-6.1.1-HDL ve bütün GPL v3.0 ile belgeler CC-BY-SA-4.0
Copyright (c) 2026 İA4DIA - lisans CERN-OHL-S-2.0

9-17V giris, ters polarite, TPS62130 x2, TPS7A20, ADP150 x4, ferrit x2

dogrudan_sdr_A

Sheet: /Guc agaci/
File: 01_power.kicad_sch

Title: Guc agaci



Size: A3

KiCad E.D.A. 10.0.5

--	--


SAAT DAGITIMI – aletin manset ozelligi bu sayfada

Dort ADC kanali ve iki DAC ayni saatten besleniyor. Gurultu iptali, yon bulma ve isin sekillendirme bu dagitimin simetrisine bagli.



Besleme gurultusu DOGRUDAN faz gurultusune donusuyor.
+3V3_CLK (O1_power FB6) + ikinci ferrit + ayril toprak adasi.
Oculen: 90.3 fs @50 MHz, 80 MHz'de <100 fs bekleniyor.
Vc GP5D0'dan (0B_control), DAC ile suruluyor.

VCXO -> TAMPON ARAYUZU – seviye uyumu SART




**** BU BOLUM ILK PLANDA YOKTU. **** VCXO cikisi 3.3 V LVCMOS.
ADCLK846 girisinin AZAMI seviyesi 1.8 V p-p (Tablo 1):
Larger voltage swings can turn on the protection diodes and can degrade jitter performance'. Dogrudan baglansaydi koruma diyotlari iletime girer, jitter bozulurdu – yani aletin manset ozelligi ilk baglantida olurdu.

220R/100R bolucu: $3.3 \times 100/320 = 1.03 \text{ V p-p}$. Sinirin altinda.
Direncle bolmek kenar hizini bozmuyor, sadece olcekliyor – veri sayfasi 'jitter improves with higher slew rate' diyor, o yuzden RC yerine direnc bolucu.

AC kuplaj + VREF (pin 1, $V_S/2 = 0.9 \text{ V}$) ile bias. CLK– ucu 100nF ile AC toprakta; tek uclu kaynagi diferansiyel girise boyte veriyoruz. Giris hassasiyeti 150 mV p-p, 1.03 V bol bol. VREF sadece +500 uA verebiliyor; 1k'lar 0.9 mA cekmiyor cunku iki uc de ayni gerilimde, net akim –0.

DAC SAATLERI – LVDS -> 3.3 V CMOS cevirci




SN65LVDS2DBVR – LVDS alici, LVTL cikis, SOT–23–5, LCSC C38204, \$0.36, 1244 stok.

NETLIST.md \$10.2c bu cevirciyi acik madde birakmist; kapandi.
Neden FPGA'dan uretimdik: FPGA cikis jitter'i ps mertebesinde, verilen sinyalin faz gurultusune dogrudan giliyor. 36 krusluk parca TX spektrumunu kurtariyor.

DAC1_CLK cipin hem CLK1 hem CLK2 bacagina gidiyor (cift port, iki kanal ayni saatte), DAC2 interleaved, tek IQCLK.

FPGA SAATI – LVDS -> 3.3 V CMOS

ADCLK846 – 1:6 LVDS



JITTER BUTCESI – artik tahmin degil


ADCLK846 eklemei jitter (Tablo 1):
64 fs rms 12 kHz – 20 MHz
96 fs rms 10 Hz – 100 MHz
150 fs rms genis bant, 1 V/ns kenar hizinda

VCXO 60 fs ile birlikte:
dar bant $\sqrt{60^2 + 54^2} = 81 \text{ fs}$
genis bant $\sqrt{60^2 + 150^2} = 162 \text{ fs}$

SNR tavanı = $-20 \log_{10}(2 \pi f \text{ jitter})$:
30 MHz @ 81 fs -> 96 dB ADC'nin kendi SNR'i sinir
500 MHz @ 81 fs -> 72 dB sinirde
500 MHz @ 162 fs -> 66 dB JITTER SINIRLIYOR

SONUC: HF ve VHF'te ADC'nin kendi gurultusu sinir, saat degil, UHF alt–orneklemede (500 MHz civari) saat jitter'i one geciyor. Bu kacinilmaz degil ama bu parayla kacinilamaz – daha iyisi (LMK04828 sinifi) on kat pahali, UHF'te 66 dB SNR yine de 11 bit efektif demek; kabul.

ADC SAATLERI – LVDS, DOGRUDAN



Her LVDS ciftHinin ucunda 100R sonlandirma, ALICIYA yakin.
AD9251 saat giris'i PECL/LVDS/1.8V CMOS kabul ediyor (Rev.C), cevircici gerekmiyor.

**** IKI YOL ES UZUNLUKTA. **** Cikisler arasi skew veri sayfasinda 65 ps (ayni parca uzerinde). Bu SABIT bir fark, kalibre edilebilir; yol uzunlugu farki ise sicaklikla oynar, edilemez.

**** VS = 1.8 V, 3.3 V DEGIL. **** Veri sayfasinin basligi: 1.8 V, 6 LVDS/12 CMOS Output Clock Fanout Buffer.
Guc agacinda saat bolumu baston 3.3 V varsayilmisti; tampona kendi +1V8_CLK rayi eklendi (O1_power U9, ADP150–1.B, +2V5'ten besleniyor – 3.3'ten dusurmek gereksiz isi uretirdi).

Acik ped (25) TOPRAGA, termal via dizisiyle. Veri sayfasi: 'EXPOSED PADDLE MUST BE CONNECTED TO GND.'

CTRL_A = CTRL_B = 0 -> alti cikis da LVDS.
CMOS moduna alinabilirdi ama cikis 1.8 V CMOS olurdu ve AD9767'nin lojik–1 esigi 2.1 V – yetmezdi. Onun icin DAC saatleri LVDS cikip asagida cevirciliyor.

TEST NOKTASI



Altı numaralı cikis test icin sonlandirilmis. Bringup'ta osiloskopa saatin gercekten 80 MHz oldugu buradan gorulur – TASARIM.md \$11 adim 2. Kart kenarina iki pad.

Donanım CERN–OHL–S–2.0 | HDL ve yazılım GPL–3.0–only | belgeler CC–BY–SA–4.0
Copyright (c) 2026 TA4DTA – lisans CERN–OHL–S–2.0

Bağlantılar: ../NETLIST.md

ABLNO–V 80MHz VCXO + ADCLK846 1:6 LVDS fanout

dogrudan_sdr_A

Sheet: /Saat dagitimi/
File: 02_clock.kicad_sch


Title: Saat dagitimi

Size: A2

Date:

Rev: A

Id: 3/9




SDRAM – W9825G6KH–6I, 32 MB


Patlama yakalama için, ECP5'in dahili blok RAM'i 1008 kbit = 126 KB, tam hızda 0.79 ms eder – meteor olayının sadece on kenarını yakalar. $32 \text{ MB} / 160 \text{ MB/s} = 200 \text{ ms}$. 250 kat.

DDR3 DEĞİL, SDR. Kasten: DDR3'un fly-by yonlendirmesi, ODT'si ve kalibrasyonu rev A'ya ağır yük. SDR tek cip, düz yonlendirme, LiteDRAM destekliyor.



VERI YOLU – birim 1, banka 7



ADRES VE KOMUT – birim 2



GUC




VDD ve VDDQ aynı +3V3 rayından. Ayırıştırma: her VDD/VDDQ çiftine bir 100nF (altı adet) + toplu 10uF. 166 MHz'de akım adımları keskin; kondansatörler bacaya en yakın, viası doğrudan düzleme.

SAAT SONLANDIRMA



FPGA BANKA 7 – veri yolu

BANKA 7 TAM DOLU: 16 DQ + 9 adres + 6 komut $16 \times 9 + 6 = 150$ BİT = 32/32.
YENİ YOLU VE STROBE TEK BANKADA. Zamanlama açısından önemli olan bu:
ayrı banka = aynı IO getirilmi, aynı sorucu gecikmesi, aynı sıcaklık
davranışı. Adresin bir kısmını bankaya sigmadığı için banka 0'a
tasdik – adres hatlarının skew'i komut çevriminde tolere ediliyor,
veri yolununki edilmiyor.



Bank 7

BANKA 0'a TASAN 7 SINYAL


SD_A9, SD_A10, SD_A11, SD_A12, SD_BA0, SD_BA1, SD_UDQM

ECPS sembolünün banka 0 birimi BU SAYFADA DEĞİL, 08_control'de. KİCad'de çok birimli bir sembolün her birimi projede BİR KEZ
 yerleştirilebiliyor; birimi buraya da koyunca kalan 17 pini
 'baglanmamış' diye işaretledi. Sinyaller etiketle gidiyor,
 çizim 08_control'de kapanıyor.


Neden banka 0'a tasti; banka 7'nin 32 pini DQ + 9 adres + komut ile doldu. Adres skew'i komut cevriminde tolere ediliyor, veri yolununki edilmiyor – o yuzden tasan taraf ADRES oldu.



VCC x6 = +1V1 çekirdek · VCCAUX x2 = +2V5 · GND x27




TOPLU AYRISTIRMA



KULLANILMAYAN KONFIG BACAKLARI
D2..D7, ~CS1, ~CS0/DOUT, ~WRITE, D4/PIC02, D5/POC12 – bunlar
paralel/slave modlar için. Master SPI'da bosta. Yine de
TEST NOKTASI bırakılıyor: mod degistirmek gerekirse kart
rezinyonu degil, bir tel yeter.

Master SPI: FPGA acilista flash'i kendi okuyor



~WP ve ~HOLD dogrudan +3V3'e DEGIL, 10k uzzerinden.
Quad SPI'a gecersek bu iki bacak IO2/IO3 oluyor;
raya baglanmis olsalardi cip yanardi.

```
SPI ESLESMESİ
N8 -CSSPI    -> flash -CS
N9 MCLK      -> flash CLK      (kullanıcı bitstream'inde USRMCLK)
T8 DO/PICO   -> flash DI
T7 D1/POCI   <- flash DO
PICO/POCI Lattice'in MOSI/MISO adlandırması.
```

[illegible]

MASTER SPI = CFGMDN[2:0] = 010 (TN1260 Tablo 5)

```
CFG0 = 0 470R asagi
CFG1 = 1 4.7k yukari
CFG2 = 0 470R asagi
```

**** DIRENC DEGERLERI TAHMIN EDILEMEZDI. **** CFGMDN bacaklarında DAHİLİ ZAYIF PULL-up var. TN1260: 'External <50m-Ohm pull-down resistors ensure that the CFGMDN pin senses a low.' İlk çizimde hem yukarı hem aşağı 10k ayak izi birkimtimiz; 10k ile aşağı çekmek dahili pull-up'a karşı seviyeyi BELİRSİZ bırakırdı ve FPGA rastgele modda açılırdı. Bu arıza yalnız JTAG'e antlaşılır.

Yukari cekme icin onerilen 4.7k (TN1260 ayni paragraf).
CFGMDN INITN'in yukselen kenarinda ornekleniyor.

DONE acik drenaj: FPGA yuklenene kadar asagida.
LED yandi = bitstream gecerli. Bringup'ta bakilacak ilk sey.
SW1 ~PROGRAM'i kısa devre yapinca yeniden yukleme basliyor.


Donanim CERN-OHL-S-2.0 HDL ve yazilim GPL-3.0-only belgeler CC-BY-SA-4.0 Copyright (c) 2026 TA4DITA - lisans CERN-OHL-S-2.0 Baglantilar: ../NETLIST.md ECP5 birim 1 (guc) ve 8 (konfig), W25Q128, JTAG <u>dogrudan_sdr_A</u>	
Sheet: /FPGA_guc + konfig/ File: 07_fpga_power.kicad_sch	
Title: FPGA_guc + konfigurasyon	
Size: A3	Date:
KiCad E.D.A. 10.0.5	Rev: A Id: 8/9

FPGA BANKA 0 – kontrol ve SDRAM tasması

BANKA 0: 24 I/O, TAMAMI DOLU.
SDRAM tasması 7 (A9–A12, BA0/1, UDOM)
ADC SPI+SYNC 5 SDIO, SCLK, 2x nCSB, SYNC
ortak seri yol 2 ATT_DATA, ATT_CLK
secme hatları 7 ATT1_4_LE, PA_ATT_LE, BIAS_CS1/CS2
PA'nin ADC'si 1 PA_ADC_CS
role yazmacı 3 SER/SRCLK/RCLK

ADC PDWN ve DAC SLEEP hatları KALDIRILDI. Bu alet ya acık ya kapalı güc–dusurma kontrolü hiç kullanılmıyor. Dordü de kendi sayfalarında GND'ye bağlı. Açılan 4 pin + banka 1 yedek PA'nin istediği 5 yeni hattı karşiladi.

ORTAK SERİ YOL: PE4312, MCP4922 ve MCP3208 hepsi aynı seri veriy paylaşıyor, hangisinin dinledigini LE/CS belirliyor. Ayri ybi cekseydik 14 pin ederdi, böyle 9.



Bank 0


FPGA BANKA 1 – GPSDO, DAC–2, durum

BANKA 1: 32/32, MARJ YOK.
DAC–2 interleaved 17 · GPS 3 · VCXO DAC 3 · hata ayıklama UART 2
harici 10 MHz 1 · role RCLK 1 · T/R 4 · PA_INHIBIT 1

PA_INHIBIT yedek pini aldı. Donanım kesme hattı: FPGA sıfırlanınca ya da beslemesizken D kartında 100k asagi çekiyor ve surucu beslemesiz kalıyor. Bu hattın seri yola girmesi kabul edilemez – guvenlik dogrudan olmalı.

Durum LED'leri buraya sigmadı – 07.fpga_power'daki DONE LED'i ve PHY LED'leri var, ayrıca durum LED'i koymuyoruz. Gerekirse role yazmacının bos cikislarindan surulur, FPGA pini harcamaz.

GPS_1PPS ve REF10_IN SAAT–YETENEKLI pine dusmeli: 1PPS'in kendi dogrudan sayacla yakalanacak, yumusak I/O'da jitter olur ve 1PPS'in




Bank 1

ZAYIFLATICI KONTROLU – cipler C KARTINDA


PE4312 x2, 0–31.5 dB. Her birine uc hat: Data / Clock / LE.
Seri mod (P/S = HIGH), Paralel moda alti adres bacakini surmek gerekirdi, iki cip icin 12 pin ederdi.

ACILIS DURUMU C KARTINDA COZULUYOR: seri modda bile acilistaki zayıflatma CO.5..C16 bacaklarındaki seviyeye gore belirleniyor (veri sayfası s.6). Altısı da 10k ile yukari --> 31.5 dB, yani acilista alıcı en sagir halinde. FPGA flash'ın kalııp seri hattı yazana kadar on uc korunuyor. Bos bıraksaydik zayıflatma tanimsiz olurdu – okulun kendi HF vericisi yanibasinda kabul edilemez.


GPS / GPSDO ARAYUZU



HATA AYIKLAMA UART





3.3 V TTL, CP2102/FT232 tarzı ucuz donusturucu takilir. Bringup'ta FPGA icindeki yazılım buradan konusuyor: JTAG'den once calisan tek gozlem yolu.




KART ARASI – A <=> C, NETLIST.md §8

HER SINYALIN YANINDA TOPRAK, 2.54 mm baslikta bitişik toprak donus yolunu kisaltiyor: role hatları 12 V anahtarlıyor ve kenarları sert, yanindaki Rf'e kuplaj yapmasin. ATT2 hattari ve +12 V ikinci baslikta (yerlesimde eklenecek). RF kart arasi koaks kuyrukla – baslikla DEGİL.

Toprak GND_HDR uzerinden OR ile ana topraga: tek nokta gerekirse ayrilabiliyor.



D KARTINA (PA)



HARICI 10 MHz – SMA, 50R sonlandırma, AC kuplaj, KOMPARATOR.
İki 10k bolucu orta gerilim (1.65 V) uretıyor: sinyali bacağı o gerilim etrafında salıyor: referans bacağı aynı gerilimde sabit (100nF ile susturulmuş). Komparator birkaç yüz mV'luk sinusu tam salınımlı kare dalgaya çeviriyor.

TLV3501AIDBVR, LCSC C193413. \$1.57, 1850 stok, SOT–23–6. 4.5 ns gecikme, rail–to–rail giriş, tek 3.3 V besleme. Alternatifi: FPGA'nın differansiyel girişiydi ama bir pin daha kardi ve banka 1 zaten 32/32 dolu – bir dolar, pin planından ucuz.

VCXO Vc – SPI

Histeresis direnci konmadı: TLV3501'in dahili histeresizi 6 mV, temiz referans kaynagi icin yeter. Gurultuluşse cikistan IN+’ya 1M pozitif geri besleme eklenir.

DAC parçası HENUZ SEÇİLMEDİ – 16 bit, düşük gurultulu, SPI. Vc gurultusu dogrudan faz gurultusune donusuyor, o yuzden beslemesi +3V3_CLK (VCXO'nun kendi LDO'su). Baslik olarak cizildi: parca secilince yerine konacak.