
Univerzitet u Kragujevcu

Fakultet inženjerskih nauka



Seminarski rad iz predmeta Arhitektura računarskih sistema

Tema rada:

Daljinski upravljač pacijenata u smart bolnicama

Student:

Iva Kojić 577/2016

 ${\it Predmetni\ profesor:}$

Aleksandar Peulić

Sadržaj:

1.Uvod	3
2.Arhitektura	2
2.1 Digilent Nexys 2 platforma	2
Izvori napajanja	δ
Oscilator(clock)	6
Portovi	8
Memorija	10
Periferni konektori	10
3.Projektni zadatak	
4.Realizacija projekta	
Modul Broj	
Modul Displej	
Modul Uredjaj	
Fajl povezivanja sa NEXYS 2 SPARTAN 3E pločom	14
Konačna šema projekta	14
Prikazivanje na ploči	15
5.Zaključak	16
6.Literatura	17
Priloa kodovi	

1.Uvod

Bolnica,kao jedna od najjznačajnijih ustanova, potrebno je biti dobro organizovana.Na sreću, razvoj tehnologije podstiče napredak i drugih grana kao što je ova.

Vremenom, utvrđeno je da je najpotrebnije razviti dobru komunijaciju između pacijenata i osoblja, tako u slučaju gušenja,napada i slično pacijent ima taster koji je direktno povezan sa osobljem kako bi u što kraćem roku reagovali. Takođe, javila se potreba i za dodatnim tasterima, koji bi omogućio pacijentima sa poteškoćama u hodanju da bez ustajanja zatraže pomoć kako bi im osoblje što pre pomoglo.





Slika 1,daljinac kojim upravlja pacijent(levo) i pejdžer na kome bi se ispisao broj(desno

Ideja ovog projekta je da osmosli najlakši način komuniciranja pacijenta sa osobljem.Bolnica je koncipirana tako da ima jednog pacijenta po sobi.Svaki pacijent ima na raspolaganju daljinac sa 6 tastera.U centru je veliki taster sa brojem jedan koji označava da je pacijentu hitno potrebna medicinska pomoć.Od 2 do 6 su označeni tasteri koji olakšavaju pacijentu komunikaciju sa osobljem,poštedevši ih nepotrebnog dolaženja,već u zavisnosti od aktivnosti tastera osoblje zna koja je vrsta pomoći u pitanju.

Sedmosegmentni displej u stvari predstavlja pejdžer ili aplikaciju na telefonu koja se nalazi kod medicinske sestre, u zavisnosti od broja koji je prikazan, medicinska sestra će znati o kojoj potrebi pacijenta je reč. U slučaju da je hitno, pozvaće doktora.

2.Arhitektura

Projekat je izvršen korišćenjem Digilent Nexys 2 Spartan-3 FPGA platforme.U sklopu ovog poglavlja detaljno će biti opisana arhitektura same ploče kao i namena specifičnih delova.

2.1 Digilent Nexys 2 platforma


Digilent Nexys 2 je platforma za dizajn digitalnih sistema zasnovana na Xilinx Spartan-3 FPGA kolu. Poseduje 16 MB brze SDRAM memorije i 16 MB Flash ROM memorije, brzi USB2 port i više ulazno/izlaznih uređaja, portova za prenos podataka i konektora, koji omogućavaju realizaciju velikog broja različitih projekata, bez potrebe za dodatnim komponentama .





Slika 2, Digilent Nexys 2 платформа

Na slici ispod se nalazi dijagramski prikaz strukture Digilent Nexys 2 platforme. Svaki od delova će posebno biti objašnjen.




Slika 3, Blok-dijagram strukture Digilent Nexys 2

Процесор	Xilinx Spartan-3E FPGA 500K gate
Konekori	 USB2 port Hirose FX2 Četiri 12-pin Pheripheral Module (Pmod) konektora VGA, PS/2 i serijski portovi
Programiranje	Digilent USB2 port obezbeđuje napajanje ploče i prenos programa I podataka.
Osobine	 16 MB brze Micron® PSDRAM 16 MB Intel® StrataFlash® Flash ROM Xilinx Platform Flash ROM Radi sa ISE®/WebPACK i EDK Oscilator od 50 MHz, plus priključak za drugi oscilator Dostupna u kućištu sa brzim USB2 kablom Svi ulazno/izlazni signali su ESD i zaštićeni, što omogućava dug životni vek u bilo kom okruženju USB2 port koji obezbeđuje napajanje ploče, konfiguraciju uređaja i brzi prenos podataka Ulazno/izlazni segmenti na ploči uključuju: 8 LED dioda,četiri 7-segmentnih displeja, 4 tastera i 8 preklopnika

Tabela 1, osnovni podaci o Digilent Nexys 2 platformi

Izvori napajanja


Nexus2 ploča se napaja USB kablom, od 5VDC do 15VDC, centralno pozitivnim, od 2.1mm ili baterijom. Ulazna magistrala napajanja proizvodi struju napona 3.3V. Neki uređaji zahtevaju dodatnih 2.5V, 1.8V i 1.2V, ovi dodaci stvaraju regulatori iz glavnog izvora od 3.3V. Ploča Nexus2 može da se poveže na napajanje ili da napaja druge uređaje preko perifernih modula ili preko 100-pinskog konektora.




Slika 4,Blok dijagram napajanja ploče

Oscilator(clock)

Platforma Nexys2 poseduje oscilator od 50 MHz i priključak za drugi oscilator, slika 5. Signali takta sa oscilatora povezani su na ulazne konektore FPGA kola i čine ulaze na DLL blokove (delay locked loops) FPGA, koji obezbeđuju povećanje ulazne frekvencije za 2 i 4 puta, deljenje ulazne frekvencije bilo kojim umnoškom celog broja i definisanje tačne veze faze i kašnjenja između različitih signala časovnika.



Slika 5,oscilator od 50 MHz I dodatni oscilator



Slika 6, Izgled ploče

Platforma Nexys2 poseduje oscilator od 50 MHz i priključak za drugi oscilator, slika 5. Signali takta sa oscilatora povezani su na ulazne konektore FPGA kola i čine ulaze na DLL blokove

Napajanje Nexys2 ploče može se priključiti preko USB kabla, sa priključka 5VDC-15VDC ili sa baterije. Izvor napajanja se bira preko "power select" džampera, slika 4. USB mreža se uvek napaja sa USB kabla, pa ako USB kabl nije priključen, nema napajanja u USB mreži.

Nexys2 ima 4 sedmosegmentna displeja.

Ulazi u mrežno kolo su 4 tastera i 8 preklopnika.

Izlazni uređaji su 8 LED dioda i četiri 7-segmentna displeja. LED diode dobijaju signale sa FPGA kola preko otpornika od 390 Ω .

Portovi

USB port

Nexys 2 uključuje brzi USB2 port, baziran na USB kontroleru Cypress CY7C68013A. USB port može biti korišćen za programiranje ploče, brzinom 38MB/s i da obezbedi napajanje. Za programiranje se koristi besplatan Digilent softver AdeptSuite. Izvor napajanja preko USB-a se podešava pomoću džampera. Ploča obično vuče struju od oko 300mA iz USB-a.Kada je ploča povezana, ona zahteva struju od 500mA nakon čega se preko tranzistora povezuje USB sa magistralom za napajanje.

PS/2 port

6-opinski mini-DIN konektor može da prihvati PS/2 miš ili tastaturu. Većina PS/2 uređaja može da radi sa 3.3V napajanja, ali stariji uređaji zahtevaju napajanje od 5VDC. 3-opinski džamper na Nexys 2 ploči, odmah pored ovog porta selektuje da li regulisani napon od 3.3V ide na PS/2 port ili ide sa glavne, ulazne magistrale napajanja.

VGA port


Ploča koristi 10 FPGA signala za VGA port, 8-bitni signala boja i dva standardna signala. Signali boja koriste kola razdelnika otpora koja rade vezano sa otpornikom od 75-ohm VGA displeja da bi stvorili osam nivoa signala na crvene i zelene VGA signale i četiri na plave (ljudsko oko je manje osetljivo na plave nivoe). Kolo sa slike stvara video signale boja u podjednakim rasponima između 0V i 0.7V.

Serijski port

Ploča sadrži dvožični serijski port baziran na naponskom konverteru ST Microelectronics ST3232. ST3232 konvertuje signale koje koristi RS-232 komunikacija (- 12 do -3 za logičku "1" i 12V do 3V za logičku "0") za signale od 3.3V koje koristi FPGA. Pošto su samo dva signala povezana (RHD i THD), kontroler FPGA serijskog porta može samo da koristi softverske protokole (XON/XOFF).

Ulazno-izlazni portovi

Nexys 2 sadrži nekolino U/I portova (slika 6) i portove za podatke, obezbeđujući realizaciju mnogih projekata. Postoje četiri tastera i osam prekidača kao ulazne komponente. Prekidači imaju konstantnu vrednost zavisno od trenutne pozicije. Tasteri i prekidači koriste otpornike kao zaštitu od kratkog spoja (kratak spoj bi se desio ako bi taster ili prekidač bili definisani kao izlazni).



Slika 7,U/I portovi

Postoji deset LED dioda,8 za korišćenje, deveta dioda pokazuje da li je upaljena ploča, a deseta da li je isprogramirana. LED anodama upravlja FPGA kroz otpornike od 390-ohm, tako da će logična jedinica da ih upali strujom od 3-4mA. Ploča sadrži četiri sedmosegmentna LED displeja. Svaka od četiri cifre se sastoji od sedam segmenata, a svaki ima po diodu. Anode a su vezane u jednu, zajedničku anodu, ali LED katode ostaju razdvojene. Zajednički signali anoda su dostupni kao četiri ulazna signala za četvorocifreni displej. Katode identičnih segmenata su povezane sa sedam čvorova u kolu označenih od CA do CG.

Signali katoda su zajednički za sve cifre, ali mogu da osvetle samo segmente one cifre kojoj je dodeljena vrednost anode.

Memorija

Ova platforma ima RAM i ROM memoriju. Spoljašnji RAM je 128Mbit Micron M45W8MW16 Cellular RAM pseudostatic DRAM uređaj. Može da funkcioniše kao uobičajeni asinhroni SRAM sa ciklusom čitanja i pisanja od 70ns ili kao sinhrona memorija sa 80MHz magistralom. Spoljašnji ROM je 128Mbitni Intel TE28F128J3D75-110 StrataFlash uređaj organizovan kao 8Mbajta x 16bitova. Unutar sebe sadrži 128 blokova koji mogu biti pojedinačno izbrisani i podržava 110ns cikluse čitanja, sa 25ns-im modom čitanja unutar blokova. Ima unutrašnji 32-bajtni bafer za pisanje, koji može biti ispisan 70ns-im ciklusima i 32- bitni bafer koji može biti prebačen u Flash niz za 218us (uobičajeno). Oba uređaja dele 16-bitnu magistralu podataka i 24-bitnu adresnu magistralu. Ćelijski RAM adresiran bajtom, koristeći više-bajtne i niže-bajtne signale (MT-UB i MT-LB), dok je StrataFlash samo za 16bajtne operacije.

Periferni konektori

Nexus2 ploče obezbeđuju četiri dvoredna 6-pinska Pmod konektora, koja zajedno mogu da prime do 8 perifernih modula. Postoje četiri 12-pinska konektora i svaki ima 8 signala podataka, dva GND (zemlja) pina i dva Vdd pina. Svi pinovi imaju otpornike kao zaštitu od kratkog spoja i ESD zaštitne diode. Blok džampera pored svakog konektora perifernog modula može da poveže Vdd Pmod-a na napajanje od 3.3V ili na ulaznu magistralu napajanja (VU). Ako je džamper postavljen na VU, a USB napajanje ide kroz glavnu magistralu napajanja, treba obratiti pažnju da Pmod ne uzima više od 200mA. Dalje, ako je džamper podešen na VU, naponski izvor povezan na Pmod može da upravlja glavnom magistralom napajanja ploče, tako da bi trebalo da se izbegne sudaranje različitih izvora napajanja.

3.Projektni zadatak

Ovaj projekat ima za cilj da pokaže osnove pravljenja kompleksnih uređaja zakomunikaciju u bolnicama.Na FPGA ploči je urađena simulacija tastera pacijenata tj daljinski upravljač koje predstavljaju prekidači na ploči

Uređaj radi po principu daljinskog upravljanja. Kod pacijenta se nalazi daljinski upravljač koji na sebi ima 6 numerisanih tastera. Taster 1 predstavlja hitan slučaj I aktivira se u slučaju gušenja, srčanog udara itd. Ukoliko pacijent oseća glad- taster 2,žeđ-taster 6,taster 3 služi za slučajeve koji nisu pokriveni ostalim tasterima,taster 5 se pritiska ukoliko pacijent ima potrebe da ima pomoć tokom odlaska u toilet, I taster 4 ukoliko su potrebna invalidska kolica za kretanje po bolnici.Kada se taster pritisne(tj prekidači SWO-SW5) signal se šalje na pejdžer dežurne medicinske sestre(tj sedmosegmentni displej ploče) gde ona može videti broj,I prema tome reagovati u skladu sa potrebom pacijenta.

Iako u realnim uslovima ovakav oblik je isuviše prost za bolnice koje imaju stotine soba,ali služi da objasni osnovu rada istih. . U bolnicama qde je komfort pacijenata na visokom nivou, ovakav uređaj je preko potreban.

4.Realizacija projekta

U softverskom programu Xilinx ISE Design Suite 14.7 postoje tri različita načina programiranja. To su:

- 1. šematski prikaz;
- 2. programiranje u VHDL jeziku;
- 3. programiranje u Verilog jeziku.

Prilikom realizacije ovog projekta korišćen je Verilog jezik. U projektu su korišćena tri modula.

Modul Broj

Ovo je početni modul. Ulazni signali su prekidači od 0 do 5,a izlazni 3-bitni registar br. U zavisnosti od kog prekidača je poslat singal,ta se vrednost upisuje u registar br koji predstavlja u stvari opciju koju je pacijent izabrao. Ukoliko je prvi prekidač najedinici, u registar br će biti upisana jedinica, ukoliko je drugi prekidač uključen biće upisana dvojka u registar br I tako analogno za ostala 4. To se ostvaruje pomoću iskaza if I else if. Modul je prikazan na slici ispod.

```
module Broj(clk, SW5, SW4, SW3, SW2, SW1, SW0, br);
input clk;input SW5;input SW4;input SW3;input SW2;input SW1;input SW0;
output reg [2:0]br=0;
always @ (posedge clk)
begin
   if(SW5==1)
     br<=6;
   else if (SW4==1)
     br<=5;
   else if (SW3==1)
     br < =4;
   else if (SW2==1)
     br <= 3;
   else if (SW1==1)
     br < =2;
   else if (SW0==1)
     br <= 1;
   else
     br<=br;
end
endmodule
```


Slika 8, Modul Broj

Modul Displej

Pomoću ovog modula se prikazuju brojevi na sedmosegmentnom displeju. Ulazni signali su clock i 3-bitni registar br dok su a,b,c,d,e,f,g signali koji predstavljaju koji će deo sedmosegmentnog displeja svetleti i ANO,AN1,AN2 i AN3 su signali dozvole. Modul sačinjava 6 if iskaza. U zavisnosti od toga koji se broj nalazi u registru br,taj broj će svetleti na sedmosegmentom displeju. Modul se nalazi na slici ispod.

```
module Displej(clk, br, a, b, c, d, e, f, g, dp, AN3, AN2, AN1, AN0);
input clk;
input [2:0]br;
output reg a=0;
output reg b=0;
output reg c=0;
output reg
output reg
output reg f=0;
output reg g=1;
output reg dp=0;
output reg AN3=0;
output reg AN2=0;
output reg AN1=0;
output reg ANO=0;
always @ (posedge clk)
begin
   AN3<=1:
   AN2<=1:
   AN1<=1:
   ANO<=0;
   dp<=1;
   if(br==1)
   begin
      a<=1;
      b<=0:
      c<=0;
      d<=1;
      e<=1;
     f<=1:
      g<=1;
   else if(br==2)
   begin
      a<=0;
      b<=0:
      c<=1:
      d<=0;
      e<=0;
      f<=1;
      g<=0;
   end
   else if (br==3)
   begin
      a<=0;
     b<=0;
      c<=0;
      d<=0:
      e<=1:
      f<=1;
      g<=0;
   end
   else if(br==4)
   begin
      a<=1;
```

```
b<=0:
    c<=0;
    d<=1;
    e<=1;
    f<=0;
    g<=0;
end
else if(br==5)
begin
   a<=0;
   b<=1;
c<=0;
    d<=0;
    e<=1:
   f<=0;
    g<=0;
end
else if(br==6)
begin a<=0;
   b<=1;
   c<=0;
   d<=0;
   e<=0;
f<=0;
    g<=0;
end
```



Slika 9,modul Displej(levo) I signali sedmosegmentog displeja(desno)

Modul Uredjaj

Modul Uređaj je top modul tj. glavni.On služi kako bi se povezala ostala dva modula koja sačinjavaju ovaj projekat.Ulazni signali su switch-evi od0 do 5 l clock,dok su izlazni a,b,c,d,e,ff,g,dp za prikaz sedmosegmentog displeja l signali dozvole ANO,AN1,AN2 l AN3.

```
module Uredjaj(input clk, SW5, SW4, SW3, SW2, SW1, SW0, output a, b, c, d, e, ff, g, dp, AN3, AN2, AN1, AN0);

wire [2:0]br;

Broj Br(.clk(clk), .SW5(SW5), .SW4(SW4), .SW3(SW3), .SW2(SW2), .SW1(SW1), .SW0(SW0), .br(br));

Displej Dis(.clk(clk), .br(br), .a(a), .b(b), .c(c), .d(d), .e(e), .f(ff), .g(g), .dp(dp), .AN3(AN3),


.AN2(AN2), .AN1(AN1), .AN0(AN0));

endmodule

endmodule
```


Slika10, modul Uredjaj

Fajl povezivanja sa NEXYS 2 SPARTAN 3E pločom



Slika 11,UCF fajl


Konačna šema projekta



Slika 12, šematski prikazan projekat

Prikazivanje na ploči

Ovaj odeljak objašnjava projekat realizovan na ploči. Na slici ispod može se videti stanje kada je prvi prekidač tj SWO ima stanje 1,tada će se na sedmosegmentom displeju pojaviti 1,kada je drugi prekidač pokrenut pojaviće se dvojka, analogno tome I ostali signali.



Slika 13,dva primera uključenih prekidača

5.Zaključak

Ovaj projekat ima za cilj da pokaže osnove pravljenja kompleksnih uređaja zakomunikaciju u bolnicama.Na FPGA ploči je urađena simulacija daljinskog upravljača pacijenata Ploča je uslikana nekoliko puta radi boljeg objašnjavanja stanja ploče. Svaki od modula ima drugačiju svrhu.

Bolnica kao jedna od najznačajnijih institucija, uvek treba biti na visokom nivou. Tehnologija I nauka omogućavaju dalji razvoj u medicinskom smislu tj digitalizacijom medicinskih dokumenata, novom opremom I bržom komunikacijom. Ali takođe, razvoj tehnologije nam omogućava proširenje komforta pacijenata, bespotrebnim dolaženjem osoblja radi pomoći, kada tu pomoć možemo manifestovati digitalnim putem.

Iako je ovaj projekat u realnom svetu isuviše prost za velike bolnice koje imaju ogroman broj pacijenata,on pokazuje bazu po kojoj se mogu razviti slični program koji bi umnogome pomogli bolnicama u razvoju,kao I osoblju koje u tim bolnicama radi.

6.Literatura

- Spartan 3G FPGA Family datasheet: https://www.xilinx.com/support/documentation/data_sheets/ds312.pdf
- 2. "Priručnik za projektovanje digitalnih mreža korišćenjem FPGA integrisanog kola sa primerima"- Vanja Luković, Aleksandar Peulić, Đorđe Damjanović, Radojka Krneta
- 3. Churiwala, S. ed. Designing with Xilinx® FPGAs. Cham: Springer International Publishing Switzerland, 2017
- 4. Xilinx Inc. Xilinx 7 Series FPGA Libraries Guide for Schematic Designs. Xilinx Inc. 2012

Prilog kodovi

Svi kodovi, seminarski radu PDF format, kao I video projekta mogu se naći na linku:

https://github.com/kojiciva/projekatarhitektura