

计算机组成原理

Principles of Computer Organization

CPU的结构和功能!

CPU核内外的结构、中断处理、指令周期与流水

主讲教师: 石 侃

shikan@ict.ac.cn

2025年5月26日

第8章 CPU的结构和功能

- 8.1 CPU 的结构
- 8.2 指令周期
- 8.3 指令流水

8.1 CPU 的结构

一、CPU的功能

1. 控制器的功能

取指令

分析指令

执行指令,发出操作控制信号序列

控制程序输入及结果的输出

总线管理

处理异常情况和特殊请求

2. 运算器的功能 实现算术运算和逻辑运算 指令控制

操作控制

时间控制

处理中断

数据加工

回顾:异常(Exception)和中断(Interrupt) 🚳 🥏





- 程序执行过程中CPU会遇到一些特殊情况,使正在执行的程序被"打断"
 - 此时,CPU中止原来正在执行的程序,转到处理异常情况或特殊事件的程序去执行,执 行后再返回到原被中止的程序处(断点)继续执行
- 程序执行被 "打断" 的事件有两类
 - 内部"异常":在CPU内部发生的意外事件或特殊事件

按发生原因分为硬故障中断和程序性中断两类

硬故障中断: 如电源掉电、硬件线路故障等

程序性中断:执行某条指令时发生的"例外",如算术溢出、缺页、越界、越权、非

法指令、除数为0、堆栈溢出、访问超时、断点设置、单步、系统调用等

• 外部"中断":在CPU外部发生的特殊事件

通过"中断请求"信号向CPU请求处理。如实时钟、控制台、打印机缺纸、外设准备 好、采样计时到、DMA传输结束等

- 通常,异常指控制流中任何意外改变,中断特指来自外部事件
- 中断处理(Interrupt handling,或称中断服务程序)用来处理异常和中断
- ° CPU周而复始执行指令
 - 执行指令过程中,若发现异常,则立即转异常处理(或作出检测标记,记录原因,并到 指令最后阶段再处理)
 - 每个指令结束,查询有没有中断请求,有则响应中断

8.1

1. CPU 与系统总线

指令控制

PC IR

操作控制

CU 时序电路


时间控制

ALU 寄存器

数据加工


中断系统

处理中断



8.1

2. CPU 的内部结构



三、CPU的寄存器

- 8.1
- 1. 用户可见寄存器(CPU执行机器语言访问的寄存器)
 - (1) 通用寄存器 存放操作数

可作 某种寻址方式所需的 专用寄存器

(2) 数据寄存器 **存放操作数**(满足各种数据类型) 两个寄存器拼接存放双倍字长数据

(3) 地址寄存器 存放地址,其位数应满足最大的地址范围 用于特殊的寻址方式 段基值 栈指针

(4) 条件码寄存器 存放条件码,可作程序分支的依据 如 正、负、零、溢出、进位等 2. 控制和状态寄存器

8.1

(1) 控制寄存器

 $PC \rightarrow MAR \rightarrow M \rightarrow MDR \rightarrow IR$

控制 CPU 操作

其中 MAR、MDR、IR 用户不可见

PC

用户可见

(2) 状态寄存器

状态寄存器 存放条件码

PSW 寄存器 存放程序状态字

Z8000(16个16位通用寄存器、5个程序状态寄存器)

3. 举例 8086(4个16位通用寄存器、4个指针和变址寄存器、4个段地址等存器、指令指针IP、状态标志寄存器)

MC 68000(8个数据寄存器、9地址寄存器、PC、状态寄存器。

3

8.1

四、控制单元CU和中断系统

1. CU 产生全部指令的微操作命令序列

组合逻辑设计

硬连线逻辑

微程序设计

存储逻辑

参见 第9、10章

2. 中断系统

五、ALU

参见 8.4 节(作 为独立章节讨论)

参见第6章

8.2 指令周期

- 一、指令周期的基本概念
 - 1. 指令周期

取出并执行一条指令所需的全部时间

完成一条指令 { 取指、分析 取指周期 执行 执行 执行周期

取指阶段	执行阶段							
← 取指周期 → (取指、分析)	─执行周期 → (执行指令)							

8.2

2. 每条指令的指令周期不同



8.2


3. 具有间接寻址的指令周期



4. 带有中断周期的指令周期



5. 指令周期流程



6. CPU 工作周期的标志

CPU 访存有四种性质

取指令

取指周期FE

取 地址

间址周期IND CPU 的


取 操作数

执行周期EX

4个工作周期


存 程序断点

中断周期INT




二、指令周期的数据流

1. 取指周期数据流




2. 间址周期数据流



3. 执行周期数据流 不同指令的执行周期数据流不同

4. 中断周期数据流



8.3 指令流水

- 一、如何提高机器速度
 - 1. 提高访存速度(第四章) 高速芯片 Cache

多体并行

2. 提高 I/O 和主机之间的传送速度(第五章) 中断 DMA 通道 I/O 处理机

多总线

- 3. 提高运算器速度(第六章) 高速芯片 改进算法 快速进位链
- 提高整机处理能力 高速器件 改进系统

高速器件 改进系统结构,开发系统的并行性

二、系统的并行性

8.3

1. 并行的概念

2. 并行性的等级

过程级(程序、进程) 粗粒度 软件实现

指令级(指令之间) 细粒度 硬件实现 (指令内部) 三、指令流水原理

8.3

1. 指令的串行执行

 取指令1
 执行指令2
 执行指令2
 取指令3
 执行指令3
 …

 取指令
 取指令部件
 完成
 总有一个部件空闲

 执行指令
 执行指令部件
 完成

2. 指令的二级流水

 取指令1
 执行指令1

 取指令2
 执行指令2

 取指令3
 执行指令3

指令预取

若 取指 和 执行 阶段时间上 完全重叠 指令周期 减半 速度提高 1 倍

3. 影响指令流水效率加倍的因素

8.3

(1) 执行时间 > 取指时间




(2) 条件转移指令 对指令流水的影响

必须等上条 指令执行结束,才能确定 下条 指令的地址,造成时间损失

解决办法? 猜测法(分支预测)

4. 指令的六级流水

8.3



完成一条指令 串行执行 六级流水

6个时间单位

 $6 \times 9 = 54$ 个时间单位

14 个时间单位

四、影响指令流水线性能的因素

8.3

1. 程序的相近指写更指令规模种关键。部件产生资源冲突

	使指令流水出现停顿,影响流水线效率													
	1	2	3	4	5	$^{\circ}6^{\circ}$	7	8	9	10	11	12	13	14
		ı	I	l I										
指令1	FI	DI	CO	FO	EI	WO								
指令2		FI	DI	CO	FO	EI	WO							
指令3		 	FI	DI	CO	FO	EI	WO						
指令4			 	FI	DI	CO	FO	EI	WO					
指令5		: 	I I	I I	FI	DI	CO	FO	EI	WO				
指令6		! !	 	 		FI	DI	CO	FO	EI	WO			
指令7]]]]]]			FI	DI	CO	FO	EI	WO		
指令8			i I	i I				FI	DI	CO	FO	EI	WO	
指令9			1						FI	DI	CO	FO	EI	WO
				l										

解决办法。· 停顿 指令1与指令4冲突 指令1、指令3、指令6冲突 · 指令存储器和数据存储器分开 指令2与指令5冲突 ··· · 指令预取技术(适用于访存周期短的情况)

23

2. 数据相关 (Data Dependency)

8.3

不同指令因重叠操作,可能改变操作数的读/写访问顺序

• 写后读相关(RAW,Read After Write)

SUB
$$R_1$$
, R_2 , R_3 ; $(R_2) - (R_3) \rightarrow R_1$
ADD R_4 , R_5 , R_1 ; $(R_5) + (R_1) \rightarrow R_4$

• 读后写相关(WAR, Write After Read)

```
, (R<sub>2</sub>) → M 存储单元
STA M, R<sub>2</sub>
ADD R_2, R_4, R_5 ; (R_4) + (R_5) \rightarrow R_7
```

•写后写相关(WAW, Write After Write)

MUL
$$R_3$$
, R_2 , R_1 ; $(R_2) \times (R_1) \rightarrow R_3$ SUB R_3 , R_4 , R_5 ; $(R_4) - (R_5) \rightarrow R_3$ 作法 • 采用 旁路技术

3. 控制相关 8.3

由转移指令引起

```
LDA # 0

LDX # 0

LDX # 0

→ M ADD X, D

INX

CPX # N

BNE M

DIV # N


STA ANS
```

BNE 指令必须等 CPX 指令的结果 才能判断出 是转移 还是顺序执行

3. 控制相关

8.3

设指令3是转移指令



五、流水线性能

8.3

1. 吞吐率(Throughput)

单位时间内流水线所完成指令或输出结果的数量 设 m 段的流水线各段时间为 Δ t

• 最大吞吐率

$$T_{pmax} = \frac{1}{\Delta t}$$

• 实际吞吐率

连续处理n条指令的吞吐率为

$$T_p = \frac{n}{m \cdot \Delta t^+ (n-1) \cdot \Delta t}$$

2. 加速比(Speedup Ratio) Sp

8.3

m 段的 流水线的速度 与等功能的 非流水线的速度 之比

设流水线各段时间为△t

完成 n 条指令在 m 段流水线上共需

$$T = m \cdot \Delta t + (n-1) \cdot \Delta t$$

完成 n 条指令在等效的非流水线上共需


$$T'=nm \cdot \Delta t$$

则
$$S_p = \frac{nm \cdot \Delta t}{m \cdot \Delta t + (n-1) \cdot \Delta t} = \frac{nm}{m+n-1}$$

3. 效率(Efficiency)

流水线中各功能段的利用率

由于流水线有 建立时间 和 排空时间 因此各功能段的 设备不可能 一直 处于 工作 状态




T时间

30

3. 效率(Efficiency)

流水线中各功能段的利用率




六、流水线的多发(Multi Issue)技术

8.3

- 1. 超标量(Superscalar)技术
 - 每个时钟周期内可并发多条独立指令配置多个功能部件
 - > 硬件不能调整 指令的 执行顺序

通过软件编译优化技术,把可并行执行的指令搭配起来



2. 超流水线 (Super Pipeline)技术

- 8.3
- 产在一个时钟周期内再分段(3段) 在一个时钟周期内一个功能部件使用多次(3次)
- 硬件不能调整 指令的 执行顺序 靠编译程序解决优化问题




3. 超长指令字(VLIW)技术

8.3

▶ 由编译程序 挖掘 出指令间 潜在 的 并行性, 将 多条 能 并行操作 的指令组合成 一条 具有 多个操作码字段 的 超长指令字 (Very Large Instruction Word), 可达几百位


> 采用 多个处理部件



8.3

1. 指令流水线结构

完成一条指令分7段, 每段需一个时钟周期



若流水线不出现断流

1 个时钟周期出 1 结果

不采用流水技术


7 个时钟周期出 1 结果

理想情况下,7级流水的速度是不采用流水技术的74倍

8.3

2. 运算流水线

完成 浮点加减 运算 可分对阶、尾数求和、规格化 三段



分段原则 每段 操作时间 尽量 一致

作业

● 习题: 8.4、8.8、8.11、8.12