


PROJET P-ARM

ACHEHBOUNE Mohammed-Amine ADOTE Adjo Emmanuelle ASSIMPAH Komi Jean Paul SIKA Dassou Ablam Kaleb



- 1. Présentation du projet
- 2. Présentation des composants
- 3. Organisation du travail
- 4. Test de certains composants dans Logisim
- 5. Démonstration du Processeur dans Logisim
- 6. Démonstration de l'assembleur
- 7. Problèmes rencontrés pendant le projet



1. Presentation du projet


OBJECTIFS

- i) Compréhension du fonctionnement d'un processeur basé sur l'architecture ARM
- ii) Modéliser le microprocesseur dans Logisim
- iii) Simuler son comportement



2. Presentation des composants

Il est le responsable de gérer les instructions du programme et de contrôler le flux de données et les opérations effectuées par le processeur.



Il stocke les données temporaires utilisées par les instructions du programme. Il permet une manipulation rapide et efficace des données, ce qui accélère le fonctionnement du processeur.

L'ALU est un composant clé du processeur, car c'est elle qui effectue la plupart des calculs nécessaires pour exécuter les instructions du programme.

3. Organisation du travail



Réalisation de l'ALU et du Banc de registres 2

Réalisation des différents éléments du Controller et assemblage du contrôleur



Codage de l'assembleur en Java



Assemblage des composants



Tests unitaires des composants



Test du processeur



4. Test de certains composants

- ALU
- Data processing
- Conditional





6. Démonstration de l'assembleur

```
.fnstart
  sub sp, #24
  str r0, [sp, #20]
  str r0, [sp, #12]
  str r0, [sp, #8]
  str r0, [sp, #4]
  movs r0, #3
  str r0, [sp]
 b .LBB0_1
                                   @ =>This Inner Loop Header: Depth=1
LBB0 1:
  ldr r1, [sp, #12]
 cmp r0, r1
                                   @ in Loop: Header=BB0_1 Depth=1
LBB0_2:
 ldr r0, [sp, #24]
 ldr r1, [sp, #28]
  str r0, [sp, #40]
 b .LBB0 3
IBB0 3:
                                   @ in Loop: Header=BB0_1 Depth=1
 ldr r0, [sp, #32]
  ldr r1, [sp, #8]
  cmp r0, r1
 bne .LBB0_5
```

V2.0 raw
b080 2000 90a0 9080 9060 2000 9040 2000 9020 2000 9000 defe
9900 9861 4288 d104 defe 98c0 98e1 1840 9140 defe 9900 9841
4288 d104 defe 98c0 98e1 1a40 9140 defe 9900 9821 4288 d104
defe 98c0 98e1 4341 9141 defe 9900 9801 4288 d104 defe 98c0
98e1 4088 9140 defe ded5

7. Problèmes rencontrés pendant le projet

- Insuffisance d'informations pour mettre en place le Conditional
- Prise en main de logisim un peu compliqué pour réaliser l'ALU
- Soucis pour commencer le projet dans l'ensemble



