随行视听西湖工程上手与复现教程

面向第一次接触 FPGA 的队员 HX4S20C 安路赛题一

编写日期：2026 年 10 月 25 日。工程版本：WestLake AV 软件交付版。本文随桌面文件夹 WestLake_AV 一起使用。

这套工程把西湖四个站点做成带字幕和声音的图片播放器。照片从 TF 卡读取，FPGA 负责组织图像、切换画面、叠加文字并送往 HDMI 显示器。你今晚先掌握电脑端流程，下午和队友一起完成板上验证。阅读时先做第 1 至第 4 章，再按第 10 章上板；其余章节用于理解代码和排查问题。

本次已完成源代码、卡镜像、七组自检仿真、TD 综合布局布线和下载文件生成。受约束路径的时序检查通过。没有接触到实物开发板，因此 HDMI 声画、TF 卡兼容性、Flash 固化与断电重启均待实测。仿真图片不能作为实机成功截图。

1 先认识你拿到的成果

1.1 今天实现到哪里

项目	本次结果	还需要的实物证据
四张 BMP 读取	640×480、24 位、非压缩；逐像素仿真通过	实际 TF 卡插入后四站都能显示
手动和自动切换	顺序循环、消抖、双缓冲提交及周期配置已实现并仿真	连续切换无花屏和闪烁
48 kHz 测试音	自主 PCM 发生器与 HDMI ACR 接口已连接；采样计数验证通过	有扬声器的 HDMI 设备实际出声
上电运行	已生成 westlake.bit	选择实际 Flash 型号并固化，断电再上电演示
扩展字幕	中文站点、介绍、下一站、运行时间和模式叠加已实现	录像展示文字随站点及时间变化
到站提示	测试音与双音提示两种模式，切图提交触发提示音	听感、音量和到站触发实测

本项目选取的扩展方向是图层叠加与字幕。没有声称实现平滑滚动、任意透明度混合、图像淡入淡出、硬件任意分辨率缩放或 FFT。照片缩放是在电脑上完成的，不能当作 FPGA 缩放扩展功能。到站音是短提示音，不是真人语音播报。

需求同时对照了你提供的截图和目录中的《2026 选题指南》：保留截图要求的 48 kHz 与 Flash 冷启动检查，也覆盖指南中的四图自动发现、双按键和可配置周期。本工程开机自动枚举专用目录的四条记录并检查四个 BMP 头，不是通用 FAT 文件名扫描。到站提示音联动和开关参数配置还对应指南的音视频联动及交互扩展方向。

1.2 四站画面与字幕

顺序	站点	介绍字幕
1	少年宫（断桥）	烟雨断桥连白堤，一湖山色入画来。
2	涌金门	金牛卧波，柳影拂岸，湖光尽收眼底。
3	雷峰塔	雷峰塔影映湖山，登临远眺西湖风光。
4	岳庙（跨虹桥）	岳王庙前寻旧迹，读一段西湖人文。

照片展示站点附近的地标，不承诺照片拍摄位置就是停车点。第 4 站采用岳王庙入口照片。四张照片均采用无水印、无日期字样的实景图。演示路线按你给出的四站顺序循环，不等于已接入公交实时线路或 GPS 定位。



上图来自实际运行的新 RTL 仿真，每幅 640×480。图像经过软件参考结果逐像素比对；它不是显示器拍照。

1.3 文件夹怎么用

桌面总入口是 C:\Users\14298\Desktop\WestLake_AV。保留整个目录结构再复制给队友，避免只拷贝一个顶层 .v 文件。

目录	内容	你什么时候打开
00_Docs	本教程、状态、参考资料、上板验收表	先读这里
01_Assets	原图、BMP、来源字幕、128 MiB 卡镜像	看图片或准备 TF 卡
02_Examples	43 个 .al 例程入口和配套资料	需要查原例程时
03_Project/00_Baseline	参考音视频例程的独立编译副本	对照参考实现

目录	内容	你什么时候打开
03_Project/WestLake_AV	正式西湖工程和源码	修改及编译从这里开始
04_Sim	测试台、仿真日志、波形、实际 RTL 输出图	查看代码验证结果
05_Build	TD 日志、时序报告、资源报告、下载文件	确认编译是否成功
06_Delivery	交付审计、摘要和打包文件	交给队友或归档
tools	图片生成、仿真、编译和审计脚本	通过根目录操作入口调用

原始资料所在的 Desktop\嵌入式大赛 目录没有被修改。02_Examples 中历史生成的 .bit 和 Runs 目录仅作为原参考文件保留，不表示本次重新验证通过。正式下载使用 05_Build\westlake\westlake.bit。

2 用最少术语理解整个系统

FPGA 是一块可以按代码搭建数字电路的芯片。Verilog 描述的是同时工作的电路，和电脑上从第一行往下运行的 Python 有很大不同。下面的链条先记住即可。

TF 卡里的 BMP → SPI 读字节 → BMP 解析出像素 → SDRAM 保存一整张图 → 按视频时序取像素 → 叠加字幕 → HDMI 发射器 → 显示器。

按键 → 消抖 → 播放控制器 → 指定下一张图；播放控制器还负责等写入结束，通知视频部分在帧边界换图。声音由另一条同步电路生成 PCM 数值，连同图像交给 HDMI 发射器。

2.1 七个你会反复遇到的词

术语	通俗解释	本项目中的例子
像素	图像上的一个小色点	640×480 共 307200 个
RGB	红绿蓝三个颜色分量	每分量 8 位，总共 24 位
时钟	电路统一迈步的节拍	像素时钟 25 MHz
状态机	按条件在几个步骤间移动的流程控制器	等待卡、读目录、读图片、报错

术语	通俗解释	本项目中的例子
FIFO	先进先出的缓冲队列	把读卡节奏与存储节奏分开
帧缓存	存放一整张画面的内存区域	两块各 307200 个 32 位字
ROM 字模	预先准备的文字点阵	白色字在哪个像素亮，由一位决定

2.2 为什么要有两块缓存

把显示中的图片想成桌面上的一张纸。若边看边把新图直接涂在纸上，会看到上半张是旧图、下半张是新图。双缓冲准备两张纸：显示前台那张，后台写另一张。后台完整写好后，在一帧结束的空白时间换纸。

本工程进一步区分三个事件：读卡送完像素、SDRAM 真正收完像素、视频部分真正接纳新缓存。三者都确认后才允许重用旧缓存。不能把“读卡读完了”当成“新图已经安全显示了”。

2.3 几个关键数字

一张 BMP 的文件大小为 54 + 640×480×3 = 921654 字节。FPGA 内部每个像素用 32 位存储，最低 8 位补零，因此一帧占 1228800 字节，两帧占 2457600 字节。缓存地址 0 和 307200 是 32 位字地址，不是字节地址。

视频总时序是每行 800 个时钟、每帧 525 行，包含可见画面之外的消隐时间。25 MHz / 800 / 525 约等于 59.52 帧每秒；本文不把它写成精确 60.000 Hz。显示器是否接受这一时序必须上板验证。

3 今晚先做这四个操作

3.1 打开正式工程

1. 启动已经安装的 Tang Dynasty，也就是 TD。选择 File 菜单中的打开工程功能。

2. 进入 WestLake_AV\03_Project\WestLake_AV\src\td_project。

3. 选择 HDMI1.4b_Transmitter_v1.0.al。名字沿用供应商工程，不代表内容仍是原例程。

4. 确认器件为 EG4S20BG256，顶层为 top。HX4S20C 是开发板型号，EG4S20BG256 是所选器件名称。

5. 在源文件列表找到 top_tf_hdmi_audio.v 和 westlake 目录。先读顶层中的模块实例，暂时不用阅读加密 IP。

验收：你能找到顶层、pin.adc、timing.sdc 和七个 wl_ 开头的模块。打开工程不会把代码下载到板子。

3.2 跑一次自检仿真

双击总目录中的 01_Run_Simulation.cmd。它先检查卡镜像，再运行七个测试台。窗口会保留结果；每项应显示 pass 为 True，并且最终没有 FATAL。当前电脑已经配置好所需解释器和 Icarus 仿真器。

也可以在总目录打开 PowerShell，执行：

```
powershell -NoProfile -ExecutionPolicy Bypass `
  -File .\tools\workflow.ps1 -Action Sim
```

这里的执行策略只作用于这次 PowerShell 进程，不要求永久修改系统策略。结果见 04_Sim\simulation_results.json 和各个 .log 文件。打开 osd_rtl_0.png 至 osd_rtl_3.png，能看到代码实际生成的字幕画面。

验收：你能解释 media、audio 和 control 三个 PASS 分别证明了什么，也知道它们没有证明实际显示器已经正常出声。

3.3 重新编译一次

双击 02_Build_Project.cmd。它调用本机 TD 的命令行流程，自动完成综合、布局、布线、时序检查和下载文件生成，不需要连接开发板。期间可以用文本编辑器查看 05_Build\westlake_console.log 末尾进度。

```
powershell -NoProfile -ExecutionPolicy Bypass `
  -File .\tools\workflow.ps1 -Action Build
```

结束后读 05_Build\westlake\build_status.txt。正式交付应该包含 FLOW_COMPLETE 与 CONSTRAINED_TIMING_PASS。仅看到 .bit 文件存在不够，因为失败的重新编译可能留下上次成功的文件。若显示 RUNNING、FAILED 或 TIMING_FAIL，先排错再使用输出。

TD GUI 也可以依次运行综合、实现和 Bitstream，但不同版本界面名称会有变化。本交付的可复现基准是上述脚本流程，日志中记录了实际执行的 Tcl 命令。

3.4 做一个你自己的小改动

先把整个 WestLake_AV 另存一份备份。打开 tools\prepare_assets.py，找到 descriptions 列表，将某一句字幕改成长度相近的句子。先不要改分辨率、照片顺序或缓存参数。

运行 03_Rebuild_Assets.cmd，再运行仿真，然后运行编译。查看新的仿真输出，确认文字位置合适。生成脚本同时更新 BMP、字模 ROM 和卡镜像；重新上板时用新的 .bit 与新的卡镜像配套。

验收：你能说清“改 Python 字幕 → 重新生成 ROM → 仿真 → 重新编译 FPGA”的因果关系。只改 Python 文本而不重新生成和编译，板上的字幕不会变化。

4 每个正式模块负责什么

所有新 RTL 在 03_Project\WestLake_AV\src\user_source\hdl_source\westlake。顶层、存储包装和约束位于相邻目录。表里的输入输出是重要信号的概括，完整端口以源码为准。

文件	输入与输出	职责和你要理解的关键点
wl_media_reader.v	扇区字节 → RGB 像素	读自定义目录，检查四张 BMP 头，再连续读取指定图片
wl_playlist_ctrl.v	按键与完成通知 → 读图及发布指令	维护站点、播放状态、周期、后台缓存及超时
wl_video_commit.v	发布请求 → 帧边界换图与确认	新地址先稳定，再请求内存，收到确认才释放旧缓存
wl_key_debounce.v	机械按键电平 → 单周期事件	同步并等待约 20 ms 稳定，长按不会重复触发
wl_pcm_audio.v	模式及到站事件 → PCM 和 ACR	按 48 kHz 采样节拍产生测试音或提示音
wl_osd.v	原始视频像素 → 带文字的视频	同步 ROM 取点阵，同时延迟图像与同步信号
wl_reset_sync.v	总复位 → 各时钟域复位	立即进入复位，经过三拍同步再退出
top_tf_hdmi_audio.v	板级引脚 → 各子模块	连接 PLL、控制器、SDRAM、字幕及 HDMI
SD/sd_card_bmp.v	TF SPI 与按键 → 图片写入流	连接自写的控制层与原厂 SD 卡底层

4.1 顺着第一张图走一遍

1. 上电后等待两组 PLL 锁定，再等约 20 ms，各时钟域依次退出复位。

2. 原厂 SPI 控制器初始化 TF 卡。媒体读取器等待 sd_ready。

3. 读取固定目录扇区 LBA 2056，取得四张图片的起始扇区和长度。

4. 依次检查四张 BMP 的文件头。即使第 4 张不合法，也不会把目录判为正常。

5. 播放控制器发出 load_start，指定第 0 张和缓存 0。

6. 图片读取器向 SDRAM 写入模块发请求，收到确认并完成释放握手后，开始送像素。

7. BMP 像素按 B、G、R 字节出现，读取器重排为 R、G、B；写缓存时把行顺序倒过来，纠正 BMP 自下向上的存储方式。

8. 读卡完成与 SDRAM 写完都发生后，控制器翻转 publish_toggle。

9. 视频侧等到下一次帧请求，接收缓存编号，留出地址稳定时间，再向读缓存模块请求。

10. 内存读请求获得确认后，允许显示图像，返回发布确认，并产生一次 arrival_event。

第 10 步以前图片区域被遮成黑色；字幕和 HDMI 测试音仍可能先出现。这不是卡数据已经读入的证据。

4.2 读图状态和错误码

数码管状态	含义	首先检查
0	等待 SD 初始化	卡是否插好、卡类型、电源和 SPI 引脚
1	读取媒体目录	是否写入本项目完整镜像
2	检查四张 BMP 头	目录指向的文件是否匹配
3	正在装入一张图	稍等；持续过久则看超时码
4	读取器就绪	正常状态；最后写入和显示提交可能还在收尾
b	整帧装入或显示确认超过约 20 秒	SDRAM 完成通知、帧请求及确认链路
C	一次读取或写请求握手无进展约 2 秒	TF 卡或 SDRAM 写入确认

数码管状态	含义	首先检查
d	BMP 头不符合要求	必须使用生成脚本制作的四张 BMP
E	目录不合法	完整重写卡镜像，不要只复制 BMP
F	异常状态	复位，保留日志和复现步骤

WAIT_SD 不设置超时，未插卡可能一直显示 0。软件不会自动修复卡，也没有实现所有 SD 底层错误的专用错误码。数码管只能提供定位线索。

4.3 控制器里最重要的几个寄存器

load_id 是下一张待装入图片的编号。displayed_id 表示已完成显示提交的站点。write_buffer 表示当前后台写入哪一块内存。publish_buffer 和 publish_id 在跨时钟交接过程中保持稳定，直到收到确认。

source_seen 记录读卡是否完成，write_seen 记录 SDRAM 是否写完。pending_next 只保留一个排队的下一站请求；读图中连续按三次不会承诺连续跳三站。这样可以避免按钮抖动和重复点击导致长队列。

4.4 字幕为什么不直接画进照片

TF_BMP 中的图片不带字幕。wl_osd 每个像素都判断是否在文字区域，如果字模对应位为 1，就输出文字颜色，否则输出照片颜色；上方和下方的底图亮度缩小为四分之一，以便看清文字。

中文使用 captions.hex，包含四套 640×96 的点阵；上面 32 行放标题，下面 64 行放站点和介绍。数字及英文字母使用 ascii_font.hex。模式、周期、站号、运行时间由寄存器实时选择字符，因此不是一张静态合成图。

ROM 是同步读取的，取到文字需要经过流水线。因此 hs、vs、de 和 RGB 必须一起延迟，不能只延迟字幕。OSD 的测试台逐像素比较实际输出与独立软件参考图，能发现偏一拍、错一行等问题。

4.5 声音的实现

本工程使用像素时钟域内的 PCM 发生器。相位累加器产生约 440 Hz 三角波测试音，输出左右声道相同的数据。48 kHz 指每秒 48000 个采样点，不是听起来有 48000 Hz 那么高的音调。

25 MHz 不是 48 kHz 的整数倍，所以采样间隔交替为 520 或 521 个时钟。累加方法保证名义 25000000 个时钟产生 48000 次有效采样。真实频率还随板载晶振误差变化。

HDMI 发射器接收 PCM 和 ACR 参数：N=6144，CTS=25000。根据 Fs = F_TMDS×N÷(128×CTS)，名义采样率为 48 kHz。每 48 个采样产生一次 ACR 更新。该方案使用 IP 的 PCM 输入接口，不走原例程的音频 PLL 和 I2S 环回路径。

提示模式持续约 0.4 秒，先约 660 Hz 后约 880 Hz；每次新站点真正提交时触发。上电默认测试音模式，便于首先验证声音链路。提示音模式无到站事件时持续送零值采样，而不是关闭 HDMI 音频时钟。

5 操作方法和屏幕内容

实体控制	工程端口与引脚	行为
KEY1	rst_n，A2	低有效复位，回到第 1 站和测试音模式
KEY2	key1，B2	下一站，同时停止自动播放
KEY3	key_audio，B1	切换连续测试音与到站提示音
KEY4	key2，C1	自动播放开启或停止
SW1	sw1，C8	选择停留时长的低位
SW2	sw2，C7	选择停留时长的高位

板上丝印应由队友实际核对。开关 ON 字样是否对应逻辑 1，以屏幕 P 的显示为准，不凭拨动方向猜测。引脚来自提供的板卡资料，使用前确认实物型号和版本。

SW2 SW1 逻辑值	停留时长
00	3 秒
01	5 秒
10	8 秒
11	10 秒

开关值在下一张图完成显示提交时生效。更改开关后可按一次 KEY2，再看 P 的数值。自动播放的计时从新图提交后开始；达到设定时长才加载下一张，实际相邻切换间隔还包括读卡时间，不是精密定时播放器。

屏幕 STOP 表示手动停留，AUTO 表示自动模式；TEST 是持续测试音，CHIM 是提示音模式。P 是当前停留秒数；U 是从复位后开始累计的分钟和秒，99:59 后回到 00:00；S=2/4 表示当前第 2 站。下方黄色标记跟随站点变化。

6 图片和 TF 卡镜像怎么制作

6.1 已经准备好的素材

01_Assets\Original 内是四张原始 JPG。01_Assets\TF_BMP 内是四张标准 BMP。prepare_assets.py 按照片原始比例缩放并补边，不强行拉伸；文件宽度 640 正好使每行 1920 字节对齐，不需要额外行填充。

图片按正常 BMP 格式存放，正高度表示文件从最底行开始记录。读取器要求 54 字节头、24 位颜色、无压缩、正高度 480 和宽度 640。32 位 BMP、带额外色彩头的 BMP、PNG 改扩展名等都会被拒绝。

替换照片时覆盖对应 Original JPG，保持四个文件名与顺序，再执行 03_Rebuild_Assets.cmd。中文字体使用本机微软雅黑，ASCII 使用 Consolas；队友电脑缺少这些字体时先补齐或在脚本内指定等价字体。

6.2 为什么必须写入整张镜像

WestLake_TF_128MiB.img 是一个普通文件，大小 128 MiB；生成它没有访问任何物理磁盘。文件中已有分区表、FAT32 引导区、两份 FAT、根目录和四张连续存储的 BMP。

FPGA 并不实现通用 FAT32 文件系统，也不按文件名查文件。它读取固定 LBA 2056 的专用目录，再按目录指定的扇区读取连续数据。所以，把四张 BMP 拖进一张随意格式化的卡不会满足这个工程的条件。写入后不要在卡上删除、替换或拖动图片；换图应重新生成并重写镜像。

目录中保存了 ID、文件长度和 CRC32。电脑端校验脚本检查这些字段以及完整文件内容；当前 FPGA 检查目录魔数、分辨率、长度、地址边界及四个 BMP 头，没有对每张图执行 CRC32 全文校验。不要在报告中写成具备完整硬件 CRC 保护。

6.3 下午写 TF 卡的操作

1. 使用专用于比赛且已备份的 TF 卡，建议先用队友已经成功运行例程的 SDHC 卡。把卡接入读卡器。

2. 选择支持原始磁盘镜像的工具，例如 Win32 Disk Imager；从工具官网获取。不要运行原参考资料里的 sync_to_sd.py。

3. 选 01_Assets\WestLake_TF_128MiB.img。通过容量、盘符和拔插变化核实目标就是这张 TF 卡。

4. 写入会覆盖目标卡的分区与数据，确认备份及目标后再执行 Write。不要选择电脑系统盘或其他 U 盘。

5. 完成后使用工具的 Verify 检查写入结果，并安全弹出。Windows 可能只看到约 127 MiB 分区，这符合当前小容量演示镜像，不代表大卡损坏。

6. 在开发板断电时插卡，再接通电源。后续更换镜像重复相同步骤。

如果 Windows 提示初始化或格式化，不要按提示重新格式化已写好的卡。先检查工具是否按整盘写入、卡是否正确弹出和插入。本教程没有提供自动选择物理磁盘的写卡脚本，避免一次点击选错设备。

7 仿真结果到底证明了什么

仿真是让电脑按时钟推进 Verilog 电路，测试台主动输入数据并检查输出。它可以精确发现逻辑错误，但不能替代电压、电缆、TF 卡品质和显示器兼容性测试。

测试台	验证内容	通过证据
tb_media.sv	真实卡镜像的四图读取；坏目录、坏第 4 图头和超时	四图 1228800 个 RGB 像素完全一致
tb_audio.sv	采样节奏、双声道、ACR、提示长度和静音	25000000 拍产生 48000 样本及 1000 次 ACR
tb_osd.sv	四站标题、字幕、状态和线路位置	1228800 个输出像素与独立渲染结果相同
tb_control.sv	完成顺序、切帧确认、缓存保护、排队、自动与超时	自检 PASS，并生成 control.vcd
tb_framebuffer.sv	两个缓存全帧地址、BMP 翻转和读写仲裁	614400 写地址与 614400 读地址检查通过
tb_key.sv	短抖动、长按、松开再按	长按仅一事件，第二次按下正常
tb_status.sv	时间数码进位与回卷	00:59→01:00，99:59→00:00

媒体测试使用的是扇区接口模型，没有模拟 TF 卡完整 SPI 电气协议。缓存测试检查地址控制和仲裁，使用理想 FIFO 占用量；它不是包含 SDRAM 芯片模型的整机吞吐验证。原厂加密 HDMI 与 SDRAM IP 没有在 Icarus 中进行完整物理链路仿真。

7.1 学会读一次失败

打开某个 .log，先找 FATAL 或 error。比如 pixel 123 actual … expected … 代表第 123 个像素与期望值不同，应先检查 BGR/RGB 顺序和头部偏移。global timeout 代表握手或状态机没有在测试规定时间内结束，先看请求和确认是否互相等待。

修改代码后，先运行相关测试，再运行全套。不要修改测试的预期值来掩盖错误。仿真返回非零退出码时，不把旧日志或旧 .bit 当作新版本通过的证据。

7.2 波形怎么读

04_Sim\control.vcd 可用支持 VCD 的查看器打开；若当前安装目录包含 GTKWave，可在其文件菜单打开该文件。先加入 load、source_done、wr_toggle、pub、treq、mreq、mack、pack、rbuf 和 state。

观察顺序应是 load 发起；source_done 与 wr_toggle 都出现；pub 翻转；到 treq 后 rbuf 更新；延迟几拍 mreq 拉高；mack 到达后 pack 返回；最后下一次 load 才能重用旧缓存。你能在波形中把这一段指出来，就已经理解核心安全切图流程。

8 编译与时序报告怎么读

8.1 从源码到板上电路

综合把 Verilog 转成查找表、寄存器和存储块。布局决定这些资源放在芯片哪里，布线决定如何连接。时序分析检查信号能否赶在下一次采样前稳定。bitgen 将最终配置生成 .bit 文件。

tools\run_td.py 生成的 build_westlake_generated.tcl 保留了本次实际执行命令。它使用单次运行流程，依次加载工程、引脚约束、时钟约束和 FIFO IP 约束，然后实现并报告。不要运行 tools_history 中的历史调试脚本。

8.2 本次最终结果

指标	数值	如何理解
建立时间最差余量 SWNS	0.157 ns	受约束路径没有负建立余量
保持时间最差余量 HWNS	0.011 ns	受约束路径没有负保持余量
建立与保持总负余量	均为 0	报告中的相关违例已清除
STA 覆盖率	99.64%	不是所有外部引脚接口都完整建模
LUT	4928 / 19600	约 25.14%
寄存器	3854 / 19600	约 19.66%
9 Kb BRAM	51 / 64	约 79.69%，字幕点阵占较多存储
PLL	2 / 4	系统一组，视频一组

原始基线同样做了独立编译，其 SWNS 为 -6.699 ns。正式工程将 SDRAM 从 125 MHz 调整为 50 MHz，并把输出相位调整为 144°，使写方向有约 8 ns、读方向有约 12 ns 的时钟间隔。同步更新了刷新周期参数。视频像素仍为 25 MHz，串行时钟仍为 125 MHz。

没有沿用原例程把视频与 HDMI 串行时钟设为互斥的约束；它们同时工作且有关联，应该被分析。当前也没有用整组异步假路径来掩盖存储时序问题。

8.3 仍需保留的限制

日志仍有供应商 IP 相关告警，包括 SDRAM 初始放置位置调整、SDRAM 时钟使用局部布线、部分未连接引脚和端口位宽提示。ROM 在 TD 中也会出现无常规写入驱动的提示，但初始化清单已经确认 31 个 overlay BRAM 块均带初始化数据，且没有缺失字模文件的告警。

时序余量较小，外部 SPI、DDC 等接口没有完整的板级输入输出延时模型。因此正确表述是“当前受约束路径通过静态时序检查，待硬件验证”，不能写“全板所有工况已验证稳定”。SDRAM 降频后的视频连续供数、TF 卡读写节奏和 HDMI 兼容性尤其要在板上观察。

不要为了让报告变绿随意添加 set_false_path。如果要调整 PLL，相应 .v、.ipc、global_def.v 和时序报告都要一起检查。IP 配置文件已同步更新；随意点击重新生成 PLL 还可能丢失本项目额外导出的锁定信号端口，修改后需要复查顶层连接。

9 换电脑如何复现

1. 将完整 WestLake_AV 复制到短英文路径，例如 D:\WestLake_AV。保留 src、IP、.hex、.sdc 和 .adc 的相对位置。

2. 安装带 EG4S20 器件支持的 TD，并让队友先确认许可及下载驱动正常。当前编译版本为 TD 6.2.168116。

3. 仿真器已放在 tools\iverilog。Python 使用 3.x，图片工具需要 Pillow；若队友没有 Codex 运行时，可安装 Python 后执行 python -m pip install Pillow。

4. 编辑 tools\run_td.py 中的 TD 默认路径，或在 PowerShell 设置 WESTLAKE_TD 环境变量为本机 td_commands_prompt.exe 的完整路径。

5. 依次运行 Verify、Sim 和 Build。命令入口不依赖原来 Desktop\嵌入式大赛 的目录。

6. 对照 06_Delivery\release_audit.json 和 05_Build 中报告。不同 TD 版本或实现结果可能产生不同文件哈希与时序余量，不能要求重新布局布线后的 .bit 一定逐字节相同。

```
$env:WESTLAKE_TD = 'D:\Anlogic\你的 TD 目录\bin\td_commands_prompt.exe'
powershell -NoProfile -ExecutionPolicy Bypass `
  -File .\tools\workflow.ps1 -Action Build
```

tools\integrate_project.py 和 refine_project.py 是搭建时用的维护脚本，正常复现无需运行。它们会重写部分集成文件；你手动改过顶层后，不应把它们当成日常编译按钮。

10 下午拿到板子以后一步一步做

10.1 先核对设备

确认实物是 HX4S20C，核对板载 FPGA 丝印、跳线、供电、JTAG 下载口、TF 卡插槽、HDMI 口及按键编号。接一台明确支持 HDMI 音频的电视或显示器。只有视频输入而没有扬声器的显示器无法验证声音要求。

队友已经跑过例程，先让队友复现那份已知可用例程，确认板卡、下载器、线缆和显示器组成的链路仍正常。记录例程名称和使用的 TF 卡。随后切换到本项目，便于分清硬件问题与工程问题。

10.2 先做临时下载

1. 断电插入写好的专用 TF 卡，连接 HDMI 和下载器，再按板卡手册供电。

2. 打开 TD 配套下载工具，扫描 JTAG 链，确认识别到正确器件。扫描不到时先排驱动、供电和连接。

3. 为 FPGA 配置操作选择 05_Build\westlake\westlake.bit，先执行 SRAM 临时配置。具体按钮名称以当前下载工具为准。

4. 等数码管经历读卡状态并进入 4，屏幕出现第 1 站。应能听到连续测试音；先降低电视音量再逐步调整。

5. 按 KEY2，依次检查 2、3、4、1 四站，注意上下方向、颜色、文字与图片是否匹配。

6. 按 KEY4 开启自动；确认 AUTO 字样。改开关后手动切一次使周期生效，再开启自动观察。

7. 按 KEY3 切到 CHIM；静止时应安静，切图提交后应有短提示音。

8. 连续运行至少 10 分钟，做快速按键、长按、切换模式、复位等操作，记录是否出现破图、音频中断或锁死。

首次出问题只改变一个条件，例如只换 HDMI 线或只换 TF 卡。不要同时改 PLL、引脚和状态机，否则很难判断是什么修好了问题。

10.3 再做 Flash 固化和冷启动

SRAM 下载成功后，断电配置会消失。基础任务要求上电自动运行，所以还必须把设计写入板载配置 Flash。

1. 核对实物 Flash 芯片型号及容量，必要时用下载工具读取 JEDEC ID；旧资料中容量描述存在差异，不能凭一个旧截图选择器件。

2. 按板卡手册及 TD 下载工具的 Flash 流程，选择与实际芯片一致的器件项和配置模式。

3. 使用工具支持的位流格式执行擦除、编程、校验；若工具要求专用 Flash 文件，用 TD 正式转换或生成。不要把 .bit 直接改后缀成 .bin。

4. 完成后关闭电源，断开不必要的下载连接，保留正确的启动模式和 TF 卡，再重新上电。

5. 不点击电脑下载按钮，验证画面、测试音、按键和自动播放均恢复。至少做三次断电启动，并录一段能看到上电过程的视频。

只有这一步实测通过，才能把“已固化，上电即运行”填写为完成。当前交付中的验收表将它保留为待验证。

11 常见问题按现象排查

现象	先检查	再定位
编译时找不到模块	是否打开正式 .al，源目录是否完整	查看日志第一个 ERROR，确认 IP 目录
找不到 captions.hex	字模是否在 wl_osd.v 同目录	重新生成素材；不要删相对目录
板上完全无 HDMI 信号	供电、下载成功、输入源、HDMI 线	视频 PLL 锁定、显示器接受的时序
有字幕或测试音但没照片	数码管状态与 TF 镜像	目录 LBA、SPI 初始化、SDRAM 完成
卡一直 0	插卡、电源、卡型号	用已知可用 SDHC 卡交叉检查
出现 E 或 d	是否整盘写入本项目镜像	不要手工另存 BMP 或只复制文件
出现 C 或 b	卡是否卡住、SDRAM 是否完成	分别查看读请求、写确认、帧确认
图像上下倒置	写缓存 WRITE_V_FLIP	是否误换成负高度 BMP
红蓝色互换	BGR 字节解释	sd_card_bmp 的 32 位像素拼接
切换时撕裂	新图是否写完后提交	publish 与 pack 握手，避免改坏缓存复用
有图无声	设备是否支持 HDMI 音频、音量及静音	TEST 模式、PCM valid、N/CTS、IP 参数
开关改了但 P 没变	先手动切图让新周期生效	核对开关逻辑电平与丝印
临时下载好但断电失败	是否真正执行 Flash 编程与校验	Flash 型号、启动配置和供电时序

求助时提供：正在用的工程路径、是否重新编译、数码管代码、屏幕现象、第一条 ERROR、刚才改过的文件。不要只发“不能用了”。把新实测记录保存到 00_Docs，后续在同一个任务中继续，我就能沿着当前工程排查。

12 原始例程怎么学

12.1 最短学习路线

先看 2_key_led 理解引脚与按键，再看 11_Di_TRemble 理解消抖；随后看 31_hdmi_tx_display 的显示时序。正式项目直接从比赛资料的 lab_ex5_i2s 建立基线，其已有 TF、SDRAM 和 HDMI 声画路径，比从所有零件重新拼接更适合本次期限。

看例程时做四件事：找到 .al 入口、找到顶层、找到引脚约束、画出输入输出。首先确认板卡是否匹配，再决定是否上板。不是目录中的所有例程都适合 HX4S20C 的同一套接线，有的需要 PS2、音频芯片、网口或专用扩展板。

12.2 两份主工程的关系

00_Baseline 用于重现和比较参考代码，确实做过一次本机编译，但其时序报告有负余量。
WestLake_AV 是新工作工程，替换了媒体目录读取、播放控制、显示提交、音频发生与字幕等逻辑，并修改复位和时钟设置。不要把基线下载结果当作正式结果。

下面的索引涵盖整理出的 43 个 .al 入口。名称按原目录保留，解释主要依据项目名称、顶层和配套说明；除比赛基线与正式工程外，本次没有逐个编译和上板验证这些例程。精确路径见 02_Examples\00_工程入口.csv，另有带用途说明的索引供查找。

分组	原目录或参考编号	用途与学习重点
比赛	lab_ex4_tf	TF 图片与 HDMI 显示参考，目录内 .al 名称带 i2s，注意以路径区分。
比赛	lab_ex5_i2s	TF 图像与 HDMI 音频综合参考，本项目的原始基线。
DEMO	0_cnt1s	一秒计数与时钟分频，认识时钟节拍。
DEMO	10_PLL_TEST	PLL 时钟生成，观察倍频与分频配置。
DEMO	11_Di_TRemble	按键消抖，理解一次按下为何产生多个电平跳变。
DEMO	12_MUL_4B	乘法器实验；目录与顶层位数命名不同，以源码为准。
DEMO	13_music	板上音乐或蜂鸣器播放，认识音调与节拍。

分组	原目录或参考编号	用途与学习重点
DEMO	14_ps2_piano	PS2 键盘控制电子琴，需要对应外设。
DEMO	15_VGA	VGA 显示时序，与本项目行场消隐概念相关。
DEMO	16_uart_rs232	串口收发测试，学习串行数据与波特率。
DEMO	17_DC_MOTO	直流电机控制，需要驱动模块与独立负载。
DEMO	18_sd_card_audio	SD 卡音频读取，适合了解文件数据与播放节奏。
DEMO	1_breath_led	呼吸灯与 PWM，观察占空比如何改变亮度。
DEMO	20_i2sound_wm8731	I2S 与 WM8731 音频芯片接口，需要对应音频硬件。
DEMO	21_liushuideng	流水灯，学习计数器驱动状态变化。
DEMO	22_jiaotong	交通灯状态机，适合初学状态迁移。
DEMO	23_SCAN_4X4KEY	4×4 矩阵键盘扫描，需要键盘扩展连接。
DEMO	24_VGA_shiyan9_B	VGA 配套实验工程，结合实验文档查看具体画面。
DEMO	26_LCD2004_A	字符 LCD 实验；顶层名 lcd1602，与目录命名不同。
DEMO	27_DAC_SIN	12 位 DAC 正弦输出，需要外部 DAC 模块。
DEMO	29_DA2_10B	双路 10 位 DAC 相关实验，需要对应转换模块。
DEMO	2_key_led	按键控制 LED，认识输入输出和引脚约束。
DEMO	34_GPS	GPS 接收/显示示例，仅供后续定位扩展研究。
DEMO	3_seg_LDE7S	七段数码管译码，理解数字到段码的映射。
DEMO	4_seg_led_static_top	数码管静态显示，学习段选与位选。
DEMO	5_seg_SCAN	数码管动态扫描，多位共用段线。
DEMO	6_cnt10	十进制计数与数码显示，学习复位和进位。

分组	原目录或参考编号	用途与学习重点
DEMO	7_seg_led	数码显示综合例程，对照显示顶层的模块连接。
DEMO	8_key_sw	按键和拨码开关输入，适合核对实体控制。
DEMO	9_MUX_buzz	选择逻辑与蜂鸣器输出；不是 HDMI 音频。
DEMO	HX_CESHI_EG4S_BORD	板卡综合测试，配套外设和接线须逐项核对。
DEMO	19_ball_top	VGA 小球显示或游戏，关注位置状态与画面更新。
DEMO	25_seg70_small16x16	16×16 点阵或显示组合实验，结合文档核对接口。
DEMO	28_adda_direct	ADC/DAC 数据直通，学习采样和转换数据通路。
DEMO	30_LCD_ATK	ATK LCD 显示接口实验，不能直接代替 HDMI。
DEMO	31_hdmi_tx_display_A	HDMI 显示参考 A，学习视频发送及引脚。
DEMO	31_hdmi_tx_display_B	HDMI 显示参考 B，对照 A 的配置和连接差异。
DEMO	32_Ethernet_test	以太网 UDP 发送示例，需要网口环境。
DEMO	33_HX4S20_Etherent_test_01_02_final_1000	HX4S20 千兆以太网测试，与本次基础播放器不直接相关。
IP	APUG010	SDRAM 本地总线读写参考，了解内存接口。
IP	APUG011	高性能 SDRAM 读写参考，了解缓存后端。
IP	APUG092	HDMI 1.4b 发射器参考，包含音视频复用接口。
上位机	Serial_Display_Dual	双通道串口波形显示配套工程，需参考其通信格式。

13 如何说明自己的工作与原厂代码

自主实现的部分包括专用媒体目录与 BMP 检查、播放状态机、读写完成分离、帧边界交接、按键消抖、中文和状态 OSD、分数采样节拍 PCM 发生器、素材生成器与自检测试台。为了避免混淆，新增模块均以 wl_ 开头，测试与生成脚本单独放置。

复用的部分包括原厂 SD SPI 传输底层、SDRAM 控制及异步 FIFO、视频时序基础、数码管驱动、HDMI 发射器与 PHY。加密 IP 没有被声称为原创。顶层和存储包装属于在原参考工程上修改，源码中的原厂版权说明保留。

本项目在总体组织、图像读取控制及音频产生方式上有明确变化，但是否满足比赛最终评审口径应以最新官方规则和实际提交要求为准。报告要写出具体差异和验证证据，不能只写“全部自主设计”或“全部功能已上板通过”。

照片作者、来源页面、许可和处理方式在 01_Assets\图片来源与字幕.md。提交报告、演示视频或公开仓库时保留署名及许可信息；其中带相同方式共享要求的图片，其改编图片继续遵循相应许可。原始照片已保留便于核查。

14 从现在到明早以及下午如何安排

截至本次交付，电脑端准备已完成。你从现在到 10:00 最有价值的工作是复现并理解，而不是再引入一套未经验证的大功能。

用时	你的动作	必须留下的结果
前 20 分钟	看本教程第 1、2 章并打开工程	能指认顶层、约束、素材和下载文件
接着 20 分钟	运行仿真，打开四张 RTL 输出图	保存一次自己的运行日志
接着 30 分钟	按第 4 章画出图片和声音两条数据流	用自己的话讲清双缓冲和 48 kHz
接着 30 至 45 分钟	运行编译，读取时序与资源报告	知道失败时该看哪个文件
还有余力时 30 分钟	在备份副本改一句字幕再复现	一份你能解释的小改动
10:00 前	整理讲解和交接包	明确标出实机验证待下午完成
下午拿到板后	按第 10 章逐项验证	实机照片、视频、Flash 冷启动证据

建议由你继续负责源代码和工程解释，队友负责实物连接、卡镜像写入和下载操作，你们共同记录现象。所有代码修改仍在同一份正式工程推进。只使用当前助手有利于维护统一的文件、接口和状态记录；验证结果仍以测试、报告和实机为准。

15 做完怎样写报告和讲解

15.1 可以直接改写的作品简介

随行视听西湖导览终端基于 HX4S20C FPGA 开发板，以少年宫断桥、涌金门、雷峰塔和岳庙四个站点为演示场景。系统从 TF 卡读取标准 BMP 图片，通过 SDRAM 双缓冲组织视频输出，并在 HDMI 画面上实时叠加站点介绍、下一站、运行时间和播放模式。用户可通过按键手动切站或自动轮播，并选择持续测试音或到站提示音。电脑端已完成模块仿真、工程实现与时序检查，实机测试结果待补充。

完成上板验证后，将最后一句替换为真实的设备、测试时长和结果，不要提前写成“运行稳定”。作品名称可以采用“随行视听 西湖导览终端”。

15.2 最终报告建议结构

1. 任务与场景：说明四站选择、用户操作和基础要求对应关系。

2. 总体方案：画出 TF、解析、SDRAM、OSD、HDMI 和声音路径。

3. 硬件资源：写板卡、器件、时钟、按钮、开关和外设，附实际接线照片。

4. 核心设计：重点解释 BMP 处理、双缓冲提交、48 kHz PCM、字幕 ROM 和复位。

5. 原创与复用：列出第 13 章的具体边界，引用参考工程和图片来源。

6. 仿真与编译：选取测试台结果、控制波形、资源报告和时序报告。

7. 实机测试：填写验收表，加入真实图片、声音演示和冷启动视频。

8. 问题与改进：诚实记录显示器兼容性、存储带宽、错误处理及后续优化。

9. 复现方法：给出工程入口、工具版本、卡镜像、编译和下载步骤。

15.3 五分钟讲解顺序

先用 30 秒说明西湖导览场景；用 1 分钟展示四站手动切换；用 1 分钟展示自动播放和周期；用 30 秒演示声音模式；用 1 分钟解释双缓冲和动态字幕；最后用 1 分钟展示断电上电和验证证据。实际演示时间可按老师要求调整。

老师问“为什么不会撕裂”时，回答“后台写完后等待帧边界，收到显示接纳确认才复用旧缓存”。问“48 kHz 怎么保证”时，回答“25 MHz 域用累加器产生采样使能，名义一秒 48000 次，再给 HDMI 正确的 N 和 CTS”。问“字幕是不是照片里自带的”时，修改运行模式或等待时间变化，展示它由 FPGA 实时叠加。

16 上板验收记录

以下记录目前均未填入实测结果。正式提交前补齐日期、测试人、设备型号、实际结果及证据文件名。可另用 00_Docs\上板验收表.csv 记录。

测试项目	操作和通过条件	结果及证据
首图启动	插卡上电，第 1 站方向、颜色、字幕正确	待实测
四站完整性	1→2→3→4→1，与字幕逐一匹配	待实测
按键稳定	短按、长按、快速重复按不造成死机	待实测
自动轮播	3、5、8、10 秒停留档位都能生效	待实测
无撕裂观察	连续手动和自动切换，录制画面检查	待实测
持续测试音	有扬声器的 HDMI 设备能听到稳定声音	待实测
到站提示音	静止安静，显示新站点时出现短提示	待实测
动态字幕	U 时间变化、模式变化、当前站标记变化	待实测
长期运行	至少 10 分钟，无异常停机或持续破图	待实测
错误提示	无卡、错误镜像时状态与文档一致	待实测

测试项目	操作和通过条件	结果及证据
Flash 校验	确认实际芯片，编程及校验成功	待实测
冷启动	三次断电上电，不点下载按钮即可运行	待实测

16.1 留存证据

将实机照片保存为 board_station_01 至 board_station_04；将冷启动视频与完整播放视频单独保存；在记录中写明使用的是哪个 .bit 哈希、哪张卡、哪台显示器。更换版本后不要把旧视频混入新版本结论。

电脑端证据已经放在 04_Sim、05_Build 和 06_Delivery。保留它们就能解释“我为什么认为这段代码是对的”，也能在下午出现问题时缩小排查范围。