目次

1 はじめに **3**

2 論理回路の基礎 **4**
2.1 ブール代数と論理式 4
2.1.1 論理式と論理回路について 4
2.1.2 論理演算の記号と論理ゲートについて 4
2.1.3 論理式の簡単化 5
2.2 論理ゲートの記号 5
2.2.1 各種ゲートの記号と真理値表 6
2.2.2 NAND ゲート 6
2.2.3 NOR ゲート 6
2.2.4 XOR ゲート 7
2.3 真理値表とカルノー図 7
2.3.1 真理値表から論理式を作る 7
2.3.2 カルノー図の作成 8
2.3.3 グルーピング 8
2.3.4 最小論理式 8
2.4 2 進数の表現 8
2.5 2 進数の加算の基本 9
2.5.1 1 ビット加算の考え方 9
2.5.2 ブール演算として見る加算 9
2.5.3 桁上がりを含む加算 9
2.5.4 半加算器（HA） 10
2.5.5 全加算器（FA） 11
2.6 おまけ 11
2.6.1 減算器の考え方 12
2.6.2 リップルキャリー加算器 12
2.6.3 処理時間の問題 12
2.6.4 高速化へのアプローチ 13

3 基礎電気回路理論 **14**
3.1 電圧・電流・回路素子 14
3.2 基本回路素子 14
3.2.1 抵抗 14

3.2.2 コンデンサ 14
3.2.3 コイル 15
3.3 キルヒホッフの法則 15
3.4 時間応答と過渡現象 15
3.5 交流回路とインピーダンス 15
3.6 電磁気学とのつながり 16
3.7 その他重要な知識 16
3.7.1 抵抗分圧 16
3.7.2 分圧の式 16
3.7.3 二端子対回路 17
3.7.4 入出力インピーダンス 18

4 各種素子の動作原理 19
4.1 半導体 19
4.2 ダイオードの動作原理 19
4.3 バイポーラトランジスタの動作原理 21
4.4 MOSFET の動作原理 22
4.5 それぞれの回路での扱い方 23
4.5.1 ダイオード 24
4.5.2 バイポーラトランジスタ 24
4.5.3 MOSFET 24

5 論理回路の実装方法 25
5.1 簡単な論理回路の実現 25
5.2 バイポーラトランジスタによる論理回路の実現 27
5.3 MOSFET による論理回路の実現 28

6 論理回路応用 33
6.1 オープンコレクタ出力 33
6.2 各種 74 シリーズ 35
6.3 電圧レベルの変換 36
6.3.1 出力レベル>入力レベルの場合 36
6.3.2 出力レベル<入力レベルの場合 39
6.4 論理回路の入出力方法 39
6.4.1 出力方法 40
6.4.2 入力方法 42
6.5 未使用ピンの処理 44

7 おわりに 45

第1章　はじめに

論理回路とは、今現在、我々の生活に欠かせないものとなっている。具体的には、コンピュータやスマートフォン、家電製品、自動車など、様々な電子機器に組み込まれている。読者の生活にも必要不可欠なものであると言えるだろう。しかし、もし、論理回路のない無人島に一人で投げ出されてしまった場合、論理回路の作り方を知らなければ、論理回路を作ることができず、生活に必要な電子機器を自作することができずに野垂死にしてしまうかもしれない。

本書では論理回路とは何かから始め、論理回路に必要な電気回路理論から論理回路の基礎、応用までを解説し、論理回路の作り方から使うときの注意点までを網羅的に説明し、読者の無人島での生存率を向上させることを目的としている。本書を通じて、論理回路の基礎知識を身につけ、論理回路を自在に操れるようになっていただきたい。

本書の読み方であるが、理論の章は飛ばしても問題ないが、実際に論理回路を作成する際に必要な知識が含まれているため、できるだけ目を通すことを推奨するが、理論の章を飛ばした場合でも、後の章で分からないところがあれば該当の章に戻って確認していただければ問題ない。

本書のレベルは高校修了程度の数学と物理を理解していることを前提としているが理解していなくても情熱で理解していただければ問題ない。

また、多分に間違いが含まれている可能性があるので、怪しい部分は自分で調べて理解を深めていただきたい。

by　El Presidente　&　Ari3

第2章　論理回路の基礎

2.1　ブール代数と論理式

2.1.1　論理式と論理回路について

論理式とは、真ならば「1」、偽ならば「0」の二値のみを扱うブール代数に基づいて論理的な演算を行うための式である。電源を入れた時を「1」、切った時を「0」に対応させるとコンピュータが扱い易いのでこの演算が採用されている。論理回路は、入力と出力の関係を**論理式（ブール代数）**で表すことができる。真ならば「1」、偽ならば「0」の二値のみを扱うもので、この演算方法を用いることで回路の動作を数式として扱い、設計や簡単化を行うことが可能になる。また、論理演算に対応する回路をトランジスタなどを用いて物理的に表現したものを論理ゲートと言う。例えば、論理否定は NOT ゲート、論理積は AND ゲート、論理和は OR ゲート、排他的論理和は XOR ゲートに対応している。

2.1.2　論理演算の記号と論理ゲートについて

論理演算とブール代数について NOT（論理否定）：条件が真であれば偽を、偽であれば真を返す。これは、条件の逆を取る演算である。AND（論理積）：すべての条件が真である場合にのみ真を返す。例えば、A と B が両方とも真であるとき、A AND B は真になる。OR（論理和）：いずれかの条件が真であれば真を返す。A または B のいずれかが真であれば、A OR B は真になる。XOR（排他的論理和）：二つの値が異なる場合に真、同じ場合に偽を返す。

NOT、AND、OR ゲートは次の論理式で表される。

$$Y = \overline{A} \tag{2.1}$$
$$Y = AB \tag{2.2}$$
$$Y = A + B \tag{2.3}$$

これらはすべての論理回路の基本となる。本書で用いる論理演算の記号を以下に示す。

論理演算	記号	意味
AND	AB	A かつ B
OR	$A+B$	A または B
NOT	$\overline{A}$	A の否定
NAND	$\overline{AB}$	AND の否定
NOR	$\overline{A+B}$	OR の否定
XOR	$A \oplus B$	排他的論理和
XNOR	$\overline{A \oplus B}$	XOR の否定

- 論理否定：$\overline{A}$　例）$1 \to 0$　$0 \to 1$
- 論理積：$A \cdot B$　例）$1 \cdot 0 \to 0$　$1 \cdot 1 \to 1$
- 論理和：$A+B$　例）1+0 $\to$ 1　1+1 $\to$ 1　0+0 $\to$ 0
- 排他的論理和: $A \oplus B$　例）$1 \oplus 0 \to 1$　$0 \oplus 0 \to 0$　$1 \oplus 1 \to 0$

2.1.3　論理式の簡単化

論理式は回路規模を小さくするために簡単化される。

よく使われる基本法則を以下に示す。

$$A + A = A \tag{2.4}$$
$$AA = A \tag{2.5}$$
$$A + \overline{A} = 1 \tag{2.6}$$
$$A\overline{A} = 0 \tag{2.7}$$
$$A(B + C) = AB + AC \tag{2.8}$$


これらの法則は、後述するカルノー図とも密接に関係している。

2.2　論理ゲートの記号

以下に基本的な論理回路記号を示す。真理値表とは論理式や論理回路における全ての入力の組み合わせに対して、出力に「1」と「0」を対応させた一覧表のことである。論理式中の各演算は、そのまま回路に対応する。論理式を読み書きできることは、論理回路設計の第一歩である。

2.2.1 各種ゲートの記号と真理値表

NOT



$Y = \overline{A}$

A	Y
0	1
1	0

AND



$Y = AB$

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

OR



$Y = A + B$

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1


XOR



$Y = A \oplus B$

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0


NAND



$Y = \overline{AB}$

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

NOR



$Y = \overline{A + B}$

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

2.2.2 NAND ゲート

NAND ゲートは AND ゲートの出力を否定したものである。

$$Y = \overline{AB}$$

NAND ゲートは **万能ゲート**であり、NAND のみを用いてすべての論理回路を構成できる。

ド・モルガンの法則より、

$$\overline{AB} = \overline{A} + \overline{B}$$

と書き換えることができる。

2.2.3 NOR ゲート

NOR ゲートは OR ゲートの出力を否定したものである。

$$Y = \overline{A + B}$$

こちらも NAND と同様に万能ゲートである。

ド・モルガンの法則を用いると、

$$\overline{A+B} = \overline{A}\,\overline{B}$$

と表せる。

2.2.4 XOR ゲート

XOR は「入力が異なるときに 1 となる」論理である。

$$Y = A \oplus B$$

AND / OR / NOT を用いて展開すると、

$$Y = \overline{A}B + A\overline{B}$$

となる。

2.3 真理値表とカルノー図

2.3.1 真理値表から論理式を作る

真理値表から論理式を作る手順を以下の真理値表を例にとって考える。手順は以下に示す。

1. 出力が 1 となる入力の組を探す
2. それぞれを AND 項として書き出す
3. OR でまとめる

A	B	C	Y
0	0	0	0
1	0	0	0
0	1	0	0
0	0	1	0
1	1	0	1
1	0	1	1
0	1	1	1
1	1	1	1

この真理値表から、

$$\begin{aligned}
Y &= AB\overline{C} + A\overline{B}C + \overline{A}BC + ABC \\
&= AB\overline{C} + A\overline{B}C + \overline{A}BC + (ABC + ABC + ABC) \\
&= (AB\overline{C} + ABC) + (A\overline{B}C + ABC) + (\overline{A}BC + ABC) \\
&= AB(\overline{C} + C) + AC(\overline{B} + B) + BC(\overline{A} + A) \\
&= AB + AC + BC
\end{aligned}$$

が得られる。これは、3 入力多数決回路と呼ばれるものである。論理ゲートの図で表現したものを以下に示す。
3 入力多数決回路（Majority Circuit）は，3 つの入力 A, B, C のうち **2 つ以上が 1 のときに 1 を出力する**回路である。この回路は AND と OR のみで構成できる。このように、論理式を直接変形することで簡単にすることもできるが、カルノー図を使って直観的に簡単な形ににもっていくこともできる。

2.3.2　カルノー図の作成

カルノー図とは論理式を簡略化するために用いられる記法である。まず，入力変数 A, B を横軸，C を縦軸とする 3 変数カルノー図を作成する。横軸はグレイコード順（00,01,11,10）で配置する。

$C \backslash AB$	00	01	11	10
0	0	0	1	0
1	0	1	1	1

2.3.3　グルーピング

カルノー図上で 1 が配置されているセルを，2 のべき乗個（1,2,4,8,...）でまとめる。

- $AB = 11$ の列は $C = 0, 1$ で $1 \to AB$
- $AC = 11$ に対応する 2 セル $\to AC$
- $BC = 11$ に対応する 2 セル $\to BC$

これにより，最小論理式が得られる。

2.3.4　最小論理式

$$Y = AB + AC + BC$$

最小論理式とは最も簡単にかける論理式のことである。この式は,「3 つのうち 2 つが 1」という 3 入力多数決の条件をそのまま表していることが分かる。

2.4　2 進数の表現

10 進数の数の場合、一桁目は 10 の 0 乗の位、二桁目は 10 の 1 乗の位、三桁目は 10 の 2 乗の位・・・と対応して考えることができる。同様に 2 進数の数の場合、一桁目は 2 の 0 乗の位、二桁目は 2 の 1 乗の位、三桁目は 2 の 2 乗の位・・・と対応して考えることができる。
例)　$(2)_{10} \to (10)_2$　　$(11)_{10} \to (1011)_2$　　$(35)_{10} \to (100011)_2$

2.5　2進数の加算の基本

ここでは、2進数の加算を筆算で行い、それがどのように論理演算（ブール演算）で実現されているかを説明する。10進数の時と同様、桁毎に演算を行うが、繰り上がりに注意する必要がある。10進数では9+1で繰り上がりが発生するが、2進数では1+1で繰り上がりが発生する。

$$\begin{array}{cccc} & 1 & 0 & 1 \\ + & 0 & 1 & 1 \\ \hline 1 & 0 & 0 & 0 \end{array}$$

この計算は、下位ビットから順に処理されている。

2.5.1　1ビット加算の考え方

1ビット同士の加算を考える。入力を A, B とすると、次の2つの出力が必要になる。

- 和（Sum）
- 桁上がり（Carry）

A	B	Sum	Carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

この表は、前章で説明した半加算器の真理値表と一致する。

2.5.2　ブール演算として見る加算

上の真理値表から、それぞれの出力は次の論理式で表される。

$$\begin{aligned} \text{Sum} &= A \oplus B \\ \text{Carry} &= AB \end{aligned}$$

すなわち、2進数の加算は**XORとANDの組み合わせ**として実現される。

2.5.3　桁上がりを含む加算

次に、桁上がりを含む1ビット加算を考える。入力は A, B に加えて、下位桁からの桁上がり C_{in} がある。

$$\begin{array}{cccc} & 1 & 0 & 1 \\ + & 0 & 1 & 1 \\ \hline 1 & 0 & 0 & 0 \end{array}$$

右端の計算では

$$1 + 1 = 0 \quad (\text{Carry } 1)$$

となり、この Carry が次の桁へ渡される。

2.5.4 半加算器（HA）

半加算器は、2 つの 1 ビット入力 A, B を加算し，和（Sum）と桁上がり（Carry）を出力する回路である。


論理演算の考え方

- 和（Sum）は，A と B が異なるときに 1
- 桁上がり（Carry）は，A と B が両方 1 のときに 1

よって，論理式は次のようになる。

$$\begin{aligned} \text{Sum} &= A \oplus B \\ \text{Carry} &= AB \end{aligned}$$

論理ゲート図



真理値表

A	B	Sum	Carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

2.5.5　全加算器（FA）

全加算器は，入力 A, B に加えて，下位桁からの桁上がり C_{in} を含めて加算を行う回路である。


論理演算の考え方

- 和（Sum）は，3 入力のうち 1 の個数が奇数のときに 1
- 桁上がり（Carry）は，2 つ以上が 1 のときに 1

これより，論理式は次のように表される。

$$\text{Sum} = A \oplus B \oplus C_{\text{in}}$$
$$\text{Carry} = AB + C_{\text{in}}(A \oplus B)$$

論理ゲート図



真理値表

A	B	C_{in}	Sum	Carry
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

2.6　おまけ

本章では，加算器を基にした減算の方法と，複数ビット加算における時間的な問題について解説する。

2.6.1　減算器の考え方

2 進数の減算 $A - B$ は，2 の補数表現を用いることで加算として処理できる。

$$A - B = A + (\overline{B} + 1)$$

ここで，$\overline{B}$ は B の各ビットを反転したものである。

この式から分かるように，減算器は「反転器（NOT）」と「加算器」の組み合わせとして構成できる。

減算回路の構成

- B の各ビットを NOT ゲートで反転する
- 初段のキャリー入力に 1 を与える
- あとは通常の加算器として処理する

この構成により，加算器と減算器を同一の回路で兼用することが可能になる。

2.6.2　リップルキャリー加算器

複数ビットの加算は，全加算器を桁ごとに直列接続することで実現される。この構成を **リップルキャリー加算器** と呼ぶ。

FA ⟶ FA ⟶ FA ⟶ FA

図 2.1: リップルキャリー加算器の概念図

各桁のキャリー出力が次の桁へ順番に伝播するため，キャリーは波（ripple）のように流れていく。

2.6.3　処理時間の問題

リップルキャリー加算器の最大の欠点は，計算に時間がかかる点である。

最下位ビットで発生したキャリーは，すべての桁を通過しなければ最上位ビットの結果が確定しない。

そのため，ビット数が増えるほど，遅延時間は次のように増加する。

$$\text{遅延時間} \propto \text{ビット数}$$

これは，高速な演算が求められる回路では大きな問題となる。

2.6.4　高速化へのアプローチ

この問題を解決するために，以下のような手法が考えられている。

- キャリー先読み加算器（Carry Lookahead Adder）
- 桁ごとにキャリーを予測する構成
- 並列処理による遅延の削減

詳細な回路構成は複雑になるため本書では省略するが,「速さ」と「回路規模」のトレードオフが存在することは重要なポイントである。

第3章　基礎電気回路理論

本書では、電磁気学の基礎法則から出発し、電気回路としてそれらがどのように表現されるかを学んできた。本章では、回路理論の要点を整理し、各概念の関係をまとめる。

3.1　電圧・電流・回路素子

回路理論では、主に電圧 V、電流 I、電荷 Q を基本量として扱う。

- 電流は電荷の時間変化として定義される

$$I = \frac{dQ}{dt} \tag{3.1}$$

- 電圧はエネルギーの差を表す量であり、電場の線積分として定義される

$$V = -\int \vec{E} \cdot d\vec{l} \tag{3.2}$$

これらの量を結びつける要素として、抵抗、コンデンサ、コイルが導入される。

3.2　基本回路素子

3.2.1　抵抗

抵抗は電流と電圧を比例関係で結ぶ素子であり、オームの法則に従う。

$$V = RI \tag{3.3}$$

抵抗はエネルギーを熱として消費する散逸素子である。

3.2.2　コンデンサ

コンデンサは電荷を蓄える素子であり、電圧と電荷の関係は

$$Q = CV \tag{3.4}$$

で表される。エネルギーは電場として蓄えられる。

3.2.3　コイル

コイルは電流の変化に対して起電力を生じる素子であり、

$$V = L\frac{dI}{dt} \tag{3.5}$$

で表される。エネルギーは磁場として蓄えられる。

3.3　キルヒホッフの法則

回路全体の振る舞いは、以下の二つの法則によって記述される。

- 電流則（KCL）：節点における電流の保存

$$\sum I = 0 \tag{3.6}$$

- 電圧則（KVL）：閉回路におけるエネルギー保存

$$\sum V = 0 \tag{3.7}$$

これらは、それぞれ電荷保存則とエネルギー保存則に基づいている。

3.4　時間応答と過渡現象

RC 回路や RL 回路では、回路量は時間に依存して変化し、指数関数的な応答を示す。

$$e^{-t/\tau} \tag{3.8}$$

で表される時定数 τ は、回路の応答速度を決定する重要な指標である。

3.5　交流回路とインピーダンス

交流回路では、電圧と電流は時間的に変動するため、複素数表示を用いた解析が有効である。

各素子のインピーダンスは

$$Z_R = R \tag{3.9}$$
$$Z_L = j\omega L \tag{3.10}$$
$$Z_C = \frac{1}{j\omega C} \tag{3.11}$$

で定義され、直列回路では単純に加算される。

3.6　電磁気学とのつながり

回路理論は電磁気学の近似として理解できる。

- 電圧：電場の線積分
- 電流：電荷の流れ
- インダクタンス：電磁誘導
- コンデンサ：電場エネルギー

特にキルヒホッフの法則は、マクスウェル方程式を回路スケールで近似した結果とみなせる。

3.7　その他重要な知識

3.7.1　抵抗分圧

直列に接続された抵抗に電圧を加えると、各抵抗にかかる電圧は抵抗値に比例して分配される。これを抵抗分圧という。




図 3.1: 抵抗分圧回路の例

3.7.2　分圧の式

直列回路では電流は共通であり、

$$I = \frac{V_{\text{in}}}{R_1 + R_2} \tag{3.12}$$

である。
抵抗 R_2 にかかる電圧（出力電圧）は

$$V_{\text{out}} = IR_2 \tag{3.13}$$

$$= \frac{R_2}{R_1 + R_2} V_{\text{in}} \tag{3.14}$$

となる。
特に、$R_1 = 0$ の場合、$V_{\text{out}} = V_{\text{in}}$ となり、$R_2 = 0$ の場合、$V_{\text{out}} = 0$ となる。
また、$R_1 = \infty$ の場合、$V_{\text{out}} = 0$ となり、$R_2 = \infty$ の場合、$V_{\text{out}} = V_{\text{in}}$ となる。

3.7.3 二端子対回路

ある線形な回路網に対して、その回路網の両端に接続された二つの端子対に注目することができる。(図 3.2 参照)




図 3.2: 二端子対回路の概念図

このような二端子対に対して、電圧 V と電流 I の関係にのみ着目すれば、内部の複雑な回路構成を無視して、二端子対を一つの素子として扱うことができる。

3.7.4　入出力インピーダンス

二端子対回路の考え方を応用したものとして、入力インピーダンスと出力インピーダンスの概念がある。

ある回路網の二端子対に交流信号を印加したとき、その二端子対に流れる電流 (I) と電圧 (V) に対して、入力インピーダンスとは、

$$Z_{in} = \frac{V}{I} \tag{3.15}$$

で定義される。このとき、二端子対回路は、交流信号源から見たときに、抵抗値 Z_{in} を持つ素子として振る舞うことになる。(図 3.3 参照)




図 3.3: 入力インピーダンスの概念図

同様に、ある回路網が電源として、二端子に電力を供給しているとき、起電力 E と出力インピーダンス Z_{out} は、図 3.4 のように表される。




図 3.4: 出力インピーダンスの概念図

入力インピーダンスは素子の入力側から見た特性を表し、高いほど電流を消費しないため良いとされている。一方、出力インピーダンスは素子の出力側から見た特性を表し、低いほど負荷に対して安定した電圧を供給できるため良いとされている。

第4章　各種素子の動作原理

4.1　半導体

半導体とは、絶縁体に違う種類の不純物をドープすることによって導電性を持たせた材料である。代表的な半導体材料としてシリコン (Si) やゲルマニウム (Ge) がある。半導体はドープする不純物の種類によって、p 型半導体と n 型半導体に分類される。最外殻電子が 4 個のシリコンに、最外殻電子が 5 個のリン (P) などの不純物をドープすると、余分な電子が導電に寄与するため n 型半導体となる。一方、最外殻電子が 3 個のホウ素 (B) などの不純物をドープすると、電子が不足するため正孔が導電に寄与し、p 型半導体となる。

4.2　ダイオードの動作原理

ダイオードは図 4.1 のように p 型半導体と n 型半導体を接合して作られた素子である。ここで、図 4.1 の P 型のほうにある小さい丸は正孔を、N 型のほうにある小さい




図 4.1: ダイオードの断面図

丸は電子を表している。また、P 型のほうにある大きい丸は正孔が移動することによってできた負の固定電荷を、N 型のほうにある大きい丸は自由電子が移動することによってできた正の固定電荷を表している。

これらの自由電子と正孔は自由に動くことができるため勝手に拡散し、P 型半導体と N 型半導体との境界付近で、自由電子と正孔が再結合する。(図 4.2 参照)

この再結合が進むと、境界付近には自由電子と正孔がいなくなり、固定電荷だけが残る領域ができる。この領域を空乏層と呼ぶ。(図 4.3 参照)




図 4.2: ダイオードにおける自由電子と正孔の再結合




図 4.3: ダイオードにおける空乏層の形成

この領域には固定電荷が残っていいるため、これによる電界が N 型半導体側から P 型半導体側に向かって発生する。この電界は自由電子と正孔の拡散を妨げる向きに働くため、自由電子と正孔の拡散が止まり、空乏層の拡大も止まる。ここの電位差を拡散電位 (built-in potential) と呼び、P 型半導体と N 型半導体とのフェルミ準位の差に等しい。

ここで、電圧を N 側を正として印加することを考えてみると、空乏層と同じ方向の電界が発生するため、空乏層を大きくする方法に働き、電流は少ししか流れない。ここで電流が少ししか流れないといったが、実は、P 型半導体にはメインキャリアの正孔の他に少数キャリアの電子が存在し、N 型半導体には少数キャリアの正孔が存在する。これらは熱励起などによって生成されるため、少数キャリアは常に存在する。この少数キャリアが空乏層を通過することによって、逆方向にもわずかな電流が流れる。

次に、電圧を P 側を正として印加してみると、空乏層と逆方向の電界が発生するため、空乏層を小さくする方向に働き、自由電子と正孔が空乏層を通過しやすくなる。その結果、大きな電流が流れるようになる。このように、ダイオードは一方向にのみ大きな電流を流す素子である。なお、P 型半導体側をアノード、N 型半導体側をカソードと呼ぶ。

ダイオードの電圧-電流特性は

$$I_D = I_S \left\{ \exp\left(\frac{eV}{k_b T}\right) - 1 \right\} \tag{4.1}$$

という風に表される。(図 4.4) ここで、I_D はダイオード電流、I_S は逆方向飽和電流、e は素電荷、Vはダイオードにかかる電圧、k_b はボルツマン定数、Tは絶対温度である。室温付近では大体 $V_T = k_b T/e \approx 26mV$である。




図 4.4: ダイオードの電圧-電流特性 ($I_S = 10^{-12}\mathrm{A}, V_T = 25.85\mathrm{mV}$)

図 4.4 からわかるように、ダイオードは順方向に約 0.7V 以上の電圧がかかると急激に電流が流れ始める特性を持っている。

4.3 バイポーラトランジスタの動作原理

バイポーラトランジスタ (以下 BJT) は、3 つの半導体領域を接合して作られた素子である。NPN 型と PNP 型の 2 種類があるが、ここでは NPN 型について説明する。図 4.5 に BJT の断面図を示す。BJT はエミッタ (E)、ベース (B)、コレクタ (C) の 3 つの




図 4.5: バイポーラトランジスタの断面図

端子を持つ。エミッタは n 型半導体、ベースは p 型半導体、コレクタは n 型半導体で構成されているが、コレクタの n 型半導体のドープ濃度はエミッタの n 型半導体のドープ濃度よりも低い。

N 型半導体と P 型半導体の接合部にはダイオードと同じようにそれぞれ空乏層が形成される。

ここでエミッタからベースに電圧を印加し、ベース電流 I_B を流すと、エミッタベース間のエミッタベース間の空乏層がつぶれ、エミッタからベースに向かって多数キャリアである電子が注入される。ベースは p 型半導体であるため、注入された電子は正孔と再結合するが、ここでベースコレクタ間に電圧を印加すると、ベースが十分に薄い場合、エミッタからベースに向かっていた電子のほとんどはコレクタベース間の空乏層に存在する電界の影響を受けてコレクタに引き寄せられ、コレクタ電流 I_C として流れる。(図 4.6 参照) このとき、エミッタ電流 I_E はキルヒホッフの法則より、




図 4.6: バイポーラトランジスタの動作原理

$$I_E = I_B + I_C \tag{4.2}$$

である。また、エミッタから出発してコレクタに到達する電子の割合を α とすると、

$$I_C = \alpha I_E \tag{4.3}$$

である。よって

$$I_C = \frac{\alpha}{1-\alpha} I_B \tag{4.4}$$

となる。ここで、$\beta = \frac{\alpha}{1-\alpha}$ を BJT の電流増幅率と呼ぶ。α は 0 以上 1 未満の値をとるため、β は 1 以上の値をとる。通常、β は 100 程度の値をとるため、小さいベース電流 I_B で大きなコレクタ電流 I_C を制御することができる。

また、PNP 型の BJT は NPN 型 BJT と同様の動作原理で動作する。

余談ではあるが、トランジスタのベースエミッタ間は N 型半導体と P 型半導体の接合部であるため、ダイオードと同様の電圧-電流特性を持つ。

4.4 MOSFET の動作原理

MOSFET は、金属酸化被膜電界効果トランジスタ (Metal-Oxide-Semiconductor Field Effect Transistor) の略であり、電界効果を利用して動作するトランジスタである。MOSFET には n チャネル型と p チャネル型の 2 種類があるが、ここでは n チャネル型について説明する。図 4.7 に MOSFET の断面図を示す。MOSFET はソース (S)、ドレイン (D)、ゲート (G)、およびバックゲート (BG) の 4 つの端子を持つ。ソー




図 4.7: MOSFET の断面図

スとドレインは n 型半導体で構成されている。また、ゲートは絶縁膜 (通常は SiO2) を介して基板に接続された金属電極である。また、多くの MOSFET ではバックゲート端子はソース端子に接続されている。ここでゲートソース間に正の電圧 V_{GS} を印加すると、基板内の p 型半導体領域に電界が発生し、p 型半導体内部の少数キャリアである電子がゲート下に引き寄せられ、まるで n 型としてふるまう反転層が形成される。この反転層はソースとドレインを接続する導電チャネルとなるため、ドレインソース間に電圧 V_{DS} を印加すると、ドレインからソースに向かって電子が流れ、ドレイン電流 I_D が流れる。(図 4.8 参照) 動作原理より、BJT と違って電流ではなくゲー




図 4.8: MOSFET の動作原理

トソース間電圧 V_{GS} によってドレイン電流 I_D を制御することができる。

余談ではあるが、MOSFET のバックゲート=ソースとドレイン間には pn 接合が形成されているため、ダイオードと同様の電圧-電流特性を持つ。この、バックゲート=ソースとドレイン間の pn 接合を寄生ダイオード (ボディダイオード) と呼ぶ。

4.5 それぞれの回路での扱い方

図 4.9,4.10,4.11 にダイオード、BJT、MOSFET の回路記号を示す。以下、この本ではこのように表記する。



図 4.9: ダイオードの回路記号




図 4.10: BJT の回路記号




図 4.11: MOSFET の回路記号

各素子の論理回路での扱い方について説明する。本来これらの素子は非線形素子であり、前章で習った基礎回路理論は通用しない。しかし、論理回路では各素子をスイッチとして扱うことで、基礎回路理論を適用することができる。

4.5.1 ダイオード

ダイオードは順方向に電圧がかかると電流が流れ、逆方向に電圧がかかるとほとんど電流が流れない特性を持つ。そのため、論理回路では順方向に閉じたスイッチ、逆方向に開いたスイッチとして扱う。

4.5.2 バイポーラトランジスタ

NPN 型 BJT はベースに十分な電流が流れるとコレクタからエミッタに大きな電流が流れ、ベースに電流が流れないとコレクタからエミッタにほとんど電流が流れない特性を持つ。そのため、論理回路ではベースに電流が流れると導通し、ベースに電流が流れないととても大きい抵抗として扱う。

また、PNP 型 BJT は、ベースに負の電流が流れるとエミッタからコレクタに大きな電流が流れ、ベースに電流が流れないとエミッタからコレクタにほとんど電流が流れない特性を持つ。そのため、論理回路ではベースに負の電流が流れると導通し、ベースに電流が流れないととても大きい抵抗として扱う。

4.5.3 MOSFET

Nch MOSFET はゲートソース間に十分な電圧がかかるとドレインからソースに大きな電流が流れ、ゲートソース間に電圧がかからないとドレインからソースにほとんど電流が流れない特性を持つ。そのため、論理回路ではゲートソース間に電圧がかかると導通し、ゲートソース間に電圧がかからないととても大きい抵抗として扱う。

また、Pch MOSFET はゲートソース間に負の電圧がかかるとソースからドレインに大きな電流が流れ、ゲートソース間に電圧がかからないとソースからドレインにほとんど電流が流れない特性を持つ。そのため、論理回路ではゲートソース間に負の電圧がかかると導通し、ゲートソース間に電圧がかからないととても大きい抵抗として扱う。

第5章　論理回路の実装方法

5.1　簡単な論理回路の実現

以下の BJT と抵抗を使った回路を考える。この回路において V_{in} が 0V であるとき、




図 5.1

BJT はベースに電流が流れないため、コレクタ-エミッタ間はとても大きい抵抗となり、V_{cc} から GND に向かって電流が流れないため、抵抗 R による電圧降下が発生せず、出力電圧 V_{out} は V_{cc} となる。一方、V_{in} が 5V であるとき、BJT はベースに電流が流れるため、コレクタ-エミッタ間はショートとなり、抵抗 R により GND に向かって電流が流れるため、抵抗 R による電圧降下が発生し、出力電圧 V_{out} は 0V となる。以上より、0V を論理 0、5V を論理 1 としたとき、以下の真理値表が得られる。この

V_{in}	V_{out}
0V (論理 0)	5V (論理 1)
5V (論理 1)	0V (論理 0)

表 5.1: BJT を用いた論理回路の真理値表

真理値表は NOT 回路の真理値表と一致するため、この回路は NOT 回路として動作することがわかる。

ここで考えたいことがある。いま、0V を論理 0、5V を論理 1 としたが、これは自明なのだろうか。実は、0V を論理 1、5V を論理 0 とすることも可能である。電圧

を高い状態を H, 低い状態を L と表すと、

$$\begin{cases} L = 0 \\ H = 1 \end{cases} \tag{5.1}$$

とするか

$$\begin{cases} H = 0 \\ L = 1 \end{cases} \tag{5.2}$$

とするかの二種類がある。前者を正論理、後者を負論理と呼ぶ。この本では、特に断りがない限り正論理を採用する。

とにかく、図 5.1 の回路は NOT 回路として動作することがわかった。また、AND 回路や OR 回路も図 5.2、図 5.3 のように BJT と抵抗を組み合わせることで実現できる。




図 5.2: AND 回路




図 5.3: OR 回路

まず、図 5.2 の AND 回路について説明する。A と B の両方が+V であるとき、ダイオードは導通せず電流は流れないため、抵抗 R による電圧降下が発生せず、出力電圧 V_{out} は V_{cc} となる。一方、A または B のいずれかが 0V であるとき、対応するダイオードが順方向に導通し、抵抗 R により 0V の入力に向かって電流が流れるため、抵抗 R による電圧降下が発生し、出力電圧 V_{out} は 0V となる。よって AND 回路の真理値表が得られる。

次に、図 5.3 の OR 回路について説明する。A または B のいずれかが+V であるとき、対応するダイオードが順方向に導通し、抵抗 R により GND に向かって電流が流れるため、抵抗 R による電圧降下が発生し、出力電圧 V_{out} は V_{cc} となる。一方、A と B の両方が 0V であるとき、ダイオードは導通せず電流は流れないため、抵抗 R による電圧降下が発生せず、出力電圧 V_{out} は 0V となる。よって OR 回路の真理値表が得られる。

しかし、これらの回路には問題点がある。先ほどまでは無視していたが実際には、ダイオードには空乏層分の電圧降下が存在する。まず AND 回路のほうであるが、Y=L のとき、ダイオードの空乏層分の電圧が発生してしまうため、Y の電圧が完全に 0V にならない。次に OR 回路のほうであるが、Y=H のとき、出力電圧がダイオードの空乏層分の電圧だけ低くなってしまうため、Y の電圧が完全に V_{cc} にならない。また、

共通の問題として、抵抗に電流が流れ続けるため、電力消費が大きいという問題、負荷によって出力電圧が変動してしまうという問題がある。よって、現在では、これらの回路はあまり使われておらず、より優れた回路が使われている。

5.2 バイポーラトランジスタによる論理回路の実現

前部の回路の問題点として、出力電圧が完全に 0V または V_{cc} にならないこと、電力消費が大きいこと、大電流が扱えないこと、出力インピーダンスが高く負荷によって出力電圧が変動してしまう、入力インピーダンスが低いことが挙げられた。

ひとつづつこれらの問題点を解決していこう。まず、入力インピーダンスが低いという問題についてであるが、BJT をスイッチとして使うことで解決できる。図 5.4 に BJT を用いた NAND 回路を示す。この回路のようにダイオードと BJT を組み合わせ




図 5.4: BJT を用いた NAND 回路

た論理回路のことをダイオード-トランジスタ論理 (DTL: Diode-Transistor Logic) 回路と呼ぶ。この回路は前の章の AND 回路に反転増幅回路を組み合わせたものであるため、NAND 回路として動作することが分かる。これによって入力インピーダンスの問題に加え、出力電圧が 0V または V_{cc} にならない問題が解決できた。

次に、大電流が扱えないという問題についてであるが、ダイオードの代わりに BJT を使うことで解決できる。前章の BJT の理論で余談として述べたが、BJT のベースエミッタ間はダイオードと同様の電流-電圧特性を持つため、ダイオードの代わりに BJT を使うことで大電流を扱うことができる。トランジスタの量を増やすことに不満があるかもしれないが、結局現在では集積回路として IC 化されているため、ダイオードもトランジスタももはや変わらず、高速動作性や大電流化のために BJT を使うことが多い。ダイオードの代わりに BJT を使う論理回路のことをトランジスタ-トランジスタ論理 (TTL: Transistor-Transistor Logic) 回路と呼ぶ。

残りの問題は出力インピーダンスと電力消費であるが、これらは出力部に抵抗がついていることが原因である。この抵抗を取り除き、出力段にトーテムポール回路を採用することで解決できる。

図 5.5 に BJT 回路による、TTL トーテムポール出力を有した NAND 回路を示す。




図 5.5: TTL トーテムポール出力を有した NAND 回路

この回路の動作を考えよう。まず、A と B のどちらかが 0V であるとき、対応する入力部のトランジスタが on となるため、増幅部 (2 段目) のトランジスタが off となり、出力部 (3 段目) の上側のトランジスタが on、下側のトランジスタが off となる。そのため、出力電圧 V_{out} は V_{cc} からダイオードの順方向電圧降下分を引いた電圧となる。一方、A と B の両方が+V であるとき、入力部のトランジスタがどちらも off となるため、増幅部のトランジスタが on となり、出力部の上側のトランジスタが off、下側のトランジスタが on となる。そのため、出力電圧 V_{out} は 0V となる。以上より、この回路は NAND 回路として動作することが分かる。これによって出力電圧が完全に 0V または V_{cc} にならない問題以外の問題は解決できた。これで NAND 回路の実現方法について説明したが、AND 回路や OR 回路も同様にして実現できる。

また、余談ではあるが、このままの回路であると、出力部の上側と下側のトランジスタが同時に on となる可能性があり、その瞬間 V_{cc} から GND に向かって大電流 (貫通電流) が流れてしまう。これを防ぐために、出力部の上側のトランジスタのコレクタ側に小さめの抵抗 (130Ω 程度) を挿入することが多い。

以上より、BJT を用いた論理回路の実現方法について説明した。しかし実は現在では、BJT を用いた論理回路はあまり使われておらず、MOSFET を用いた論理回路が主流となっている。次章では MOSFET を用いた論理回路の実現方法について説明する。

5.3 MOSFET による論理回路の実現

前章では BJT を用いた論理回路の実現方法について説明したが、現在では MOSFET を用いた論理回路が主流となっている。

図 5.6 の回路を考えよう。




図 5.6: MOSFET を用いた NOT 回路




図 5.7: 実際の CMOS による NOT 回路

この回路は、PMOS トランジスタと NMOS トランジスタを組み合わせた回路であり、Complementary MOS (CMOS) 回路と呼ばれる。復習であるが,Nch MOSFET はゲートにソースより高い電圧が印加されるとオンになる特性を持ち、Pch MOSFET はゲートにソースより低い電圧が印加されるとオンになる特性を持つ。この回路において、入力が高電位（論理 1）の場合、下側の NMOS トランジスタがオンになり、上側に PMOS トランジスタがオフになるため、出力はグランドに接続され、低電位（論理 0）となる。一方、入力が低電位（論理 0）の場合、上側の PMOS トランジスタがオンになり、下側の NMOS トランジスタがオフになるため、出力は電源に接続され、高電位（論理 1）となる。このように、図 5.6 の回路は NOT 回路として動作する。

この CMOS 回路の利点として、MOSFET を使用しているため、入力にほとんど電流が流れないため、入力インピーダンスが非常に高いことが挙げられる。また、出力インピーダンスも低いため、他の回路への駆動能力が高い。一方で、デメリットとして、MOSFET のゲートに電荷をチャージする時間だけ遅延が発生するため、スイッチング速度が BJT に比べて遅いこと、静電気に弱いため、取り扱いに注意が必要であること、ON から OFF への遷移時に一瞬両方の MOSFET がオンになるため、短時間ながらも電源からグランドに大きな電流が流れることが挙げられる。

なお実際の CMOS による NOT 回路では、図 5.7 のように、図 5.6 の回路を 3 個つなげて使っていることが多い。

まず、図 5.6 の回路は NOT 回路を 3 つ直列につなげているため、出力も NOT 回路となることがわかる。これは、NOT 回路の遅延時間等の特性をほかの論理回路と合わせるためであり、このような処理をした出力をバッファード出力と呼ぶ。

次に、図 5.8 の回路を考えよう。この回路は、2 つの PMOS トランジスタと 2 つ




図 5.8: MOSFET を用いた NAND 回路

の NMOS トランジスタを組み合わせた回路であり、NAND 回路として動作する。動作を確認しよう。まず、入力 A が低電位 (L) で、入力 B が低電位 (L) の場合、Q_1^A と Q_1^B がオンになり、Q_2^A と Q_2^B がオフになるため、出力は電源に接続され、高電位 (H) となる。次に、入力 A が低電位 (L) で、入力 B が高電位 (H) の場合、Q_1^A と Q_2^B がオンになり、Q_1^B と Q_2^A がオフになるため、出力は電源に接続され、高電位 (H) となる。同様に、入力 A が高電位 (H) で、入力 B が低電位 (L) の場合も、出力は高電位 (H) となる。最後に、入力 A が高電位 (H) で、入力 B が高電位 (H) の場合、Q_2^A と Q_2^B がオンになり、Q_1^A と Q_1^B がオフになるため、出力はグランドに接続され、低電位 (L) となる。このように、図 5.8 の回路は NAND 回路として動作する。

AND 回路は NAND 回路の出力を NOT 回路 (図 5.6) に入力することで実現できるほか、NOR 回路や OR 回路も同様にして実現できる。図 5.9 の回路はそれぞれ NOT 回路、NAND 回路、AND 回路、NOR 回路、OR 回路を MOSFET で実現したものである。特に動作原理を解説することはしないが、NAND 回路の時と同じ考えで動作原理を確認することができるので、各自で確認してほしい.




図 5.9: MOSFET を用いた各種論理回路

以上のように、MOSFET を用いた論理回路は BJT を用いた論理回路と同様に動作するが、MOSFET の特性を活かした高入力インピーダンスや低出力インピーダンス, 出力電圧が完全に 0V または V_{DD} になることなどの利点があるため、現在では MOSFET を用いた論理回路が主流となっている。

一方で、大きな弱点として、静電気に弱いことが挙げられる。MOSFET のゲートは非常に薄い酸化膜で覆われており、静電気によってこの酸化膜が破壊されると、MOSFET が正常に動作しなくなる可能性がある。そのため、多くの論理ゲートには静電気防止用の回路が組み込まれている。(図 5.10)




図 5.10: 静電気防止回路の例

図 5.10 の回路では、入力端子に対して、V_{DD} と GND にそれぞれダイオードが接続されている。これにより、数万 V 程度にも及ぶ静電気が入力端子に加わった場合、電圧が正であっても負であってもダイオードが順方向に導通し、静電気を V_{DD} または GND に逃がすことで、MOSFET のゲートを保護している。これで静電気による MOSFET の破壊を防ぐことができるが、このダイオードは定常的に電流を流す設計になっていないので、入力端子に V_{DD} より高い電圧を加えること、GND より低い電圧を加えることは、論理回路の破壊の原因となるため、注意が必要である。

また、同様に、理論の章で説明したように、MOSFET には寄生ダイオードが存在するため、出力端子に V_{DD} より高い電圧を加えること、GND より低い電圧を加えることも、論理回路の破壊の原因となるため、注意が必要である。

第6章　論理回路応用

前章までで、論理回路の基本的な仕組みと作り方について説明した。本章では、論理回路を実際に使用する際に必要となる応用的な知識について説明する。

6.1　オープンコレクタ出力

今まで、正論理として、論理0を低電位(L)、論理1を高電位(H)として説明してきた。しかし、オープンコレクタ出力と呼ばれる出力形式では、論理0を低インピーダンス状態、論理1を高インピーダンス状態として扱う。図6.1の回路図を見てほしい。




図 6.1: 出力回路




図 6.2: プルアップ抵抗の接続

この回路は簡単なNOT回路からコレクタに接続されていた抵抗と電源を取り除いたものである。この回路に$V_{in} = H$を入力すると、トランジスタがオンになるため、トランジスタはとても低い抵抗値とみなせるため、出力V_{out}はGNDにとても低い抵抗でつながっている状態となる。これを低インピーダンス状態と呼ぶ。一方、$V_{in} = L$を入力すると、トランジスタがオフになるため、トランジスタはとても高い抵抗値とみなせるため、出力V_{out}はGNDからとても高い抵抗でつながっている状態となる。これを高インピーダンス状態と呼ぶ。このようにオープンコレクタ出力では、論理0を低インピーダンス状態、論理1を高インピーダンス状態として扱う。

オープンコレクタ出力をそのまま扱うことはできないため、プルアップ抵抗と呼ばれる抵抗を出力に接続して使用する。(図6.2参照) この回路の動作は、

- $V_{in} = H$の場合、電源→プルアップ抵抗→出力→トランジスタ→GNDの経路ができ、トランジスタが低インピーダンス状態であるため、分圧により出力はGNDに

近い低電位となる。(論理 0)

- $V_{in} = L$ の場合、電源→プルアップ抵抗→出力→トランジスタ→ GND の経路ができるが、トランジスタが高インピーダンス状態であるため、分圧により出力は電源に近い高電位となる。(論理 1)

となる。以上より、プルアップ抵抗とトランジスタの分圧比によって、出力の電圧レベルが決まるため、適切な抵抗値を選択する必要がある。

なお CMOS 論理回路の場合、オープンドレイン出力と呼ばれることもあるが、基本的な動作は同じである。

この本ではオープンコレクタ出力を持つ論理回路は回路図上で、出力部に三角形のマークをつけて表記することにする。(図 6.3 参照)




図 6.3: オープンコレクタ出力のバッファ回路の記号

ここで、オープンコレクタ出力の利点について説明しよう。通常, 各種論理出力を OR 演算するときは、OR 回路を使用する必要がある。(図 6.4 参照) 一方で、オープンコレクタ出力の場合、複数の出力をそのまま接続して、プルアップするだけで OR 演算が可能である。(図 6.5 参照)




図 6.4: 通常の OR 回路




図 6.5: オープンコレクタ出力による OR 回路

図 6.5 の動作を確認しよう。オープンコレクタ出力すべてが高インピーダンス状態の場合、プルアップ抵抗により出力は高電位 (H) となる。一方で、いずれか 1 つでも低インピーダンス状態、その部分を電流が通過するため、出力は低電位 (L) となる。このように、オープンコレクタ出力を使用することで、簡単に複数入力 OR 回路を実現できるという利点がある。これをワイアード OR と呼ぶ。なお負論理の場合は、オープンコレクタ出力を使用して AND 回路を実現でき、ワイアード AND と呼ぶ。

このオープンコレクタ出力の TTL の NAND 回路の回路図を図 6.6 に、オープンドレイン出力の CMOS の NAND 回路の回路図を図 6.7 に示す。

このようにオープンコレクタ出力を実装することができる。NAND 回路以外の論理回路でもオープンコレクタ出力を実装することができる。




図 6.6: TTL オープンコレクタ NAND 回路




図 6.7: CMOS オープンドレイン NAND 回路

6.2 各種 74 シリーズ

論理回路にはテキサス・インスツルメンツ社が開発した 74 シリーズと呼ばれる IC が広く使われている。74 シリーズには様々な種類があり、例えば TTL タイプの場合

- 74 シリーズ：標準 [standard]
- 74S シリーズ：高速型 [schottky]
- 74LS シリーズ：S の低消費電力化 [low power schottky]
- 74ALS シリーズ：LS の改良型 [advanced low power schottky]
- 74AS シリーズ：S の高速改良型 [advanced schottky]

などがある。これら TTL タイプのものはほとんど絶滅しているが、74LS シリーズはまだ存在している。また、CMOS タイプの場合

- 74C シリーズ：CMOS 標準 [CMOS standard]
- 74HC シリーズ：高速型 [high speed CMOS]
- 74AC シリーズ：HC の改良型 [advanced CMOS]
- 74AHC シリーズ：HC のさらなる改良型 [advanced high speed CMOS]
- 74LV シリーズ：3.3V 以下の電源での動作 [low voltage CMOS]
- 74LVC シリーズ：LV の高速型 [advanced low voltage CMOS]

などがある。これら CMOS タイプのものは現在でも広く使われているが、特に 74HC シリーズが主流である。

しかし、これらの IC はそれぞれ違う電源電圧で動作したり、Hi であると認識する電圧レベルと Hi として出力する電圧レベルが異なったりするため (図 6.8)、異なるシリーズの IC を直接接続して使用することはできない。




図 6.8: 各種 74 シリーズの電圧レベル

しかし例外として、入出力トレラントと呼ばれる機能を持つ IC は、大きな電圧を入力や出力につないだ時でも IC が壊れないように設計されているが、動作は保障されていないので、異なる電圧レベルの IC 同士を直接接続して使用するべきではない.

次の部では、異なる電圧レベルの IC 同士を接続して使用する方法について説明する。

6.3 電圧レベルの変換

一口に電圧レベルが異なるといっても、出力レベルが入力レベルより高い場合の変換と、出力レベルが入力レベルより低い場合の変換の 2 種類がある。まず、出力レベルが入力レベルより高い場合の変換について説明する。

6.3.1 出力レベル>入力レベルの場合

抵抗分圧

出力レベル>入力レベルの場合、まず考えることとして、抵抗分圧によって出力レベルを下げる方法がある。(図 6.9 参照) この回路では、電圧レベルが 5V の出力を R_1 と R_2 の抵抗分圧によって、電圧レベルが 3.3V の入力に接続している。このとき、

$$V_{out} = V_{in} \cdot \frac{R_2}{R_1 + R_2} \tag{6.1}$$

となるため、R_1 と R_2 の値を適切に選択することで、5V の出力を 3.3V の入力に接続することができる。しかし、この方法はゲートの出力が High のとき、必ず R_1 と R_2 に電流が流れるため、消費電力が大きくなるという欠点がある。




図 6.9: 抵抗分圧による電圧レベル変換

また、アマチュアレベルでよく使われている方法として、単純に直列に抵抗を接続する方法がある。(図 6.10 参照)




図 6.10: 直列抵抗による電圧レベル変換

この回路は、5V の出力と 3.3V の入力の間に直列に抵抗を接続している。この回路は一応動作はするのだが、CMOS の静電気保護用のダイオードに電流が流れ続けるというメーカーの想定外の動作をするため、IC が壊れる可能性がある。(図 6.11 参照) そのため、この方法は推奨されない。




図 6.11: CMOS の静電気保護用ダイオードに電流が流れ続ける様子

オープンコレクタ出力

もう一つの方法として、オープンコレクタ出力を使用する方法がある。(図 6.12 参照)




図 6.12: オープンコレクタ出力による電圧レベル変換

論理回路のレベルが 5V であったとしても、オープンコレクタ出力を使用することで、プルアップ抵抗の接続先を 3.3V にすることで、3.3V の入力に接続することができる。

また、外部にトランジスタを用意することで、5V 側がオープンコレクタ出力出なかったとしても、同様の理論でオープンコレクタ出力を実現することもできる。(図 6.13 参照)




図 6.13: トランジスタを用いたオープンコレクタ出力

レベル変換可能なゲート IC を使う

もう一つの方法として、レベル変換可能なゲート IC を使用する方法がある。レベル変換可能なゲート IC とは、異なる電圧レベルで動作するデジタル回路間を安全に接続するために設計された IC であり、Texas Instruments 社や東芝社などのメーカーから販売されている。もし迷ったら、この方法を使用することが安全である。

6.3.2　出力レベル<入力レベルの場合

そのままつなぐ

出力レベル<入力レベルの場合、ほとんどの場合、そのまま接続しても論理回路が壊れることはない。ここで、図 6.8 を見てほしいのであるが、3.3V LVTTL の出力と 5V TTL の入力を接続した場合、3.3V LVTTL の出力が High のとき、出力は 2.4V 以上であるため、5V TTL の入力は High として認識する。このように出力レベル<入力レベルの場合、そのまま接続しても問題ない場合が多い。

一方、3.3V LVTTL の出力と 5V CMOS の入力を接続した場合を考えよう。3.3V LVTTL の出力が High のとき、出力は 2.4V 以上であるため、5V CMOS の入力は High として認識する範囲の 4.5V に達しないため、5V CMOS の入力は High として認識しない可能性がある. この場合は別の方法を使用する必要がある。

オープンコレクタ出力

もう一つの方法として、オープンコレクタ出力を使用する方法がある。(図 6.14 参照) 論理回路のレベルが 3.3V であったとしても、オープンコレクタ出力を使用すること




図 6.14: オープンコレクタ出力による電圧レベル変換 (低電圧側入力)

で、プルアップ抵抗の接続先を 5V にすることで、5V の入力に接続することができる。しかし、注意点として、3.3V 側の出力端子に 5V の電圧がかかるため、3.3V 側の IC には出力トレラント機能が必要である。

これもトランジスタを用意することで、5V 側がオープンコレクタ出力出なかったとしても、同様の理論でオープンコレクタ出力を実現することもできる。

レベル変換可能なゲート IC を使う

もう一つの方法として、前の節で紹介した、レベル変換可能なゲート IC を使用する方法がある。やはり、安全性などの観点から、この方法を使用することが推奨される。

6.4　論理回路の入出力方法

もしあなたが人間ならば、実際に電子工作で論理回路で何かを作成したときに、人間が論理回路に信号を与えてあげる入力と、人間が論理回路からの信号を受け取る出力

が必要になるだろう。

6.4.1 出力方法

まず、論理回路の出力として LED を使うのが最もわかりやすい方法である。A=High のときに LED が点灯し、A=Low のときに LED が消灯するようにするには図 6.15 と図 6.16 の 2 通りの方法がある。図 6.15 の回路では、論理回路の出力が High のとき




図 6.15: LED をソース側に接続した出力回路




図 6.16: LED をシンク側に接続した出力回路

に論理回路から LED に電流が流れ、LED が点灯する。一方、図 6.16 の回路では、論理回路の出力が Low のときに V_{cc} から LED に電流が流れ、LED が点灯する。このように、どちらの方法でも LED を点灯させることができる。

74HC シリーズの場合、論理回路が流せる電流は最大で約 20mA であり、LED が点灯するために必要な電流は約 5〜10mA であるため、直接 LED を接続しても問題ない。しかし、LED ではない出力装置を使う場合や、複数の LED を接続する場合などは、論理回路から直接電流を流すことができない場合がある。その場合は、トランジスタを用いて論理回路の出力を増幅する必要がある。図 6.17,6.18 にトランジスタを用いた出力回路の例を示す。




図 6.17: エミッタ接地回路を用いた出力回路




図 6.18: エミッタフォロワ回路を用いた出力回路

これらの回路を用いることで、論理回路の出力を増幅し、より大きな電流を流すことができる。

しかし、これらの回路には欠点が存在する。トランジスタが ON から OFF に切り替わるときに、トランジスタ内部に少数キャリアが過剰に残っているため、そいつらがキャリアとなり電流が流れなくなるまで時間がかかる。この現象を少数キャリア蓄積効果と呼び、これによりスイッチング速度がおよそ 3μs 程度遅くなる。このため、高速に動作させたい場合, 図 6.19 のような回路を用いる。




図 6.19: スピードアップコンデンサを付けたエミッタ接地回路

この回路は 100pF 程度のコンデンサ (スピードアップコンデンサという) を論理回路の出力とトランジスタのベースの間に接続することで、論理回路の出力が High の間に電荷を図の通りに蓄えて、Low に切り替わったときにその電荷を用いてベースに負の電圧をかけることで少数キャリアを強制的に排出し、スイッチング速度を向上させる回路である。

6.4.2 入力方法

論理回路に信号を入力する方法として、最も簡単な方法はスイッチを用いる方法である。ここで図 6.20 のようにゲートにスイッチを接続したくなるが、この方法は正しく動作しない。なぜならば、このスイッチを開いた場合に、論理回路の入力が浮遊状




図 6.20: ゲートへのスイッチ接続例 (誤 1)




図 6.21: ゲートへのスイッチ接続例 (誤 2)

態となり、不定の電圧となってしまうため、動作が保障されない。

図 6.20 の回路がだめならば、図 6.21 のようにスイッチで GND と V_{cc} を切り替えればうまくいくかもしれないと考えるかもしれないが、この方法も上手くいかない。なぜならばスイッチはどちらかの接点と離れたタイミングと全く同じ時間にもう一つの接点と接続されるわけではないためである。まず、切り替え時に両方の接点と離れてしまう場合 (Break-Before-Make という)、論理回路の入力が浮遊状態となり、不定の電圧となってしまうため、動作が保障されない。一方、切り替え時に両方の接点と接続されてしまう場合 (Make-Before-Break という)、論理回路の入力が一瞬であるが短絡状態となってしまい、過大な電流が流れてしまう可能性があるため、危険である。

このように、スイッチを用いて論理回路に信号を入力する場合は、プルアップ抵抗またはプルダウン抵抗を用いて、スイッチが開いたときに論理回路の入力が浮遊状態にならないようにする必要がある。図 6.22 にプルアップ抵抗を用いたスイッチ接続例を、図 6.23 にプルダウン抵抗を用いたスイッチ接続例を示す。図 6.22 の回路




図 6.22: プルアップ抵抗を用いたゲートへのスイッチ接続例




図 6.23: プルダウン抵抗を用いたゲートへのスイッチ接続例

では、スイッチが開いているときにプルアップ抵抗によって論理回路の入力が V_{cc} に引っ張られ、高電位 (H) となる。一方、スイッチが閉じているときに論理回路の入力が GND に接続され、低電位 (L) となる。プルダウンの回路も同様に動作する。このように、スイッチを用いて論理回路に信号を入力する場合は、プルアップ抵抗またはプルダウン抵抗を用いて、スイッチが開いたときに論理回路の入力が浮遊状態にならないようにする必要がある。

プルアップ、プルダウン抵抗の抵抗値は、通常数 kΩ から数十 kΩ 程度が用いられる。

しかし、スイッチを使う際に注意しなければならない点がある。スイッチを押したときに、接点がバウンドし、チャタリングと呼ばれる現象が発生することがある。チャタリングが発生すると、スイッチを一回押しただけで、論理回路の入力が High と Low を何度も繰り返すことになり、正しく動作しない可能性がある。このチャタリングをはソフト的な対策を行うこともできるが、最も簡単なハード的対策として、図 6.24 のようなチャタリング防止回路を用いることができる。

この回路ではチャタリングが発生しても、コンデンサ C_1 が充放電を行うことで、論理回路の入力に加わる電圧がゆっくりと変化するようになり、チャタリングの影響を受けにくくなる。しかし、この回路の問題点として、例えば、ON から OFF に切り替わったときに、コンデンサ C_1 が充電される過渡応答が発生するが、そのゆっくり




図 6.24: チャタリング防止回路の例




図 6.25: シュミットトリガ回路を組み合わせたチャタリング防止回路の例

とした過渡応答で、論理回路が High とみなす電圧と Low とみなす電圧付近を行ったり着たりすることがあり、論理回路の動作がバタつく。そのため、この回路にシュミットトリガ回路という、入力電圧がある閾値を超えたときにのみ出力が切り替わる回路を組み合わせることで、より安定した動作を実現できる。(図 6.25 参照)

6.5　未使用ピンの処理

論理回路には未使用の入出力ピンが存在する場合がある。例えば、74HC00 は 4 つの NAND 回路を 1 つの IC に内蔵しているが、1 つだけ NAND 回路を使用する場合、残りの 3 つの NAND 回路の入力ピンは未使用となる。このような未使用の入出力ピンをそのままにしておくと、心理的に不安である。

これらの処理方法を説明する。

未使用の入力ピンは、プルアップ抵抗またはプルダウン抵抗を用いて、論理回路の入力が浮遊状態にならないようにしておけば安心である。プルアップかプルダウンのどちらを用いるかであるが、出力が Low になるように選ぶとよいとされているが、めんどくさいなら全部プルダウンでよい。

未使用の出力ピンは、基本オープンで大丈夫だが、オープンコレクタ出力の場合だけは例外で、プルアップかプルダウンをしておく必要がある。プルアップかプルダウンのどちらを用いるかであるが、消費電力を下げるほうを選ぶとよいとされている。

第7章　おわりに

この本を手に取って下さり、ありがとうございました。今回は初のサークル参加で、時間もなく、少し説明が雑な部分が多くなってしまった気もしますが、論理回路に少しでも興味をもらえれば幸いです。本書では論理回路の仕組みを中心に話をしてきましたが、割愛した部分も多々あります。今後サークルとしてまた本を出す際には今回端折ってしまった所も説明できたらいいと思っています。今後も電子回路やロボコン関する本を出していく予定なので、応援してもらえると嬉しいです。

by　Ari3

私はもともとコミケなど名前しか知らない状態で、全く関係ない人生を送っていたのですが、Ari3 に無理矢理巻き込まれていつの間にか本を書くことになってしまいました。大学では電気電子工学を専攻しているため、論理回路の理解自体はそこまで難しくなかったのですが、文章にするのは非常に難しく、特に図の作成には苦労しました。また、Ari3 に本を書けと言われたときはすでに 12 月で、非常にタイトなスケジュールであったため、書きたいこともすべて書ききれず、説明も雑になってしまった部分も多々あるかと思います。しかし、論理回路の基礎を理解する上で最低限必要なことは盛り込めたと思うので、論理回路に興味を持ってもらえれば幸いです。来年はより深堀した内容の本を書けたらいいなと思っています。

by　El Presidente

参考文献

- 『ディジタル回路』、斉藤 忠夫、株式会社コロナ社、昭和 57 年
- 『ディジタル回路』、五島 正裕、株式会社数理工学社、2007 年
- 『ディジタル電子回路』、木村 誠聡、株式会社数理工学社、2012 年

理解れ! 論理回路入門

著者　Ari3　&　El Presidente
サークル　ありのす工房
発行日　2025 年 12 月 31 日 初版
印刷所　ペンタロー
組版　LaTeX
連絡先　chaume.yu@gmail.com
twitter　@early72412338