Ανάπτυξη κώδικα για το μικροελεγκτή ATmega328 και προσομοίωση της εκτέλεσης του στο αναπτυξιακό περιβάλλον MPLAB X

Εργαστήριο Μικροϋπολογιστών

Κριθαρίδης Κωνσταντίνος, el21045 Μπαλάτος Δημήτριος, el21170

15 Οκτωβρίου 2024

1 Ρυθμιζόμενες χρονικές καθυστερήσεις

Ορίζουμε εντολή wait_approx_1_msec που κάνει την πλειοψηφία των απαραίτητων κύκλων (15980 από 16000) για καθυστέρηση 1 msec μέσω απλού loop από το 3991 προς τα κάτω. Για να κάνουμε τους υπόλοιπους 20 κύκλους ανά ms, πρέπει να διακρίνουμε περιπτώσεις ανάλογα αν διανύουμε το τελευταίο δευτερόλεπτο, ώστε να αντιμετωπίσουμε τον επιπλέον απαραίτητο χρόνο της εξωτερικής rcall , της ret και του υπόλοιπου σταθερού overhead (3+4+1+1=9 κύκλοι). Για να το κάνουμε αυτό, αξιοποιούμε 9 brne , τα οποία εκτελούν 2 κύκλους σε κάθε επανάληψη, ενώ 1 στη τελευταία, οπότε μας επιτρέπουν να "αφαιρούμε" το σταθερό overhead μέσω της τελευταίας επανάληψης. Συνεπώς, σε κάθε επανάληψη γίνονται 2+9*2=20 κύκλοι που προστίθενται στους 15980 για να αθροίσουν στους 16000, ενώ το σταθερό overhead λόγω των brne γίνεται 9-9=0, επιτυγχάνοντας τέλεια ακρίβεια. Ο κώδικας δουλεύει για κάθε τιμή του Delay_ms ≥ 1 που χωράει σε 2 bytes, δηλαδή από 1 έως 65535.

Βλέπουμε χρόνο εκτέλεσης μέσω της προσομοίωσης για 1 msec και 1 sec αντίστοιχα:

Cycle Counter 16000
Frequency 16.000 MHz
Stop Watch 1,000.00 µs

Σχήμα 1: Χρονομέτρηση καθυστέρησης 1 msec

Cycle Counter 16000000

Frequency 16.000 MHz

Stop Watch 1,000,000.00 µs

Σχήμα 2: Χρονομέτρηση καθυστέρησης 1 sec

```
1  ;
2  ; Ex1.asm
3  ;
4  ; Created: 10/13/2024 2:48:02 PM
5  ; Author : User
6  ;
7
```

```
.include "m328PBdef.inc"
   .def msl=r24
10
   .def msh=r25
11
   .def il=r26
12
   .def ih=r27
14
   .equ Delay_ms=65535
15
16
   ; Replace with your application code
17
   init:
18
           ldi r26, LOW(RAMEND)
19
           out SPL, r26
20
           ldi r26, HIGH(RAMEND)
21
            out SPH, r26
22
       rcall wait_x_msec
23
           nop
24
25
   wait_x_msec: ; Delay_ms*16000 +2-9+4 + 3 overhead = Delay_ms*16000
26
           ldi msl, LOW(Delay_ms) ; 1 cycle
27
           ldi msh, HIGH(Delay_ms) ; 1 cycle
28
   delay1: ; Delay_ms*16000 - 9
29
           rcall wait_approx_1_msec ; 15980 cycles = 15977 cycles
30
                                                          + 3 cycles overhead
31
            sbiw msl, 1; 2 cycles
32
           brne label1; 2 or 1 cycles
   label1:
           brne label2 ; 2 or 1 cycles
35
   label2:
36
           brne label3 ; 2 or 1 cycles
37
   label3:
38
           brne label4 ; 2 or 1 cycles
39
   label4:
           brne label5 ; 2 or 1 cycles
41
   label5:
42
           brne label6 ; 2 or 1 cycles
43
   label6:
44
           brne label7 ; 2 or 1 cycles
45
   label7:
46
           brne label8 ; 2 or 1 cycles
   label8:
48
            brne delay1 ; 2 or 1 cycles
49
   delay1_end:
50
           ret ; 4 cycles
51
52
   wait_approx_1_msec: ; 3991*4 - 1 + 14 cycles = 15977 cycles
53
           push il; 2 cycles
54
           push ih; 2 cycles
55
           ldi il, LOW(3991) ; 1 cycle
56
           ldi ih, HIGH(3991) ; 1 cycle
57
   loop: ; x*4 - 1 cycles
```

```
sbiw il, 1; 2 cycles
brne loop; 2 or 1 cycle
pop ih; 2 cycles
pop il; 2 cycles
ret; 4 cycles
```

2 Υπολογισμός λογικών συναρτήσεων

Η υλοποίηση είναι straight-forward μετάφραση των λογικών συναρτήσεων σε κώδικα. Αρχικά υπολογίζουμε τα συμπληρωματικά των μεταβλητών, μετά υπολογίζουμε τις συναρτήσεις. Για τα ενδιάμεσα αποτελέσματα σε κάθε περίπτωση αξιοποιούμε τον καταχωρητή του αποτελέσματος και έναν βοηθητικό καταχωρητή tmp.

Πίναχας:

A	В	С	D	FO	F1
0x51	0x41	0x21	0x01	0xEF	0xDF
0x52	0x43	0x24	0x05	0xEB	0xDB
0x53	0x45	0x27	0x09	0xE5	0xD3
0x54	0x47	0x2A	0x0D	0xE7	0xD5
0x55	0x49	0x2D	0x11	0xEB	0xC7
0x56	0x4B	0x30	0x15	0xEB	0xCB

```
; Ex2.asm
   ; Created: 10/13/2024 2:48:57 PM
   ; Author : User
   .include "m328PBdef.inc"
9
   .def a=r16
10
   .def b=r17
   .def c=r18
   .def d=r19
   .def nota=r20
14
   .def notb=r21
15
   .def notc=r22
16
   .def notd=r23
17
   .def f0=r24
   .def f1=r25
   .def i=r26
20
21
   .def temp=r27
22
   ; Replace with your application code
23
```


```
start:
        ldi a, 0x51
25
            ldi b, 0x41
26
            ldi c, 0x21
27
            ldi d, 0x01
28
            ldi i, 6
   loop:
30
            mov nota, a
31
            com nota
32
            mov notb, b
33
            com notb
34
            mov notc, c
35
            com notc
            mov notd, d
37
            com notd
38
39
            mov f0, a
40
            and f0, notb
41
            mov temp, notb
            and temp, d
43
            or f0, temp
44
            com f0
45
46
            mov f1, a
47
            or f1, notc
48
            mov temp, b
            or temp, notd
            and f1, temp
51
52
            inc a
53
            subi b, -2; since there is no addi, we subtract its opposite
54
            subi c, -3; similarly
55
            subi d, -4; similarly
57
            dec i
58
            brne loop
59
```

3 Αυτοματισμός βαγονέτου


Για την καθυστέρηση αξιοποιήθηκε η μέθοδος που ορίστηκε στην Ασκηση 1. Μετά, εναλλάξ τρέχουμε τις υπορουτίνες RIGHT — LEFT , που επιλέγονται βάσει της σημαίας T , ξεκινώντας από τα δεξιά (MSB στην πλακέτα) προς τα αριστερά (LSB στην πλακέτα).

Οι RIGHT – LEFT με την σειρά τους καλούν το delay , ενημερώνουν τον καταχωρητή TRAIN και, στο label OUTPUT , τον εκτυπώνουν στα LEDs του PORTD πριν επιστρέψουν στην start για την επόμενη επανάληψη. Υπεύθυνη για την επιλογή μεταξύ των 2 είναι η start .

Για την ενημέρωση της T, ελέγχουμε αν το 1 hi-bit του καταχωρητή TRAIN αφαιρέθηκε και πήγε στο Carry λόγω των shifts που γίνονται. Όταν αυτό γίνεται, επαναφέρουμε τον καταχωρητή στην προηγούμενη τιμή (κάνουμε έτσι 2 καθυστερήσεις σε κάθε άκρο) και ενημερώνουμε το T πριν πάμε στην DUTPUT.



Σχήμα 3: Αρχική κατάσταση



Σχήμα 4: Κατάσταση μετά από 1 επανάληψη



Σχήμα 5: Μέσω αυτού του breakpoint μπορούμε να πάρουμε τα screenshots

```
Ex3.asm
     Created: 10/13/2024 2:49:41 PM
   ; Author : User
6
   .include "m328PBdef.inc"
   .def msl=r24
10
   .def msh=r25
11
   .def il=r26
12
   .def ih=r27
13
14
   .def TRAIN=r19
15
16
   .equ Delay_ms=1000
17
18
   ; Replace with your application code
19
   init:
20
            ldi r26, LOW(RAMEND)
21
            out SPL, r26
22
            ldi r26, HIGH(RAMEND)
23
            out SPH, r26
24
25
            ;Init PORTD as output
26
```

```
ser r16
27
            out DDRD, r16
28
29
            set; LEFT (shifting right)
30
            ldi TRAIN, 0x80
31
32
   Output:
33
            out PORTD, TRAIN
34
   start:
35
            brtc RIGHT
36
   LEFT: ; T = 1
37
            rcall wait_x_msec ; wait 1 sec
            clc
            ror TRAIN
40
            brcc OUTPUT
41
            rol TRAIN ; reset train
42
            clt
43
            rjmp OUTPUT
44
   RIGHT: ; T = 0
45
            rcall wait_x_msec ; wait 1 sec
46
47
            rol TRAIN
48
            brcc OUTPUT
49
            ror TRAIN; reset train
50
            set
51
            rjmp OUTPUT
53
   wait_x_msec: ; Delay_ms*16000 +2-9+4 + 3 overhead = Delay_ms*16000
54
            ldi msl, LOW(Delay_ms) ; 1 cycle
55
            ldi msh, HIGH(Delay_ms) ; 1 cycle
56
   delay1: ; Delay_ms*16000 - 9
57
            rcall wait_approx_1_msec ; 15980 cycles = 15977 cycles + 3 cycles overhead
58
            sbiw msl, 1; 2 cycles
            brne label1 ; 2 or 1 cycles
60
   label1:
61
            brne label2 ; 2 or 1 cycles
62
   label2:
63
            brne label3 ; 2 or 1 cycles
64
   label3:
65
            brne label4 ; 2 or 1 cycles
   label4:
67
            brne label5 ; 2 or 1 cycles
68
   label5:
69
            brne label6 ; 2 or 1 cycles
70
   label6:
71
            brne label7; 2 or 1 cycles
72
   label7:
73
            brne label8 ; 2 or 1 cycles
74
   label8:
75
            brne delay1 ; 2 or 1 cycles
76
   delay1_end:
```

```
ret ; 4 cycles
78
79
   wait_approx_1_msec: ; 3991*4 - 1 + 14 cycles = 15977 cycles
80
           push il; 2 cycles
81
           push ih; 2 cycles
82
           ldi il, LOW(3991) ; 1 cycle
           ldi ih, HIGH(3991) ; 1 cycle
84
   loop: ; x*4 - 1 cycles
85
           \operatorname{sbiw} il, 1; 2 cycles
86
           brne loop ; 2 or 1 cycle
87
           pop ih; 2 cycles
88
           pop il; 2 cycles
89
           ret ; 4 cycles
```