

EdgeScope-Lite Register Description

Probe Sampler · Basic Trigger Engine · Circular Trace Buffer

Basys3 · MicroBlaze V · AXI4-Lite · 100 MHz
Frozen Common Specification v2.1

교육명	온디바이스 AI 반도체 설계 3기
작성자	윤형욱 · 김도근 · 국승호
작성일	2026년 8월 10일
대상 보드	Digilent Basys3 · XC7A35T

1. 개요

EdgeScope-Lite는 8개 디지털 채널을 병렬로 Sampling하고, Rising/Falling/Masked Pattern 조건을 하드웨어에서 검출한 뒤 Trigger 전 512개와 Trigger를 포함한 이후 512개 Sample을 Capture BRAM에 보존하는 독립형 Logic Analyzer이다. MicroBlaze V는 각 IP의 AXI4-Lite CSR을 설정하고 Capture 완료 후 BRAM 데이터를 읽는다.

8 CH

Parallel Digital Input

100 MS/s

Maximum Sample Rate

1,024

512 Pre + 512 Post

1.1 공통 인터페이스 사양

Bus	AXI4-Lite, 32-bit Data, 6-bit IP Local Byte Address
Clock / Reset	100 MHz Common Clock / Active-Low Synchronous Reset
Register Alignment	32-bit Register, 4-byte Alignment
Capture Memory	True Dual-Port BRAM, 1,024 × 32-bit = 4 KiB
Capture Contract	Logical Trigger Index 512, Trigger Sample은 Post 512개에 포함

1.2 주소 계산 및 접근 기호

주소 계산

$$\text{Actual Address} = \text{IP Base Address} + \text{Register Offset}$$

예: Trigger STATUS = 0x4002_0000 + 0x0C = 0x4002_000C

접근 기호

R Read · **RW** Read/Write · **W1P** 1을 기록하면 1-Clock Pulse 발생 · **RO=0** 읽으면 0

주소 사용 규칙: 아래 Base Address는 최종 Reference Design 전용이다. 다른 Vivado 설계에서는 BSP의 `xparameters.h`를 사용해야 한다. Custom IP는 하위 6-bit Local Address를 Decode하므로 문서에 정의된 Offset 외의 주소에는 접근하지 않는다.

Sampler

0x4001_0000

4 KiB CSR Window

Trigger

0x4002_0000

4 KiB CSR Window

Trace Buffer

0x4003_0000

4 KiB CSR Window

1.3 System Address Map

아래 값은 최종 EdgeScope-Lite Reference Design의 MicroBlaze V Data Address Space이다. Custom IP는 각 4 KiB Window를 할당받지만 Software는 문서에 정의된 CSR Offset만 사용한다.

Base	High	Peripheral	Range	용도
0x0000_0000	0x0001_FFFF	Local Memory	128 KiB	Instruction / Data
0x4000_0000	0x4000_FFFF	Generator GPIO	64 KiB	Test Pattern Control
0x4001_0000	0x4001_0FFF	Probe Sampler	4 KiB	Custom IP CSR
0x4002_0000	0x4002_0FFF	Trigger Engine	4 KiB	Custom IP CSR
0x4003_0000	0x4003_0FFF	Trace Buffer	4 KiB	Custom IP CSR
0x4060_0000	0x4060_FFFF	AXI UARTLite	64 KiB	UART 9600 · 8-N-1
0x4120_0000	0x4120_FFFF	AXI INTC	64 KiB	Interrupt Controller
0x41C0_0000	0x41C0_FFFF	AXI Timer	64 KiB	Polling Timeout
0x4200_0000	0x4200_0FFF	Capture BRAM	4 KiB	1,024 × 32-bit

Address Space 관계

Control Plane

MicroBlaze V가 AXI4-Lite를 통해 Sampler, Trigger, Trace Buffer의 설정과 상태를 읽고 쓴다.

Capture Data Plane

Trace Buffer가 BRAM Port A에 기록하고, Capture 완료 후 CPU가 Port B를 통해 읽는다.

Vivado Address Editor에서 Base Address가 변경되면 이 표의 절대주소가 아니라 생성된 BSP의 xparameters.h를 우선한다. Register Offset과 Bit Field는 IP 내부 규격으로 유지된다.

8-CHANNEL MULTI-RATE CAPTURE

2. Probe Sampler IP

`probe_i[7:0]`를 Channel Mask와 Clock Divider 설정에 따라 Sampling하여 `sample_data_o[7:0]`와 1-Clock `sample_valid_o`를 생성한다.

2.1 레지스터 요약

Offset	Actual Address	Name	Access	Reset
0x00	0x4001_0000	CONTROL	RW/W1P	0x0000_0000
0x04	0x4001_0004	CONFIG	RW	0x0000_FF00
0x08	0x4001_0008	LAST_SAMPLE	R	0x0000_0000
0x0C	0x4001_000C	SAMPLE_COUNT	R	0x0000_0000

2.2 CONTROL — Sampler Control Register

Bit	31:2	1	0
Field	Reserved	SOFT_CLEAR	ENABLE
Access	—	W1P / R=0	RW
Reset	0	0	0

- **ENABLE[0]**: 1이면 Sampling을 수행한다. 0이면 `sample_valid_o`를 중지하고 Divider Phase를 0으로 재설정한다.
- **SOFT_CLEAR[1]**: 1을 기록하면 Sample Data, Sample Count와 Divider Phase를 초기화하는 1-Clock Pulse가 발생한다.
- ENABLE=0만 기록해도 `LAST_SAMPLE`과 `SAMPLE_COUNT`는 유지된다.
- CONTROL Write는 `WSTRB[0]=1`일 때만 반영된다.

Write Value	결과
0x0000_0000	Sampling Disable, 기존 Sample/Count 유지
0x0000_0001	Sampling Enable
0x0000_0002	Soft Clear 후 Disable 상태
0x0000_0003	Soft Clear 후 Enable 유지

Runtime: Divider 변경 시 Phase가 0에서 재시작되며 그 Cycle에는 `sample_valid_o`가 발생하지 않는다. 권장 설정 순서는 **ENABLE=0 → CONFIG → CONTROL=0x3**이다.

Probe Sampler — 상세 동작

2.3 CONFIG — Sampling Configuration Register

Bit	31:16	15:8	7:2	1:0
Field	Reserved	CHANNEL_MASK	Reserved	DIVIDER_SEL
Access	—	RW	—	RW
Reset	0	0xFF	0	0

DIVIDER_SEL[1:0]

Value	Divider	100 MHz 기준
00	÷1	100 MS/s
01	÷2	50 MS/s
10	÷4	25 MS/s
11	÷8	12.5 MS/s

CHANNEL_MASK[15:8]

Bit n=1이면 CHn을 Sampling하고, 0이면 이후 생성되는 유효 Sample의 해당 bit를 0으로 저장한다.

0xFF : 전체 채널 사용 · 0x01 : CH0만 사용

2.4 LAST_SAMPLE — Last Valid Sample Register

Bit	31:8	7:0
Field	Reserved	LAST_SAMPLE
Access	—	R
Reset	0	0x00

가장 최근에 `sample_valid_o=1` 이었던 Cycle의 Mask 적용 Sample을 제공한다. CHANNEL_MASK를 변경해도 값은 즉시 바뀌지 않으며, 다음 유효 Sample 또는 SOFT_CLEAR 전까지 이전 값을 유지한다.

2.5 SAMPLE_COUNT — Valid Sample Counter

Bit	31:0
Field	SAMPLE_COUNT
Access	R
Reset	0x0000_0000

Hardware Reset 또는 SOFT_CLEAR 이후 생성된 유효 Sample의 누적 횟수이다. ENABLE=0에서는 유지되고, 32-bit Overflow 시 `0xFFFF_FFFF → 0x0000_0000` 으로 순환한다.

Byte Strobe: CONTROL/DIVIDER는 `WSTRB[0]` , CHANNEL_MASK는 `WSTRB[1]` 에서 갱신한다.

DETERMINISTIC EVENT DETECTION

3. Basic Trigger Engine IP

유효 Sample Stream에서 Rising, Falling 또는 Masked Pattern Entry를 검출한다. 검출된 Sample과 같은 Cycle에 1-Clock `trigger_pulse_o`를 생성하며, 한 번 ARM할 때 최대 한 번만 Trigger된다.

3.1 레지스터 요약

Offset	Actual Address	Name	Access	Reset
0x00	0x4002_0000	CONTROL	W1P/R0=0	0x0000_0000
0x04	0x4002_0004	CONFIG	RW	0x0000_0000
0x08	0x4002_0008	PATTERN	RW	0x0000_F0A0
0x0C	0x4002_000C	STATUS	R	0x0000_0000
0x10	0x4002_0010	TRIGGER_COUNT	R	0x0000_0000

3.2 CONTROL — Trigger Command Register

Bit	31:2	1	0
Field	Reserved	CLEAR	ARM
Access	—	W1P / R=0	W1P / R=0
Reset	0	0	0

- **ARM[0]**: ARMED를 Set하고 TRIGGERED와 Sample/Pattern History를 초기화한다.
- **CLEAR[1]**: ARMED, TRIGGERED와 History를 초기화한다.
- ARM과 CLEAR는 TRIGGER_COUNT를 초기화하지 않는다.
- 동시 기록 우선순위는 **Hardware Reset > CLEAR > ARM > Normal Processing**이다.
- CONTROL은 `WSTRB[0]=1` 일 때만 동작하며 읽으면 항상 0이다.

3.3 CONFIG — Trigger Configuration Register

Bit	31:11	10:8	7:2	1:0
Field	Reserved	EDGE_CHANNEL	Reserved	MODE
Access	—	RW	—	RW
Reset	0	0	0	00

MODE는 00 Disabled, 01 Rising, 10 Falling, 11 Pattern으로 Encoding한다. EDGE_CHANNEL은 CH0~CH7을 선택한다.

Trigger Mode & Pattern

3.3.1 Trigger Mode Encoding

MODE	기능	조건
00	DISABLED	Trigger 출력 금지
01	RISING	선택 채널 0 → 1
10	FALLING	선택 채널 1 → 0
11	PATTERN	Masked Pattern 불일치 → 일치 진입

3.4 PATTERN — Masked Pattern Register

Bit	31:16	15:8	7:0
Field	Reserved	PATTERN_MASK	PATTERN_VALUE
Access	—	RW	RW
Reset	0	0xF0	0xA0

```
current_match =
    (sample_data & PATTERN_MASK) == (PATTERN_VALUE & PATTERN_MASK)
```

- PATTERN_MASK bit=1인 채널만 비교하고, bit=0인 채널은 Don't Care이다.
- PATTERN_MASK=0x00 이면 Pattern Trigger는 명시적으로 Disable된다.
- ARM 후 첫 유효 Sample이 Pattern과 일치하면 즉시 Trigger될 수 있다.
- 한 번 Trigger된 뒤에는 Pattern이 다시 진입해도 CLEAR 또는 새 ARM 전까지 재Trigger하지 않는다.
- PATTERN_VALUE는 WSTRB[0], PATTERN_MASK는 WSTRB[1] 에서 갱신된다.

같은 Sample 정렬: trigger_pulse_o 는 조건을 만족한 유효 Sample과 같은 Cycle에 발생한다. Capture Buffer 는 그 Sample을 Logical Index 512에 보존한다.

Trigger Status & Count

3.5 STATUS — Trigger Status Register

Bit	31:2	1	0
Field	Reserved	TRIGGERED	ARMED
Access	—	R	R
Reset	0	0	0

ARMED[0]

Engine이 ARM된 상태를 나타내는 Latch이다. Trigger 후에도 CLEAR 전까지 1을 유지한다.

TRIGGERED[1]

ARM 이후 Trigger가 한 번 수락되면 1이 되고, CLEAR 또는 새 ARM에서 0이 된다.

STATUS[1:0]	의미
00	Disarmed
01	ARM됨, Trigger 대기 중
11	Trigger 완료, CLEAR 또는 새 ARM 대기
10	정상 제어 흐름에서는 사용하지 않음

3.6 TRIGGER_COUNT — Accepted Trigger Counter

Bit	31:0
Field	TRIGGER_COUNT
Access	R
Reset	0x0000_0000

Hardware Reset 이후 수락된 Trigger의 32-bit 누적 횟수이다. CLEAR와 ARM으로 초기화되지 않으며 Overflow 시 modulo 2^{32} 로 순환한다.

Edge Mode 주의: ARM 후 첫 유효 Sample은 비교 History 초기화에 사용되므로 Rising/Falling Trigger가 발생하지 않는다. Pattern Mode는 첫 유효 Sample에서도 Trigger될 수 있다.

512 PRE · 512 POST · TRIGGER INCLUDED

4. Circular Trace Buffer IP

Sample Stream을 $1,024 \times 32\text{-bit}$ True Dual-Port BRAM의 Port A에 Circular Write하고, Trigger 전 512개와 Trigger Sample을 포함한 이후 512개를 보존한다. 완료 상태는 DONE과 Level IRQ로 유지된다.

4.1 레지스터 요약

Offset	Actual Address	Name	Access	Reset / Fixed
0x00	0x4003_0000	CONTROL	W1P/R0=0	0x0000_0000
0x04	0x4003_0004	STATUS	R	0x0000_0000
0x08	0x4003_0008	START_ADDR	R	0x0000_0000
0x0C	0x4003_000C	TRIGGER_ADDR	R	0x0000_0000
0x10	0x4003_0010	WRITE_ADDR	R	0x0000_0000
0x14	0x4003_0014	CAPTURE_INFO	R	Fixed 0x0200_0400

4.2 CONTROL — Buffer Command Register

Bit	31:3	2	1	0
Field	Reserved	ABORT	CLEAR_DONE	ARM
Access	—	W1P	W1P	W1P
Reset	0	0	0	0

- **ARM[0]**: IDLE 또는 DONE에서 Capture를 PREFILL 상태로 시작한다.
- **CLEAR_DONE[1]**: DONE에서 DONE/TRIGGERED/IRQ를 지우고 IDLE로 돌아간다. BRAM과 주소값은 지우지 않는다.
- **ABORT[2]**: 모든 상태에서 Capture와 상태/주소 Counter를 즉시 초기화한다. BRAM Data 자체는 지우지 않는다.
- CONTROL은 **WSTRB[0]=1** 일 때만 동작하며 읽으면 0이다.

상태 의존 우선순위: ABORT는 모든 상태에서 최우선이다. CLEAR_DONE은 DONE에서만 유효하며 이때 ARM보다 우선한다. ARM은 IDLE/DONE에서만 유효하고, BUSY 중 ARM과 CLEAR_DONE은 모두 무시된다.

Trace Buffer — 주소와 Capture

4.3 STATUS — Capture Status Register

Bit	31:4	3	2	1	0
Field	Reserved	DONE	TRIGGERED	PRE_READY	BUSY
Access	—	R	R	R	R
Reset	0	0	0	0	0

4.3.1 STATUS Bit 의미

Bit	상태	설명
BUSY[0]	1	PREFILL, ARMED 또는 POST_CAPTURE에서 Sample을 기록 중
PRE_READY[1]	1	Pre-Trigger Sample 512개가 준비됨. DONE까지 유지
TRIGGERED[2]	1	Trigger Sample을 수락하여 Post Capture를 수행했음
DONE[3]	1	1,024 Sample 보존 완료. CLEAR_DONE/ARM/ABORT까지 유지



4.5 Capture Address Registers

Register	Bits	Access	설명
START_ADDR 0x08	[9:0]	R	DONE Capture에서 가장 오래된 Sample의 Physical Word Address
TRIGGER_ADDR 0x0C	[9:0]	R	Trigger Sample이 저장된 Physical Word Address
WRITE_ADDR 0x10	[9:0]	R	가장 마지막에 기록한 Physical Word Address

DONE에서 $\text{START_ADDR} = (\text{WRITE_ADDR} + 1) \bmod 1024$ 이며, $\text{physical}(\text{logical_index}) = (\text{START_ADDR} + \text{logical_index}) \bmod 1024$ 이다. 따라서 $\text{physical}(512) = \text{TRIGGER_ADDR}$ 가 성립한다.

Trace Buffer — Capture Memory

4.6 CAPTURE_INFO — Fixed Capability Register

Bit	31:26	25:16	15:11	10:0
Field	Reserved	TRIGGER_INDEX	Reserved	CAPTURE_DEPTH
Access	—	R	—	R
Fixed	0	512	0	1024

항상 `0x0200_0400` 을 반환한다. 이는 저장 상태가 아니라 IP의 고정 Capture Capability를 나타내므로 Reset Value가 아닌 **Fixed Read Value**로 표기한다.

4.7 Trigger Sample Contract

- PREFILL에서 Trigger 입력은 무시하며, 512번째 PREFILL Sample도 Pre Sample로만 처리한다.
- ARMED 상태에서 Trigger와 정렬된 유효 Sample을 Post Sample #1로 저장한다.
- 이후 511개를 추가 기록하여 총 Post 512개가 되면 DONE으로 전환한다.

4.8 Capture BRAM Mapping

Port A — Hardware Write

Circular Trace Buffer가 유효 Sample마다 32-bit Word 전체를 기록한다.

```
capture_word = {24'h0, sample_data[7:0]}
```

Port B — MicroBlaze Access

AXI BRAM Controller를 통해 CPU가 Capture Data를 읽는다.

```
byte_addr = 0x4200_0000 + word_index × 4
```

Software Contract: Capture Data는 `STATUS.DONE=1` 을 확인한 후 읽는다. Port B Write와 BUSY 중 Read는 하드웨어가 차단하지 않지만 Reference Software에서는 사용하지 않는다. 따라서 `Word[31:8]=0` 이라는 설명은 Trace Buffer가 Port A로 기록한 Word에 한해 성립한다.

Logical Read: Logical Index i 의 Physical Word는 $(\text{START_ADDR} + i) \& 0x3FF$ 이며, BRAM Byte Address는 $0x4200_0000 + (\text{physical} \ll 2)$ 이다.

5. Software 접근

5.1 Trace Completion IRQ

항목	값	설명
Source	Trace Buffer <code>irq_o</code>	DONE과 동일한 Active-High Level
AXI INTC Input	Input 2	xlconcat <code>In2</code> 연결
Interrupt Mask	0x0000_0004	<code>1U << 2</code>
Clear	CLEAR_DONE / ARM / ABORT	DONE이 해제되면 IRQ도 해제

5.2 권장 Capture 순서

1. Trigger CLEAR 및 Buffer ABORT로 이전 상태를 정리한다.
2. Sampler CONFIG, Trigger CONFIG/PATTERN을 기록한다.
3. Buffer ARM 후 Sampler를 SOFT_CLEAR + ENABLE한다.
4. Buffer PRE_READY=1을 확인한 뒤 Trigger를 CLEAR하고 ARM한다.
5. Buffer DONE=1 또는 Trace IRQ를 기다린다.
6. START_ADDR를 기준으로 Capture BRAM의 1,024 Word를 Logical 순서로 읽는다.

Trigger Engine을 PRE_READY 전에 ARM하면 PREFILL 중 One-Shot Trigger가 먼저 소진될 수 있다. Trigger 설정은 미리 기록하되 실제 ARM은 PRE_READY 확인 후 수행한다.

5.3 Integrated Software Example

```

/* Buffer arm, sampler clear+enable */
Xil_Out32(TRACE_BASE + TRACE_REG_CONTROL, TRACE_CONTROL_ARM);
Xil_Out32(SAMPLER_BASE + SAMPLER_REG_CONTROL,
          SAMPLER_CONTROL_ENABLE | SAMPLER_CONTROL_SOFT_CLEAR);

while ((Xil_In32(TRACE_BASE + TRACE_REG_STATUS)
        & TRACE_STATUS_PRE_READY) == 0U) { }

Xil_Out32(TRIGGER_BASE + TRIGGER_REG_CONTROL, TRIGGER_CONTROL_CLEAR);
Xil_Out32(TRIGGER_BASE + TRIGGER_REG_CONTROL, TRIGGER_CONTROL_ARM);

while ((Xil_In32(TRACE_BASE + TRACE_REG_STATUS)
        & TRACE_STATUS_DONE) == 0U) { }

u32 start = Xil_In32(TRACE_BASE + TRACE_REG_START_ADDR) & 0x3FFU;
for (u32 i = 0; i < 1024U; ++i) {
    u32 physical = (start + i) & 0x3FFU;
    u8 sample = Xil_In32(BRAM_BASE + (physical << 2)) & 0xFFU;
}

```

검증: RTL, C Header, Block Design과 Testbench를 상호 대조했으며, 7개 SystemVerilog Test + C Register Header Check 및 Frontend AXI 단위 Test가 PASS하였다.