本节主题

高速缓存的 设计要点

北京大学。嘉课


计算机组成

制作人:随後旅





Cache的访问过程



平均访存时间

平均访存时间Average Memory Access Time

= Hit Time + Miss Penalty × Miss Rate

1. 降低Hit Time

2. 减少Miss Penalty 3. 降低Miss Rate

减少平均访存时间的三个主要途径

❷ 命中率为97%时

。平均访存时间:3+300×3%=12

№ 命中率为99%时

。平均访存时间:3+300×1%=6

命中率提高2%, 访存性能提高一倍

注:设命中时间为3个周期,失效代价为300个周期

Cache失效原因

- - 。第一次访问某一数据块
 - 。也称为冷启失效(Cold Start Miss)

无法有效避免

可通过增加 Cache容量缓解


- ❷ 容量失效 (Capacity Miss)
 - 。Cache无法保存程序访问所需的所有数据块

- ▶ 冲突失效 (Conflict Miss)
 - 。多个存储器位置映射到同一Cache位置

如何解决



Cache的映射策略



常见的Cache替换算法

- 🤒 随机(Random)
 - 。硬件随机选择一个Cache块替换
- ❷ 轮转(Round-Robin)
 - 。按照预先设定的顺序依次选择Cache块替换
- ❷ 最近最少使用(LRU)
 - 。硬件记录访问历史信息
 - 。选择距离现在最长时间未被访问的Cache块替换




发生冲突时,如 何选择替换的块


(


80486的高速缓存

- № 80486采用指令和数据共用的8KB Cache
- 缺陷:指令和数据的局部性相互影响
 - 。例如:一个数据密集的程序会很快占满Cache,几乎没有空间用于指令



Pentium的高速缓存





Core i7的多级高速缓存

L1 Cache:指令和数据分离,各32KB

8路组相联,命中时间4个周期

L2 Cache:统一的指令和数据,共256KB

8路组相联,命中时间11个周期

L3 Cache:统一的指令和数据,多核共享,共8MB

16路组相联,命中时间30~40个周期



CPU Core	CPU Core	CPU Core	CPU Core
32KB I-Cache	32KB I-Cache	32KB I-Cache	32KB I-Cache
32KB D-Cache	32KB D-Cache	32KB D-Cache	32KB D-Cache
256KB L2 Cache	256KB L2 Cache	256KB L2 Cache	256KB L2 Cache
8MB L3 Cache			

本节小结

高速缓存的 设计要点

北京大学。嘉渊

计算机组成

制作人:遊俊旅





