

Cycle Fetch-Execute

Program Counter

PC → Valeur de l'adresse courante
2 digits

Memory Address Register

MAR → Valeur de l'adresse 2 digits

Memory Data Register

MDR → Valeur d'une instruction
où opération 3 digits

Instruction Register

IR → Valeur de l'instruction courante

Accumulator

A → Valeur d'opérations lues en lecture
ou autres valeurs intermédiaires

Fetch

$$\begin{aligned} \text{MAR} &\leftarrow \text{PC} \\ \text{MDR} &\leftarrow \text{Mémoire}[\text{MAR}] \\ \text{IR} &\leftarrow \text{MDR} \end{aligned}$$

Execute

Vérifier
selon
l'instruction

$$\begin{aligned} \text{MAR} &\leftarrow \text{IR}[\text{code}] \\ \text{MDR} &\leftarrow \text{Mémoire}[\text{MAR}] \\ &\dots \end{aligned}$$

PC++

PC = PC + 1

Decode

IR[opcode]

IR[1]

LDA

Fetch

$$MAR \leftarrow PC \quad 20$$

$$MDR \leftarrow \text{Mémoire}[MAR] \quad 550$$

$$IR \leftarrow MDR \quad 550$$

Execute

$$MAR \leftarrow IR[\text{addr}]$$

$$MDR \leftarrow \text{Mémoire}[MAR]$$

$$A \leftarrow MDR$$

$$PC \leftarrow PC + 1$$

7.2 Supposons que les instructions suivantes se trouvent aux emplacements :

20 LDA 50
21 ADD 51
50 724
51 006

a. Affichez le contenu de l'IR, du PC, du MAR, du MDR et de A à la fin de l'instruction 20.

b. Affichez le contenu de chaque registre à chaque étape du cycle *fetch-execute* lors de l'exécution de l'instruction 21.

$$\Rightarrow PC \rightarrow 21$$

$$IR \rightarrow 550$$

$$MAR \rightarrow 50$$

$$MDR \rightarrow 724$$

$$A \rightarrow 724$$

b) A or

Fetch

$$MAR \leftarrow PC \quad 21$$

$$MDR \leftarrow \text{Mémoire}[MAR] \quad 151$$

$$IR \leftarrow MDR \quad 151$$

$$PC \rightarrow 21$$

$$IR \rightarrow 151$$

$$MAR \rightarrow 21$$

$$MDR \rightarrow 151$$

$$A \rightarrow 724$$

Execute

$$MAR \leftarrow IR[\text{addr}]$$

$$MDR \leftarrow \text{Mémoire}[MAR]$$

$$A \leftarrow A + MDR \quad 730$$

$$PC \leftarrow PC + 1$$

$$PC \rightarrow 22$$

$$IR \rightarrow 151$$

$$MAR \rightarrow 51$$

$$MDR \rightarrow 006$$

$$A \rightarrow 730$$

7.7

- a. Quel est l'effet de décaler un nombre non signé dans un registre de deux bits à gauche ? D'un bit à droite ? Supposons que des 0 sont insérés pour remplacer les bits à la fin du registre qui sont devenus vides en raison du décalage.

$$R = 23$$

$$16 + 4 + 2 + 1$$

$$2^4 \quad 2^2 \quad 2^1 \quad 2^0$$

$$\begin{array}{cccc} 0 & 0 & 0 & 1 & 0 & 1 & 1 & 0 \\ 0 & 0 & 1 & 0 & 1 & 1 & 0 & 0 \end{array}$$

$$2^4 + 2^2 + 2^1 + 2^0 = 23$$

$$2^6 + 2^4 + 2^3 + 2^2 = 64 + 16 + 8 + 4$$

$$= 92 \Rightarrow 92$$

$$(23 \times 2) \times 2$$

Multiplier le valeur par 4

Risque de overflow puisque les registres ont des positions fixes

Division du valeur par 2

b. Supposons que le numéro soit signé, c'est-à-dire stocké en complément à 2.
Quel est maintenant l'effet de décaler le nombre ?

C2
 0001100 positif
 Multiplication par 2
 selon le nombre de bits
 Restreint par la taille du registre
 1110010 négatif
 Multiplication par 2
 Restreint par la taille du registre
 0001100 positif
 Division par 2
 selon le nombre de bits
 1110010 ne fait pas la division
 par 2 car le signe
 change de négatif = positif
 Pas le bon résultat
 0011100
 Je prend pas en compte le signe
 Je prends en compte le signe
 111100
 Résultat juste
 1100
 $2^2 + 2^2 \Rightarrow 8 + 4 \Rightarrow -4$
 $1000 \Rightarrow -2^3 \Rightarrow -8$
 $0000 \Rightarrow 0$

c. Supposons que le décalage exclue le bit de signe, de sorte que le bit de signe reste toujours le même. De plus, supposons que lors d'un décalage à droite, le bit de signe est toujours utilisé comme bit d'insertion à la fin du nombre (au lieu de 0). Quel est l'effet de ces changements ?

Les multiplications et divisions
sont bien entropisées

LDA myVal
 TIM otherVal
 STO myVal

LDA myVal
 SQR
 STO myVal

St
 LDA signed
 ADD const
 STO signed

00
 01

$$\frac{5+5+5+5+5}{5}$$

IN
 CA2

Instruction qui fait le complément à 2

$$\left[\begin{array}{l} A \leftarrow 1011 \\ \downarrow \\ A \leftarrow 0101 \end{array} \right.$$

$$A \leftarrow -10$$

7.9 En utilisant les opérations de registre, montrez le cycle *fetch-execute* pour une instruction qui produit le complément à 2 du nombre dans A.

Fetch

MAR \leftarrow PC
 MDR \leftarrow Mémoire[PC]
 IR \leftarrow MDR

Execute

A \leftarrow (à 2 A) opcode adresse

$$PC \leftarrow PC + 1$$

Montrez le cycle *fetch-execute* pour une instruction qui efface A (mise à zéro de A).

IN 15
RST
 $A \leftarrow 15$
 $A \leftarrow 0$

IN 15
LDA zero
 $A \leftarrow 15$
 $A \leftarrow 0$

...

zero DAT 000

Fetch
 $MAR \leftarrow PC$
 $MDR \leftarrow \text{Mémoire}[MAR]$
 $IR \leftarrow MDR$

Execute
 $A \leftarrow 0$
 $PC \leftarrow PC + 1$

IN

FETCH

00 PC \leftarrow PC


Pour toutes
instructions

00 MAR \leftarrow PC

001 MDR \leftarrow Mem[MAR]

001 IR \leftarrow MDR


Execute



Dépend de
l'instruction

PC \leftarrow PC + 1

7.12 La Little Prince Computer est une mutation de la LMC. La LPC a une instruction supplémentaire. Cette instruction requiert deux mots consécutifs :



Cette instruction, *move*, déplace les données directement de l'emplacement XX vers l'emplacement YY sans affecté la valeur dans l'accumulateur.

Pour exécuter cette instruction, le petit prince aurait besoin de stocker les données XX temporairement. Il peut le faire en écrivant la valeur dans un morceau de papier et en le gardant jusqu'à ce qu'il récupère la deuxième adresse. L'équivalent dans un vrai CPU pourrait s'appeler le registre d'adresse intermédiaire (IAR).

Écrivez le cycle *fetch-execute* pour l'instruction MOVE de la LPC.

→ MOVE 0001 → 0002 0xx 0yy

	Fetch	Execute		Fetch	Execute
PC	PC ₀	PC+1		PC+1	PC+2
IR	0xx	0xx		0yy	0yy
MAR	PC ₀	PC ₀		PC+1	xx
MDR	Mem[PC] → 0xx	0xx		Mem[PC+1] = 0yy	Mem[xx]
A	A ₀	A ₀		A ₀	A ₀
IAR	IAR ₀	xx		xx	xx

MAR MDR
→ Intégrin avec le mémoire

IAR → Garder des adresses