Projekt przejściowy

Analogowo-cyfrowy układ elektroniczny jako baza sprzętowa dla implementacji metod aktywnego tłumienia hałasu

Daniel Kopiecki

14 lutego 2023



Politechnika Śląska

Contents

1 Wstęp **4**
- 1.1 Cel projektu . . . 4
- 1.2 Założenia projektowe . . . 4
- 1.3 Wykorzystane narzędzia . . . 5

2 Implementacja **5**
- 2.1 Najważniejsze układy i wymagania z nich wynikające . . . 6
  - 2.1.1 Wybrany przetwornik AD . . . 6
  - 2.1.2 Wybrany przetwornik DA . . . 7
  - 2.1.3 Podsumowanie wymagań narzuconych przez dobrane przetworniki . . . 8
  - 2.1.4 Protokół cyfrowy . . . 8
- 2.2 Zasilanie . . . 11
  - 2.2.1 Sekcja wejściowa . . . 11
  - 2.2.2 Sekcja rozdzielacza napięcia . . . 12
  - 2.2.3 Sekcja referencji . . . 12
  - 2.2.4 Sekcja zasilania . . . 12
  - 2.2.5 Sekcja składowej stałej . . . 12
  - 2.2.6 Sekcja LED . . . 13
- 2.3 Tory analogowe . . . 14
- 2.4 Wejście . . . 14
  - 2.4.1 Zasilanie Phantom . . . 15
  - 2.4.2 Filtr EMI . . . 15
  - 2.4.3 Limiter diodowy . . . 15
  - 2.4.4 Wzmacniacz różnicowy . . . 15
  - 2.4.5 Dolnoprzepustowy filtr aktywny . . . 15
  - 2.4.6 Wzmacniacz odwracający . . . 16
  - 2.4.7 Dolnoprzepustowy filtr pasywny . . . 16
- 2.5 Wyjście . . . 17
  - 2.5.1 Pasywny filtr dolnoprzepustowy i górnoprzepustowy . . . 17
  - 2.5.2 Wzmacniacz nieodwracający . . . 18
  - 2.5.3 Aktywny filtr dolnoprzepustowy . . . 18
  - 2.5.4 Sterownik pojedynczy-różnicowy . . . 18
- 2.6 Tory cyfrowe . . . 19
  - 2.6.1 Sekcja przetworników DA . . . 20
  - 2.6.2 Sekcja napięcia wyjściowego . . . 21
- 2.7 Sekcja wejść cyfrowych . . . 21

3 Projekt PCB **21**

4 BOM - bills of materials **21**

5 Rezultaty **21**

6 Bibliografia **22**

List of Tables

List of Figures

1 Schemat warstwy nadrzędnej 5
2 Piny wybranego przetwornika AD 6
3 Piny wybranego przetwornika DA 7
4 Linie McASP 9
5 Komunikacja master - multislave 10
6 Sekcja zasilania 11
7 Sekcja torów analogowych - wejscie 14
8 Charakterystyka amplitudowa zaprojektowanego filtra 16
9 Sekcja torów analogowych - wyjście 17
10 Sekcja torów cyfrowych 19
11 Rozpływ prądów sygnałów cyfrowych 20
12 Zdjęcie zaprojektowanego prototypu 22

1 Wstęp

Zrealizowany projekt przejściowy jest ściśle powiązany z realizowanym projektem magisterskim, w którego skład wchodzi implementacja metod aktywnego tłumienia hałasu od strony sprzętowej oraz programowej.

Istnieje sporo gotowych układów scalonych, zaopatrzonych w odpowiednio dobrane przetworniki, zasilania oraz interfejsy analogowe jak i cyfrowe, zdolnych do bezproblemowego rozwiązania sprzętowych problemów implementacyjnych, których rozwiązanie wybrał sobie autor niniejszego dokumentu. Idąc krok dalej, całą warstwę sprzętową można zamknąć w najprostszej karcie dźwiękowej, zdolnej obsługiwać dwa wejścia i dwa wyjścia audio, z którą bezproblemowo docelowa platforma dogada się po uniwersalnych protokołach cyfrowych. Takie wyjście byłoby z pewnością optymalne, jednak autor z niego zrezygnował, implementując całą elektronikę od podstaw.

Powodem takiego wyboru były szerokie horyzonty edukacyjne. Zdaniem autora nic tak nie uczy, jak realizacja postawionego sobie celu od fundamentów. Mówiąc tutaj o fundamentach, za najniższy poziom abstrakcji sprzętowej wybrano niezależne od siebie, ale pracujące w końcowym układzie razem, przetworniki AD i DA, wzmacniacze operacyjne wchodzące w skład zaprojektowanych samodzielnie filtrów, regulatory oraz przetwornice napięcia, jak i również własny, niestandardowy protokół cyfrowy do komunikacji z przetwornikami.

1.1 Cel projektu

Odnosząc się bezpośrednio do opisanej wyżej myśli przewodniej, celem projektu jest zaprojektowanie własnego układu elektronicznego będącego bazą pod implementacje programowe metod aktywnego tłumienia hałasu. Zaprojektowany i zasymulowany układ zostanie następnie odwzorowany na płycie PCB, której wykonanie zostanie zlecone zewnętrznej firmie. Na tak uzyskanych płytach zostaną następnie przez autora obsadzone podzespoły elektroniczne i całość po złożeniu zostanie weryfikowana pod kątem działania do momentu uzyskania akceptowalnych, założonych wcześniej rezultatów.

1.2 Założenia projektowe

Poza opisanymi wyżej założeniami głównymi, czyli implementacją elektroniki na niskim poziomie abstrakcji, z założeń projektowych można wyróżnić:

1. Obsługę dwóch wejściowych, jednokanałowych torów audio próbkowanych przez osobne przetworniki analogowo-cyfrowe stosunkowo wysokiej jakości.
2. Obsługę dwóch wyjściowych, jednokanałowych torów audio obsługiwanych przez osobne przetworniki cyfrowo-analogowe stosunkowo wysokiej jakości.
3. Odpowiednie przetwarzanie kanałów analogowych, zapewnienie odpowiedniej filtracji oraz wzmocnień.
4. Zapewnienie odpowiednich zasilań oraz napięć referencyjnych dla całego układu oraz zewnętrznej centralnej jednostki obliczeniowej.
5. Zapewnienie obsługi opracowanego interfejsu cyfrowego, dostępu do sygnałów wejściowych i wyjściowych zastosowanych przetworników.
6. Synchronizacja układów analogowo-cyfrowych.


1.3 Wykorzystane narzędzia

W trakcie projektowania układu wykorzystano następujące narzędzia:

1. KiCAD - jako główne środowisko projektowe
2. Ngspice - jako główne środowisko symulacyjne
3. GNU Octave - jako narzędzie wspomagające projektowanie filtrów
4. Vim - jako główny edytor tekstu
5. Git - jako główny system kontroli wersji

2 Implementacja

Zaprojektowany układ można podzielić na cztery najważniejsze sekcje, przedstawione na rysunku 1.



Rysunek 1: Schemat warstwy nadrzędnej

Sekcje połączone są ze odpowiednimi sygnałami wejściowymi i wyjściowymi. Warto wspomnieć, że zasilania na schemacie nie są wyszczególnione, ponieważ w środowisku KiCAD napięcia zasilające mają globalny zasięg i nie są definiowane przez lokalne etykiety.

Poszczególne sekcje i ich sygnały wejściowe/wyjściowe można zdefiniować następująco:

1. Input - sekcja wejść audio
   a) Wejście - sygnał stałonapięciowy o potencjale +1.25 V względem masy
   b) Wyjście - przetworzony sygnał audio mikrofonu wejściowego (MIC_IN) i przetworzony sygnał audio mikrofonu błędu (MIC_ERR).
2. Output - sekcja wyjść audio
   a) Wejście - bezpośrednie wyjścia przetworników cyfrowo-analogowych (sygnały DAC_OUT i DAC_NOISE)
3. Power supply (PSU, *Power supply unit*) - sekcja zasilań
   a) Wyjście - Sygnał stałonapięciowy o potencjale +1.25 V względem masy
4. ADC/DAC - sekcja sygnałów cyfrowych i przetworników
   a) Wejściowe i wyjściowe przetworzone sygnały audio.

Prócz bloków reprezentowanych przez poszczególne sekcje, na 1 można również zauważyć symbol globalnego otworu montażowego. Przyjęło się, że elementy montażowe definiuje się w warstwie nadrzędnej projektu.

2.1 Najważniejsze układy i wymagania z nich wynikające

Przed przystąpieniem do projektowania określonych części układu autor musiał podjąć decyzję o wyborze najbardziej znaczących czipów w układzie, jakimi są przetworniki analogowo-cyfrowe i cyfrowo-analogowe. Bazą do wyboru tych układów były następujące, wynikające z późniejszej, docelowej implementacji części programowej, wymagania:

1. Relatywnie niska częstotliwość próbkowania - na bazie literatury oraz konsultacjach z promotorem projektu określono, że częstotliwość próbkowania zastosowana w projekcie nie będzie przekraczała 1 kHz. Powodem jest wąskie zastosowanie układów aktywnej redukcji hałasu, które w wyniku swojej złożoności, a co za tym idzie, wysokich kosztów, nie są optymalnym wyborem przy zadaniach tłumienia sygnałów relatywnie szybko zmiennych (w takich sytuacjach lepiej wykorzystać rozwiązania mechaniczne).

2. Cyfrowy interfejs komunikacyjny z przetwornikami musi być jednakowy i wspierany przez wybraną platformę (jednostkę obliczeniową). Trzeba tutaj również uwzględnić, że wybrane przetworniki muszą być skonfigurowane tak, aby jednostka obliczeniowa posiadała wystarczającą ilość wolnych linii wybranego interfejsu, tak, aby wszystkie obsłużyć.

3. Wybrane przetworniki muszą być stosunkowo wysokiej rozdzielczości. Sygnał dźwiękowy jest dość skomplikowanym sygnałem i wymagane jest, aby strumień danych będący wynikiem jego próbkowania był stosunkowo wysokiej dokładności.

4. Stosunkowo niska cena, wysoka dostępność i prostota implementacji projektowej na PCB.

Zważając na wyszczególnione wyżej wymagania, autor zdecydował się na wykorzystanie przetworników firmy Analog Devices, a dokładniej układów AD7680 jako przeworniki AD i układów AD5541 jako przetworniki DA.

2.1.1 Wybrany przetwornik AD

Układ AD7680 spod szyldu firmy Analog Devices jest 16 bitowym przetwornikiem analogowo-cyfrowym typu SAR o maksymalnej częstotliwości próbkowania równej $f_s = 100$ kSPS oraz maksymalnym zapotrzebowaniu mocy równym 3 mW. Sposób interakcji przeprowadzany jest przez protokół SPI, gdzie główny sygnał zegarowy SCLK odpowiada za częstotliwość próbkowania przetwornika. Układ ten jest dostępny masowo w internetowych sklepach elektronicznych, a jego cena nie zwala z nóg.

Piny układu przedstawiono na rysunku 2




Figure 3. SOT-23 Pin Configuration

Rysunek 2: Piny wybranego przetwornika AD

Jak można wywnioskować bezpośrednio z rysunku 2, wybrany przetwornik jest prostym układem. Poza trzema sygnałami cyfrowymi protokołu SPI trzeba mu zapewnić dostęp do masy układu (GND), napięcia zasilania (V_{dd}) oraz próbkowanego przez niego napięcia wejściowego.

Przy obsłudze tego przetwornika nasuwają się jednak dwie ważne kwestie.

1. Wejściowy sygnał napięciowy próbkowany przez przetwornik (sygnał V_{in}) musi być w zakresie potencjałów masy i napięcia referencyjnego. Biorąc za masę potencjał zerowy, oraz standardowe napięcie zasilające przetwornik wynikające z dokumentacji, czyli +5 V zrozumiałe jest, że sygnał V_{in} musi być z przedziału $(0, +5)$ V. Bezpośrednio stąd wynika, że wejściowy sygnał napięciowy musi zostać odpowiednio wyskalowany tak, aby znalazł się w środku przedziału przetwornika.

2. Sygnał zasilający V_{dd} pełni funkcję sygnału V_{ref}. Oznacza to, że zasilanie musi również pełnić funkcję referencji. Jako, że zapotrzebowanie energetyczne układu jest małe, do zasilania przetwornika można wykorzystać bezpośrednio źródła napięć referencyjnych o małej wydajności prądowej (nota z dokumentacji).

Podsumowując, wymagania wynikające z doboru układu AD7680 można streścić następująco:

1. Wyskalowanie próbkowanego napięcia wejściowego do środka zakresu przetwornika $(0, +5)$ V.

2. Zapewnienie czystego napięcia zasilającego +5 V pełniącego równocześnie funkcję referencji układu.

3. Protokół SPI jako główny cyfrowy interfejs komunikacyjny.

2.1.2 Wybrany przetwornik DA

Układ AD5541 spod szyldu firmy Analog Devices jest 16 bitowym, napięciowo wyjściowym przetwornikiem cyfrowo-analogowym o niskim maksymalnym zapotrzebowaniu energetycznym równym 0.625 mW. Identycznie jak w dobranym przetworniku analogowo-cyfrowym, cyfrowym interfejsem komunikacyjnym układu jest protokół SPI.

Piny układu przedstawiono na rysunku 3




Figure 4. AD5541 Pin Configuration

Rysunek 3: Piny wybranego przetwornika DA

Jak można wywnioskować bezpośrednio z rysunku 3, poza standardowymi sygnałami potrzebnymi przy tego typu układów, używany przetwornik poza zasilaniem posiada swoją oddzielną referencje (sygnał REF) mogącą osiągać wartości z zakresu $(2, V_{dd})$. Wynikają stąd następujące wymagania projektowe:

1. Potrzeba zapewnienia czystego referencyjnego zasilania o określonym potencjale oraz określonego napięcia zasilania ($(2, 5)$ V).

2. Protokół SPI jako główny cyfrowy interfejs komunikacyjny.

2.1.3 Podsumowanie wymagań narzuconych przez dobrane przetworniki

Reasumując sprawy poruszane w poprzednich sekcjach, na pewno podsumować można następujące kwestie:

1. Sumarycznie potrzebne są dwa sygnały zasilające, z czego jeden pełnić będzie funkcję napięcia referencyjnego dla układu przetwornika DA jak i funkcję referencyjno-zasilającą dla układu AD. Z racji standardowych wartości zdecydowano się tutaj na napięcie +5 V. Wydajność prądowa sygnału wynikająca z dokumentacji układów oraz tego, że sumarycznie do tego sygnału będą podpięte cztery układy nie może być mniejsza niż 10 mA.

2. Układowi DA poza referencją trzeba zagwarantować zasilanie. Tutaj również zdecydowano się na klasyczne +5 V. Ten sygnał nie musi być równie czysty jak wyżej opisywane napięcie referencyjne.

3. Interfejsem komunikacyjnym dla wszystkich przetworników jest SPI, więc trzeba zapewnić, aż cztery wolne linie protokołu na docelowej jednostce obliczeniowej.

Pierwsze dwa punkty są możliwe i proste w realizacji, trzeci natomiast spowodował dodatkowe problemy projektowe. Platforma, na której będzie realizowana część programowa projektu (procesor Sitara AM3357 na płytce rozwojowej BeagleBone Black) posiada tylko dwa kanały SPI, po których dodatkowo niemożliwa jest jednoczesna transmisja bez użycia zewnętrznego kontrolera (DMA lub RPU). Prowadzi to do kolejnej sekcji, a mianowicie określenia protokołu komunikacyjnego, zdolnego zastąpić cztery osobne kanały RX/TX SPI.

2.1.4 Protokół cyfrowy

Wymagania dla protokołu cyfrowego wynikające z podjętych decyzji projektowych są następujące:

1. Potrzebna ilość linii TX - 2


2. Potrzebna ilość linii RX - 2

3. Wymagana jest linia zegarowa, synchronizująca układy i zapewniające określone częstotliwości próbkowania

4. Wymagany jest sygnał symulujący CS SPI (stan niski oznacza zaczęcie rozmowy z układem).

5. Interfejs powinien być możliwy do realizacji od strony programowej, tzn. biblioteki do komunikacji po tym interfejsie powinny być zapewnione od strony wykorzystywanego systemu operacyjnego.

Zważając na wyszczególnione wyżej wymagania, autor po okresie poszukiwań zdecydował się na protokół McASP (Multichannel Audio Serial Port). Przebiegi czasowe poszczególnych linii protokołu przedstawione są na rysunku



Rysunek 4: Linie McASP

Protokół jest używany jako główne medium interakcji systemu operacyjnego GNU/Linux z kartami dźwiękowymi za pośrednictwem bibliotek ALSA. Streścić go można następująco:

1. X linii RX oznaczonych jako DRX. Wykorzystywana jednostka ma ich cztery.
2. X linii TX oznaczonych jako DTX. Wykorzystywana jednostka ma ich cztery.
3. Główna linia zegarowa o wysokiej częstotliwości (sygnał PCLK).
4. Linia synchronizująca będąca zegarem o niskiej częstotliwości (FSYNC)


Protokół jest wykorzystywany do interakcji z wielokanałowymi kartami dźwiękowymi, więc X linii RX i TX jest niezbędnych. Dodatkowo, częstotliwość sygnałów PCLK i FSYNC jest w pełni konfigurowalna. Korzystając z bibliotek ALSA istnieje możliwość jednoczesnego odczytu i zapisu.

Dzięki wykorzystaniu tego protokołu, główny problem, który pojawił się po wyborze przetworników został zażegnany. Sygnał FSYNC można traktować jako globalny sygnał CS SPI dla wszystkich używanych przetworników, gwarantując tym samym pełną synchronizację oraz odczyt/zapis w tym samym momencie. Interakcja z czipami będzie zaczynała się na zboczu opadającym sygnału.

Odpowiednie sygnały SPI dzięki skorzystaniu z McASP przyjmują zatem następującą formę:

1. SCLK - PCLK
2. CS - FSYNC
3. MISO - DRX
4. MOSI - DTX


Przykładowy schemat komunikacji jednego mastera (w aktualnym przypadku masterem jest BBB) z dwoma slave'ami przedstawiono na rysunku 5.



Rysunek 5: Komunikacja master - multislave

2.2 Zasilanie

Sekcja zasilania przedstawiono na rysunku 6.



Rysunek 6: Sekcja zasilania

Jak można zauważyć z 6, sekcja zasilania składa się z sześciu podsekcji, z których można wyróżnić:

1. Sekcję wejściową.
2. Sekcję rozdzielacza napięcia.
3. Sekcję referencji +5 V.
4. Sekcję zasilania +5 V.
5. Sekcję składowej stałej +1.25 V.
6. Sekcję LED.

2.2.1 Sekcja wejściowa

Sekcja wejściowa składa się z złącza Barrel Jack, do którego wpinane zewnętrzne zasilanie +15 V pochodzące z przetwornicy impulsowej. Jako, że przetwornice impulsowe nie słyną z czystego napięcia wyjściowego (relatywnie wysoki, typowo w okolicach 200 mV p-p i wysokoczęstoliwościowy ripple, zależny od częstotliwości przełączania przetwornicy), aby zasilanie wyczyścić, zastosowano filtr π, składający się z buforujących kondensatorów

bezpośrednio na wejściu o sumarycznej pojemności równej 210.1 μF oraz częstotiwości odcięcia równej:

$$f_c = \frac{1}{2\pi\sqrt{LC}} = 2233.8774 \text{ Hz} \tag{1}$$

Ważne jest, aby przy projektowaniu tego typu filtrów zapewnić tłumienie krytyczne, z którego dla danych parametrów wynika rezystancja cewki określona zależnością:

$$R_L = \sqrt{\frac{L}{C}} = 65.9685 \text{ m}\Omega \tag{2}$$

Zastosowana cewka posiada wewnętrzny opór równy 74.8 mΩ, więc zapewniono lekki zapas.

2.2.2 Sekcja rozdzielacza napięcia

Sekcja ma za zadanie rozdzielić napięcie wejściowe na dwa symetryczne zasilania $\pm$12 V. W tym celu, do wygenerowania ujemnego zasilania zastosowano układ LTC3261, będący ujemną pompą ładunków o wydajności prądowej równej 100 mA. Układ generuje wysoki ripple (500 kHz, 100 mV p-p), dlatego dla wyjściowego napięcia wymagana jest filtracja. Tutaj również, żeby nie generować strat zastosowano filtr π (f_c = 10703.4987 Hz). Wejściowe napięcie +15 V oraz przefiltrowane ujemne napięcie $-$15 V trafia następnie na układ dwóch symetrycznych regulatorów LDO (low dropout), zapewniających stabilizację i utrzymanie napięcia $\pm$5 V. Z dodatkowych rzeczy w tej sekcji można wyróżnić również niezbędne dla każdego układu kondensatory odsprzęgające, których pojemności wynikają z dokumentacji układów.

2.2.3 Sekcja referencji

Prosta sekcja napięcia referencyjnego składa się z układu REF195, zapewniającego bardzo stabilne (dokładność $\pm$2 mV) napięcie wyjściowe +5 V. Układ ma maksymalną wydajność prądową równą 30 mA, co jest wystarczające, żeby zapewnić referencję dla przetworników, jak i zasilanie dla przetworników AD. Tutaj również, na bazie dokumentacji układu, zastosowano kondensatory odsprzęgające.

2.2.4 Sekcja zasilania

Celem sekcji jest zapewnienie wysokoprądowego zasilania +5 V dla przetworników cyfowo-analogowych, jak i zewnętrznej jednostki obliczeniowej. W tym celu, dla wejściowego napiecia +15 V pochodzącego bezpośrednio z przefiltrowanego wejścia zastosowano układ SMPS (Switching Mode Power Supply) skofigurowany przez dobór odpowiednich rezystancji, pojemności i induktancji do osiągnięcia napięcia wyjściowego +6 V. Nie bez powodu zdecydowano się na takie napięcie wyjściowe, ponieważ układy SMPS znane są nieczystego napięcia wyjściowego (ripple), dlatego żeby napięcie wygładzić, wyjście przetwornicy przez kondensatory buforujące podłączono do wysokoprądowego regulatora LDO, tak, aby osiągność wysokoprądowe, relatywnie czyste napięcie +5 V zdolne zasilać przetworniki DA i zewnętrzną jednostkę obliczeniową.

2.2.5 Sekcja składowej stałej

Jak później okaże się w sekcji opisującej tory analogowe, aby odpowiednio wyskalować napięcie wejściowe przetworników, tak aby znalazło się w środku ich zakresu, odpowiednia

jest odpowiednia składowa stała dodawana do zmiennego, wejściowego sygnału próbkowanego przez przetworniki. Z obliczeń autora wynika, że musi ona wynosić $U_c = 1.25$ V i aby taki potencjał uzyskać, zastosowano układ MAX6001 zapewniający referencję napięciową na takim właśnie poziomie. Układ ma bardzo niską wydajność prądową, ale w tym przypadku nie jest to istotne. Na wejście i wyjście układu dołożone odpowiednie kondensatory odsprzęgające.


2.2.6 Sekcja LED

Sekcja składa się jedynie z limitującego prąd rezystora oraz diody LED, mającej za zadanie poinformować użytkownika, że zasilanie jest włączone.

2.3 Tory analogowe

2.4 Wejście

Sekcję wejściowych torów analogowych przedstawiono na rysunku 7.



Rysunek 7: Sekcja torów analogowych - wejscie

Sekcja składa się z dwóch identycznych torów na poszczególne wejściowe sygnały audio (sygnał z mikrofonu wejściowego i sygnał z mikrofonu błędu) doprowadzonych układu przez złącza XLR. Poszczególne bloki sekcji toru analogowego można przedstawić następująco:

1. Zasilanie Phantom +15 V.
2. Filtr EMI.
3. Limiter diodowy.
4. Wzmacniacz różnicowy.
5. Dolnoprzepustowy filtr aktywny.
6. Wzmacniacz odwracający.
7. Dolnoprzepustowy filtr pasywny.
8. Limiter diodowy.

2.4.1 Zasilanie Phantom

Mikrofony wykorzystywane w projekcie to wysokojakościowe mikrofony pojemnościowe Bayerdynamic MM1. Takie mikrofony wymagają zasilania i układ je zapewniający nosi nazwę zasilania Phantomowego. Według dokumentacji, standardowe +12 V w tym przypadku wystarcza i typowe rezystancje dla takiego napięcia to 680 Ω. Dodana składowa stała zostaje następnie usunięta przez wpięte szeregowo kondensatory elektrolityczne tak, aby nie zaburzać dalszej pracy układu.

2.4.2 Filtr EMI

Zadaniem dolnoprzepustowego filtru EMI jest niwelacja wysokoczęstotliwościowych zakłóceń mogących występować w surowym sygnale wejściowym. Wysokoczęstotliwościowe składowe sygnału wejściowego źle wpływają na pracę późniejszych wzmacniaczy operacyjnych, posiadających niski wskaźnik CMRR (Common Mode Rejection Ratio) dla wysokich częstotliwości. Aby te składowe usunąć, zastosowano dolnoprzepustowy filtr EMI z $f_c = 7.957$ Hz.

2.4.3 Limiter diodowy

Zadaniem układu limitera jest, jak sama nazwa wskazuje, ograniczenie napięcia do określonej, stałej wartości. W tym przypadku tą wartością jest +12 V. Układ limitera w tym przypadku składa się z dwóch diod prostowniczych, jednej na jeden tor sygnału wejściowego (XLR zapewnia sygnał różnicowy, gdzie + i − są odpowiednio odwrócone w fazie względem siebie).

2.4.4 Wzmacniacz różnicowy

Różnicowy sygnał ze złącza XLR należy przekonwertować do pojedynczego oraz odpowiednio wzmocnić, tak, aby znalazł się w środku zakresu przetwornika. Wzmacniacz różnicowy definiuje następująca zależność:

$$U_{out} = \frac{R_3}{R_1}(U_2 - U_1) \tag{3}$$


Dla zastosowanych oporności wzmocnienie zaprojektowanego wzmacniacza wynosi 10, czyli 20 dB. Wyjściowy sygnał jest więc odpowiednio wzmocniony i pozbawiony wejściowych zakłóceń, poprzez zastosowanie różnicy sygnałów odwróconych wzgledem siebie w fazie.

2.4.5 Dolnoprzepustowy filtr aktywny

Zaprojektowany filtr do dolnoprzepustowy filtr Butterwortha szóstego rzędu, z jednostkowym wzmocnieniem i częstotliwością odcięcia $f_c = 500$ Hz. Jak pisano we wstępie, tłumienie hałasów powżej 500 Hz mija się z celem. Próbkowanie przetworników oraz częstotliwość Nyquista z niego wynikająca wynosi

$$f_p = 1 \text{ kHz} \implies f_n = \frac{f_p}{2} = 500 \text{ Hz} \tag{4}$$

więc zaprojektowany filtr spełnia wymagania dotyczące próbkowania. Charakterystykę amplitudową przedstawiono na rysunku 8



Rysunek 8: Charakterystyka amplitudowa zaprojektowanego filtra

2.4.6 Wzmacniacz odwracający

Rolą, którą pełni w wejściowym torze analogowym wzmacniacz odwracający jest dodanie odpowiedniej składowej stałej do sygnału. Jak wspominano w sekcji dotyczącej zastosowanych przetworników AD, środek zakresu to +2.5 V. Przed wzmacniaczem napięcie powinno oscylować z amplitudą równą +2.5 V, więc jedyne co należy dodatkowo zrobić, to dodać składową stałą o wysokości amplitudy. Aby to zrobić, zastosowano wzmacniacz odwracający ze stałym sygnałem na plusie. W wyniku takiej decyzji, równiania wzmacniacza z zasady superpozycji są zdefiniowane:

$$U_{odw} = \frac{R_f}{R_{in}} U_- = -U_- = -U_{in} \tag{5}$$

$$U_{nodw} = 1 + \frac{R_f}{R_{in}} U_+ = 2U_+ = 2U_c \tag{6}$$

Jeżeli $U_c = 1.25$ V, to z 6 mamy +2.5 V dodanej składowej stałej, czyli to, co autor chciał osiągnąć.


2.4.7 Dolnoprzepustowy filtr pasywny

Z dokumentacji zastosowanych wzmacniaczy operacyjnych (tanie układy TL071) oraz praktyki autora wynika, że dla lepszej stabilności sygnału wyjściowego takiego wzmacniacza lepiej bezpośrednio na jego wyjściu dać pojedynczy, dolnoprzepustowy filtr pasywny. Takie rozwiązanie zapewni lepszą stabilność wzmacniacza. Zastosowany filtr ma $f_c = 15.9154$

Hz. Bezpośrednio za filtrem zastosowano ponownie układ limitera diodowego, tym razem obcinającego wyjście toru do zakresu przetwornika, czyli +5 V.

2.5 Wyjście

Sekcję wyjściowych torów analogowych przedstawiono na rysunku 9.



Rysunek 9: Sekcja torów analogowych - wyjście

Jak można zauważyć z 9, tory analogowej sekcji wyjściowej składają się z następujacych elementów:

1. Pasywny filtr dolnoprzepustowy i górnoprzepustowy.
2. Wzmacniacz nieodwracający.
3. Aktywny filtr dolnoprzepustowy.
4. Sterownik pojedynczy-różnicowy.
5. Pasywny filtr dolnoprzepustowy i górnoprzepustowy.

2.5.1 Pasywny filtr dolnoprzepustowy i górnoprzepustowy

Rolą zaimplementowanych filtrów jest odcięcie wysokoczęstliwościowych zniekształceń powstałych w wyniku działania przetwornika DA oraz możliwej składowej stałej. Jak wspominano w sekcji wejściowych torów analogowych, niski wskaźnik CMRR zastosowanych wzmacniaczy dla wysokich częstotliwości może skutkować niechciany zniekształceniami w dalszej sekcji przetwarzania, jeżeli bezpośrednio na wej ściu pojawią się niechciane wysokoczęstotliwościowe składowe.

2.5.2 Wzmacniacz nieodwracający

Zastosowany wzmacniacz pełni jedynie rolę wzmocnienia i wynosi one tyle samo, ile wynosiło na wejściu (20 dB). Warto wspomnieć, że sygnał wyjściowy po przetworzeniu trafi na głośniki aktywne (ze swoim wbudowanym wzmacniaczem), więc dla prostoty układu zrezygnowano z implementacji wzmacniacza mocy, pozostawiając jedynie napięciowy.

2.5.3 Aktywny filtr dolnoprzepustowy


Zastosowany filtr rekonstrukcyjny jest identyczny jak w sekcji wejściowej. Jest to typowa praktyka przy projektowaniu tego typu układów analogow-cyfrowych.

2.5.4 Sterownik pojedynczy-różnicowy

Jako, że sygnał wyjściowy ma trafić na złącza XLR, należy zapewnić jego różnicową reprezentację. W tym celu zastosowano wzmacniacz różnicowy, odwracający początkowy sygnał wyjściowy o π rad. Taka para różnicowa trafia następnie na kombinację filtrów RC i CR, aby zapewnić analogicznie lepszą stabilność filtru oraz odcięcie możliwych zakłóceń sygnału wyjściowego, pochodzących z sekcji przetwarzania jak i z możliwych pasożytniczych pojemności długiego przewodu wyjściowego.

2.6 Tory cyfrowe

Sekcję torów cyfrowych przedstawiono na rysunku 10.



Rysunek 10: Sekcja torów cyfrowych

Jak można zauważyć z rysunku 10, sekcja torów cyfrowych składa się z następujących podsekcji:

1. Sekcja przetworników AD
2. Sekcja przetworników DA
3. Sekcja napięcia wyjściowego
4. Sekcja wejść cyfrowych

Ważną rzeczą, o której autor chciał wspomnieć w tej sekcji, jest zastosowanie dużej ilości kondensatorów odsprzęgających dla każdej sekcji przetworników. Dodakowo, przetworniki AD7680, nie mające nic wspólnego z zasilaniem +5 VD, posiadają konensatory równolegle połączone do tego zasilania. Powodem takiego doboru elementów pasywnych jest powrót sygnałów cyfrowych i aby to wyjaśnić, należy na moment nawiązać do fizycznej konstrukcji zaprojektowanego PCB.


Zaprojektowane PCB posiada cztery warsty, których przeznaczenie jest następujące:

1. TOP - sygnały analogowe, elementy
2. MID 1 - masa

3. MID 2 - zasilania

4. BOTTOM - sygnały cyfrowe

Jak można wnioskować z przedstawionego rozmieszczenia, standardowa referencja dla sygnałów cyfrowych (masa) jest od nich stosunkowo daleko. Z pozycji Henry'ego W. Otta *Electromagnetic Capability Engineering* można dowiedzieć się, że powrotem i referencją dla szybkozmiennych sygnałów cyfrowych jest masa, ale może też być warstwa zasilania. Te rozwiązanie przedstawiono na rysunku 11.



Rysunek 11: Rozpływ prądów sygnałów cyfrowych

W projektowanym przypadku warstwa zasilania jest bezpośrednio pod sygnałami cyfrowymi i dobrze jest, aby prądy sygnałów cyfrowych były w stosunku do niej odniesione i nią wracały. Aby to uzyskać, bezpośrednio pod sygnałami cyfrowymi wylano płaszczyznę zasilania +5 VD oraz połączono ją przez kondensatory o pojemności 100 nF z wartstwą dolną w miejsach bardzo bliskich poprowadzonych ścieżek. Wynikiem takiego rozwiązania jest powrót sygnałów cyfrowych właśnie płaszczyzną zasilania od docelowych układów, do wejścia tych sygnałów, przez które następnie trafią na masę docelowej jednostki obliczeniowej. subsubsectionSekcja przetworników AD Sekcja składa się z dwóch przetworników analogowo-cyfrowych, AD7680 z kondenstatorami odsprzęgającymi oraz doprowadzonymi odpowiednimi sygnałami. Jak wspominano we wstępie tej sekcji implementacji, kondensatory odsprzęgające dołączone są również w tym przypadku do zasilania +5 VD, aby umożliwić powrót przez warstwę zasilania.

2.6.1 Sekcja przetworników DA

Sekcja składa się z dwóch przetworników cyfrowo-analogowych AD5541 wraz z kondensatorami odsprzęgającymi oraz doprowadzonymi odpowiednimi sygnałami.

2.6.2 Sekcja napięcia wyjściowego

Sekcja składa się ze złącza Barell Jack oraz dwóch standardowych pinów męskich, na które doprowadzone jest zasilanie +5 VD oraz masę. Ta sekcja ma zadanie zapewnić zasilanie głównej jednostce obliczeniowej.

2.7 Sekcja wejść cyfrowych

Sekcja składa się z szcześciu standardowych pinów męskich oraz omawianych wcześniej kondensatorów połączonych między płaszczyzna +5 VD, a masą. Na liniach sygnałowych zastosowano również rezystory teminujące, z powodu wysokiego rise-time sygnałów (uniknięcie oscylacji na liniach cyfrowych).

3 Projekt PCB


Poszczególne sekcje projektu PCB zostały umieszczone jako załącznik i spakowane jako archiwum (plik pcb.zip).

4 BOM - bills of materials

Z racji długiej listy elementów, lista została wygenerowana automatycznie z projektu i umieszczona jako załącznik (plik bom.csv).

5 Rezultaty

Uzyskano prototyp przedstawiono na rysunku 12



Rysunek 12: Zdjęcie zaprojektowanego prototypu

6 Bibliografia

W trakcie projektowania układu korzystano z następujących pozycji

1. Henry W. Ott, *Electromagnetic Capabillity Enegineering*
2. Horowitz Paul, Hill Windfield, *Sztuka Elektroniki, cz. 1 i 2*
3. U. Tietze, Ch. Schenk, *Układy półprzewodnikowe*
4. Tomasz P. Zieliński, *Cyfrowe przetwarzanie sygnałów. Od teorii do zastosowań*
5. Noty dokumentacyjne poszczególnych układów