## סיכום מושגים (פרויקטנטים) - קורן ונטורה

## FPGA - (Field Programmable Gate Array) (מערך שערים נתכנת שדה)

## מה זה FPGA?

רכיב זה הוא רכיב אלקטרוני המאפשר תכנות מחדש של חומרה, הוא מורכב ממערכי שערים לוגיים שניתן לתכנת מחדש ולחבר אותם יחד בצורות שונות כדי ליצור רכיבי חומרה שממלאים מטרות שונות, זהו סוג של מעגל משולב שאפשר לתכנת אותו לאחר ייצורו כדי לבצע מגוון רחב של פעולות בניגוד למעבדים רגילים שיש להם ארכיטקטורה קבועה ופונקציות מוגדרות, את הFPGA ניתן לתכנת מחדש כדי לבצע משימות ספציפיות.

## ?עובד FPGA איך

ה-FPGA מורכב מבלוקים לוגיים, שערים לוגיים, ומטריצות של קווי חיבורים שניתן להתאים אותם לפי צורך. תכנות ה-FPGA נעשה באמצעות שפות תיאור חומרה כגון VHDL או Verilog. המתכנת כותב קוד המתאר את הרכיב הלוגי אותו הוא רוצה ליצור. קוד זה עובר הידור (compilation) לקובץ שנקרא נתיב (bitstream), אשר נטען לתוך ה-FPGA ומתכנת אותו. הנתיב מגדיר כיצד כל שער לוגי ורכיב ב- FPGA יחובר לשערים ורכיבים אחרים.

## מה השימושים של FPGA

ייצור מעגלים ייעודיים עבור משימות מסוימות, כגון:

- עיבוד אותות ותקשורת מערכות טלקום, רשתות אלחוטיות ועוד. היכולת לשנות את התוכנה מאפשרת שדרוג והתאמה לתקנים ופרוטוקולים חדשים.
  - מערכות בקרה ומדידה בקרת מנועים, בקרת רובוטים, מכשור רפואי.
    - . עיבוד תמונה ווידאו מצלמות, סורקים רפואיים ועוד.
  - חישוב מקבילי בביצועים גבוהים עיבוד נתוני Big Data, כריית מטבעות דיגיטליות ועוד.
    - אבטיפוס מהיר של מוצרים חדשים.

## דוגמאות למוצרים מבוססי FPGA:

- כרטיסי רשת וניתוב תקשורת של חברות שונות.
  - מערכות לומדה אוטונומיות.
  - ציוד בקרה ואוטומציה של מפעלים.
    - מכשירי אולטרה-סאונד רפואיים.
      - ציוד לכריית ביטקוין.

#### יתרונות של FPGA

#### גמישות: ●

FPGA הם רכיבים גמישים ביותר וניתן לתכנת אותם מחדש ולהגדיר אותם מחדש לביצוע משימות או פונקציות שונות.הם בעצם לוחות ריקים שניתן להתאים ליישומים ספציפיים באמצעות שפות תיאור Verilog או VHDL או

## :טיים טו מרקט ●

FPGA מספקים זמן הגעה קצר יותר לשוק מכיוון שניתן לתכנת אותם במהירות וליצור אב טיפוס. זה יתרון לפיתוח ובדיקות מהירים.

#### עלות: ●

FPGA הם בדרך כלל חסכוניים עבור יצירת אב טיפוס והרצות ייצור בנפח נמוך עד בינוני מכיוון שהם מבטלים את העלויות הגבוהות מראש הקשורות לתכנון וייצור מעגלים כמו ASIC.

## • עלויות NRE (הנדסה לא חוזרת):

ל-FPGA יש עלויות NRE מינימליות, מה שהופך אותם למתאימים לפרויקטים בתקציב נמוך או מחקר.

## חסרונות של FPGA

#### ביצועים:

FPGA מציעים ביצועים טובים עבור מגוון רחב של יישומים, אך הם עשויים שלא להתאים לביצועים הגולמיים של מעגלים כמו ASIC

מעוצבים בהתאמה אישית עבור משימות מיוחדות במיוחד.

## יעילות חשמל:

FPGA הם בדרך כלל פחות חסכוניים בצריכת החשמל מכיוון שהם מכילים אלמנטים לוגיים הניתנים לתכנות שאינם מותאמים למשימה ספציפית.

## FPGA איך מפעילים

מחברים את הרכיב למקור כוח (לדוגמא מחשב). פותחים תוכנת תכנון מותאמת (לדוגמא QUARTUS). מתכננים את המעגל הנדרש. (לדוגמא: בעזרת קוד VHDL). מגדירים את המיקומים בשבב (לכניסות וליציאות). מצב מבצעים הרצה (קומפילציה). הורדת הקובץ המתקבל אל תוך השבב.

## CPU - (Central Processing Unit) (יחידת העיבוד המרכזית)

## מה זה CPU?

יחידות מעבד מרכזי הידועות בכינוי CPU הן רכיבי חומרה חיוניים במחשבים ובמכשירים טכנלוגיים רבים, תפקידן המרכזי הוא לבצע הוראות ולבצע חישובים מתמטיים ולוגיים הנדרשים להפעלת תוכנות ומערכות הפעלה. יחידות אלו מתפקדות כ'מוח' של המערכת, כאשר הן מקבלות קלט, מעבדות אותו, ומייצרות פלט בהתאם.

## מבנה הCPU

המבנה הבסיסי של CPU כולל ליבה אחת או יותר. כל ליבה היא מעין יחידת עיבוד עצמאית שמסוגלת לבצע חישובים מופרדים, מה שמאפשר למעבדים הרב-ליבתיים לבצע מספר משימות במקביל ביעילות רבה יותר. ככל שמספר הליבות גדל, כך היכולת לבצע עיבוד מקבילי משתפרת, וזה מספק ביצועים מתקדמים יותר במשימות מורכבות.

מעבדים מודרניים כוללים גם טכנולוגיות מתקדמות כגון Hyper-Threading שמאפשרות לכל ליבה להתמודד עם מספר תהליכים בו-זמנית על ידי חלוקת משאבים בצורה חכמה. בנוסף, טכנולוגיות כמו Turbo Boost מעלות את התדר של המעבד בזמן הצורך, כדי לספק ביצועים מיטביים בעת עומס.

הערה: HYPERTHREADING זה טכנולוגיה שפותחה על ידי INTEL שמאפשר לליבת מעבד לפעול כאילו הוא 2 ליבות, המעבד מטפל ב2 פעולות בו זמנית ובכך מגדיל את היעילות והביצועים שלו

מאפיין נוסף שחשוב לציין הוא המהירות השעונית של ה-CPU, הנמדדת ב-GHz. מהירות זו מציינת את מספר מחזורי השעונים שהמעבד יכול לבצע בשנייה. ככל שהמהירות השעונית גבוהה יותר, כך המעבד מסוגל לבצע פעולות מהר יותר, אם כי יש לקחת בחשבון גם את מספר הליבות ופקטורים אחרים שמשפיעים על הביצועים הכוללים.

מערכת זיכרון המטמון (Cache) היא רכיב נוסף שאחראי על שיפור ביצועי ה-CPU. זיכרון המטמון נמצא קרוב מאוד לליבות ומאפשר גישה מהירה לנתונים חשובים, מה שמקטין את זמן ההמתנה ומגביר את היעילות הכוללת של המעבד.

## <u>איך CPU עובד?</u>

מתחת למעבד יש מלא סיכות שמשמשות לקליטה ושליחה של מידע,

ה-CPU נמצא במה שידוע כלוח אם (מעין מעגל שמאפשר לכל הרכיבים במחשב / מכשיר להתחבר אחד לשני)

בתוך הCPU ישנם כמה חלקים:

- יחידת הבקרה מקבל פקודות מהRAM בצורת הוראות ומפרק את ההוראות לדרישות ספציפיות
   בשביל מרכיבי המעבד השונים
- היחידה האריתמטית לוגית (ALU) אחראית על כל הפעולות המתמטיות בגוף המעבד כגון חיבור
   חיסור ואפילו השוואה
  - אוגרים תאי זיכרון קטנים ומהירים מאוד בתוך ה־CPU.
     משמשים לאחסון זמני של נתונים ופקודות במהלך ביצוע חישובים.
- שעון מערכת שולח פולסים חשמליים בקצב קבוע , מסנכרן את כל פעולות המעבד לפי הפולסים של
  - .CPU זיכרון מטמון זיכרון קטן ומהיר מאוד, שנמצא בתוך או קרוב ל־שומר נתונים ופקודות בשימוש תדיר כדי להאיץ את הביצועים.

הערה: ההוראות של המערכת נשמרות סט הפקודות שלו בהתאם לאריכטקטורה שלו

#### יתרונות של CPU לעומת

#### יעילות אנרגטית:

בשנים האחרונות, היעילות האנרגטית של רכיבי FPGA ושל מעבדים מסורתיים (CPUs) הפכה לפרמטר ביצועים מרכזי.

גודל הבעיות והיישומים גדל באופן משמעותי מדי שנה, מה שמוביל לנפחי עיבוד נתונים עצומים. רכיבי FPGA מציעים איזון בין יכולת תכנות לבין חיסכון באנרגיה.

עומסי עבודה בעלי צריכת חשמל נמוכה הם שימושים נפוצים למעבדים, במיוחד כאשר נדרשת יכולת חישוב עומסי עבודה צפה (floating-point). כתוצאה מכך, מערכת CPU כזו צורכת רק 225 ואט לצורך ביצוע אותם תהליכים.

## מערכת הפעלה:

יכול להריץ מערכות הפעלה מודרניות, FPGA אינו יכול לעשות זאת.

## חסרונות של CPU לעומת PPGA

#### • מורכבות:

מעבדים מורכבים יותר מFPGA בגלל השיצרן שלהם כבר הגדיר את המבנה הפנימי של המערכת ואת שיטת העבודה שלה, לעומת FPGA שהמשתמש מגדיר את המבנה הפנימי בעזרת המערכים הפנימיים.

## עיבוד קריטי לזמן: ●

מעבדים לעיתים מתמודדים עם מגבלות ולכן אינם הבחירה הטובה ביותר למשימות קריטיות לזמן במיוחד אם המשימות חורגות מיכולותיהם.

## התאמה חומרתית:

יותר FPGA קבוע מראש ולא ניתן לשנותו לעומת CPU המבנה הפנימי של

## הבדלים נוספים

הוא רציף CPU הוא מקבילי כלומר כל הפעולות שלו קורות בו זמנית לעומת זאת מעבד CPU הוא רציף והפעולות בו קורות אחד אחרי השני

## ?CPU איך מפעילים

מחברים את המעבד למקור כוח מתאים (למשל: ספק כוח 3.3V או 5V, תלוי בדגם). הערה: נבחר מתח של 3.3V כסטנדרט כדי לגשר על הפער בין לוגיקת TTL של 5V ישנה לבין הצורך בצריכת חשמל נמוכה יותר. זה מאפשר תאימות טובה עם מערכות 5V קיימות תוך הצעת יתרונות של פעולה במתח נמוך יותר.

מוסיפים רכיבי עזר חיוניים כמו קריסטל (Clock), נגדי Pull-Up לפין Reset, ולפעמים קבלים. מסינים זיכרון תוכנה – מעבדים מסוימים קוראים את הקוד מתקן חיצוני כמו Flash או ROM. מחברים התקני קלט/פלט (לדוגמה: לחצנים, לדים, תצוגה). מחברים התקני קלט/פלט (לדוגמה: לחצנים, לדים, תצוגה). (Assembly שמגדיר את פעולת המעבד. מריצים קוד תואם (ב-C או MPLAB, STM32CubeIDE או MPLAB, STM32CubeIDE). מוריצים את הקוד בעזרת מתאם תכנות (כגון ST-Link או CUSBasp). מאפסים את המעבד (על ידי לחצן או פין RESET) והוא מתחיל להריץ את הקוד. הערה: נגד PULL-UP הוא בעצם מתג שתמיד מספק 1 לוגי וכאשר נלחץ הוא יורד ל0 לוגי, כדי להבטיח שהוא יהיה במצב לוגי מוגדר HIGH או LOW.

#### ארכיטקטורת מעבדים

בתחום מדעי המחשב ישנו מושג הנקרא 'סט פקודות' (כמו המילון של המעבד ומכיל את כל הפקודות שהמעבד יכול לבצע ואיך המעבד יכול לבצע אותן.)

## **ARM**

ARM היא ארכיטקטורת מעבד בשימוש נפוץ עבור מכשירים ניידים כגון סמארטפונים, טאבלטים ומערכות ARM ידועים ביעילות האנרגיה שלהם ובצריכת החשמל העיצובית הנמוכה יותר, מה שהופך אותם לבחירה אידיאלית עבור מכשירים המופעלים על ידי סוללה.

ארכיטקטורת ARM היא ארכיטקטורה שחברות כמו INTEL ומשתמשות בה.

מעבדי ARM מבצעים פקודות פחות מסובכות. לכן, מעבדים בארכיטקטורה זו יכולים להסתפק בפחות טרנזיסטורים

Reduced Instruction Set Computing או - RISC סט הפקודות של

הוא מכיל פקודות יותר פשוטות אשר יכולות להתבצע בטיק שעון אחד.

המטרה בARM היא לבצע פחות פקודות, כל אחת בצורה מהירה ויעילה.

## X86

X86 היא ארכיטקטורת מעבד בשימוש נפוץ במחשבים שולחניים ומחשבים ניידים. מעבדי X86 הם בדרך כלל חזקים יותר ממעבדי ARM ומשמשים במגוון רחב של יישומי מחשוב ממחשבים אישיים ועד לשרתים. ארכיטקטורה זו ידוע גם כ8086

מעבדי x86 מבצעים פקודות יותר מסובכות ודורשים יותר טרנזיסטורים. בגלל שמעבדי ARM משתמשים בפחות טרנזיסטורים הם גם משתמשים בפחות חשמל.

סט הפקודות CISC - או Complex Instruction Set Computer כשמו, מכיל פקודות יותר מורכבות אשר דורשות יותר זמן (או טיקים בשעון המעבד) אך מהוות תחליף לביצוע מספר פקודות פשוטות יותר. המטרה ב86 היא לבצע יותר בפחות שורות קוד – כלומר, לפשט את עבודת המפתח גם אם הפקודה הבודדת היא מורכבת יותר.

## **VHDL - VHSIC Hardware Description Language**

## תהליך PROCESS - למה משמש התהליך?

```
מאפשר תיאור של התנהגות שקשורה לזמן או לתנאים מסוימים.
              מאפשר שימוש בפקודות סדרתיות כמו if, case, loop, הקשות ליישום ב־architecture רגיל.
                           מתאים במיוחד לתיאור מערכות סינכרוניות (שעובדות לפי שעון) וא-סינכרוניות
                                                                    הוא process הנכון לsyntax הוא
Label process (sensitivity list)
begin
       vhdl code
end process;
Sensitivity list -
 מתארת אילו אותות (signals) גורמים להפעלת התהליך (process) מחדש — כלומר, אילו אותות
                                    וגורמים להרצת הקוד שבתוך ה־process בכל פעם שהם משתנים.
                                                                                  <u>סוגי תהליכים:</u>
                                                        1. תהליך אסינכרוני (combinational logic)
                                                                                  לא תלוי בשעון.
                                                       לדוגמה: ממיר, מקודד, דקודר, אלוגריתם לוגי.
 חייב להכיל את כל האותות הקוראים או נקראים בתוכו ברשימת הרגישות – אחרת עלולות להתרחש שגיאות
                                                                                      סימולציה.
                                                                                         דוגמה:
sync_proc : process (clk, reset)
begin
if reset = '1' then
     Q <= '0':
elsif rising edge(clk) then
     Q \leq D;
  end if;
end process;
                                                            (clocked process) תהליך סינכרוני.
                                                                reset ולעיתים גם clk פועל עם אות
                                               מתאים לתיאור דלגלגים (FF) או רשמי מצבים (FSM).
                                                                                         דוגמה:
sync proc : process (clk, reset)
begin
  if reset = '1' then
    Q <= '0':
  elsif rising edge(clk) then
    Q \leq D;
  end if:
end process;
   הערה: שימוש ב־( rising_edge(clk עדיף על rising_edge(clk עדיף על and clk'event הערה: שימוש ב-
                                                                                ונחשב לסטנדרט.
```

#### דגשים חשובים:

בתוך process, הפקודות מתבצעות בסדר כתיבתן, בניגוד ל־concurrent statements שמבוצעים במקביל. ניתן להכריז בתוך תהליך על משתנים (variable), בניגוד ל־signal שמוגדרים מחוץ לתהליך. עדכון של signal בתוך תהליך לא נכנס לתוקף מיידית – אלא רק בסיום התהליך. משתנה (variable) לעומת זאת, מתעדכן מיידית – שימוש בו מתאים לחישובים זמניים בתוך התהליך.

## **Constraints**

כשמתכנתים FPGA בתוכנות כמו Xilinx Vivado, צריך להודיע לתוכנה אילו פינים פיזיים על ה-FPGA משויכים לאותות שקוד ה-HDL שלך מגדיר.

במיקרו-בקרים, הפינים לרוב קבועים מראש ואי אפשר לשנות לאיזה פין מחברים את ה-SPI, למשל. אבל ב-FPGA, אפשר למפות את האותות כמעט לכל פין שתרצה, מה שנותן גמישות גבוהה לעיצובי חומרה מותאמים.

עם זאת, אי אפשר לשנות את החיבורים הפיזיים של הפינים ללוח, כלומר אם יצרן הלוח חיבר פין מסוים של ה-PPGA ל-HDMI, אי אפשר לשנות את זה בתוכנה — אפשר רק למפות את האות בקוד לפין הזה. קובץ ה-XIIInx של Xilinx נקרא Constraints (XDC (Xilinx Design Constraints). כתיבת קובץ כזה לבד יכולה להיות קשה למתחילים, כי צריך לדעת לאיזה פינים פיזיים מחוברים רכיבים בלוח ואילו תקני מתח וחשמל הם תומכים.

קבצי ה-XDC הראשיים עבור לוחות Digilent זמינים במאגר Github בשם Udigilent-xdc. שם אפשר להוריד את הגרסאות המעודכנות.

קובץ ה-XDC הראשי כולל את כל הפינים של ה-FPGA שמחוברים פיזית ללוח, ומסודרים לפי קבוצות CC הרצים. רוב הפינים בקובץ מסומנים כ-commented (#) כדי שתוכל להפעיל רק את אלו שאתה צריך. אם בפרויקט שלך אין קובץ XDC, צריך להוסיף אותו ידנית — הקובץ מגדיר אילו פינים מחוברים לרכיבים, תדרי שעון, מתחים ועוד.

בדרך כלל תשנה רק את השם של הפין שמוגדר אחרי הפקודה get\_ports כך שיתאים לשמות האותות שלהרך כלל תשנה רק את השם של הפינים שאתה רוצה שהגדרת בקוד ה-HDL שלך. בנוסף, תצטרך להסיר את סימן ה-# מהשורות של הפינים שאתה רוצה להשתמש בהם (כלומר, לבטל את ההערה).

## **CLOCK**

שעון הוא אות דיגיטלי שמתהפך (מתחלף בין 0 ל-1 וחוזר על עצמו) בקצב קבוע, לדוגמה כל 10 ננו-שניות הוא משמש כסיגנל סינכרוני שמאפשר תזמון אחיד לפעולות שונות במערכת דיגיטלית

## <u>למה משתמשים בשעון?</u>

- סינכרון של נתונים
   עדכון ערכים במעגל רק כאשר השעון מתחלף (לרוב עליית השעון).
   לדוגמה, רישום (Register) שומר ערך חדש רק ב-posedge (עליית) השעון.
- ספירה וזמנים
   בניית סופרים לספירת מחזורים (cycles) של השעון, ליצירת דיליי מדויק או לוגיקה של טיימר.
   סינכרון פעולות מורכבות
   הזרמת נתונים בשלבים (Pipeline), סינכרון בין רכיבים, שליטה בממשקים.

## דוגמה פשוטה ל-process סינכרוני עם שעון ב-VHDL:


```
process(clk)
begin
    if rising_edge(clk) then
        register <= register + 1;
    end if;
end process;</pre>
```

## arty ב7-10ם שעון מערכת

לוח המrtyz7-10 מגיע עם שעון חיצוני של 125 MHZ. השעון ממוקם בפין בשם PS\_CLK, הוא מגיע מרכיב Oscillator חיצוני.

## **UART protocol - Universal Asynchronous Receiver-Transmitter**

פרוטוקול UART הוא מודול חומרה לתקשורת קווית לטווח קצר בין מערכות דיגיטליות



כשהכוונה בדרך כלל להעברת מידע בין מיקרו-בקרים או שבבים אחרים, שנמצאים על גבי אותו לוח או מקסימום באותו חדר.

#### הסבר והגדרות כלליות

פרוטוקול UART הוא דיגיטלי, טורי, דו-סטרי וא-סינכרוני:

- דיגיטלי, כיוון שיחידת המידע הבסיסית ביותר בו היא ביט, שערכו ("1" או "0") נקבע על ידי מתח חשמלי גבוה או נמוך בלבד. אין משמעות לערכי ביניים.
- טורי, כיוון שהביטים מגיעים בזה אחר זה לפי התור, ואין מידע נוסף שעובר בו-זמנית באותו כיוון שידור. עם זאת, הוא-
  - דו-סטרי הוא כולל שני קווי מידע, אחד לכל כיוון שידור, ובכיוונים שונים כן יכול לעבור מידע
     בו-זמנית. התקשורת לא חייבת להיות דו-סטרית (אפשר למשל רק לשל

בו-זמניונ. התקשורת לא חייבת להיות דו-סטרית (אפשר למשל דק לשל הקו ש"יוצא" מהרכיב, שמשדר מידע ממנו החוצה, נקרא TX, ואילו הקו בכיוון ההפוך – ש"נכנס" לרכיב ומביא אליו מידע מבחוץ – נקרא RX. הסימונים האלה הם תמיד ביחס לרכיב הספציפי, ולכן TX של רכיב אחד יתחבר תמיד ל-RX של הרכיב האחר. תקשורת UART היא כמעט תמיד בין שני רכיבים בלבד. אפשר אמנם לחבר גם שלושה או יותר לאותם קווים (לדוגמה, רכיב מנהל ששולח פקודות לשני רכיבי-משנה), אך בדרך כלל אין מנגנון מובנה בחומרה לניתוב מידע, או שהוא פרימיטיבי מאוד, ואף פעם אין מנגנון למניעה של התנגשויות בין שידורים. שילוב של שלושה רכיבים או יותר הוא נדיר וגם מחייב זהירות רבה בתכנון החשמלי. בשביל יישומים כאלה המציאו פרוטוקולים אחרים.

## מימוש חשמלי

## איך תקשורת UART מתבצעת בפועל?

אנחנו מתחילים מ"קו", בעצם מוליך חשמלי כלשהו שמחבר את הצד המשדר לצד הקולט, והמשדר (TX) אחראי להחזיק אותו במתח גבוה. תלוי במערכת עצמה, במיקרו-בקרים מודרניים זה יהיה בדרך כלל 5 או 3.3 וולט. אנחנו נקרא לזה פשוט HIGH. תיאורטית, המתח הזה מאפשר לנו לדעת, גם בזמן שאין שום שידור, שהקו עצמו תקין. אבל הבדיקה הזו לא מובנית בפרוטוקול או בחומרה.

כיוון ש"ברירת המחדל" של הקו היא HIGH, והתקשורת היא כאמור דיגיטלית, הדרך היחידה להעביר מידע היא להוריד את הקו זמנית ל-LOW, מתח 0V (אדמה). אבל מתח LOW מציין ביט שערכו "0".

## מה לעשות אם המידע שאני רוצה להעביר מתחיל דווקא ב-"1"?

כדי לפתור את הבעיה הזו המציאו מה שנקרא "ביט התחלה" (Start bit), שהוא תמיד "0", אבל הוא לא חלק מהמסגרת החיצונית (frame) שבתוכה המידע נשלח.

משך הזמן של הביט הזה, ושל כל הביטים האחרים בשידור, חייב להיות ידוע ומוסכם על שני הצדדים. אחרי ביט ההתחלה מגיעים הביטים של הנתונים. ברוב המערכות המודרניות משדרים בכל מסגרת שמונה ביטים = בייט אחד. הביט הראשון שמשודר הוא ה-LSB, והבאים אחריו כמובן בסדר חשיבות עולה. אחרי הביטים של הנתונים, יש אופציה להוסיף ביט זוגיות (Parity). זהו ביט שעוזר לזהות שגיאות בשידור. החומרה סופרת כמה ביטים של נתונים במסגרת הנוכחית היו "1", ומוסיפה את הערך של ביט הזוגיות. לביט זוגיות זוגי (Even) הסכום הכולל אמור להיות מספר זוגי, ולביט זוגיות אי-זוגי (Odd) הסכום אמור להיות אי-זוגי. אם הוא לא, סימן שמשהו בדרך השתבש ואי אפשר לסמוך על הביטים האלה. גם כאן, השימוש בביט הזוגיות והאופי שלו צריכים להיות מוסכמים מראש.

בסיום המסגרת, המתח על הקו חייב לחזור ל-HIGH, ולשם כך יש Stop bit חובה שערכו "1". הוא יכול להימשך פרק זמן של ביט רגיל, או פי 2 – כרגיל, איך ששני הצדדים מחליטים וקובעים מראש. להימשך פרק זמן של ביט רגיל, או פי 1.5 או פי 2 – כרגיל, איך ששני הצדדים מחליטים וקובעים מראש. פרוטוקול TART לא מכיר הודעות ארוכות יותר מיחידה אחת, כפי שתוארה למעלה. כדי לשלוח נתונים נוספים צריך לעטוף כל בייט במסגרת בדיוק באותו אופן.

## <u>יש ארבעה פרמטרים של אופן השידור</u>

- Baudב מהירות נמדד
- מספר ביטים של נתונים בכל מסגרת
  - ביט זוגיות •
  - אורך ביט עצירה •

תקן הוא מסמך המתאר אוסף של כללים, מפרטים ודרישות מוסכמות המשמשים להבטחת איכות, אמינות ובטיחות של מוצר, שירות או תהליך. פרוטוקול תקשורת, לעומת זאת, הוא אוסף של כללים ונהלים המאפשרים למערכות תקשורת שונות להחליף מידע ביניהן בצורה יעילה וברורה הוא תקן תקשורת של העברת תקשורת טורית של מידע בינארי בין שני מכשירים כיום צורת התקשורת הזאת נפוצה ומשמשת לחיבור של אין ספור מכשירים אחרים המחבר הסטנדרטי הנפוץ של תקשורת RS232 נקרא PB9 והוא מורכב ממחבר בעל 9 פינים, חלק ממחשבי ה- PC שנמכרים היום מכילים בתוכם מחבר DB9 נקבה.
תקן תקשורת זה מאפשר תקשורת דו כיוונית מלאה, כלומר ישנם קווים נפרדים לאותות נכנסים ולאותות

תקן תקשורת זה מאפשר תקשורת דו כיוונית מלאה, כלומר ישנם קווים נפרדים לאותות נכנסים ולאותות יוצאים – מה שמאפשר זרימת נתונים בו זמנית לשני הכיוונים.

כמו שצוין קודם לכן ישנם לא מעט מכשירים המתקשרים בתקשורת זו, אך לתקשורת זו יש כמה חסרונות:

- תקשורת זו מוגבלת לרוב למקסימום 15 מטרים.
- לא ניתן לפצל את התקשורת, כלומר התקשורת נעשית רק בין שני מכשירים בלבד.

כאשר מוצר בחיבור RS232 מחובר למחשב, צריכה להיות מותקנת במחשב תוכנה שיודעת "להאזין" לחיבור ה RS232 ולקבל ממנו נתונים (נקרא במחשב יציאת COM).

כעת, אם נרצה לחבר מספר חיישנים למחשב ואין לנו מספיק כניסות כנראה שנצטרך להשתמש בסוג מסויים של ממיר תקשורת. אם נרצה לחבר את המוצר במקום מרוחק מהמחשב, נצטרך להשתמש באיזשהו ממיר תקשורת לרשת.

ישנם שלוש אופציות לעבוד עם מתאם התקשורת:

- שיר בצורת עבודה של IP ישיר ישנה תוכנת PC המותקנת על אחד המחשבים שברשת ויודעת IP לשלוח נתונים ולקבל נתונים מכתובת IP, כך הממיר יודע לקבל נתונים מהרשת ולהמיר אותם ל-RS232 ולהפך.
- יצירת COM port וירטואלי ישנם הרבה תוכנות שיודעות "להאזין" לחיבור ה- RS232 שבמחשב, היא בעצם מאזינה ושולחת נתונים לחיבור ה- COM שבמחשב, ניתן לראות למשל במנהל ההתקנים תחת חיבורי COM את כל חיבורי ה- COM הפיזיים שיש למחשב, בעזרת כמה הגדרות פשוטות בתוכנת ה Tibbo Connection wizard ניתן ליצור COM וירטואלי אשר יוצר COM נוסף במנהל ההתקנים, כך המחשב "חושב" שהמוצר שמחובר לממיר שברשת מחובר ישירות למחשב.
- קישור טורי וירטואלי הקישור נעשה בעצם בין 2 ממירי התקשורת ולא בין ממיר למחשב, כך אפשר להאריך את תקשורת ה- RS232 ע"י שימוש ברשת המחשבים, בעזרת התוכנה DS Manager ניתן לזהות ברשת את כל הממירים המחוברים ולבצע קישוריות בין 2 מהם כך שכל נתון שאחד שולח יגיע לממיר השני.

תקן זה דומה לRS232 איך יש לו מספר הבדלים חשובים:

- אורך הכבל המקסימלי הוא 1200 מטר
- . ניתן לחבר מכשירים מרובים אך רק אחד מהם יפעל כמשדר והשאר מקלטים.

שיטת תקשורת זו משתמשת בארבעה חוטי חשמל בתוך הכבל, היא אינה נפוצה במיוחד כיוון שלרוב משתמשים בRS485 או RS232.

עם מספר הבדלים RS485 ול RS323 זהו חיבור הדומה במעט ל RS485 ול RS485 זהו חיבור הדומה במעט ל 122 RS485 יחשורים

אורך הכבל המקסימלי הוא 1,200 מטר וניתן לחבר מכשירים מרובים אך רק אחד מהם יפעל כמשדר והשאר יהיו מקלטים.

מאפיינים ותכונות:

שיטת תקשורת זו משתמשת בארבעה גידים (חוטי חשמל) בתוך הכבל, היא אינה נפוצה במיוחד כיוון שלרוב RS232. משתמשים בתקשורת

## למה RS232 נפוץ יותר?

- את, TX, RX, ו-GND). לעומת זאת, TX, RX) **קל מאוד למימוש** הוא דורש שני חוטים בלבד (TX, RX). לעומת זאת, RS-422 משתמש בקווים דיפרנציאליים (לפחות 4 חוטים), מה שמסבך את החיווט.
- תאימות לאחור RS-232 היה הסטנדרט הנפוץ ביותר למחשבים, מדפסות, מודמים וציוד תעשייתי
   במשך עשרות שנים.
  - המון ציוד שתוכנן בעבר עובד רק עם RS-232 ולכן נשמרת תאימות לאחור.
    - שימושים נפוצים RS-232 מתאים מאוד לתקשורת נקודה-לנקודה .
       ביישומים שבהם צריך רק חיבור קצר ופשוט, אין יתרון ממשי ל-RS-422.
- זמינות חומרה ברוב המיקרו-בקרים, מחשבים ישנים, וציוד מדידה יש ממשק RS-232 כבר מובנה. לעומת זאת, RS-422 דורש רכיבים חיצוניים (טרנסיברים דיפרנציאליים), שלא תמיד זמינים מובנים.

## <u>קו דיפרנציאלי</u>

קו תקשורת המעביר אותות חשמליים באמצעות זוג חוטים המעבירים את האות ואת השלילי שלו, במקום באמצעות חוט אחד. היתרון העיקרי של שיטה זו הוא הפחתת רעשים ושיפור איכות האות, במיוחד במרחקים ארוכים או בסביבות רועשות.

## יתרונות תקשורת דיפרנציאלית:

עמידות גבוהה לרעשים:

הפרעות חיצוניות, כגון רעשים אלקטרומגנטיים, משפיעות בדרך כלל באופן דומה על שני המוליכים. כאשר המקלט מבצע חיסור בין האותות, ההפרעות מתבטלות, מה שמאפשר תקשורת אמינה יותר בתנאי סביבה קשים.

## מרחקים גדולים יותר:

בגלל עמידותה הגבוהה בפני רעשים, תקשורת דיפרנציאלית מאפשרת העברת נתונים למרחקים גדולים יותר מאשר שיטות תקשורת חד-קוטביות.

#### מהירות גבוהה יותר:

לעיתים קרובות, תקשורת דיפרנציאלית מאפשרת שידור נתונים במהירויות גבוהות יותר.

## איך תקשורת דיפרנציאלית מפחיתה רעשים?

שידור של אות דיפרנציאלי •

במקום לשדר אות על קו יחיד ביחס לאדמה (כמו בתקשורת רגילה/חד-קוטבית), משדרים שני אותות זהים בעוצמה אך הפוכים בפאזה:

משודים שני אוונוול וודם בעוצמוו אן וופולים בע

לדוגמה: אם קו A משדר +1V, קו B ישדר -1V. הפער ביניהם (A - B) הוא האות הלוגי – כלומר, במצב הזה: +2V.

חדירה של רעש משותף – Common-mode noise כשהשניים עוברים באותו מסלול פיזי (כבלים צמודים או זוג שזור), כל שדה מגנטי חיצוני משפיע באופן כמעט זהה על שני הקווים:

נניח שהפרעה של +0.5V נכנסת לשני הקווים.

האותות יהפכו להיות:

A = +1.5V

B = -0.5V

. שזה בדיוק כמו קודם – האות המקורי נשמר! A - B = +2V

• כיצד הביטול מתבצע

הצד הקולט (Receiver) מבצע חיסור של האותות:

VOUT = V+ - V-

וכך כל רעש שהשפיע באותו אופן על שני הקווים – נחתך החוצה: זה עובד גם לרעשים אלקטרומגנטיים וגם לקפיצות מתח רגעיות .

## משפחות לוגיות

TTL

טרנזיסטור-טרנזיסטור לוגי (TTL) היא טכנולוגיית מעגלים דיגיטליים המשתמשת בטרנזיסטורי מגע דו-קוטביים כדי ליצור שערים לוגיים.

היא משתמשת בטרנזיסטורים לביצוע פעולות לוגיות והגברה, ומאופיינת במהירות מיתוג גבוהה יחסית.

#### שימוש בטרנזיסטורים:

TTL משתמשת בטרנזיסטורים כדי לבצע את פעולות הלוגיקה (כמו AND, OR, NAND, NOR) וגם כדי להגביר את האותות.

## :שערים לוגיים

שער NAND הוא השער הבסיסי ביותר ב-TTL, וממנו ניתן לבנות שערים לוגיים מורכבים יותר.

#### מתח אספקה:

TTL פועלת בדרך כלל עם מתח אספקה של 5V.

#### מהירות מיתוג:

TTL מאופיינת במהירות מיתוג טובה, מה שהופך אותה מתאימה ליישומים הדורשים ביצועים מהירים.

## תת-משפחות:

קיימות תת-משפחות שונות של TTL, כל אחת עם מאפיינים שונים, כגון צריכת צריכת הספק נמוכה או מהירות גבוהה.

#### שימושים:

TTL שימשה במגוון רחב של יישומים, כולל מחשבים, ציוד בדיקה, סינתיסייזרים ועוד.

#### RTL השוואה עם

ב-RTL, הלוגיקה מבוצעת בעיקר באמצעות נגדים. TTL מציעה ביצועים טובים יותר מ-RTL.

#### יתרונות TTL:

מהירות מיתוג טובה, יכולת הגברת אותות, יציבות יחסית.

## חסרונות TTL:

צריכת הספק יחסית גבוהה, רגישות יחסית למתח אספקה.

## **LVTTL** low voltage transistor transistor logic

תקן לרמות מתח בלוגיקה דיגיטלית שמתבסס על הטכנולוגיה של TTL אבל עובד במתחים נמוכים יותר , לרוב 3.3V במקום 5V.

הוא נפוץ מאוד במערכות דיגיטליות מודרניותב מיוחד בלוחות FPGA, מיקרו-בקרים, זיכרונות, וכו'.

## מאפייני LVTTL

#### רמות לוגיות

0 לוגי - עד כ0.8 וולט

1 לוגי לפחות 2וולט לעיתים 2.4 וולט ומעלה

#### תאימות

תואם לTTL רגיל במובן שרמות הלוגיקה נשמרות אבל לא תואם מבחינת המתח המוזן כי TTL עבד על 5V

## מתי משתמשים ב-LVTTL?

- כשיש צורך בתקשורת במהירות גבוהה יותר ועם פחות חימום וצריכת חשמל.
  - כשעובדים עם רכיבים מודרניים כמו:
  - (Xilinx Arty, Intel/Altera לוחות פיתוח (כמו
    - מיקרו-בקרים
    - (RAM/Flash) זיכרונות
    - 3.3V חיישנים עם יציאות דיגיטליות •
    - UART, SPI, I2C ממשקי תקשורת כמו

## LVTTL בהגדרת פינים

בכלי תכנון כמו Vivado, כשרוצים לחבר פין לכניסה/יציאה של רכיב חיצוני, חייבים להגדיר את הCivado. דוגמה:

set\_property IOSTANDARD LVTTL [get\_ports my\_output]

בנוסף, צריך לוודא ש־Vcco של הבנק מחובר ל־3.3V (כי זה מה ש-LVTTL דורש).

## **CMOS (Complementary Metal-Oxide-Semiconductor)**

CMOS היא משפחת לוגיקה דיגיטלית המשתמשת בשילוב של טרנזיסטורי PMOS ו־NMOS לבניית שערים CMOS היא משפחת לוגיקה דיגיטלית המשתמשת בשילוב של PMOS ו־NMOS בשער לוגי מבטיח שבאף מצב לא יהיו שני טרנזיסטורים מוליכים בו זמנית בין ההזנה לקרקע – כך נמנעת זרימת זרם קבועה, ומכאן נובעת החיסכון בצריכת חשמל.

NMOS – טרנזיסטור שנפתח כשהמתח בכניסה גבוה (לוגי 1).

PMOS – טרנזיסטור שנפתח כשהמתח בכניסה נמוך (לוגי 0).

CMOS משתמשת בטרנזיסטורים מסוגים משלימים כדי לממש לוגיקה בצורה חסכונית בחשמל. מאפיינים של CMOS:

צריכת הספק נמוכה מאוד: הצריכה אפסית כמעט כשאין שינוי במצב הלוגי (כלומר, כל עוד לא מתבצע מיחוג)

מהירות גבוהה: בדגמים המודרניים, מהירות המיתוג דומה ואף גבוהה מ־TTL.

1.2V מתח עבודה גמיש: לרוב 3.3V או 5V, ויש גרסאות שעובדות גם עם 1.8V

עמידות בפני רעש גבוהה יותר לעומת TTL.

קל לייצר אותו בצפיפות גבוהה, ולכן כל המעבדים והזיכרונות המודרניים מבוססים עליו.

#### למה עברו מ-TTL ל-CMOS?

הסיבה העיקרית היא חסכון בצריכת חשמל וצפיפות גבוהה,

מה שקריטי בעולם של שבבים מודרניים כמו טלפונים, מחשבים ומערכות משובצות מחשב. TTL עדיין קיים, אבל ברוב השימושים המודרניים CMOS שולט.

## LVCMOS low voltage complementary metal-oxide-semiconductor

היא גרסה מתקדמת של טכנולוגיית CMOS הפועלת במתחי עבודה נמוכים יותר, ומתאימה בעיקר למעגלים מודרניים בהם נדרשת תקשורת מהירה וצריכת חשמל נמוכה עוד יותר.

היא משפחת אותות (I/O Standard) שמיועדת לפעול במתחי עבודה נמוכים – לרוב בין 1.2V היא משפחת אותות (I/O Standard) כמו צריכת הספק נמוכה והתנהגות לוגית דיגיטלית אמינה.היא כמוצה במיוחד בתכנון של FPGA, ASIC, מערכות משובצות, כרטיסים אלקטרוניים מודרניים, וממשקי תקשורת.

ASIC (ראשי תיבות של: Application-Specific Integrated Circuit) הוא מעגל משולב שתוכנן במיוחד ASIC (ראשי תיבות של: PPGA או CPU) שיכולים לבצע מגוון משימות, למעבדים כלליים (כמו CPU) או מראש כדי לבצע משימה אחת מוגדרת ויעילה במיוחד

#### :LVCMOS מאפיינים של

מתחי עבודה נמוכים יותר מ־CMOS רגיל:

:סטנדרטים נפוצים

LVCMOS33 3.3V LVCMOS25 2.5V LVCMOS18 1.8V LVCMOS12 1.2V

## שיפור בצריכת הספק:

ככל שמתח העבודה יורד, גם ההספק הדינמי (P = CV2f) יורד בצורה דרמטית.

#### תאימות למעגלים מודרניים:

מתאימה יותר לשבבים הפועלים במתחי ליבה נמוכים (core voltage).

## נפוצה ב־FPGA ובממשקים מהירים

LVCMOS אינה טכנולוגיה חדשה של טרנזיסטורים, אלא הגדרה של רמות אות (I/O standards) עבור משקי קלט/פלט הפועלים במתחי CMOS נמוכים.

כלומר, השבב כולו עשוי להיות CMOS, אבל קווי הקלט/פלט שלו יוגדרו לפי LVCMOS כדי להתאים למתחי עבודה מודרניים.

אפשר לתאר את LVCMOS כ"שפת הדיבור" של הפינים במעגל – אותה שפה שצריכה להיות מוסכמת בין הרכיבים כדי שיוכלו להבין זה את זה ולתקשר בלי שגיאות או נזק.

## **Zynq 7000**

הוא משפחה של מערכות על שבב (SoC) מבית Xilinx, המשלבת ליבת עיבוד מבוססת ARM עם לוגיקה ניתנת לתכנות (FPGA). זהו פתרון המשלב את הגמישות של FPGA עם כוח העיבוד של מעבד ARM, ומאפשר ביצועים גבוהים ויכולת התאמה אישית ליישומים מגוונים.

SoC - רכיב אלקטרוני המשלב רכיבים מרובים של מחשב, כמו מעבד, זיכרון ובקרים, על גבי שבב סיליקון

## ארכיטקטורה משולבת:

Zynq 7000 מציע שילוב של מעבד ARM Cortex-A9 דו-ליבתי עם לוגיקה מתוכנתת (Zynq 7000 FPGAs). זה מאפשר למתכננים לנצל את היתרונות של שתי הפלטפורמות: יכולת עיבוד כללית של המעבד (FPGAs וגמישות התאמה אישית של FPGA).

#### יכולות עיבוד:

המעבד ARM Cortex-A9 מספק כוח עיבוד עבור משימות כלליות, מערכות הפעלה (כגון Linux) ויישומי תוכנה מורכבים.

## :FPGA גמישות

ה-FPGA מאפשר למתכננים להתאים אישית את החומרה עבור משימות ספציפיות, כגון האצה של אלגוריתמים, עיבוד אותות, בקרת מנועים ועוד.

#### יתרונות השילוב:

השילוב של ARM ו-FPGA מאפשר ביצועים גבוהים בצריכת הספק נמוכה, מה שהופך את Zynq 7000 למתאים ליישומי בקרה, אנליטיקה, I/O וזיכרון.

#### פיתוח מקביל:

Zynq 7000 מאפשר פיתוח תוכנה במקביל עבור המעבד וה-FPGA, מה שמקצר את זמן הפיתוח ומאפשר גמישות רבה יותר בעיצוב.

#### יישומים:

Zyng 7000 משמש במגוון רחב של יישומים, כולל תעשייה, אוטומציה, רכב, תקשורת, רפואה ועוד.

## (מערכת עיבוד) PS – Processing System

ה־PS הוא החלק ה"תכנותי" בשבב, ובדרך כלל כולל מעבד ARM (כמו Cortex-A53 או Cortex-A53). זהו אזור שתוכנן לבצע עיבוד סדרתי כללי, כמו כל מעבד קלאסי, ומריץ תוכנות כמו לינוקס, מערכות זמן אמת, או תוכנה ברמת bare-metal.

## מאפיינים עיקריים של ה־PS:

- מעבדים כלליים (General-Purpose Processors): לרוב זוג ליבות ARM (כמו Cortex-A9), לפעמים יותר.
  - יכולת הרצת מערכות הפעלה: כמו Linux, FreeRTOS, או תוכנות זמן אמת אחרות.
    - .'וכו'. DDR, SRAM, Flash, Cache גישה לזיכרון: כולל
- היקפי תקשורת סטנדרטיים: UART, SPI, I2C, CAN, USB, Ethernet וכו' כל אלו מופעלים מהצד של המעבד.
- שימושים נפוצים: ניהול מערכת, אינטראקציה עם המשתמש, עיבוד נתונים לא-קריטי, שליטה כללית
   על הרכיב.

#### יתרונות:

- קל לתכנות בשפות עיליות (C/C++/Python וכו').
- תמיכה רחבה בסביבות פיתוח ובמערכות הפעלה.
- מאפשר גישה נוחה למשאבים חיצוניים ופריפריות.

## (לוגיקה ניתנת לתכנות) PL – Programmable Logic

ה־PL הוא החלק של ה־FPGA – לוגיקה שניתנת לתכנות על ידי המשתמש לצורך יצירת חומרה מותאמת

כאן כותבים קוד ב־VHDL, Verilog או בשפות ברמה גבוהה (HLS – High-Level Synthesis) כדי ליישם מעגלים לוגיים, יחידות עיבוד מקבילי, בקרי תקשורת מהירה, וכו'.

#### מאפיינים עיקריים של ה־PL:

- לוגיקה הניתנת לתכנות: שערים לוגיים, Flip-Flops, Multiplexers, לוחות ניתוב (Routing), ועוד.
  - יחידות DSP מובנות: לצורך עיבוד אותות, FFT, פילטרים וכו'.
    - וצורה. Block RAM: זיכרון פנימי מהיר וניתן לתצורה. •
  - .(PLL, MMCM) יחידות ניהול תזמון: Clock Management Units
- אפשרות ליצירת פריפריות מותאמות אישית: כמו SPI, Ethernet, AXI, CAN וכו', או אפילו מאיצים (accelerators) לחישובים כבדים.
  - שימושים נפוצים: עיבוד אותות, עיבוד תמונה, תקשורת מהירה, בקרת חומרה מדויקת, רובוטיקה,
     ויישומים שדורשים זמן תגובה מהיר או עיבוד מקבילי כבד.

#### יתרונות:

- ביצועים גבוהים במיוחד בעיבוד מקבילי.
  - שליטה מלאה על מבנה החומרה.
- יכולת ליישם מעגלים מותאמים ספציפית לצורך מסוים.
- .PS− ניתן להשתמש בו כמאיץ חומרה (hardware accelerator) לפונקציות מתוך ה-PS

## PS ו־PS – עבודה משולבת

מה שמייחד רכיבים כמו Zyng הוא היכולת לשלב בין PS ל־PL בצורה הדוקה:

- . אפשר תקשורת דו-כיוונית בין ה־PL ל־PS מאפשר תקשורת דו-כיוונית בין ה-AXI Interconnect . •
- DMA Controllers: מאפשרים העברת נתונים מהירה בין זיכרון (בצד של ה־PS) ללוגיקה (בצד של ה־PS).
  - Interrupts: ניתן לשלוח פסיקות (Interrupts) בין הצדדים.

## דוגמה לשיתוף פעולה בין PS ל-PL:

הצד של ה־PS מריץ לינוקס ומטפל בקלט מהמשתמש.

לינוקס שולח קובץ וידאו לצורך עיבוד.

הצד של ה־PL מבצע עיבוד תמונה (למשל סינון או דחיסה) באופן מקבילי ומהיר.

הנתונים המעובדים נשלחים חזרה ל־PS או ישירות ל־Display.

## כיצד FPGA והמעבד מתקשרים

## **AXI Advanced eXtensible Interface**

הוא מפרט ממשק המשמש בתחום האלקטרוניקה, בעיקר בתכנון מערכות משובצות מחשב. הוא מתאר את האופן שבו רכיבי IP שונים מתקשרים זה עם זה בתוך מערכת.

פרוטוקול AXI הוא חלק ממשפחת הפרוטוקולים ARM ונועד לספק ביצועים גבוהים וגמישות בעיצוב מערכות מורכבות.

הערוצים ב־AXI נפרדים ולכן ניתן להשתמש בהם בצורה מקבילית – למשל לשלוח בקשת כתיבה תוך כדי קריאת מידע אחר.

## תכונות עיקריות של AXI:

- תמיכה ברוחב פס גבוה מאפשר העברת מידע ביעילות גבוהה מאוד.
- ערוצים נפרדים לכתיבה וקריאה כולל ערוצי כתובת, נתונים, ואישורים.
- תמיכה בבקשות מקביליות (out-of-order) מאפשר לבקשות להגיע ולחזור בסדר שונה.
  - תמיכה ב-burst transfers העברת בלוקים של נתונים ברצף אחד.
  - חיבור בין רכיבי צד שלישי. IP בצורה סטנדרטית מאפשר חיבור פשוט של רכיבי צד שלישי.

#### הסבר מפורט:

#### ממשק תקשורת:

AXI הוא מפרט המגדיר את ה"שפה" שבה רכיבי IP שונים מדברים זה עם זה. הוא קובע את הפקודות, הכתובות, הנתונים והאיתותים המשמשים להעברת מידע בין הרכיבים.

#### תאימות וגמישות:

AXI תוכנן להיות גמיש ומודולרי, כך שניתן לשלב בקלות רכיבי IP שונים ממקורות שונים לתוך מערכת אחת. הממשק האחיד מקל על האינטגרציה ומפחית את הצורך בשינויים מורכבים בקוד.

#### ביצועים גבוהים:

AXI תומך במספר תכונות המאפשרות העברת נתונים מהירה ויעילה, כולל תמיכה ברוחב פס גבוה, תזמון מורכב ושימוש במספר ערוצי נתונים במקביל.

#### מנהל ומנוהל:

AXI מגדיר שני סוגים עיקריים של ממשקים: מנהל (Manager) ומנוהל (Subordinate). המנהל הוא הרכיב שמתחיל את הנתונים. כל חיבור AXI הוא בין שמתחיל את העברת הנתונים, והמנוהל הוא הרכיב שמקבל או שולח את הנתונים. כל חיבור AXI הוא בין ממשק מנהל.

בהקשר של ZYNQ 7000 המנהל הוא המעבד המנוהל הוא ה

#### יישומים:

AXI נמצא בשימוש נרחב בתכנון של מערכות משובצות מחשב, כולל מעבדים, בקרים, זיכרון, יחידות עיבוד AXI גרפי (GPU), מערכות מולטימדיה ועוד.

## בדיקות איכות:

AXI משמש גם בתהליכי בדיקה של מערכות אלקטרוניות, כגון בדיקת AXI (AXI Inspection), המשמשת לזיהוי תקלות ופגמים בלוחות מעגלים מודפסים (PCBs).

## :Vivado Block Design-דוגמה ב-

כאשר אתה מוסיף את לאשר EYNQ7 Processing System ל-Block Design: יש אפשרות להפעיל AXI Master interfaces בצד ה-PS ואז לחבר IP מותאם אישית דרך אפשר גם לחבר AXI DMA להעברת מידע מהירה (למשל, לווידאו או אודיו)

## עובד AXI איך

#### חמישה ערוצים נפרדים ב-AXI

## פעולת כתיבה כוללת שלושה ערוצים:

המעבד שולח את כתובת הכתיבה – Address Write שולח את הנתון לכתיבה –Write Data שריבה שולח אישור שהכתיבה הצליחה – Write Response

## פעולת קריאה כוללת שני ערוצים:

המעבד שולח את כתובת הקריאה – Address Read Read Data – מקבל את הנתון המבוקש

## :דוגמא

- AW המעבד שולח כתובת (למשל 0x1000)
- (0xDEADBEEF המעבד שולח את הנתון W • המעבד שולח את הנתון • •
- (OKAY) המנוהל מחזיר תגובה B respond Back
  - AR המעבד מבקש כתובת קריאה AR
  - R המנוהל שולח את הנתון מהכתובת

#### תכונות מתקדמות

#### :Burst Transfers

שליחה/קריאה של מספר מילים ברצף אחד – יעיל לזיכרון.

## :Out-of-Order Support

אפשר לשלוח כמה בקשות ולהחזיר תשובות בסדר שונה (אם המערכת תומכת).

## :Valid/Ready Handshake

מנגנון ה־Handshake הוא חלק מרכזי בפרוטוקול AXI ומאפשר תיאום מדויק ואמין של העברת נתונים בין רכיבים, תוך שמירה על גמישות וביצועים גבוהים גם כאשר קיים הבדל במהירות או בעומס בין הצדדים. כל אחד מחמשת הערוצים AW, W, B, AR, R משתמש בזוג אותות:

VALID – נשלח על ידי הצד שמספק את המידע (השולח), ומסמן שהמידע זמין ותקין להעברה. READY – נשלח על ידי הצד שמקבל את המידע (המקבל), ומסמן שהוא מוכן לקלוט את המידע. העברת המידע מתבצעת רק כאשר גם VALID וגם READY הם ב־'1' באותו מחזור שעון.

## :Handshake תכונות עיקריות של

מאפשר עבודה בקצבים שונים בין הרכיבים – כל צד קובע מתי הוא מוכן. משפר גמישות מערכתית – ניתן "לעצור" זמנית שליחה או קבלה מבלי לאבד נתונים. כל ערוץ פועל עצמאית – למשל, ניתן להמתין ל־READY ב־W תוך כדי שממשיכים לשלוח AR. מאפשר פעולה יציבה גם בעומסים כבדים או בתקשורת לא סימטרית.

## **GIT**

גיט זה מערכת לניהול גרסאות (Version Control System) בקוד פתוח, שמאפשרת לעקוב אחרי שינויים בקבצים לאורך זמן. היא פותחה על ידי לינוס טורבאלדס (יוצר לינוקס) בשנת 2005.

#### למה משתמשים ב-Git?

- לשמור היסטוריה של קוד ושינויים.
- לעבוד בצוות בלי לדרוך אחד על העבודה של השני.
  - לחזור לגרסאות קודמות בקלות.
  - לאחד שינויים ממספר מקורות (branches).

#### מושגים בסיסיים בגיט:

Repository - תיקייה שבה מנוהל הקוד עם היסטוריית השינויים

- שמירה של סט שינויים עם הודעה שמתארת מה שונה - Commit

Branch - גרסה מקבילה של הקוד שנועדה לפיתוח מבלי לפגוע בקוד הראשי

איחוד בין שני ענפים - Merge

(GitHub- העתקה של מאגר קיים מהמחשב או מהאינטרנט (כמו מ-Clone

Pull - הורדת שינויים מהשרת למחשב המקומי

Push - שליחת שינויים מהמחשב לשרת

#### כלים משלימים:

שירותי אירוח לפרויקטים עם ממשק גרפי וניהול צוותים. – GitHub / GitLab / Bitbucket – OS Code / SourceTree

#### פקודות בסיסיות בגיט:

חדש בתיקייה קיימת. – git init

git status – מציג את מצב הקבצים (מה השתנה, מה מוכן ל-commit).

.(. git add file.txt מוסיף קבצים ל-"stage" לפני – git add side.txt מוסיף קבצים ל-

.הודעה" – יוצר git commit עם ההודעה הנתונה מit -m

.commits – מציג את היסטוריית ה-git log

. מעבר בין ענפים (branches) או שיחזור קובץ לגרסה מסוימת – git checkout

מציג את הענפים הקיימים או יוצר ענף חדש. – git branch

.מאחד ענף נבחר עם הענף הנוכחי – git merge

git remote – מציג או מגדיר כתובת של מאגר מרוחק (כמו GitHub).

git pull – שואב שינויים ממאגר מרוחק וממזג אותם.

git push – שולח שינויים למאגר מרוחק.

## מצבים של קובץ בגיט:

לא עוקב אחריו עדיין. – Untracked

.commit – קובץ שמוכן ל-Staged

.stage-קובץ ששונה אך עדיין לא עבר ל – Modified

.שינויים שכבר נשמרו בהיסטוריה – Committed

## (First In First Out) פיפו

FIFO הוא מבנה נתונים שבו סדר הכתיבה והקריאה נשמר בדיוק כפי שהנתונים נכנסו – הראשון שנכנס הוא הראשון שייצא.

במערכות חומרה כמו FPGA, FIFO משמש לביצוע תקשורת פנימית בין מודולים, תוך שמירה על הסדר ופתרון בעיות של מהירויות שונות בין חלקים שונים של המערכת.

## :FIFO תפקידי

- . זמני לנתונים זורמים Buffer ●
- חיץ בין רכיבים עם קצבים שונים.
- מעבר נתונים בין תחומי שעון שונים (CDC Clock Domain Crossing).

## ?עובד FIFO איך

FIFO בנוי ממספר רכיבים בסיסיים:

- זיכרון פנימי לרוב מערך בגודל קבוע (למשל 16 תאים), בו כל תא מאחסן מילה בגודל קבוע (למשל 8 ביטים).
  - מונה כתיבה (Write Pointer) מצביע על מיקום הכתיבה הבא. לאחר כל כתיבה, המונה עולה.
  - מונה קריאה (Read Pointer) מצביע על מיקום הקריאה הבא. לאחר כל קריאה, המונה עולה.
    - אותות בקרה (Control Signals):
    - מסמן שהזיכרון מלא, ואין מקום לכתוב עוד. full ∘
      - . מסמן שאין נתונים empty ∘

## מתי משתמשים ב-FIFO?

- הפרדת שעונים (CDC) לדוגמה, כשמודול UART מקבל נתונים משעון מערכת אחר.
  - איזון קצבים כמו למשל, בין עיבוד מהיר של DSP לבין גישה איטית לזיכרון.
- מערכות תקשורת FIFO כמעט תמיד נמצא בממשקי תקשורת: FIFO מעט תמיד נמצא במרכות הקשורת.
  - . תזמון פנימי של מערכת לדוגמה, כשממתינים להפעלת תהליך על פי סדר.

## סוגי FIFO

סינכרוני - קריאה וכתיבה באותו שעון אסינכרוני - קריאה וכתיבה בשני תחומי שעון נפרדים

## איך משתמשים ב-FIFO?

- ▶ אפשרות ראשונה יצירת FIFO ידנית בקוד FIFO אפשרות ראשונה יצירת pointers, ומכניס לוגיקה של קריאה וכתיבה.
  - (Vivado (FIFO Generator של IP אפשרות שנייה שימוש באשף

צוכן לשימוש: IP מספק Vivado

ור IP Catalog-נכנסים ל

בוחרים ב-FIFO Generator

מגדירים: רוחב הנתונים, גודל, מצב סינכרוני/אסינכרוני, וכו'

ווצרים wrapper VHDL שמתחבר ל-IP-

## דוגמה בסיסית לקוד FIFO (סינכרוני):

signal fifo\_mem : array(0 to 15) of std\_logic\_vector(7 downto 0);

signal wr\_ptr, rd\_ptr : integer range 0 to 15 := 0;

signal full, empty: std logic;

בכל פעולת write, תכתוב לתא ש-wr\_ptr מצביע עליו, ואז תעלה אותו (אם לא מלא).

בכל read, תקרא מהתא ש-rd\_ptr מצביע עליו, ואז תעלה אותו (אם לא ריק).

## טיפול במעגליות (Wrap Around)

ב-FIFO קלאסי, כשה-pointers מגיעים לסוף המערך, הם צריכים "להתגלגל" חזרה להתחלה:

wr\_ptr <= (wr\_ptr + 1) mod 16; rd\_ptr <= (rd\_ptr + 1) mod 16;

זו טכניקה שמבטיחה שהמצביעים יישארו תמיד בטווח 0–15 (במקרה של 16 תאים).

#### מצבים מיוחדים

שימושי במיוחד כאשר יש צורך להתריע מראש לפני שהתור יתמלא או – Almost Full / Almost Empty יתרוקן לגמרי.

.(יכול לשמש לניטור עומסים או דיבאגינג) – Level Indicator

## <u>איך הקובץ שנוצר על ידי ה generate bitstream מגיע ל</u>

במהלך תהליך הBit Stream התוכנה ממירה את הלוגיקה של התוכנית לקובץ של ביטים, הקובץ בדרך כלל עם הסיומת BIT.

כאשר לוחצים על הכפתור PROGRAM DEVICE, התוכנה שולחת דרך הכבל micro usb בעזרת ממש הDTAG את הקובץ אל תוך הFPGA

- ממשק JTAG הוא פרוטוקול תקשורת סדרתי שנועד במקור לבדיקות חומרה אבל עם הזמן הפך לכלי מרכזי גם בצריבת FPGA, דיבוג ותכנות מעבדים.

הנתונים נטענים לתוך זיכרון הקונפיגורציה של הFPGA שהוא בדרך כלל

זיכרון זה הוא נדיף, כלומר ברגע שמכבים את החשמל הFPGA שוכח את התוכן.

add configuration memory device אם אתה רוצה שהקוד ישמר גם אחרי כיבוי, עלינו להשתמש כדי לתכנת את הFLASH החיצוני (לרוב SPI FLASH).

## פלטפורמת VITIS

ויטיס היא סביבת פיתוח תוכנה מאת חברת AMD המיעודת לפתח יישומים המשלבים FPGA ומעבדי ARM. היא מאפשרת למפתחים לבנות ולמטב יישומים מואצים בחומרה על גבי פלטפורמות אדפטיביות של AMD, תוך שימוש בספריות מואצות חומרה בקוד פתוח וסביבות פיתוח ספציפיות לתחום על פי AMD. Vitis היא פלטפורמה מאוחדת המיועדת למגוון רחב של מפתחים, כולל מהנדסי תוכנה ומדעי AI.

הפלטפורמה מאפשרת האצת יישומים באמצעות חומרה אדפטיבית, תוך שימוש בכלים מותאמים לפיתוח חומרה ותוכנה.

Vitis כוללת ערכת פיתוח ליבה מקיפה לבניית יישומים מואצים, ספריות קוד פתוח מואצות חומרה המותאמות לפלטפורמות AMD, וסביבות פיתוח ספציפיות לתחום המאפשרות פיתוח ישירות במסגרת כלים מוכרים וברמה גבוהה יותר על פי CMC Microsystems.

Vitis Embedded היא חבילת פיתוח תוכנה עצמאית לפיתוח וקומפילציה של תוכנת Veric Embedded אדפטיביות אתי-מערכות עיבוד משובצות AMD (מבוססות ARM ו-MicroBlaze) במערכות SoC ו-FPGA אדפטיביות של AMD, על פי AMD.

Vitis פועלת בשילוב עם חבילת העיצוב של AMD Vivado כדי לספק רמת הפשטה גבוהה יותר לפיתוח העיצוב.

## VITIS איך לתפעל את

• הורדת התוכנות VIVADO

**VIVADO:** 

- FPGA לחבר את לוח ה
- יצירת פרויקט VIVADO
  - בניית ארכיטקטורה •
- export hardware bitstream יצירת
  - שמירת קובץ ה XSA •

קובץ XSA הוא קובץ שיוצא מVIVADO וכולל את כל המידע הדרוש לVITIS על החומרה שיצרנו לדוגמא מפת זכרון רכיבי IP חיבורים בין רכיבים וקובץ BITSTREAM לצריבה.

## VITIS:

- לפתוח את VITIS וליצור פרויקט חדש
  - ★ לבחור את קובץ הXSA
  - לבחור פלטפורמת יעד
  - (C) לבחור סוג פרויקט
  - C כתיבת הקוד באמצעות●
- להשתמש בVITIS DEBUGGER או XSCT CONSOLE כדי לצרוב את הקוד

#### סוגי זכרון

## **ROM – Read Only Memory**

**תיאור:** זיכרון לקריאה בלבד – התוכן שלו נכתב בזמן הייצור ואינו משתנה.

שימושים: קוד אתחול (Bootloader), קושחה (Firmware) קבועה.

#### תכונות:

- לא נדיף (לא נמחק בעת כיבוי).
  - תוכן קבוע ולא ניתן לשנותו.

## **RAM (Random Access Memory)**

תיאור: זיכרון לקריאה וכתיבה בגישה אקראית, לשימוש זמני במהלך פעולת המערכת.

שימושים: אחסון זמני של נתונים ותוכניות בזמן ריצה.

#### :כונות:

- נדיף (נמחק בעת כיבוי).
- מהיר בהרבה מאחסון קבוע.

#### SRAM - Static RAM

תיאור: זיכרון מהיר מאוד שלא מצריך רענון מתמיד.

שימושים: זיכרון מטמון (Cache), לוגיקה פנימית ב־FPGA, רשומות מהירות.

#### תכונות:

- נדיף.
- מהיר ויקר יותר מ־DRAM.
  - תופס יותר שטח סיליקון.

## **DRAM - Dynamic RAM**

תיאור: זיכרון איטי יותר שדורש רענון מתמיד, אך חסכוני בנפח.

שימושים: זיכרון עבודה עיקרי במחשב (כמו DDR).

#### תכונות:

- נדיף.
- אך זול יותר. SRAM- איטי מ
  - דורש בקר לרענון.

## **DDR - Double Data Rate**

תיאור: גרסה מתקדמת של DRAM עם יכולת העברת מידע פעמיים בכל מחזור שעון.

שימושים: זיכרון ראשי מהיר במחשבים, במערכות SoC ו־FPGA עם בקר

# תכונות:

- נדיף.
- מהיר בהרבה מ־DRAM רגיל.
  - פועל בתיאום עם בקר זיכרון.

## **Flash Memory**

תיאור: זיכרון קבוע הניתן למחיקה וכתיבה מחדש.

.SSD שימושים: אחסון קוד קבוע (firmware), שמירת bitstream שימושים: אחסון קוד קבוע

# תכונות:

- לא נדיף.
- אך שומר מידע. RAM איטי מ
- ניתן לכתוב ולמחוק מספר רב של פעמים (אך לא אינסופי).

## **BRAM**

Block RAM הוא רכיב זיכרון פנימי המצוי ב-FPGA, הבנוי מבלוקים נפרדים של זיכרון RAM בגודל קבוע (לרוב 18Kb או 36Kb), שניתן להשתמש בהם לצורכי אחסון נתונים מהיר.

BRAM נבנה כחלק אינטגרלי מה־FPGA.

בניגוד לזיכרון חיצוני, הוא מהיר מאוד ונגיש מהלוגיקה של ה־PL (Programmable Logic). BRAM הוא זיכרון גישה אקראית (RAM), כלומר מאפשר קריאה וכתיבה לפי כתובת. ניתן לגשת אליו בצורה סינכרונית – קריאה/כתיבה מתוזמנת לשעון. פועל לפי כניסות של:

- (כתובת) Address
- (נתונים להכניס) Data In •
- (תוצאה בקריאה) Data Out ●
- (סימון אם יש כתיבה) WEA Write Enable ●
- (מאפשר את פעולת הקריאה או הכתיבה) ENA Enable
  - שעון CLK •

## ברוב ה־FPGAs של Xilinx (כמו סדרת FPGAs):

- כל בלוק BRAM הוא בגודל של 2048 (2048 כתובות של 9 סיביות למשל).
  - ניתן לשלב 2 בלוקים ל־36Kb.
  - אפשר לקבוע את רוחב הנתונים: 1, 2, 4, 8, 16, 32, 46... סיביות .
- שני פורטים נפרדים − (פורט אחד לקריאה/כתיבה) Single-Port (שני פורטים נפרדים + Single-Port) (שני פורטים נפרדים + לקריאה וכתיבה במקביל או שתי קריאות במקביל).

#### שימושים נפוצים

- ענוח). Lookup לדחיסה/פענוח).
  - FIFO בין רכיבים שונים.
  - frame buffers לתמונות ווידאו.
    - .DSP זיכרון ביניים לפרויקטי
- .VHDL/Verilog- אימפלמנטציה של ROM או ROM ב-•
- או מעבדים מוטמעים. state machines אחסון נתונים עבור

#### אותות חשובים:

- שעון סינכרוני CLK -
- הפעלת הגישה לזיכרון ENA -
- איתות כתיבה 1 = כתוב, 0 = קרא WEA -
- ADDR כתובת הזיכרון (בד"כ וקטור של 9–14 ביט)
  - DIN נתונים לכתיבה
  - (בתום פעולת קריאה DOUT נתונים ביציאה
    - אסינכרוני (אופציונלי) reset RSTA

#### **BRAM IN PS**

## :VIVADO :1 שלב

- הוסף Block Memory Generator ב- Block Design
- Processing System קבע את הגודל (18Kb, 36Kb וכו') וחבר אותו ל
  - הגדר את החיבורים הנדרשים (כתובת, נתונים, WEA, ENA).

## :VITIS :2 שלב

- ב- Vitis, השתמש ב-API לגישה ל-BRAM.
- השתמש בכתובת של ה-BRAM שהגדרת ב-Vivado והגדר את פעולות הקריאה/כתיבה בתוכנה.
  - השתמש בפקודות כמו Xil\_In32 ו- Xil\_In32 לגישה לכתובות הזיכרון.

#### **UART Lite**

Universal Asynchronous Receiver/Transmitter Lite ראשי תיבות של **UART Lite** (ראשי תיבות של UP Core) של אסינכרונית בין רכיבים במערכת, אוווחצ שוט יחסית (IP Core) של לדוגמה:

בין FPGA למחשב או מיקרו-בקר.

הוא גרסה "קלילה" של UART רגיל, שמתאימה למערכות שלא צריכות את כל הפיצ'רים המתקדמים.

## תכונות עיקריות של UART Lite:

- תמיכה בשידור (Tx) וקבלה (Rx) של נתונים.
- תור נתונים) קטן בגודל 16 בתים לשידור ולקבלה.◆
- מהירות קבועה מראש קצב הבאוד נקבע בזמן הסינתזה (לא משתנה בזמן ריצה).
  - שון). (Interrupts) מתקדמות או בבקרת זרימה (Interrupts).
    - ממשק פשוט מאוד לתכנות, לרוב דרך רגיסטרים.

#### רגיסטרים חשובים:

- Tx FIFO − כתיבה לנתונים שישודרו.
- אריאה מהנתונים שנתקבלו. Rx FIFO
- תציג האם יש נתונים בקלט/פלט, האם הפיפו מלא או ריק. Status Register
  - Control Register מאפשר לבצע פעולות פשוטות כמו איפוס הפיפו.

#### שימושים נפוצים:

- שליחת פלט טקסטואלי למחשב לצורך דיבוג.
- תקשורת בין שני רכיבים ללא צורך בפרוטוקול מורכב.
- קלט ממשתמש (למשל מקלדת דרך טרמינל סריאלי).

```
#include "xuartlite.h"
#include "xparameters.h"

XUartLite uart;

int main() {
    XUartLite_Initialize(&uart, XPAR_UARTLITE_0_DEVICE_ID);

    u8 msg[] = "Hello UART!\n";
    XUartLite_Send(&uart, msg, sizeof(msg) - 1);

    return 0;
}
```

## **UARTPS**

UARTPS הוא רכיב תקשורת סידורית אסינכרונית המובנה בתוך המעבד ARM Cortex-A9 שב־UARTPS .Processing System

הוא שונה מ־UARTLite בכך שהוא יותר מתקדם, כולל יותר פיצ'רים, תומך באינטרפטים, FIFO, קצב באוד משתנה, ועוד.

## מאפיינים עיקריים:

- תקשורת אסינכרונית (ללא אות שעון משותף)
  - (baud rate) מהירויות באוד שונות
- תמיכה ב־FIFO (לשולח ולמקבל) של 64 בתים
  - תמיכה ב־Interrupts (לקריאה או כתיבה)
- Stop Bits, Parity, Data Bits :תומך בפרמטרים כמו

#### רגיסטרים:

אר, מלא, מלא, אניל דגלים על מצב המודול (ריק, מלא, Status Register XUARTPS\_SR\_OFFSET • שגיאות וכו')

לפיפו וכו' Reset לפיפו וכו' - Control Register XUARTPS\_CR\_OFFSET •

Interrupt Status Register XUARTPS\_ISR\_OFFSET •

כתובת הפיפו לקריאה/כתיבה של נתונים XUARTPS\_FIFO\_OFFSET •

## יקריאה מ־UART:

.Status Register של קלט לא ריק (Rx FIFO) של קלט לא ריק

אם יש נתון - קרא אותו מה־FIFO.

## שליחה ל־UART:

בדוק אם FIFO של שידור לא מלא. כתוב תו ל־FIFO לשליחה.


## שימושים עיקריים:

- שליחה/קבלה של מידע בין ה־FPGA למחשב (דרך USB-UART)
- תקשורת עם רכיבי חומרה חיצוניים (מודול GPS, חיישנים)
- (הדפסה סידורית של מידע) Debugging •

#### פונקציות שימושיות בספריית Xilinx

- XUartPs\_Recv() AutPs\_Recv() •
- שליחת תווים XUartPs Send() ●
- אתחול XUartPs\_CfgInitialize() •
- הגדרת קצב באוד XUartPs\_SetBaudRate() •

## מייצבי מתח ליניארים



u32 status = XUartPs\_ReadReg(BaseAddress, XUARTPS\_SR\_OFFSET);

XUartPs\_WriteReg(BaseAddress, XUARTPS\_FIFO\_OFFSET, data);

if (!(status & XUARTPS\_SR\_TXFULL)) {

# u32 status = XUartPs\_ReadReg(BaseAddress, XUARTPS\_SR\_OFFSET); if (!(status & XUARTPS\_SR\_RXEMPTY)) { u8 received = XUartPs\_ReadReg(BaseAddress, XUARTPS\_FIFO\_OFFSET); }

מבוססים על טרנזיסטור שפועל באזור הפעיל (Active Region), כלומר משמש כנגזרת משתנה של נגד. לולאת משוב שלילית (Feedback Loop) משווה את מתח היציאה למתח ייחוס פנימי (לרוב 1.25V או 5V), ומווסתת את הולכת הטרנזיסטור בהתאם. עודף המתח (Vin – Vout) מתבזבז כחום:

## P\_loss = (Vin - Vout) × I\_load

טרנזיסטור (MOSFET או NPN / PNP) – מווסת את המתח ע"י שינוי ההתנגדות הפנימית. Reference Voltage – מקור מתח ייחוס מדויק (למשל דיודת זנר או Reference – מקור מתח (Operational Amplifier). מגבר שגיאה (Operational Amplifier) – משווה בין מתח היציאה לרפרנס ושולט בטרנזיסטור.


## יתרונות:

- . מעגל פשוט מאוד קל לתכנן וליישם
  - . עלות נמוכה
- רעש נמוך מאוד מתאים למעגלים רגישים (כמו אודיו ו-RF).
  - תגובה מהירה לשינויים בזרם העומס.

#### חסרונות:

- יעילות נמוכה ההפרש בין Vin ל-Vout מתבזבז כחום.
  - נדרש גוף קירור בהספקים גבוהים.
  - . לא יעילים כשיש הפרש גדול בין מתח הכניסה ליציאה.

#### מייצבי מתח ממותגים



מבוססים על מיתוג מהיר של טרנזיסטור (לרוב MOSFET) בתדר גבוה (100kHz–2MHz). האנרגיה מועברת במחזוריות דרך רכיבים אגראי-אנרגיה – סליל (Inductor) וקבל (Capacitor) – תוך שימוש בטופולוגיות כמו:

- Buck − להורדת מתח
- Boost − להגברת מתח
- שורך Buck-Boost − להורדה והגברה לפי הצורך

לאחר המיתוג, האות (לרוב גל ריבוע) עובר פילטור באמצעות סליל וקבל לקבלת מתח DC חלק ויציב.

בקר מיתוג (PWM Controller) – יוצר אות PWM מותאם.

. עם זמן מעבר קצר (ON/OFF) מהיר – משמש כמפסק MOSFET

דיודה או MOSFET שני – מספקים מסלול לזרם בזמן שהמפסק סגור.

סליל (Inductor) – אוגר אנרגיה מגנטית ומאפשר זרם רציף לעומס.

קבל פילטר (Capacitor) – מייצב את מתח היציאה ומפחית תנודות.

מעגל משוב – משווה את מתח היציאה למתח הייחוס ומכוון את מחזור העבודה (Duty Cycle).

## שלב 1 – מיתוג ON:

- ה-MOSFET נפתח.
- זרם זורם דרך הסליל לעומס הסליל אוגר אנרגיה והזרם עולה בהדרגה.
  - מתח היציאה עולה.

## שלב 2 – מיתוג OFF:

- ה-MOSFET נסגר.
- הדיודה או המפסק השני מאפשרים לזרם להמשיך לזרום דרך הסליל לעומס (בזכות האנרגיה שנאגרה).
  - הסליל משחרר אנרגיה והקבל מייצב את המתח.
  - הבקר מתאם את מחזור העבודה כדי לשמור על מתח יציב.


#### יתרונות:

- יעילות גבוהה מאוד (לעיתים מעל 90%).
  - מסוגלים להעלות או להוריד מתח.
- התחממות נמוכה פחות צורך בגופי קירור.
- אידיאלי לצריכת הספק גבוהה או עבודה מסוללות.

## חסרונות:

- . מעגל מורכב יותר
- עלות גבוהה יותר.
- .(EMI) רגישות לרעש יוצרים הפרעות אלקטרומגנטיות •
- תגובה איטית יותר לשינויים חדים בזרם עומס, יחסית לליניאריים.
- הסליל חיוני לאגירת אנרגיה ולהחלקת זרם הזרם דרכו לא משתנה מיידית, מה שנותן יציבות.
  - הקבל מסייע ביצירת מתח חלק ותגובה מהירה לשינויים מיידיים.
- נדרש תכנון מוקפד של מיקום סלילים, מסלולים, קבלי דה-קפלינג ושיכוך רעש (EMI filtering).

#### רכיב LMZ14201




#### שימושים של הLMZ

- המרת מתח ממסילות כניסה של 12 וולט ו-24 וולט למתחים המתאימים לצריכת הרכיבים המקומית.
  - פרויקטים שתלויים בזמן
  - יישומים עם מגבלות מקום ודרישות תרמיות גבוהות
    - יישומים עם מתח יציאה שלילי •

#### יתרונות שימוש בLMZ

- פועל בטמפרטורות סביבה גבוהות ללא הפחתת הספק תרמית
  - יעילות גבוהה המפחיתה את יצירת החום במערכת
- - כמות רכיבים חיצוניים נמוכה



<u>תיאור פעולת הרכיב:</u>

מעגל הFEEDBACK

כדי לנחית ולייצב את המתח ביציאה, הרכיב עושה מעין בדיקה כלשהי,

נגיד והרכיב רק הופעל, מתח היציאה שלו יהיה 0 וולט, בגלל מחלק המתח עם הנגדים

המתח בFB יהיה גם 0 וולט

ה0 וולט נכנס למשווה (מגבר שגיאה) שבו יש את הערכים הבאים:

מתח הרפרנס V+: המתח מה8.0 LMZ

מתח המדידה V : המתח מהFB

VOUT אם השגיאה חיובית צריך לעלות את

אם השגיאה שלילית צריך להוריד את VOUT

 $_{FB}V-_{REF}V=\mathrm{Error}$ 

vo = vref (1+rfbt/rfbb)

0=vref(x)

vref = 0

הפלט של מגבר השגיאה נכנס לטיימר, הוא מייצר אות פולסים עם תדירות קבועה 1MHZ (נדלק ונסגר מליון פעמים בשנייה) אבל הפולסים בעלי D.C. שונה. ,CO יש סליל וקבל (VOUT ביציאה של המערכת (לפני עולה VOUTו אייע: הסליל נטען כאשר הפולס מפסיק: הסליל ממשיך לספק זרם, הקבל אוגר מטען בזמן ON כאשר הפולס מפסיק: בגלל שהסליל מתנגד לשינויים פתאומיים בזרם והקבל מתנגד לשינויים פתאומים במתח השילוב שלהם גורם לכך שהיציאה לא קופצת בפולסים אלא יוצאת כמתח ממוצע חלק מטח הפידבק תמיד גם מושווה למתח פנימי של 0.92 וולט במקרה והוא עבר את מתח זה המערכת כמעין מנגנון הגנה מפסיקה את פעולתה. <u>אדמות</u> לשניהם יש ערך של OV וPו וEPI GND ולשניהם יש ערך של היא אדמה אלקטרונית EP האדמה אלקטרונית LMZ14201TZ-ADJ לעומת GND שמשמשת להארקה, EP שמשמשת לפיזור חום. RON EN GND SS FB 3.3Vo@1A <u>הסבר על פין הENABLE:</u> 6.0V to 42V RENT כמו שאפשר לראות בשרטוט למטה,פין CFF 0.022 μF 68.1k הENABLE מחובר למחלק מתחבין RON R<sub>FBT</sub> לאדמה יש 2 נגדים ובאמצע מתח שהולך לEN, המטרה של המחלק הזה זה שהחילוק של co² יפעיל את VIN הנגדים יחליט איזה ערך של C<sub>0</sub>1 CSS R<sub>FBB</sub> C<sub>IN</sub>1 C<sub>IN</sub>2 RENB 1 μF  $^{100}$ המערכת, אם הערך של EN המערכת, אם הערך ה 0.022 µF **▼** D1 10 μF 1.07k 11.8k המערכת תפעל. VEN = Vin [(RENB)/(RENB+RENT)] VIN 1.18 = Vin [(RENB)/(RENB+RENT)] Vin = 1.18 / [(RENB)/(RENB+RENT)] R<sub>ENT</sub> Vin = 1.18 \* [ 1+(RENT / RENB)] 68.1k VIN LMZ14201TZ-ADJ כלומר הערך Vin כלומר RON הוא ערך המינמלי שיפעיל את המערכת ΕN בהתאם לנגדים שנבחר כמובן. GND Ŧ במהלך זמן הOFF, כאשר הMOSFET העליון כבוי, SS R<sub>ENB</sub> FB זרם הסליל זורם דרך העומס, פין הPGND (הארקת הספק) 11.8k VOUT והMOSFET הסנכרוני הפנימי.

> אם הזרם הזה חורג מ2 אמפר בממוצע המשווה של מגבלת הזרם מונע את תחילת תקופת הON TIME הבאה, מחזור ההחלפה הבא יתקיים רק אם פין FEEDBACK יהיה פחות מ0.8 וולט וזרם הסליל ירד מתחת ל2 אמפר.

## איך הDC משתנה?

בכל מחזור סוויטצ'ינג יש גל משולש בתדר של 1MHZ מתח הגל עולה מ0 לVMAX בקצב ליניארי, ברגע שהמתח של הגל המשולש עולה מעל לאות השגיאה השבב מכבה את הMOSFET.

#### נגד RON:

נגד זה קובע את תדר הסוויצ'ינג וגם את סף ה־VIN להפעלה, בתוך הLMZ יש זרם ייחוס קבוע של 1 מיקרו אמפר, RON מחובר חיצונית לVIN ובעזרת זרם הייחוס הקבל הפנימי של הטיימר נטען, עם מתח שנקרא אמפר, RON שהוא תואם לזרם הייחוס, ככל שVIN עולה, הקבל נטען מהר יותר ולכן זמן הON יהיה קצר יותר, כשהמתח הזה עובר סף פנימי (1.18) הוא מאפשר לLMZ להמשיך לפעול הנגד מחובר פנימית לטיימר, בתוך הטיימר יש את הקבל שהזכרנו ומשווה שמחובר לקבל, המשווה בודק אם הקבל עבר מתח מסויים וקוטע אותו (כדי שיהיה ON TIME מסויים בלי תלות במשתנים חיצוניים) המשווה לוקח את הגל שיוצא עם קטיעה ומוציא ממנו גל ריבועי, 1 כשהוא עולה 0 כשהוא יורד. הטיימר מייצר גם גל בדיוק הפוך אליו שבעליה 0 בירידה 1, ושולח את 2 הגלים אל הטרנזיסטורים.

## :Soft Starta קבל

הוא קבל חיצוני שתפקידו למנוע מתחים גבוהים מדי בכניסת הLMZ, ברגע שמתח הכניסה עובר את סף הערך הנדרש להפעלת הLMZ הקיבול מתחיל להטען בהדרגה כך שמתח הפלט לא יעלה באופן מיידי אלא בצורה חלקה לאורך זמן.

#### הגנה תרמית:

טמפרטורת הJunction לא צריכה לחרוג מהמגבלות המרביות שלה, הגנה תרמית מיושמת באמצעות מעגל כיבוי תרמי פנימי שמופעל ב165 מעלות צלזיוס בממוצע, מה שגורם למכשיר להכנס למצב המתנה במצב צריכת חשמל נמוכה; במצב זה הMOSFET הראשי נשאר כבוי מה שגורם לVO לרדת, בנוסף קבל הSoft start (קבל הSoft start יורדת חזרה מתחת ל145 מעלות פין הSS משוחרר וVO עולה בצורה חלקה.

## זיהוי זרם אפס בסליל:

הזרם בMOSFET התחתון (הסנכרוני) מנוטר על ידי מעגל זיהוי זרם אפס בסליל שמונע את פעולתו של MOSFET החתחתון (הסנכרוני כאשר הזרם שלו מגיע לאפס עד למועד הON TIME הבא. מעגל זה מאפשר את מצב הפעולה מצב זרם לא רציף) שמשפר את היעילות בעומסים קלים.

## מצבי פעולה של זרימה לא רציפה וזרימה רציפה:

בעומס קל המווסת פועל במצב DCM כאשר זרם העומס גבוה מנקודת הזרימה המקסימלית הוא פועל במצב CCM (מצב זרימה רציפה). כאשר המכשיר פועל בDCM מחזור ההחלפה מתחיל בזרם סליל של אפס אמפר עולה עד לערך שיא ולאחר מכן יורד חזרה לאפס לפני סוף הOFF TIME, במהלך התקופה בה זרם הסליל שווה לאפס כל זרם העומס מסופק על ידי קבל הפלט. תקופת הON TIME הבאה מתחילה כאשר המתח על פין הFEEDBACK יורד מתחת לרפרנס הפנימי. תדר ההחלפה נמוך יותר במצב DCM והוא משתנה יותר עם זרם העומס בהשוואה לCCM. יעילות ההמרה במצב DCM נשמרת מכיוון שהפסדי הזרימה וההחלפה מצטמצמים עם העומס הקטן ותדר ההחלפה הנמוך ביותר.

## הסבר על חלקים נוספים במעגל:

קבל CSS: מטרתו להתמלא בהדרגה בהפעלת הממיר כדי שמתח הפלט יעלה גם הוא בצורה הדרגתית. נגדי מטרתו להתמלא במחלק מתח שמטרתו לקבוע את המתח VIN שבו פין EN יקבל מתח שהוא יוכל לעבוד בו

**דיודת D1**: במקרה של הפסקת מתח או היפוך זרימת המתח, הדיודה מונעת זרימת זרם הפוך לPIN EN, טווח פעולת הEN הוא בין 1.18 ל 6.5, מ6.5 דיודת הזנר נפרצת.

**הבדל בין הMOSFETS:** העליון משמש להעברת מתח מהכניסה ליציאה, לעומת זאת התחתון משמש להעברת זרם בין הכניסה לאדמה כדי לוודא שהזרם לא יעבור את 1A, כאשר טרנזיסטור אחד פתוח השני סגור.

**קבל Cin:** מטרתו לוודא שמתח הכניסה יהיה יציב ולא יהיו בו שינויים מיידים מדי שיכולים לגרום נזק לפעולות המערכת

**קבלים Cin1 וCin2:** תפקידם לסנן רעשים ותנודות במתח הפלט, כשלמעגל יש רעשים בתדר גבוה, הקבלים מעבירים את הרעש דרך עצמם לאדמה.

קבלים CO1 וCO2: תפקידם לייצב את המתח ביציאה, ולסנן רעשים.

מגבר שגיאה: למגבר יש משוב שלילי עם 2 הטרנזיסטורים, הוא מקבל בכניסה את המתח של FB וביציאה VOUT חדש

נגד RON: מחובר לVIN ובעזרת זרם פנימי של 1uA נוצר מתח שנקרא VRON, מתח זה הולך אל קבל פנימי בטיימר, הקבל נטען במהירות מסויימת ומחובר למשווה שקוטע אותו במתח מסויים כדי לשלוט על הTON, המשווה מוציא ביציאה 2 אותות ריבועיים הפוכים כאשר הקבל עולה ויורד.

**רגיסטור ליניארי:** תפקידו לווסת את המתח שמוזן למעגליים הפנימיים כך שיהיה יציב ללא תלות במתח כניסה

דיודת הרגיסטור: מטרתה להגן על המערכת ממתח כניסה הפוך או ממתח יתר

קבל CVCC: מטרתו לייצב את המתח שיוצא מהרגיסטור, להתמודד עם שינויים מעומס ולהפחית רעשים. קבל הטרנזיסטור: הטרנזיסטור העליון דורש מתח גבוה יותר מVIN ולכן קבל זה נמצא, תפקידו להטען ולשלוח מספיק מתח אל הטרנזיסטור לצורך הפעלתו

קבל CBST: הקבל מסנן תנודות מהPWM ומספק מתח יציב יותר ב-VOUT.

**הסליל ביציאה:** הסליל פועל כמסנן זרם ומפחית את התנודות בזרם, ובכך משפר את היציבות של זרם הפלט, כאשר הטרנזיסטור העליון סגור והתחתון פתוח, הסליל מפסיק לקבל מתח אז השדה אלקטרומגנטי שלו מתפרק, כתוצאה מכך (חוק לנץ) נוצר מתח הפוך בקצוות שלו אך הזרם נשאר באותו כיוון, הזרם ממשיך לזרום לעומס ולקבל.

קבל CFF: לשפר את תגובת המתח לשינויים פתאומיים מVOUT כדי לייצב את המתח שנכנס לפין FB קבל RFBT: לשפר את תגובת המתח לשינויים פתאומיים לבצע מחלק מתח על פין FB כדי לקבוע מה ערכו של VOUT יהיה כיוון שFB הוא מתח קבוע 0.8.

מקסימום	מינימום	<u>טווחי הפעלה ופרמטרים</u> <u>בסיסיים:</u>	
43.5V	-0.3V	VIN, RON to GND	
7V	-0.3V	EN, FB, SS to GND	
150°C		JUNCTION טמפרטורת	
150°C	-65°C	טמפרטורת איחסון	

מקסימום	מינימום	תנאי הפעלה מומלצים	
42v	6v	Vin	
6.5v	0v	EN	
125°C	-40°C	טמפרטורת JUNCTION	
ערך		מידע תרמי	
19.3°C/W		התנגדות תרמית לאוויר (4 שכבות, 100 חורים, ללא זרימת אוויר)	
21.5°C/W		התנגדות תרמית לאוויר (2 שכבות, ללא זרימת אוויר)	
1.9°C/W		התנגדות תרמית למארז	

טווחים ועוד מידע		שם הפין	מספר פין
6 וולט עד 42 וולט. נדרש להוסיף קבל קלט חיצוני בין פין זה לבין הEP		VIN	1
(On Time Resistor) קובע את זמן ההפעלה (ON-time) של המערכת. בין 25 kΩ ל-124.		RON	2
סף ההפעלה בעלייה הוא 1.18 וולט (בלי התחשבות בסטיות) ההפרש בין הערכים שבהם המערכת משנה את מצבה הוא 90mV. רמת הקלט המרבית המומלצת היא 6.5 וולט.		EN	3
יש לחבר אותה חיצונית ל-EP.	אדמה	GND	4
מקור זרם פנימי של 8µA טוען קבל חיצוני כדי לייצר את פונקציית ההתחלה הרכה. הצומת הזה מתפרק בזרם של 200µA במהלך תנאים של disable, זרם יתר (overcurrent), כיבוי תרמי ותנאי UVLO פנימיים (Undervoltage Lockout).		SS	5
מחובר פנימית למשווים של regulation, overvoltage, ומעגלים קצרים. נקודת ההתייחסות 0.8 וולט בפין זה. יש לחבר את מחלק הנגדים של הפידבק בין הפלט לאדמה על מנת לקבוע את מתח הפלט.		FB	6
יש לחבר את קבל הפלט בין פין זה לבין הEP		VOUT	7
יש לחבר אותו חשמלית לפין 4 מחוץ לחבילה.	אדמה	EP	-

## תכנון המעגל ובחירת רכיבים:

## בחירת סף הפעלה (UVLO) עם מחלק מתח ל-EN:

החלוקה של נגדי הEN מאפשרת לבחור מתח קלט מתחתיו המערכת תכנס למצב UVLO מאפשרת לבחור מתח קלט מתחתיו המערכת תכנס למצב VIN נופל מתחת לערך מסוים מנגנון שמטרתו להגן על הממיר במקרה של מתח כניסה נמוך מדי. כלומר, אם VIN נופל מתחת לערך מסוים הממיר יפסיק לפלט מתח ויכנס למצב "כיבוי" כדי להימנע מפגיעות במעגלים הפנימיים. ובכך למנוע פריקה עמוקה של סוללה במערכות מונעות סוללה. היחס בין התנגדויות החלוקה נקבע לפי נוסחה שמתאימה למתח UVLO הרצוי

RENT / RENB = (VIN UVLO / 1.18 V) - 1

## תכנון מתח הפלט עם מחלק נגדים ל-FB:

מתח היציאה מוגדר על ידי מחלק מתח של 2 נגדים המחוברים בין VO לאדמה. נקודת האמצע של המחלק מחוברת לקלט FB. המתח בFB מושווה למתח ייחוס פנימי של 0.8v.

במהלך פעולה רגילה מחזור ON TIME מתחיל כאשר המתח על רגל FB יורד מתחת ל0.8V מחזור ההפעלה של טרנזיסטור ההספק גורם לעליית מתח היציאה והמתח בFB עולה מעל 0.8V כל עוד המתח בFB גבוה מV.8V לא יופעלו מחזורי ON TIME.

מתח היציאה המיוצב מחושב כך:

VO = 0.8V × (1 + RFBT / RFBB) ←⇒ RFBT / RFBB = (VO / 0.8V) - 1

יש לבחור ערכים לנגדים בטווח של 1.0 קילואוהם עד 10.0 קילואוהם.

כאשר VO = VO ניתן לחבר את רגל FB ישירות למתח היציאה כל עוד מחובר נגד עומס שמספק זרם גדול מ-20uA פעולת הממיר דורשת עומס מינימלי זה כדי ליצור זרם גלים קטן בסליל ולשמור על ויסות נכון גם כשאין עומס.

קבל Feed-Forward ממוקם במקביל ל-RFBT כדי לשפר את תגובת המתח לשינויים פתאומיים בעומס. ערכו נקבע לרוב בניסוי, תוך כדי החלפת עומס בין מצבי DCM ל-CCM וכיול לתגובה מהירה ולריפוד מינימלי.

#### תכנון זמן התחלה (Soft-Start) עם קבל

התחלה רכה מתוכנתת מאפשרת לרגולטור לעלות בהדרגה לנקודת הפעולה היציבה שלו לאחר ההפעלה, ובכך להפחית את זרם ההתחלה מהכניסה ולהאט את קצב העלייה של מתח היציאה כדי למנוע חריגה זמנית מעל מתח היעד משך זמן ההתחלה הרכה ניתן לפי הנוסחה:

tSS = VREF × CSS / Iss = 0.8V × CSS /  $8~\mu$ A  $\Leftrightarrow$  CSS = tSS ×  $8~\mu$ A / 0.8~V שימוש בקבל של  $0.022\mu$ F ייתן זמן התחלה רכה של כ- $0.022\mu$ F אינם מתחילה פעולת הוויסות. הקבל ממשיך להיטען עד לכ-0.8V, אך מתחים בטווח שבין 0.8V אינם משפיעים על הפעולה.

## בחירת קבל יציאה (CO):

אף אחד מערכי הקיבול הדרושים ביציאה (CO) אינו כלול בתוך המודול. לכל הפחות, קבל היציאה חייב לעמוד בדרישת זרם הריפל המינימלית הגרועה ביותר של 0.5 P-P × 0.5, (זרם הריפל הוא רכיב משתנה בזרם הכולל שעובר דרך רכיב, לרוב קבל או סליל, במעגל הספק.) מעבר לכך, הוספת קיבול תפחית את הריפל ביציאה, כל עוד ההתנגדות הפנימית האופיינית (ESR) נמוכה מספיק כדי לאפשר זאת. ערך מינימלי של 10µF נדרש בדרך כלל. אם מנסים לפעול עם ערך מינימלי זה, יש צורך בניסוי. המשוואה הבאה מספקת קירוב ראשוני טוב עבור חישוב קבל היציאה (CO) לצורך דרישות של שינויים

CO ≥ ISTEP × VFB × L × VIN / [4 × VO × (VIN – VO) × VOUT-TRAN]

פתרון:

פתאומיים בעומס:

CO ≥ 1 A × 0.8 V × 10  $\mu$ H × 24 V / [4 × 3.3 V × (24 V − 3.3 V) × 33 mV] ≥ 21.3  $\mu$ F לוחות הדגמה והערכה של MZ14201 כוללים קבל יציאה של 100 $\mu$ F כוללים קבל יציאה נוספים. מיקומים נוספים עבור קבלי יציאה נוספים.

## בחירת קבל כניסה (CIN):

מודול ה-LMZ14201 כולל קבל קרמיקה פנימי בקיבול של 0.47µF בכניסה. עם זאת, דרוש קיבול כניסה נוסף מחוץ למודול כדי להתמודד עם זרם הריפל בכניסה של היישום. קיבול הכניסה הזה צריך להיות קרוב מאוד למודול. הבחירה של קבל הכניסה מתבצעת בדרך כלל לפי דרישות זרם הריפל בכניסה ולא לפי ערך הקיבול בלבד. דרישת זרם הריפל המקסימלית נקבעת על פי משוואה זו:

 $I(CIN(RMS)) \approx 1/2 \times IO \times \sqrt{(D/1-D)}$ 

תחום הצבה: D ≊ VO / VIN

(לשם השוואה, זרם הריפל המקסימלי יתרחש כאשר המודול מופעל בעומס מלא ו- VIN = 2 × VO). הקיבול המינימלי המומלץ לכניסה הוא 10µF מסוג קרמיקה X7R עם דירוג מתח לפחות 25% גבוה יותר מהמתח המקסימלי בכניסה של היישום. מומלץ גם לשים לב לירידות מתח ולירידות טמפרטורה של הקבל הנבחר. יש לשים לב כי דירוג זרם הריפל של קבלי קרמיקה עשוי לא להיכלל בגליון הנתונים של הקבל, ולכן ייתכן שיהיה צורך לפנות ליצרן הקבלים לקבלת דירוג זה.

אם עיצוב המערכת דורש לשמור על ערך מינימלי מסוים של מתח ריפל בכניסה (ΔVIN), ניתן להשתמש במשוואה זו:

## CIN ≥ IO × D × (1-D) / fSW-CCM × ΔVIN

אם ΔVIN הוא 1% מ-VIN עבור יישום עם קלט 24 וולט ופלט 3.3 וולט, זה שווה ל-240mv ו- 400 σVIN קילו-הרץ

חישוב:

CIN  $\geq$  1 A × (3.3 V / 24 V) × (1– 3.3 V / 24 V) / (400000 × 0.240 V)  $\geq$  0.9  $\mu$ F יתכן ויהיה צורך בקיבול נוסף עם ESR גבוה יותר כדי לדכא אפקטים תהודתיים שנוצרים מהקיבול בכניסה ומהאינדוקטיביות הטורית הטבעית של קווי האספקה.

# בחירת התנגדות RON לקביעת תדר ההפעלה:

במרבית התכנונים מתחילים עם תדר מיתוג רצוי. לצורך זה ניתן להשתמש במשוואה הבאה:

 $fSW(CCM) \cong VO / (1.3 \times 10^{-10} \times RON) \iff RON \cong VO / (1.3 \times 10 - 10 \times fSW(CCM))$ 

יש לבחור את RON ואת fSW(CCM) תוך התחשבות במגבלות זמני ההפעלה והכיבוי (ON/OFF) של מעגל הבקרה מסוג COT/

זמן ההפעלה של טיימר ה-LMZ14201 נקבע לפי ערך הנגד RON ומתח הכניסה VIN, והוא מחושב כך:

 $tON = (1.3 \times 10^{-10} \times RON) / VIN$ 

הקשר ההפוך בין tON לבין VIN מביא לכך שהתדר נשאר כמעט קבוע גם כאשר VIN משתנה. יש לבחור את RON כך שזמן ההפעלה (tON) במתח הכניסה המרבי VIN(MAX) יהיה גדול מ-150 ננו-שניות. לטיימר ההפעלה יש מגביל שמבטיח זמן מינימלי של 150ns. מגבלה זו קובעת את תדר העבודה המרבי, כפי שמתואר במשוואה זו:

# $fSW(MAX) = VO / (VIN(MAX) \times 150 ns)$

משוואה זו יכולה לשמש לבחירת ערך RON כאשר רוצים תדר עבודה מסוים, כל עוד מכבדים את מגבלת זמן ההפעלה המינימלי של 150ns.

המגבלה על ערך RON מחושבת כך:

 $RON \ge VIN(MAX) \times 150 \text{ nsec} / (1.3 \times 10 -10)$ 

# בחירת מצב DCM ומצב CCM:

תדר פעולה במצב הולכה לא רציפה (DCM) ניתן לחשב כך:

fSW(DCM) ≈ VO × (VIN-1) × 10 μH × 1.18 × 1020 × IO/(VIN-VO) × RON 2

במצב הולכה רציפה (CCM), הזרם עובר דרך הסליל לאורך כל מחזור המיתוג ואף פעם לא יורד לאפס במהלך ה OFF-time. תדר המיתוג נשאר כמעט קבוע למרות שינויים בזרם העומס ומתח הקו. הנוסחה המקורבת לקביעת גבול המעבר בין DCM ל-CCM

IDCB  $\approx$  VO × (VIN-VO) / (2 × 10  $\mu$ H × fSW(CCM) × VIN)

הסליל הפנימי למודול הוא 10 µH. ערך זה נבחר כפשרה טובה בין יישומים במתח כניסה נמוך לגבוה. הפרמטר העיקרי שהסליל משפיע עליו הוא משרעת זרם הגל (ripple current).

את ILR ניתן לחשב כך:

# ILR P-P = VO × (VIN- VO) / (10 $\mu$ H × fSW × VIN)

:כאשר

- אוא המתח המקסימלי בכניסה VIN
  - נקבע כבר לפני fSW ●

אם זרם היציאה IO נקבע בהנחה ש־IO = IL (זרם הסליל), ניתן לחשב את השיאים הגבוהים והנמוכים של ILR.

יש לשים לב כי השיא הנמוך של ILR חייב להיות חיובי אם נדרשת פעולה במצב CCM.

#### <u>המלצות לספק כוח</u>

התקן LMZ14201 מיועד לפעול במתח כניסה בטווח של 4.5V עד 42V. ספק הכוח לכניסה צריך להיות מוסדר היטב, ולהיות מסוגל להתמודד עם זרם כניסה מקסימלי תוך שמירה על מתח יציב.

ההתנגדות בנתיב ספק הכוח לכניסה צריכה להיות נמוכה מספיק כך שטרנזיאנטים של זרם כניסה לא יגרמו לירידת מתח משמעותית במתח ההזנה של ה-LMZ14201, אשר עלולה לגרום להפעלת שגיאת UVLO שגויה ואיפוס המערכת.

אם ספק הכוח נמצא במרחק של יותר מכמה סנטימטרים מה-LMZ14201, יתכן ויש להוסיף קבל נפח נוסף בנוסף לקבלים הקרמיים לעקיפת רעש.

כמות קיבול הנפח (bulk capacitance) אינה קריטית, אך קבל אלקטרוליטי של 47μF או 100μF הוא בחירה טיפוסית.

# <u>שיקולי פריסת מעגל (Layout)</u>

#### הנחיות לפריסת מעגל:

פריסת מעגל מודפס (PCB) היא חלק חשוב בתכנון ממיר DC-DC. פריסה לא טובה עלולה לפגוע בביצועי ground), קפיצות מתח בהארקה (EMI), קפיצות מתח בהארקה (bounce) ונפילות מתח בתוואי המוליכים (traces). תופעות אלו עלולות לשלוח אותות שגויים אל הממיר, ולגרום לאיבוד ויסות או לאי-יציבות.

ניתן להשיג פריסה טובה על ידי יישום מספר כללים פשוטים:

## <u>מזעור שטח לולאות זרם ממותגות</u>

מבחינת הפחתת EMI, חשוב מאוד למזער את המסלולים בעלי קצב שינוי זרם גבוה (di/dt) בפריסת המעגל. לולאות זרם גבוה שאינן חופפות מכילות תוכן di/dt גבוה, אשר יגרום לרעש בתדר גבוה על פין היציאה אם קבל הכניסה (CIN1) ממוקם רחוק מה-LMZ14201.

לכן, יש למקם את CIN1 קרוב ככל האפשר לפין VIN ולפד ההארקה (GND exposed pad) של ה-לכן, יש למקם את CIN1 קרוב ככל האפשר לפין VIN הבוה ולהפחית קרינה אלקטרומגנטית (EMI). בנוסף, הארקה של קבלי הכניסה והיציאה צריכה להיעשות על-ידי מישור מקומי בשכבה העליונה שמתחבר לפד הארקה (EP).

# (Single Point Ground) נקודת הארקה אחת

חיבורי ההארקה של מעגל המשוב, ההפעלה הרכה (soft-start) והרכיב enable צריכים להיות מנותבים לפין ההארקה (GND) של הרכיב. זה מונע זרמי מיתוג או זרמי עומס מלעבור במסלולי ההארקה האנלוגיים. אם לא מטפלים בכך כראוי, תיגרם ירידה באיכות ויסות העומס או רעש לא יציב ביציאת המתח. יש ליצור חיבור הארקה מנקודה אחת – מפין 4 אל הפד החשוף (EP).

# <u>(FB) מזעור אורך התוואי אל פין המשוב</u>

שני נגדי המשוב, RFBT ו-RFBB, וכן הקבל העוקף CFF, צריכים להיות ממוקמים קרוב לפין FB. כיוון שפין שני נגדי המשוב, RFBT, RFBB הוא צומת בעל עכבה גבוהה, יש לשמור על שטח נחושת קטן ככל האפשר. התוואים של FB CFFT, RFBB כדי להפחית רעש.

#### חיבורי כניסה ויציאה רחבים ככל האפשר

יש להרחיב את תוואי הכניסה והיציאה של הממיר כדי להפחית נפילות מתח ולשפר את היעילות. לצורך דיוק מתח גבוה יותר בעומס, יש לבצע מדידת מתח משוב (sense) נפרדת מהעומס, כדי לתקן נפילות מתח לאורך התוואים ולשמור על דיוק מרבי ביציאה.

## פיזור חום נאות לרכיב

כדי להבטיח פיזור חום יעיל מהרכיב, יש לחבר את הפד החשוף (EP) למישור ההארקה בשכבתו התחתונה של לוח המעגל (PCB) באמצעות מערך של מעברי חום (thermal vias).

במידה והלוח כולל מספר שכבות נחושת, ניתן לחבר את המעברים גם למישורי הארקה פנימיים נוספים כדי לשפר את פיזור החום.

לתוצאה מיטבית, מומלץ להשתמש במערך של 6 על 6 מעברים (סה"כ 36), בקוטר מינימלי של 8 mils, וברווח של (50, בקוטר מינימלי של 8 mils, ביניהם.

יש להקצות שטח נחושת מספק לצורך פיזור חום, על מנת לשמור על טמפרטורת צומת מתחת ל-125°C.

## הנחיות להרכבת מודול הספק בהלחמת SMT

ההמלצות הבאות מיועדות להרכבת מודול סטנדרטי בטכנולוגיית הלחמת פני שטח (SMT):

- תבנית נחיתה (Land Pattern) יש לעקוב אחר תבנית הנחיתה של ה-PCB, עם פדים מוגדרים ע"י מסיכת הלחמה או ללא הגדרה כזו.
  - פתחים בתבנית השבלונה (Stencil Aperture):
- עבור הפד החשוף של הדיי (DAP Die Attach Pad), יש להתאים את פתיחת השבלונה
   כך שתכסה כ-80% מתבנית הנחיתה שעל הלוח.
  - עבור שאר פיני הקלט/פלט (I/O), יש לשמור על יחס של 1:1 בין פתיחת השבלונה לבין כתבנית הנחיתה.
- משחת הלחמה יש להשתמש בסגסוגת סטנדרטית מסוג SAC, למשל SAC305, מסוג 3 או גבוה
   יותר.
  - עובי השבלונה (Stencil Thickness) בין 0.125 מ"מ ל-0.15 מ"מ.
  - **תהליך Reflow (המסה והלחמה בתנור)** יש לפעול לפי המלצות ספק משחת ההלחמה, ולבצע אופטימיזציה בהתאם לגודל הלוח ולצפיפות הרכיבים.
    - .AN SNAA214 יש לעיין במסמך Reflow- למידע נוסף בנוגע ל
      - מספר מרבי של תהליכי Reflow מותר: אחד בלבד.

## פיזור הספק ודרישות תרמיות של לוח המעגל

במקרה תכנוני של:

VIN = 24V, VO = 3.3V, IO = 1A

,TJUNCTION = 125°C וטמפרטורת אומת, דAMB(MAX) = 85°C טמפרטורת סביבה מרבית

יש לוודא כי ההתנגדות התרמית מהמארז (case) אל הסביבה (ambient) תהיה קטנה מ:

# $R\theta CA < (TJ-MAX - TAMB(MAX)) / PIC-LOSS - R\theta JC$

בהינתן שההתנגדות התרמית הטיפוסית מהצומת למארז היא 1.9°C/W.

יש להשתמש בעקומות פיזור ההספק בטמפרטורת כדי להעריך את אובדן ההספק של הרכיב (PIC-LOSS) עבור היישום.

במקרה זה, ההפסד הוא 0.52W.

החישור:

כאשר אין זרימת אוויר ואין קירור חיצוני, הערכה טובה לשטח הלוח הנדרש (שיכוסה בנחושת בעובי 1oz) בשכבות העליונה והתחתונה היא:

# Board Area\_cm2 = 500°C x cm2 /W / R0JC

לכן, נדרש שטח של כ-6 ס"מ² של נחושת בעובי 1oz בשכבה העליונה והתחתונה של הלוח.

הגדלת שטח זה תסייע בהפחתת טמפרטורת הצומת בהתאם.

יש לחבר את גוף קירור הנחושת של ה-PCB לפד החשוף של הרכיב.

כ-36 מעברי חום (thermal vias) בקוטר 8 mils וברווח של 1.5 מ"מ (mils 59) נדרשים לחיבור בין שכבות הנחושת העליונה והתחתונה.

## תגובה לשינוי במתח הכניסה:

ה־LMZ כולל לולאת בקרה שלילית (feedback loop) שמשווה את מתח היציאה לרפרנס פנימי (0.8V). כשמתח הכניסה משתנה:

- ▶ אם מתח הכניסה עולה, הממיר יקטין את זמן ההולכה של הטרנזיסטור כדי לא לעלות את מתח
   ▶ היציאה
- אם מתח הכניסה יורד, הממיר יאריך את זמן ההולכה של הטרנזיסטור (אם אפשר), כדי לשמור על מתח יציאה קבוע.

יירד VIN = 6V ו-Vout ו-VIN ו-Vout מוגדר ל־5V אין הרבה מקום לויסות. אם VIN + 6V ל־5.5V, המתח ביציאה יתחיל גם הוא לרדת כי פשוט אין מספיק מרווח.

## ההבדל בין EP לGND:

EP זו אדמה אלקטרונית, לשניהם יש אותו ערך של 0 וולט אבל EP הוא אדמה טרמית, לעומת זאת GND שאחראי על הארקה חשמלית

# פרוטוקול ETHERNET

פרוטוקול זה הוא פרוטוקול לתקשורת מחשבים שמשמש בעיקר לרשתות תקשורת מקומיות LAN (Local (Area Network

# יתרונות של ETHERNET

- יעילות ומהירות מאפשר תקשורת מהירה מאוד בין מכשירים, עם מהירויות שנעות מ-10Mbps ועד ל-400Gbps זה אומר שניתן להעביר כמויות עצומות של מידע ברשת בזמן קצר.
- אמינות Ethernet כולל מנגנונים מובנים לזיהוי שגיאות בתקשורת ולתיקון שלהם כלומר, הפרוטוקול נותן מענה למקרים שבהם יש הפרעות או בעיות בתקשורת, ומוודא שהמידע מגיע ליעדו בשלמותו ובאופן מדויק.
- קלות התקנה ותחזוקה בניגוד לאופציות תקשורת אחרות, Ethernet קל מאוד להתקנה, לחיבור ולניהול. למעשה, רוב מערכות ההפעלה והתקני הרשת כבר תומכים בו "מהקופסה", ללא צורך בהגדרות או התאמות מסובכות. זה מפחית מאוד את העלויות והמורכבות של הקמה ותחזוקה של רשתות.
- תאימות מכיוון ש-Ethernet הוא תקן פתוח ומוסכם, קל מאוד לחבר אליו מגוון עצום של מכשירים והתקנים. כך שאין צורך להתעסק במתאמים או פתרונות ספציפיים לכל מכשיר.
- גמישות Ethernet תומך במגוון רחב של סוגי כבלים, מהירויות ומרחקי תקשורת. הוא יכול לפעול על כבל נחושת פשוט או על סיבים אופטיים מתקדמים, במהירות של 10Mbps או 100Gbps, ועל מרחקים של כמה מטרים עד קילומטרים רבים. כך שהוא מתאים לכל צורך ותרחיש, מרשת ביתית פשוטה ועד לרשתות עצומות של חברות וארגונים.

## מסגרות (FRAMES)

Frame הוא למעשה "חבילת" המידע הבסיסית שעוברת ברשת Ethernet. זוהי היחידה הקטנה ביותר של נתונים שיכולה להישלח בפני עצמה. מסגרת מכילה את הפרטים הבאים:

- מבוא (preamble): זהו רצף של 8 בייטים שמטרתו לסנכרן את כל ההתקנים ברשת לקראת השידור של הנתונים עצמם.
- כתובת MAC יעדית: זהו שדה של 6 בייטים (48 ביטים) שמכיל את כתובת ה-MAC של ההתקן שאליו מיועדת המסגרת. זה מאפשר לרשת לדעת לאן בדיוק צריך להעביר את החבילה.
  - **כתובת MAC מקור:** גם זה שדה של 6 בייטים, אבל הוא מכיל את כתובת ה-MAC של ההתקן ששלח את המסגרת. זה חשוב כדי שההתקן המקבל ידע למי לשלוח תשובה במקרה הצורך.
  - **סוג / אורך:** שדה של 2 בייטים שמציין את סוג הפרוטוקול של השכבות העליונות ש"עוטף" את הנתונים במסגרת (כמו IP), או לחילופין, את אורך שדה הנתונים (במקרה של Ethernet II).
- **נתונים:** זהו החלק העיקרי של המסגרת, שמכיל את המידע שאנחנו רוצים להעביר. שדה הנתונים יכול להכיל עד 1500 בייטים של מידע (אם כי יש מקרים מיוחדים עם מסגרות גדולות יותר).
- רצף בדיקת מסגרת: שדה של 4 בייטים שמכיל ערך מתמטי (נקרא TRC Cyclic Redundancy אם הייתה של 2 בייסים ל שאר תוכן המסגרת. מטרתו לאפשר לצד המקבל לזהות אם הייתה (Check שגיאה כלשהי בהעברת הנתונים, ולבקש שידור מחדש במקרה הצורך.

כל מסגרת כזו נשלחת על גבי הכבל ברשת ה-Ethernet. ההתקנים המחוברים לרשת בודקים כל מסגרת שעוברת ומחליטים אם היא רלוונטית להם, על סמך כתובת ה-MAC היעד. אם הכתובת תואמת לשלהם (או שהיא כתובת Broadcast, שמיועדת לכולם), הם יקבלו את המסגרת ויעבדו אותה. אחרת, הם פשוט יתעלמו ממנה ויתנו לה לעבור הלאה.

## שיטת CSMA/CD למניעת שגיאות

בגרסאות ישנות של ETHERNET, השתמשו בשיטת מניעת שגיאות בשם CSMA/CD, אומנם היום בTHERNET מבוססות על SWITCHES במקום HUBS, כלומר כל מכשיר מחובר ל-Switch בקו ייעודי. אין "התנגשויות" כי כל חיבור הוא full-duplex – כלומר, אפשר לשדר ולקבל מידע בו-זמנית. לא קיים "shared medium", אז אין צורך לגלות התנגשויות.

# ?עובד CSMA/CD איך

- האזנה לפני שידור לפני שההתקן שולח משהו, הוא מקשיב לרשת כדי לראות אם מתבצע שידור
   שקט", הוא יתחיל לשדר. אם מישהו אחר משדר, הוא ימתין.
  - זיהוי התנגשויות בזמן השידור, ההתקן ממשיך "להקשיב" לרשת. אם הוא מזהה שידור אחר בו-זמנית (מצב של "התנגשות"), הוא מפסיק מיד את השידור שלו.
  - ניסיון שידור חוזר לאחר התנגשות, ההתקן מחכה פרק זמן אקראי (כדי להימנע מהתנגשות חוזרת), ואז מנסה לשדר שוב מההתחלה.

# מתובות MAC

MAC היא כתובת פיזית, ייחודית לכל התקן ברשת. היא צרובה על כרטיס הרשת (או ממשק הרשת) של ההתקן, ולרוב לא ניתן לשנות אותה.

כתובת MAC מורכבת מ-6 בייטים ונראית בדרך כלל כסדרה של 12 ספרות הקסדצימליות, מופרדות בקווים או נקודותיים. למשל: 00:11:22:33:44:55.

חשוב להבין שכתובת ה-MAC היא כתובת קבועה שמזהה את ההתקן עצמו, להבדיל מכתובת ה-IP שהיא הכתובת הלוגית של ההתקן ברשת, ויכולה להשתנות.

כתובת ה-MAC משמשת לתקשורת ברמת השכבה הפיזית והקו, בעוד IP משמש ברמת שכבת הרשת.מכיוון שכל יצרן מקבל טווח כתובות MAC משלו (כאשר 3 הבייטים הראשונים נקבעים על ידי ארגון התקנים IEEE), אפשר תיאורטית להבטיח שלא יהיו שתי כתובות זהות בעולם (אף שבפועל זה לא תמיד המצב, עקב זיופים או שגיאות אנוש).

**כבל קואקסיאלי -** זהו הכבל שהיה נפוץ מאוד בימים הראשונים של Ethernet. הוא עבה יחסית, עם ליבה מוליכה במרכז וציפוי מתכתי מסביב. היתרון שלו הוא עמידות רבה להפרעות ולנזקים. החיסרון – שהוא קשיח, יקר ומסורבל יותר לעבודה. נעשה בו שימוש בעבר במה שנקרא רשתות "אסטי" (Bus topology), שבהן כל ההתקנים מחוברים לאותו כבל יחיד. כיום הוא פחות נפוץ בשימוש ב-Ethernet.

זוגות שזורים twisted pairs - סוג הכבלים הנפוץ ביותר בימינו ל-Ethernet. הם מכילים ארבעה זוגות של כבלי נחושת, שכל אחד מהם שזור סביב עצמו כדי להפחית הפרעות. יש שני סוגים עיקריים (UTP Unshielded Twisted Pair, ללא מיגון מתכתי חיצוני,

ו-STP Shielded Twisted Pair, עם מיגון כזה.

כבלים אלו דקים וגמישים יותר, וקלים יותר לניתוב והתקנה. הם משולבים במחברי RJ45 בקצוות.

#### סוגי זוגות שזורים:

CAT5: תומך ב-100Mbps עד 100 מטר. משמש בעיקר ברשתות ישנות יותר.

:CAT5e משופר ל-1Gbps עד 100 מטר. הכי נפוץ בבתים ובעסקים קטנים.

:CAT6 ממוטב עוד יותר, תומך ב-10Gbps עד 55 מטר וב-1Gbps עד 100 מטר.

:CAT6A, CAT7, CAT7A תומכים במהירויות גבוהות אף יותר, אך פחות נפוצים כרגע.

**סיבים אופטיים -** אלה כבלים המורכבים ממספר סיבים זכוכית דקים ביותר, שמעבירים אותות אור במקום חשמל. הם מציעים מהירויות גבוהות מאוד (עד מאות ג'יגה-ביט לשנייה) על פני מרחקים גדולים (עד קילומטרים). בנוסף, הם חסינים מאוד מהפרעות אלקטרומגנטיות. העלות שלהם גבוהה יותר, והם דורשים ציוד קצה ייעודי.

## ETHERNET במודל 7 השכבות

רוב הפרוטוקולים והטכנולוגיות ברשת פועלים בשכבה אחת או יותר במודל הזה. Ethernet, בפרט, פועל

בעיקר בשתי השכבות התחתונות: הפיזית ושכבת הקו:

**בשכבה הפיזית:** ETHERNET מגדיר את סוגי הכבלים והמחברים, את השיטות לקידוד הסיביות לסימני מתח או

אור, ואת כל החוקים הפיזיים של השידור.

בשכבת הקו: Ethernet מטפל בכל מה שקשור למסגרות איך הן מובנות, איך ההתקנים ניגשים לערוץ המשותף CSMA/CD) בעבר, מתגים כיום), איך מוודאים שהמסגרות הגיעו בשלמותן ובלי טעויות, וכו'.

7 layers of OSI model		
Application	End User Layer	1
Presentation	Syntax layer	Ĭ
Session	Synch and send to Port	J
Transport	End to End connection	J
Network	Packets	
Data Link	Frames	
Physical	Physical structure	

מתאם רשת NIC Network Interface Card - זהו כרטיס או שבב שקיים בכל מחשב או התקן קצה (כמו מדפסת רשת) ומשמש לחיבור פיזי לרשת. הוא מבצע את כל הפעולות של קידוד ופענוח האותות, מימוש מדפסת רשת) ומשמש לחיבור פיזי לרשת. הוא מבצע את כל הפעולות של מחודית משלו, שמזהה את ההתקן (בעבר), טיפול במסגרות ועוד. כל מתאם כולל כתובת MAC ייחודית משלו, שמזהה את ההתקן הזה ברשת.

מרכזת Hub - זהו התקן פשוט יחסית, שפועל כמעין "מפצל" לאותות. כל מה שהוא עושה הוא לקחת את מה שהוא מקבל בכניסה אחת ולהעביר את זה לכל שאר ההתקנים המחוברים אליו. הוא לא מנתח את המסגרות או מנתב אותן – הוא פשוט מעתיק ומשכפל. זה אומר שמבחינת מרכזת, כל הרשת היא למעשה כבל אחד גדול, עם כל החסרונות הנובעים מכך (התנגשויות, עומס מיותר וכו'). כיום מרכזות פחות נפוצות, והן הוחלפו ברובן במתגים.

מתג Switch - זהו כבר התקן חכם יותר, שיודע להבין את משמעות המסגרות שהוא מקבל ולנתב אותן רק ליעד הרלוונטי. הוא עושה את זה על ידי למידה של טבלת כתובות MAC – מי מחובר לכל כניסה שלו. כשמגיעה מסגרת, הוא בודק את כתובת ה-MAC של היעד, מסתכל בטבלה, ומשגר את המסגרת רק לכניסה הספציפית שבה נמצא אותו התקן. זה מייצר הפרדה לוגית של הרשת ופותר חלק ניכר מבעיות העומס וההתנגשויות של העבר.

נתב Router - התקן זה פועל כבר בשכבה הגבוהה יותר (שכבת הרשת במודל OSI). הוא מחבר בין רשתות Ethernet שונות, וקובע את הנתיבים להעברת חבילות נתונים בין רשתות אלו, בהסתמך על פרוטוקולי ניתוב כמו IP. נתבים יודעים להכריע לאן לשלוח נתונים שמיועדים ליעדים מחוץ לרשת המקומית, ויוצרים בפועל את האינטרנט.

שער Gateaway - שער הוא התקן שיכול לחבר בין רשת Ethernet לבין רשת אחרת לגמרי, מסוג שונה. הוא מתרגם בין הפרוטוקולים של הרשתות השונות ויודע לארוז ולפרוק מחדש את הנתונים לפורמט המתאים. למשל, שער יכול לחבר בין רשת Ethernet במשרד לבין רשת הסלולר של הטלפונים הניידים.

#### אבטחה בETHERNET

טכנולוגיות שמספקות שירותי אבטחה לETHERNET:

- פרוטוקולי הצפנה שמאפשרים תקשורת מאובטחת בין לקוח לשרת, עם זיהוי הגורמים SSL/TLS פרוטוקולי הצפנה שמאפשרים מאובטחים (HTTPS), דוא"ל מאובטח ועוד.
  - PSec פרוטוקול להצפנה ואימות ברמת חבילות ה-IP. משמש בעיקר ליצירת רשתות פרטיות וירטואליות (VPN) מאובטחות, על גבי תשתיות ציבוריות כמו האינטרנט.
  - תקן אבטחה ברמת הגישה לרשת, המאפשר אימות משתמשים או התקנים לפני שהם מורשים להתחבר. זה עוזר להתמודד עם איומים כמו התקנים לא מורשים שמתחברים לרשת הארגונית.

Ethernet שפורסם לראשונה ב-1983 על ידי ארגון התקינה Ethernet, שפורסם לראשונה ב-1983 על ידי ארגון התקינה IEEE ... הוא מגדיר את העקרונות של CSMA/CD, את מבנה המסגרות, ואת הדרישות הפיזיות לכבלים ולממשקים. כל שאר התקנים של Ethernet הם למעשה "וריאציות" או הרחבות של 802.3.

בי כבלי זוגות שזורים ב-10BaseT של 10Mbps של 10Mbps בי כבלי זוגות שזורים ב-10BaseT בי התקן שפורסם ב-1990 ומגדיר 1945. זה היה למעשה התקן שהפך את CAT3 (Twisted Pair) מסוג CAT3 או CAT3, עם מחברי 1445. לנפוץ ונגיש יותר.

זהו התקן Fast Ethernet שהוצג ב-1995, ומספק 100Mbps שהוצג ב-1995. זהו התקן Fast Ethernet שהוצג ב-100BaseTX ומעלה. הוא משתמש בשיטת קידוד מתקדמת יותר (4B5B ו-14B5B) כדי להשיג מהירויות גבוהות יותר על אותם כבלים.

1000BaseT זהו תקן ה-Gigabit Ethernet משנת 1999, המיועד לזוגות שזורים מסוג CAT5e ומעלה. הוא משתמש בכל ארבעת הזוגות בכבל (במקום שניים ב-100Mbps) ובשיטות איתות מתקדמות כדי להשיג מהירות של 1Gbps.

100-10 של 10, 40 של 10, 40 התקנים המגדירים Ethernet של 10, 40 ו-10GBASE-T של 10, 40 ו-100 ג'יגה-ביט לשנייה, בהתאמה, על גבי כבלי זוגות שזורים. הם מיועדים בדרך כלל לרשתות ליבה, שרתים ומרכזי נתונים.

#### השכבה הפיזית בETHERNET

**קידוד -** קידוד הוא התהליך שבו הסיביות הבינאריות מומרות לאותות פיזיים שיכולים לעבור בכבל. בthernet. משתמשים בשיטות קידוד שנקראות Manchester ו-4B5B.

• Manchester בשיטה זו, כל סיבית מיוצגת על ידי מעבר במתח – ממתח נמוך לגבוה (עבור 1) או ממתח גבוה לנמוך (עבור 0). המעבר מתרחש תמיד באמצע הסיבית. זה מאפשר סנכרון קל בין המשדר למקלט. בגוה לנמוך (עבור 0). המעבר מתרחש תקודדת ל-5 סימני מתח, כאשר כל סימן יכול להיות חיובי, שלילי או אפס. זה מאפשר לזהות שגיאות ולהשתמש בפחות מעברי מתח, מה שמאפשר להעביר אותות במהירות גבוהה יותר.

אפנון - האפנון הוא השינוי של האות הפיזי כך שישא את המידע הדיגיטלי. ב-Ethernet של 10Mbps של Fast Ethernet משתמשים באפנון בסיסי של מיתוג מתח (voltage switching), אבל ב-Fast Ethernet ומעלה עוברים לשיטות מתקדמות יותר כמו MLT-3 - Multi-Level Transmit-3, שבה יש שלוש רמות של מתח שמשתנות בצורה מחזורית.

סנכרון - כדי שההתקנים יוכלו לתקשר, הם צריכים להיות מסונכרנים – כלומר, לשדר ולקלוט את הסיביות באותו קצב בדיוק. לשם כך, Ethernet משתמש במנגנונים כמו מבוא (Preamble) ומרווח בין מסגרות Ethernet), שהם רצפים ידועים מראש של סיביות שמסמנים את תחילת וסיום השידור. (Inter-Frame Gap) שהוא למעשה בסוף כל מסגרת Ethernet יש שדה FCS - Frame Check Sequence, שהוא למעשה חתימה מתמטית שנקראת Ethernet רCyclic Redundancy Check של כל תוכן המסגרת. כשמקבלים מסגרת, מחשבים מחדש את ה-CRC ומשווים אותו לערך בשדה FCS. אם הם לא זהים, זה אומר שהייתה שגיאה בהעברה והמסגרת נזרקת.

מציעים מגוון של יתרונות, כגון: RJ45

- עלות נמוכה •
- הרכבה ללא-הלחמה של המחבר והחיווט
- ייצור מהיר של כבלים בהתאמה-מיוחדת
- הרכבה קלה בשטח עם כלי עבודה פשוטים ויכולת התאמה-מיוחדת של כבלים במקום.

מחברי RJ45 יכולים להציע גם מספר תכונות נוספות, כולל:

- קידוד מבטיח תחיבה נכונה
- יכולות הרכבה שונות מאפשרות שיטות פאנל, לוח, הרכבה-משטחית או חור-עובר
  - תצוגות ומחוונים מציינים את סטטוס החיבור
- מגנטיות משולבת שנאי מובנה בתוך המחבר, שבעזרתם הרעש נפחת והתקשורת מתייצבת
- בידוד גלווני 2 הצדדים מעבירים מידע בלי שיש זרם ישיר ביניהם בעזרת סליל (למקרה ול2 מכשירים יש אדמות שונות אז שלא יהיה זרימה של זרימת איזון ביניהם).
  - סינון של רעשים העברת האות כהפרש בין 2 חוטים
    - מעניקה הגנה עבור החומרה והחיבור Hi-Rel •
  - כלומר כל חלקים הרכיב עשויים מחומרים איכותיים והם עמידים לטמפ' גבוהות נמוכות
     ללחות להפרעות חשמליות וכולי.

ישנם מספר תקנים ישימים עבור מחברי RJ45, בהתאם ליישום ולשימוש המיועד שלהם.

- ANSI/TIA 1096-A מכסה את המאפיינים המכניים הבסיסיים, הממדים הפיזיים ודרישות המגעים ANSI/TIA 1096-A
   עבור התקני RJ45.
  - T-568A ו-T-568A תקני החיווט ומערך-הפינים הבסיסיים T-568A •
- Power over Ethernet (PoE) תקני IEEE 802.3at, 802.3af השונים עבור מחברי
   RJ45 המסוגלים לספק זרם חשמלי להתקן הקצה.
  - RJ45 מבנה אפיק ממשק נתונים המשמש עם IEEE 1394 •


#### תקני T568A ו-T568A

T568A ו-T568B הם שני תקני מערך-פינים RJ45 המציינים את ההקצאה של 8 החוטים שבתוך המחבר. יש להכניס את החוטים המקודדים בצבעים בצורה נכונה למיקומי מערך-הפינים שהוגדרו כדי להבטיח תפקוד תקין של רשת ה-Ethernet.

T568A מציע תאימות לאחור עבור חיווט ישן יותר ו-T568B מספק בידוד אותות טוב יותר והגנה מפני רעשים. מחברי RJ45 Pass-Through מאפשרים להזין את החוטים דרך המחבר ולחתוך אותם במהלך תהליך הלחיצה לטובת יישור קל יותר.




איור 3: מערכי פינים T568A ו-T568A (מקור התמונה: Same Sky)



## **HTERNET PHY**

אתרנט פיזי הוא בעצם טרנזמיטר ורסיבר פיזיים שמתחברים פיזית לרכיב אחד או אחר. החיבור הפיזי יכול להיות נחושת כמו CAT5 או סיבים אופטיים



# <u>תפקידים עיקריים של הPHY</u>

- המרת אותות בין אותות חשמליים/אופטיים לבין ביטים דיגיטליים.
- שידור וקליטה טיפול בשידור הנתונים בקצב מוגדר (למשל 10/100/1000).
  - זיהוי קו (Link Detection) קובע האם קיים חיבור לרכיב בקצה השני של הכבל.
- שא ומתן אוטומטי על מהירות וקידוד התקשורת עם הצד השני. Auto-Negotiation
  - .סנכרון שעון מהאות הנכנס Clock Recovery •
- וכו'). MLT-3, 4B/5B, 8B/10B קידוד ופיענוח האותות (למשל: MLT-3, 4B/5B, 8B/10B וכו').

# <u>פונקציות</u>

לPHY יש domain דיגיטלי שמתחבר ישר לMAC של המכשיר כמו FPGA MCU או CPU. לPHY יהיה במידה משתנה MII - באס מידע באורך 4 ביטים עם קו שליטה וקו שעון בכיוון השליחה והקבלה. MII באים בצורות שונות בהתאם למהירות הMAC והPHY ויש להם כמות פינים שונה בהתאם הטבלה הבאה מציגה את הMII הנפוצים ביותר ומספקת סיכום ברמה גבוהה של היתרונות והחסרונות.

Interface	Pins (pin count)	Speed support (Mbps)	Pros	Cons
MII	RX_D[3:0], RX_CLK, RX_DV, CRS, COL TX_D[3:0], TX_CLK, TX_EN (14)	10, 100	Common pinout, low speed, simple to route, lowest latency	No 1-Gbps support, high pin count
Reduced MII (RMII)	RX_D[1:0], CRS_DV, TX_D[1:0], TX_EN (6)	10, 100	Reduced pin count	Poor deterministic latency (due to firstin, first-out), no 1-Gbps support
Gigabit MII (GMII)	RX_D[7:0], GRX_CLK, RX_CTRL, TX_D[7:0], GTX_CLK, TX_CTRL (20)	10, 100, 1000	1-Gbps support, low latency	High pin count, not commonly supported
Reduced Gigabit MII (RGMII)	RX_D[3:0], RX_CLK, RX_CTRL, TX_D[3:0], TX_CLK, TX_CTRL (12)	10, 100, 1000	1-Gbps support, common pinout	Difficult to route, poor electromagnetic compatibility (EMC)
Serial Gigabit MII (SGMII)	SO_P, SO_M, SI_P, SI_M (4)	10, 100, 1000	1-Gbps support, common pinout, excellent EMC performance, easy to route	More expensive integrated circuits

לPHY יש MDI Medium Dependent Interface שמחבר מכשיר אחד לאחר דרך מדיה פיזית, מתייחסים לזה לרוב לomain אנלוגי של הPHY כי הוא סיגנל מתמשך תלוי בזמן.

MDI הוא הממשק הפיזי בין רכיב ה-PHY לבין התווך הפיזי (Physical Medium), כמו כבלי PHY, כמו לבלי Twisted Pair, סיבים אופטיים או מדיות אחרות להעברת אותות.

# תפקידים מרכזיים של MDI:

- המרת אותות דיגיטליים לאותות אנלוגיים:
- ה-PHY מייצר אותות דיגיטליים בפורמט פנימי (למשל ברמת הלוגיקה). ○
- ה-MDI ממיר את האותות הדיגיטליים לאותות חשמליים אנלוגיים, המתואמים לתקן
   ה-Ethernet, למשל באמצעות קידוד 10BASE-T. ב-TOBASE-TX.
  - שידור וקליטה דיפרנציאלית:
  - ה-MDI משתמש בקווים דיפרנציאליים (-TX+/TX-, RX+/RX) להפחתת רעשי שורה MDI משתמש בקווים דיפרנציאליים
     ורגישות להפרעות אלקטרומגנטיות.
    - התאמת עמידות והתנגדות:
  - על ה-MDI לספק התאמת עומסים (impedance matching) בין PHY לבין הכבל, כדי למנוע החזרות אותות (Reflections) ולשפר את איכות השידור.
    - בידוד חשמלי:
  - כשלב זה בדרך כלל מוסיפים שנאים המבודדים חשמלית בין המעגלים הפנימיים של
     ה-PHY לבין הכבל, וכך מונעים זרמים בלתי רצויים, רעשים ושמירה על תקינות האותות.
    - טיפול בסיגנלים אנלוגיים בזמן אמת:
    - ה-MDI מטפל באותות רציפים משתנים בזמן (Continuous Time Signals), בניגוד domain), בניגוד domain.
    - הוא מבצע את תהליך השידור בזמן אמת, כולל התאמת רמות מתח, רעשים ורגישות.

#### בחירת PHY בהתאם ל

רוב מייצרי מעגלים משולבים מספקים את המידע הבא

- 10Mbps 100Mbps 1Gbps לדוגמא Data rate
- MII RMII GMII RGMII SGMII לדוגמא Interface support -
- BASET BASETE BASETX BASET1 לדוגמא Media support -

# טבלת השוואה של MDI נפוצים:

				ואה של וטועו נפוצים.	טביוו וישו
MDI	IEEE specification (data rate)	Typical systems	Medium	Pros	Cons
10BASE -T/Te	IEEE802.3u (10 Mbps)	Industrial lighting	CAT5	Commonly supported Long reach Low standby power	Low speed
10BASE -T1L	IEEE802.3cg (10 Mbps)	Field transmitters; switches; heating, ventilation and air conditioning controllers; escalators	Unshielded twisted pair (UTP), shielded twisted pair (STP)	Ultra-long reach, bidirectional over single pair, power coupled over the data	Low speed
100BAS E-TX	IEEE802.3u (100 Mbps)	PLCs, IP cameras, OBD ports	CAT5	Commonly supported, used by field buses	High emissions, external components
100BAS E-T1	IEEE802.3bu (100 Mbps)	Display clusters, head units, gateways, infotainment, avionics communication, robotics, machine vision	UTP, STP	Low emissions, high immunity, bidirectional over single-pair cables	Not as common (no PC connection support), short cable reach
1000BA SE-T	IEEE802.3ab (1 Gbps)	IP cameras, test and measurement	CAT6	1-Gbps speed	Expensive cable
1000BA SE-T1	IEEE802.3bp (1 Gbps)	Telematics control unit, gateways, avionics communication, robotics, machine vision	UTP, STP	1-Gbps speed, bidirectional over single pair	Not as common (no PC connection support), short cable reach

MII – ממשק תקשורת בין בקר הרשת (MAC) לשכבת הפיזית (PHY), תומך במהירויות של 10 ו-100 מגה-ביט לשנייה, מעביר מידע במקביל על 4 סיביות.

- 10 אך עדיין תומכת ב-10 MII, משתמשת בפחות קווים (רק 2 סיביות במקום 4), אך עדיין תומכת ב-10 ו-100 מגה-ביט לשנייה.

. איביות של 1 מהירות של 1 גיגה-ביט לשנייה, מעביר מידע במקביל על 8 סיביות MII – הרחבה של

ברסה מצומצמת של GMII, משתמשת בפחות קווים על ידי העברת מידע גם בקצה העולה וגם GMII בקצה היורד של השעון.


שמשק סידורי שמעביר את כל המידע על זוג חוטים בלבד (Tx/Rx), חוסך הרבה קווים, ותומך – SGMII במהירויות של 10, 100 ו-1000 מגה-ביט לשנייה.

#### :MII מכיל

- ביטים של נתונים נתוני השכבה הפיזית, מוכן לשידור או התקבל מקו הרשת.
  - אותות שליטה כמו:
  - רוצה לשדר. MAC סימון שה Transmit Enable ○
  - כתונים לשידור (4 ביטים בכל מחזור שעון).□ TXD
  - .סימון שהתקבל מידע תקף Receive Data Valid
  - (גם כן 4 ביטים). RXD נתונים שהתקבלו מהרשת (גם כן 4 ביטים).
  - ס זיהוי התנגשות ברשת (בחצי דופלקס).ס זיהוי התנגשות ברשת (בחצי דופלקס).
    - . זיהוי תעבורה על הקו Carrier Sense
  - ס קו שעון שמסנכרן את ההעברה בדרך כלל 25MHz. ○

MII הוא תקן שמגדיר איך 2 רכיבים אלקטרונים (MAC, PHY) מסונכרנים להעברת נתונים. MII מוגדר לפי תקן LVTTL או LVCMOS כלומר MII מוגדר לפי תקן 1.0' הוא מתחת ל2.0 בכניסה '1' הוא מעל 2 וולט, '0' הוא מתחת ל4.0 ביציאה '1' הוא מעל 2.4 וולט, '0' הוא מתחת ל4.0

# <u>קידוד מנצ'סטר</u>



בקידוד מנצ'סטר כל תחילת ביט במידה והביט 1 יתחיל מלמעלה, במידה ו0 יתחיל מלמטה, באמצע הביט הוא ירד/יעלה עד סוף הביט.

# **PTM**

המידע משודר באמצעות שינוי מדויק של מאפיינים הקשורים לזמן של הפולסים. (PTM), יש סוגים שונים של PTM:

- (Pulse-Width Modulation) שינוי רוחב הפולס **PWM** •
- PPM שינוי מיקום הפולס (Pulse-Position Modulation) המידע מועבר על ידי שינוי מיקום הזמן של פולס בודד בתוך חלון זמן מוגדר
  - (Pulse-Interval Modulation) שינוי מרווח הזמן בין פולסים PIM •

#### **Ultra Wideband**

UWB הוא פורטוקול תקשורת אל חוטית לטווח קצר שפועל דרך גלי רדיו, UWB פועל בתדרים גבוהים UWB (ספקטרום של תדרי GHZ). מגבלת המרחק שלו בפנים עד 20-35 מטרים ובחוץ בדרך כלל עד 200 מטרים (למרות שזה תלוי ברכיב ובחברה, יש חברות שהצליחו להגיע גם ל300 מטרים)

וניתן להשתמש בהם ללכידת מידע מרחבי וכיווני בדיוק גבוה מאוד.

אפשר לחשוב על UWB כראדאר הסורק ברציפות, שיכול לנעול בדיוק על אובייקט, לאתר את מיקומו ולתקשר איתו.

כשמכשיר המאפשר UWB מתקרב למכשיר אחר המאפשר UWB הם מתחילים לחשב את Tof (הזמן שלוקח למידע לעבור אחר מהשני.

בעזרת ערוץ Bandwidth גדול יותר (500MHZ) עם פולסים קצרים (2ns כל אחד) לשUWB יש דיוק גדול. תהליך זיהוי המיקום של UWB עוקב אחרי מיקום המכשיר בזמן אמת וכך מכשירי UWB יכולים לזהות תזוזה ומיקום יחסי.

טכנולוגיית UWB מספקת דיוק גבוה יותר בקווי ראייה ישירה (LoS) ויכולת מיקום חזקה גם בתרחישים ללא קו ראייה ישיר (nLoS) וגם מסוגלת לתפקד בסביבות שבהן קירות רבים, אנשים ומכשולים אחרים בדרך כלל חוסמים אותות אלו.

לsol יש דיוק של 10± o"מ לעומת זאת ב nlos הדיוק נפגע מעט (30± o"מ) אך הוא עדיין גבוה los יש דיוק של 10± o"מ), הדיוק בזמן אמת של מדידות UWB מספק שירותי מיקום מדויקים ברמת סנטימטרים.

הסיבה העיקרית ש־UWB מצליח להיות מדויק גם ב־NLOS היא הרזולוציה הגבוהה בזמן שנובעת מהרוחב פס הענק, בגלל רוחב הפס הגדול יש לו פולסים קצרים מאוד בזמן, לכן אפשר להבדיל בין האות הישיר לבין ההחזרות מקירות או חפצים, כך אפשר לבודד את המסלול הראשון שהגיע גם אם הוא חלש ולהתעלם מהשתקפויות מאוחרות

לא רק זאת, מכשירי UWB יכולים גם לקבוע האם האובייקט עומד במקום, מתקרב או מתרחק.
ל-UWB יש דיוק טוב יותר, יכולות מיקום מדויקות יותר וביטחון אלחוטי טוב יותר מאשר WiFi ו-Bluetooth שדיוק טוב יותר, יכולות מיקום מדויקות יותר וביטחון אלחוטי טוב יותר מאשר Bluetooth WIFI, לעומת זאת כן יש לו חסרונות (במקומות סגורים הוא מצליח להגיע לכמה מטרים לעומת wifi ותמיכה יש לו צריכת חשמל גבוהה, קצב העברת נתונים נמוכה יחסית, עלות חומרה גבוהה יותר נכון לעכשיו ותמיכה מוגבלת.

רוחב פס חלקי). WHz גדול מ-UWB (או חורג מ-20% של UWB).

כדי לחשב אם הוא חורג מ20% רוחב פס חלקי צריך את החישוב הבא

$$\frac{\text{Fmax+Fmin}}{2} = \text{Favg}$$

$$\text{Fmax-Fmin} = \text{Bandwidth}$$

$$100^* \frac{\text{Bandwidth}}{\text{Favg}} = \text{Ratio}$$

# <u>הבדלים בין שידור רדיו רגיל לUWB</u>

בשידור רדיו רגיל, משנים את עוצמת האות, התדר או הפאזה של גל סינוס כדי להעביר מידע.

לעומת זאת, בשידור UWB משדרים פולסים של אנרגיית רדיו מאוד קצרים שדורשים רוחב פס גדול מאוד. בזכות זה אפשר להעביר מידע בצורה של PPM (אפנון מיקום פולס) או PTM (אפנון זמן פולס).

אפשר גם לקודד את המידע באמצעות שינוי הקוטביות של הפולס, העוצמה שלו, או להשתמש בפולסים נפרדים שלא מפריעים אחד לשני.

פולסי UWB יכולים להישלח בקצב נמוך כדי להעביר מידע של זמן או מיקום, אבל אפשר גם לשלוח אותם בקצב גבוה מאוד, שמתאים לרוחב הפס הרחב שלהם.

# <u>שלבי התקשורת</u>

: משתמש ב2 סוגים של מכשירים UWB

(controlle יכול להיות כמה controllee ו Controller

המכשיר השולט קובע את הערוץ המורכב ש2 המכשירים ישתפו בו מידע והוא זה שמתחיל את התהליך והמכשיר הנשלט מגיב לו.

כדי להתחיל את תהליך הטווח, המכשירים צריך להטמיע את החלפת המפתחות באמצעות מנגנון מאובטח מחוץ לערוץ (OOB) (בלוטוס עם צריכת אנרגיה נמוכה)

- ערוץ נפרד או רשת אחרת שמשמשת לבקרה וניהול של המכשירים - OutOfBand

פרמטרים של טווח כוללים, בין היתר, כתובת מקומית, ערוץ מורכב ומפתח סשן.

חשוב לזכור שהפרמטרים האלה עשויים להשתנות או להסתובב לאחר סיום סשן הטווח, ויש להעביר אותם מחדש כדי להפעיל מחדש את הטווח.

טווח התדרים של UWB הוא בדרך כלל בין 3.1 GHz הוא בדרך כלל של

כשהמכשיר מקבל גלי רדיו בעזרת שימוש בכמה אנטנות, כל אנטנה תקבל פאזה אחרת וכך אפשר לחשב את

הזווית והמיקום של המכשיר




## :Controllee

הרסחtroller שולח אות UWB של Controller במידה ויש מכשיר שתומך בUWB הוא יחזיר לו תשובה,

לאחר מכן הController ישלח מפתח ועוד פרמטרים כמו כתובת מקומית ערוץ מורכב וכולי.

במידה והנשלט תואם הוא יחזיר לו תשובה



#### :Tof חישוב

לאחר מכן ניתן להכפיל את Tof במהירות

הקונטרולר יחשב את זמן העברת המידע (Time of Flight) בעזרת הנוסחו :הבאה



Responder

בנוסף בעזרת מספר אנטנות, הקונטרולר יכול לזהות את זווית הקונטרוליי לאחר חישוב הTof, המכשירים יכולים להסתנכרן בקלות ולשלוח אחד לשני מידע (אחד אחרי השני לפי סדר וטווח שנקבע מראש)

חישוב TDOA

שנעה במהירות האור בריק.

חישוב Time Difference of Arrival זה חישוב שקורה במצב שיש מכשיר ורוצים לחשב את המיקום שלו ביחס לכמה מכשירים אחרים


> המכשיר לדוגמא X שולח לכל שאר המכשירים אות בשם מנקודת הנחה שהמכשירים מסונכרנים ושהמידע על הזמנים שלהם משותף, כל מכשיר מחשב כמה זמן לקח לו לקבל את המידע וכך הם מקבלים בעצם כמה זמנים שונים ובעזרתם אפשר לחשב את המיקום של X ביחס אליהם כמו חישוב מיקום בעזרת לווינים.

> > צריך 3 מכשירים מינימום כדי למצוא מיקום של מכשיר,

4 מינימום אם רוצים גם גובה.



Initiator



#### אבטחה

# :Relay Attacks הגנה מפני

מתקפות "הארכה" (Relay) הן מצב שבו תוקף מנסה להוליך שולל את המערכת בכך שהוא "משדר מחדש" את האות בין המכשיר למקור, כאילו הם קרובים זה לזה. ב-UWB, המרחק בין המכשירים מחושב בזמן אמת באמצעות מדידת TOF בדיוק של ננו-שניות. מכיוון שמהירות האור קבועה, כל עיכוב מלאכותי קטן באות יגרום לחישוב מרחק שגוי, מה שמקשה מאוד על תוקף לזייף קרבה פיזית.

#### הצפנה ואימות:

התקשורת ב-UWB יכולה להיות מוצפנת ברמת הפולסים עצמם, כך שהמידע המקודד לא ניתן לקריאה ללא המפתח המתאים. בנוסף, עוד לפני שמתחיל חישוב המיקום, מתבצעת החלפת מפתחות והגדרות פרמטרים בערוץ נפרד ומאובטח (OOB – Out Of Band), לדוגמה באמצעות צפרד ומאובטח (למנוע התחברות לא מורשית, ולהבטיח שמידע המיקום יגיע אך ורק לצד המורשה.

## פרוטוקולים וסטנדרטים רלוונטיים

## 802.15.4a •

- ∘ הרחבת PHY לתמיכה ב-UWB.
- מוסיף יכולות *מיקום מדויק* בעזרת TOF ו-TDOA.
- ס מגדיר איך לשדר פולסים קצרים מאוד (ננו-שניות) ברוחב פס גדול.
  - o תומך במיקומים גם ב-LoS וגם ב-nLoS. ○

#### 802.15.4z •

- עם שיפור באבטחה ובדיוק. ∘ עדכון ושדרוג ל-4a, עם שיפור באבטחה
- Relay Attacks מנגנון אתגר-תגובה מוצפן כדי למנוע Secure Ranging מוסיף
  - משפר את עמידות האות להפרעות ולקליטה רעה. 🜼
  - .OOB וערוצים אחרים לערוץ NFC, BLE אפשר שילוב קל יותר עם  $\circ$

# מידע נוסף על סוגי אותות קידוד ואפנון

## סוגי אותות

# Multi-Band Orthogonal Frequency Division Multiplexing Ultra-Wideband MB-OFDM הוא סוג של שידור UWB שבו:

- תחום התדר הרחב של ה-UWB מחולק למספר תתי-ערוצים כל אחד ברוחב של בערך 500MHz.
  - בתוך כל תת-ערוץ, השידור מתבצע בשיטה שנקראת OFDM שבה מחלקים את הערוץ למספר נשאים צרים שמשודרים במקביל בצורה שלא מפריעה אחד לשני.
- השידור לא נשאר תמיד על אותו תת-ערוץ, אלא "קופץ" בין תתי-ערוצים לפי דפוס מוגדר מראש כדי להפחית הפרעות ולשפר עמידות לרעש.

כדי שהגלים לא יתנגשו זה בזה דואגים שכשאחד מהם נמצא בפסגה כל שאר הגלים מקבלים ערך של אפס.

## Impulse Radio Ultra Wide Band IR-UWB

- במקום לשדר אות בעל תדר נשא מסוים IR-UWB משדר פולסים מאוד קצרים של אנרגיה רדיו בדרך כלל מתחת לננו-שנייה.
  - פולסים אלו מועברים בטווח תדר רחב מאוד (מספר גיגה-הרץ רוחב פס).
  - כל פולס הוא בעצם עליה קצרה וחדה שמשדרת אנרגיה לרגע קצר מאוד, כך שהאנרגיה מתפרסת
     על כל רוחב הפס של הספקטרום.
- המידע מקודד על ידי שינוי זמני של הפולסים PPM), או על ידי שינוי קוטביות הפולס (BPSK), וגם משתמשים בטכניקות Time-Hopping (קפיצה בזמנים לפי סדר קבוע או אקראי) כדי לאפשר שיתוף תדר בין מכשירים שונים ולהקטין הפרעות.

# מתי משתמשים בMBOFDM?

- ריבוי משתמשים ותקשורת מורכבת
  - דרישות ליציבות וביצועים גבוהים
    - קצב נתונים גבוה
  - עמידות טובה יותר להחלקות תדר •
- יישומים בתקשורת אלחוטית רחבה

#### מתי משתמשים בIRUWB?

- מדידות מרחק ומיקום מדויק
  - צריכת אנרגיה נמוכה
- פשטות יחסית של המערכת
  - תקשורת טווח קצר מאוד •
- מערכות שיתוף תדר בין כמה מכשירים

## שיטות קידוד \ אפנון

# :Time hopping

בשודרים ברוחב פס מאוד רחב. UWB השידור מבוסס על פולסים מאוד קצרים שמשודרים ברוחב פס מאוד

- במקום לשדר פולס אחד בקצב קבוע, ב-Time Hopping משנים את מיקום הזמן שבו פולס מסוים משודר, לפי רצף קפיצות זמן (hopping sequence).
- כל פולס משודר בפריים זמן ארוך יותר (כדי שלא יפגע בפולס אחר), והזמן המדויק שבו הפולס יוצא משתנה בהתאם לרצף קפיצות הזמן.
  - הקפיצות מתבצעות בתוך מסגרת זמן שחוזרת על עצמה, כשבכל מסגרת הפולס זז לזמן אחר בהתאם לרצף.

# :Polarity Coding - Bipolar pulses

שיטה שבה משנים את הקוטביות (הפאזה) של כל פולס — כלומר, האם הפולס הוא חיובי (+) או שלילי (−). ב-bipolar הפולסים יכולים להיות חיוביים או שליליים לפי קוד מסוים.

לדוגמה, הרצף של הפולסים יכול להיות: פולס ראשון חיובי, פולס שני שלילי, ושלישי חיובי וכן הלאה.

## : PPM - Pulse Position Modulation

מחלקים את חלון הזמן לTime Slots, בכל חלון כזה יש פולס אחד בלבד.

מיקום הפולס בתוך החלון קובע את המידע.

דוגמה בסיסית:

1 = 0, 0 = 0, 0 = 1

אפשר גם להגדיר יותר משתי מיקומים:

- 4 מיקומים שונים 2 ביטים לכל פולס
- 8 מיקומים שונים 3 ביטים לכל פולס

# : BPSK Binary Phase Shift Keying

שיטת אפנון דיגיטלית שבה המידע המקודד מיוצג על ידי שינוי פאזה של גל נושא בין שתי מצבים אפשריים בלבד, לדוגמא:

0 פאזה  $^{\circ}$  = מייצגת ביט

1 פאזה °180 = מייצגת ביט

# : BPM Bi-Phase Modulation

כל שינוי פאזה שמתרחש לפחות פעם אחת בכל ביט.

חסרונות	יתרונות	שיטת הקידוד
לא מקודד מידע בעצמו (משמש כפיזור).	מפחית הפרעות והתנגשויות בין משדרים. משפר אבטחה ועמידות.	Time hopping
דורש סינכרון פאזה מדויק.	משפר יחס אות לרעש. מוסיף שכבת אבטחה וקידוד.	Bipolar pulses
דורש סנכרון זמן מדויק.	עמיד לרעש בעוצמה (כי מידע תלוי בזמן, לא בעוצמה). מתאים לאותות פולס קצרים של UWB.	PPM
קצב נתונים מוגבל (1 ביט לנשא) דורש סינכרון פאזה	עמיד מאוד לרעש קל ליישום קל לפענוח יעיל מבחינת ניצול אנרגיה	BPSK

## **DW1000 DecaWave**

טרנזמיטר אלחוטי (משתמש בטכנולוגית UWB) בהתאם לפרוטוקול IEE802.15.4-2011.

מאפשר מיקום של חפצים במערכות זמן אמת (RTLS) לדיוק של עד 10סמ במקום סגור.

מאפשר קצב שליחת נתונים גבוה (עד 6.8 Mb/s)

.coherent receiver טווח תקשורת עד 300 מטרים בעזרת טכניקות

יכול לתקשר עם עד 11,000 ברדיוס של 20 מטרים.

חסין מאוד למכשולים בסביבה.

צריכת מתח נמוכה - מאפשר שימוש בבטריות לזמנים ארוכים

טווחי ה LOS וה NLOS הגדולים מקטינים את כמות התשתיות שצריך בשביל להפעיל את המערכות מעולה לשימוש במערכות RTLS (מיקום בזמן אמת) ולמערכות חיישני רשת אלחוטי.

## PLL & ANALOG RECEIVER CLOCK CONTROL DIGITAL TRANSCEIVER MAC CLOCK GENERATOR FUNCTIONS SPL & ANALOG REGISTER To Host TRANSMITTER BANK POWER MANAGEMENT

#### מידע טכני

תומך בקצבי העברת נתונים של 6.8mbit/s 1100kbit/s, 850kbit's

המערכת יכולה לפעול ב6 ערוצים, ותדרי המרכז שלהם יכולים להיות בין התדרים 3.5GHZ ל-6.5GHZ. **Functional Block Diagram** 

- 10dBm עוצמת שליחה של RXOKLED GPIO1/SFDLED RQ / GPIO8 - 41.3dBm / MHz צפיפות שידור קטנה מ SPIMISO SPIMOS VDDDIG Viewed from Top VSSIO addy אורך אות המבוא הוא בין 64µs ל 4ms. תמיכה בשליחת חבילות מידע עד אורך של 1023 בייטים. 1 🗖 NC ☐ 36 GPIO2 / RXLED NC 2 d 35 GPIO3 / TXI FD אפר BPSK קידוד EXTCLK / XTAL1 3 d 34 GPIO4 / EXTPA XTAL2 4 🗁 ☐ 49 GND 33 GPIO5 / EXTTXE / SPIPHA 5 32 VREF VSSIO כל שינוי פאזה שמתרחש לפחות פעם אחת בכל ביט BPM) VDDMS 6 🗖 ₫ 31 VDDIO 7 🗅 30 VDDIF GPIO6 / EXTRXE / SPIPOL (כמו מנצ'סטר П CLKTUNE 29 SYNC / GPIO7 VDDCLK 9 🗖 28 VDDIOA תמיכה פנימית בשיטות בדיקת ותיקון שגיאות FEC תמיכה VDDSYN 10 **27** RSTn VDDVCO 11 d 26 VDDLDOD ממשק SPI לnost controller (מהירות מקסימלית SPI) VCOTUNE 12 **25** VDDAON מאפשר אינטגרציה עם מספר רחב של מיקרוקונטרולרים z VDDPA2 EXTON ORCEON VDDPA1 VDDREG SPICSn WAKEUP 뜌 מתח אספקה יחיד של 2.8V או **DW1000 Pin Diagram** מצב שליחה מS1mA

מצב קליטה מ64mA

watchdog timer מצב µA 2

deep sleep מצב 100nA

# :media access טכניקות

- עם 6 ערוצים FDMA ●
- עם 12 קודים לערוצים שונים. CDMA ●

תומך במדידת מרחק חד כיוונית ודו כיוונית

שימוש ב TOF וב TDOA.

טווח טמפרטורות של מינוס 40 עד 85 מעלות צלזיוס.




Figure 1: IC Block Diagram

# <u>שיטות בדיקת ותיקון שגיאות :</u>

#### : FEC

מוסיף מידע עודף לנתונים המשודרים, כך שהמקלט יכול לאתר וגם לתקן שגיאות קטנות מבלי לבקש שידור חוזר.

עודף. ACK (acknowledge) או לבקש מידע עודף.

לפני השידור, הנתונים עוברים קידוד, אם בזמן השידור יש ביטים ש"התהפכו" עקב רעש או הפרעות, המקלט יכול לזהות ולתקן אותם הודות לנתוני העודף.

לפני שמשדרים את המידע, אנחנו לא שולחים רק את הביטים עצמם – אנחנו מוסיפים ביטים נוספים שהם לא "המידע המקורי" אלא חוקים מתמטיים שמתארים את המידע הזה.

#### יתרונות:

- מאפשר לתקן שגיאות שנגרמות מרעש או החזרות מרובות בלי לבקש שידור חוזר.
- משפר את הטווח האפקטיבי של המודול, ניתן לשדר באותה עוצמה ועדיין לקבל תקשורת יציבה
   במרחק גדול יותר.
  - מפחית דיליי אין צורך ב-ACK/NACK לשגיאות קטנות.

#### חסרונות:

- מוסיף עודף ביטים, מעט מוריד את קצב הנתונים האפקטיבי.
- צורך יותר עיבוד בשידור ובקבלה, צריכת חשמל גבוהה יותר.
- תיקון שגיאות חזק מאוד יכול להיות בזבוז משאבים אם הקו נקי
  - •

#### : CRC

מוסיף קוד בדיקת שלמות שמאפשר למקלט לזהות שגיאות, אבל לא לתקן אותן.

אם יש שגיאה, המידע נפסל והמקלט צריך לבקש שידור מחדש (אם הפרוטוקול תומך בזה).

לפני השידור, המידע עובר חישוב CRC (אלגוריתם מתמטי המבוסס על פולינומים בינאריים).

בקצה השני, מבצעים את אותו חישוב על המידע שהתקבל ומשווים לקוד שנשלח.

אם הקוד לא תואם – יש שגיאה.

#### יתרונות:

- . מאוד קל ומהיר לחישוב, מתאים למערכות עם MCU חלש או צריכת חשמל נמוכה.
  - מוסיף רק מעט מאוד מידע עודף (למשל 16 או 32 ביטים פר פריים). •
  - מובנה ב-DW1000 כחלק מה-MAC, כך שאין כמעט עלות נוספת בשימוש.

#### חסרונות:

- מזהה שגיאות אבל לא מתקן, אם יש שגיאה חייבים לשדר מחדש.
- שורת חד-כיוונית (OWR) או שאין אפשרות לשדר שוב, מידע עם שגיאה הולך לאיבוד.
  - לא משפר את הטווח כמו FEC, אם יש הרבה רעש, תצטרך שידורים חוזרים.

# :media access טכניקות

# FDMA - Frequency Division Multiple Access

כל משתמש/תחנה מקבלת תדר ייחודי משלה.

כל ערוץ מוגדר ברצועת תדר מסוימת (למשל GHz, 4-5 GHz 4-3.1 וכו').

כל מכשיר ששולח בערוץ מסוים לא יפריע למכשירים אחרים בערוצים אחרים.

# יתרונות FDMA

- הפרעות מינימליות בין ערוצים שונים.
- קליטה פשוטה רק לבחור את הערוץ הרצוי.

#### חסרונות FDMA

- מספר הערוצים מוגבל (רק 6).
- לא גמיש במיוחד אם מספר המשתמשים גדל.

# **CDMA - Code Division Multiple Access**

כל משתמש מקבל קוד ייחודי שממירה את האות שלו לסדרה דיגיטלית מורכבת. האות מוכפל בקוד ייחודי לכל משתמש.

המקלט יודע את הקוד ומסנן רק את האות המתאים לו.

כל השאר נשאר "רעש" בלתי מזיק.

## יתרונות CDMA

- . מאפשר יותר משתמשים על אותו ערוץ (12 במקום 1).
  - עמידות גבוהה יותר לריבוי מסלולים והפרעות.

#### חסרונות CDMA

- מורכב יותר דורש קידוד/פענוח דיגיטלי.
- יעילות האנרגיה קצת פחותה (כי צריך לפענח אותות מורכבים).

#### מבנה פיזי

מקדימה הרכיב מקבל מידע אנלוגי בעזרת הxt והxt שלו שמחוברים בעזרת מתג לאנטנה (שמחליטה אם קולטים או פולטים מידע)

host processor) בתוך הרכיב יש מעקב על מתח ומעקב על טמפ, החלק האחורי מעביר מידע דיגיטלי חיצוני.

הרכיב לוקח את האות שנקלט, מגביר אותו בlow noise amplifier, לאחר מכן מנמיכים אותו ישירות basebandb.

Baseband הוא טווח התדרים המקורי של האות לפני שהוא מונחה על גלי רדיו.

מבצעים הגברה לפני שמנמיכים את האות למיקסר כי הרעש הפנימי של המיקסר יכול להרוס את הSNR המקלט מתוכנן במיוחד בשביל להשיג 3 דברים עיקריים בקליטה:

- קליטת טווח רחב של תדרים או אותות מהירים מאוד (קליטת טווח רחב בעזרת אנטנה רחבת פס)
  - שמירה על יחס ישר בין האות שנכנס לאות שיוצא.
  - מדד לכמה רעש המקלט מוסיף לאות בזמן ההגברה.

זה מאפשר לערוצי הUWB להיות מומרים חזרה עם מינימום רעש מוסף.

את סיגנל הbaseband מעבירים בתהליך שמפרק את הקידוד שלו,

ולאחר מכן האות ניהיה זמין לnost controller בעזרת

שרשרת פולסי הxt נוצרת על-ידי יישום נתוני שידור המקודדים דיגיטלית על גנרטור פולסים אנלוגים. שרשרת מרשרת מועלת בתדר על-ידי ממוקדת על אחד double balanced mixer לנשא המיוצר על-ידי הסינתסייזר וממוקדת על אחד מערוצי ה-UWB המורשים.

**סינתיסייזר -**מעגל אלקטרוני שמייצר תדרים מדויקים ויציבים על בסיס מקור תדר אחד (למשל מתנד קריסטל).

צורת גל הרדיו לאחר המודולציה מוגברת לפני שידורה מהאנטנה החיצונית.

לרכיב יש זיכרון OTP (לא נדיף), אפשר להשתמש בו כדי לאחסן מידע על הקליברציה של עוצמת tx, תיקון שגיאה של תדר הקריסטל וכוונון דיוק טווח.

אפשר להשתמש בזכרון הAON (תמיד פעיל) כדי לשמור קונפיגורציות של מידע מDW1000 במצב תפעול הספק הנמוך ביותר כשהרגולטורי מתח ברכיב כבויים.

המידע הזה מועלה ומורד באופן אוטומטי

סכמת השעונים מבוססת על 3 מעגלים עיקריים:

- מתנד הקריסטל
- CLOCK PLL
  - RF PLL •

המתנד מתוכנן לפעול בתדר של 38.4MHz בעזרת קריסטל חיצוני

reference inputs אפשר להוסיף במקום הקריסטל שעון סיגנל חיצוני של 38.4MHz, משתמשים בשעון זה להוסיף במקום הקריסטל שעון סיגנל חיצוני של 28.4MHz.

clock pll מייצר את מייצר את בריגיטלי האחורי צריך כדי לעבד את הסיגנל

down conversion local oscillator מייצר את ה RF PLL מייצר את

מסופק מתנד פנימי של 13kHz בשביל הסופק מתנד

הממשק המארח כולל SPI כדי לתקשר עם מכשירים, יש גם מספר תכונות MAC מיושמות כולל יצירת SPI בדיקת CRC וסינון מסגרות בקליטה.

# <u>פינים</u>

שם הסיגנל	PIN	I/O	תיאור	
	ממשק הקריסטל			
EXTCLK / XTAL1	3	קלט אנלוגית	חיצוני reference או פין reference קלט קריסטל	
XTAL2	4	קלט אנלוגית	קלט קריסטל התייחסות. השאר פתוח אם משתמשים בשעון חיצוני.	
		•	ממשק דיגיטלי	
SPICLK	41	קלט דיגיטלי	SPI שעון	
SPIMISO	40	פלט דיגיטלי	SPI פלט מידע	
SPIMOSI	39	קלט דיגיטלי	SPI כניסת מידע	
SPICSn	24	קלט דיגיטלי	פעיל בנמוך,המעבר מגבוה לנמוך מסמל מעבר SPI, בחירת שבב שיוציא את wakeup חדשה, יכול גם לשמש כסיגנל SPI לשליחת שוציא את DEEPSLEEP	
SYNC / GPIO7	29	קלט ופלט דיגיטלי בדרך כלל קלט	משמש כסנכרון חיצוני, כשלא משתמשים בו לסנכרון אפשר להגדיר אותו כIO כללי.	
WAKEUP	23	קלט דיגיטלי	כשהוא במצב גבוה, הוא מביא את DW ממצב SLEEP או למצב פעולה, כשהפין לא פועל הוא צריך להיות מחובר DEEPSLEEP לossio	
EXTON	21	פלט דיגיטלי	מכשיר איפשור חיצוני,נטען במהלך תהליך הwakeup ומושאר גבוה עד שהמכשיר נכנס למצב שינה אפשר להשתמש בזה כדי לשלוט בממירי DCDC חיצוניים או במעגלים אחרים שלא אכפת להם אם המכשיר במצב שינה כדי למזער את צריכת החשמל אם לא משתמשים בEXTON אפשר להשאיר אותו פתוח.	
FORCEON	22	קלט דיגיטלי	לחבר אותו לאדמה.	

IRQ / GPIO8	45	קלט ופלט דיגיטלי	פלט בקשת interrupt מהDW אל הhost. פין זה מנותק בשינה ובמצבי שינה עמוק ועלול לגרום להפרעות מזויפות אלא אם כן מושכים אותו לנמוך. אם לא משתמשים בזה אפשר להפוך אותו לo/i כללי ל- PIN זה יש pulldown פנימי ל- VSSIO וניתן להשאיר אותו ללא חיבור אם לא נעשה בו שימוש.
GPIO6 / EXTRXE / SPIPHA	30	קלט ופלט דיגיטלי בדרך כלל קלט	כללי o/לי בהפעלה הוא פועל כפין של SPI phase selection להגדרת קונפיגורצית מצב פעולת ה SPI לאחר הפעלה הוא יהיה io כללי זה עשוי להיות מוגדר לשימוש כ (איפשור מקלט חיצוני). הפין עולה ל1 כשDW במצב RECEIVE ל- PIN זה יש pulldown פנימי ל- VSSIO וניתן להשאיר אותו ללא חיבור אם לא נעשה בו שימוש.
GPIO5 / EXTTXE / SPIPOL	33	קלט ופלט דיגיטלי בדרך כלל קלט	כללי o/לי בהפעלה הוא פועל כפין של SPI phase selection להגדרת קונפיגורצית מצב פעולת ה SPI לאחר הפעלה הוא יהיה io כללי זה עשוי להיות מוגדר לשימוש כ (איפשור משדר חיצוני). הפין עולה ל1 כשDW במצב Transmit ל- PIN זה יש pulldown פנימי ל- VSSIO וניתן להשאיר אותו ללא חיבור אם לא נעשה בו שימוש.
GPIO4 / EXTPA	34	קלט ופלט דיגיטלי בדרך כלל קלט	פין io כללי זה יכול להיות מוגדר כדי לאפשר מגבר חשמל חיצוני במידת הצורך. לפין זה יש pulldown פנימי ל vssio ואפשר להשאיר אותו לא מחובר אם הוא לא בשימוש
GPIO3 / TXLED	35	קלט ופלט דיגיטלי בדרך כלל קלט	פין i/o כללי אפשר להשתמש בו כלד שנדלק לאחר שידור לפין זה יש pulldown פנימי ל vssio ואפשר להשאיר אותו לא מחובר אם הוא לא בשימוש
GPIO2 / RXLED	36	קלט ופלט דיגיטלי בדרך כלל קלט	פין i/o כללי אפשר להשתמש בו כלד שנדלק בזמן קליטה לפין זה יש pulldown פנימי ל vssio ואפשר להשאיר אותו לא מחובר אם הוא לא בשימוש
GPIO1 / SFDLED	37	קלט ופלט דיגיטלי בדרך כלל קלט	פין oi/o כללי SFDLED כלומר לד שנדלק לאחר זיהוי SFDLED FRAME לפין זה יש pulldown פנימי ל vssio ואפשר להשאיר אותו לא מחובר אם הוא לא בשימוש
GPIO0 / RXOKLED	38	קלט ופלט דיגיטלי בדרך כלל קלט	פין i/o כללי אפשר להשתמש כלד שנדלק לאחר קבלת מסגרת טובה לפין זה יש pulldown פנימי ל vssio ואפשר להשאיר אותו לא מחובר אם הוא לא בשימוש
RSTn	27	קלט ופלט דיגיטלי בדרך כלל פלט, גבוה אחרי איפוס	פין RESET עם מוצא פעיל בנמוך ניתן להוריד אותו ל0 עם open drain driver חיצוני כדי לאפס את הDW1000 אסור לעלות אותו עם מקור חיצוני.

TESTMODE	46	קלט דיגיטלי	לחבר לאדמה		
	מתחי Reference				
VREF	5	מוצא וכניסה אנלוגי	משמש לייצור זרם ייחוס בשבב. יש לחבר לנגד של 11 קילו-אוהם (1% שגיאה) לאדמה.		
	מקורות מתח דיגיטלים				
VDDLDOD	26	מתח	מתח חיצוני למעגלים דיגיטלים		
VDDIOA	28	מתח	מתח חיצוני לטבעת IO דיגיטלית קבוצה של פינים שניתן להגדיר אותם ככניסות או יציאות דיגיטליות		
VSSIO	32 43	אדמה	מתח שלילי לטבעת IO לחבר לאדמה.		