ББК 32.973-26-04-018.2
УДК 004.312.46
П79

Проектирование интегральных схем [Электронный ресурс]: Практикум / Певцов Е.Ф., Малето М.И., Коротаев Ю.А. [и др.]. – М.: МИРЭА – Российский технологический университет, 2024. – 1 электрон. опт. диск (CD-ROM)

Практикум на примерах заданий возрастающей сложности позволяет приобрести практические навыки проектирования интегральных схем на основе современных систем автоматизированного проектирования. Предназначен для студентов, обучающихся по направлениям: «Нанотехнологии и микросистемная техника» (28.04.01), «Электроника и наноэлектроника» (11.03.04), в рамках дисциплин «Моделирование и проектирование элементов электронной компонентной базы», «Моделирование и проектирование микро- и наносистем», а также по другим направлениям, в программу подготовки которых входит изучение основ проектирования и моделирования интегральных схем с использованием инструментов профессиональных интегрированных программных пакетов.

Практикум издается в авторской редакции.

Авторский коллектив: Певцов Евгений Филиппович, Малето Михаил Иванович, Коротаев Юрий Александрович, Золотарёв Алексей Алексеевич, Лукьянова Яна Александровна

Рецензенты:

А.В. Швец, к.т.н., доцент НИУ МИЭТ

И.Е. Тарасов, д.т.н., профессор, заведующий лабораторией специализированных вычислительных систем РТУ МИРЭА

Системные требования:
Наличие операционной системы Windows, поддерживаемой производителем.
Наличие свободного места в оперативной памяти не менее 128 Мб.
Наличие свободного места в памяти постоянного хранения (на жестком диске) не менее 30 Мб.
Наличие интерфейса ввода информации.
Дополнительные программные средства: программа для чтения pdf-файлов (Adobe Reader).
Подписано к использованию по решению Редакционно-издательского совета
МИРЭА — Российский технологический университет.
Обьем: 13.3 мб
Тираж: 10

ISBN 978-5-7339-2356-7

© МИРЭА – Российский
технологический университет, 2024

СОДЕРЖАНИЕ

ПРЕДИСЛОВИЕ 5
ВВЕДЕНИЕ 6
1. НАЧАЛЬНАЯ НАСТРОЙКА 9
1.1. Создание файла cds.lib для virtuoso 9
1.2. Создание новой библиотеки и ячейки 15
2. РАЗРАБОТКА СХЕМЫ 19
2.1. Редактирование принципиальной схемы в virtuoso schematic editor. 19
2.2. Создание УГО узла 25
3. ИСПЫТАТЕЛЬНЫЙ СТЕНД 30
3.1. Создание испытательного стенда 30
3.3. Редактирование параметров DUT 43
4. МОДЕЛИРОВАНИЕ СХЕМЫ ДО РАЗРАБОТКИ ТОПОЛОГИИ..... 46
4.1. Настройка моделирования с помощью ADE Explorer и Assembler.. 46
4.2. Ввод формул для вычислений 70
4.3. Оптимизация проекта подгонкой параметров 78
4.4. Редактирование параметров схемы 88
5. ПРОЕКТИРОВАНИЕ ТОПОЛОГИИ..... 90
5.1. Инструмент проектирования топологии Layout XL 90
5.2. Редактирование топологии транзистора 94
5.3. Размещение..... 100
5.4. Соединение компонентов в топологии..... 106
5.5. Проверка DRC..... 117
5.6. Проверка LVS (Layout Versus Schematic)..... 125
6. МОДЕЛИРОВАНИЕ ПОСЛЕ СОЗАНИЯ ТОПОЛОГИИ 129
6.1. Использование Quantum для создания файла DSPF 129
6.2. Использование Quantus для создания интеллектуального представления..... 132
6.3. Создание Config View с помощью Virtuoso Hierarchy Editor..... 134
6.4. Моделирование в ADE Assembler после создания топологии..... 139
7. СИНТЕЗ ТОПОЛОГИИ..... 145
7.1. Вступление 145

7.1.1. Маршрут проектирования СБИС 145
7.1.2. Задачи 148
7.1.3. Используемые данные 148
7.2. Подготовка 151
7.2.1. Основы TCL и Bash 151
7.2.2. Знакомство с проектом 152
7.2.3. Просмотр LEF и GDS файлов в KLayout 154
7.3. Логический синтез 157
7.3.1. Синтез в Yosys 157
7.3.2. Анализ результатов синтеза 159
7.4. Разработка топологии 161
7.4.1. Запуск OpenRoad 161
7.4.2. Загрузка проекта в OpenRoad 162
7.4.3. Разработка floorplan 163
7.4.4. Размещение стандартных ячеек 168
7.4.5. Синтез дерева тактовых сигналов 168
7.4.6. Трассировка межсоединений 169
7.5. Генерация GDS 170
ЗАКЛЮЧЕНИЕ 172
СПИСОК ЛИТЕРАТУРЫ 174

ПРЕДИСЛОВИЕ

Основы проектирования аналоговых схем: Проектно-ориентированный подход

В этом практикуме рассматриваются основные этапы процесса аналогового проектирования с акцентом на повышение производительности проектировщика за счет использования новейших функций, доступных в IC6.1.8.

Для участия в этой работе по быстрому освоению маршрута проектирования вам понадобятся IC6.1.8., Spectre20.1, PVS 19 и Quantus20.1, а также необходимые лицензии на них.

Цель

В практикуме на примере схемы операционного усилителя представлены этапы маршрута аналогового проектирования, начиная с первоначальных требований и заканчивая этапом подписания.

Назначение

Эти лабораторные работы предназначены для дизайнеров, которые являются новичками в Virtuoso, или для тех, кто хотел бы получить представление о полном пользовательском процессе с использованием новейших инструментов Cadence.

Для этого практикума от вас не требуется никаких предварительных знаний о инструментах Cadence tools.

Сокращения

ADE – Аналоговая среда проектирования;

ЛКМ – Левая кнопка мыши;

CIW – Окно интерпретатора команд;

RAK – Основные инструменты аналогового проектирования (Rapid Adoption Kit);

PDK – Типовой комплект разработки (Generic Process Design Kit);

DRC – проверка правил проектирования (Design Rule Checking);

LVS – сравнение макета со схемой (Layout Versus Schematic);

ERC – проверка электрических правил (Electrical Rule Check);

DUT – испытываемое устройство (Device Under Test);

УГО – условное графическое изображение.

ВВЕДЕНИЕ

Задача подготовки квалифицированных кадров для электронной промышленности – одна из важнейших задач Стратегии развития электронной промышленности Российской Федерации на период до 2030 года (см.http://static.government.ru/media/files/1QkfNDghANiBUNBbXaFBM69Jxd48ePeY.pdf).

В развитии этой темы Федеральным проектом «Подготовка кадров и научного фундамента для электронной промышленности» (см. https://fcntp.ru/programmy-i-proekty/pknfep-extended.php) для решения задачи обеспечения импортонезависимости отечественной электроники предусмотрено, в частности, выполнение следующих мероприятий:

– Развитие сети учебных дизайн-центров и центров коллективного проектирования на базе университетов и научных организаций, подведомственных Министерству науки и высшего образования РФ;

– Реализация технологического сервиса MPW (Multi-Project Wafer), обеспечивающего доступ научных коллективов и студентов к отечественным полупроводниковым фабрикам для создания новых прототипов электронной компонентной базы и повышения уровня подготовки высококвалифицированных специалистов;

– Обеспечение реализации проектов по созданию и разработке технологий для развития производства электронной компонентной базы;

– Предоставление именных стипендий обучающимся по направлениям, связанным с электронной промышленностью;

Данное пособие имеет целью послужить одним из компонентов программы подготовки кадров для электроники и ориентировано на студентов, осваивающих основы профессии инженеров-проектировщиков современных кремниевых микросхем и систем на кристалле.

В данном практикуме рассмотрено два маршрута проектирования интегральных схем.

Первый представляет собой адаптированное для применения в условиях университетского учебного дизайн-центра САПР СБИС описание маршрута проектирования аналоговой интегральной схемы, с акцентом на повышение производительности проектировщика за счет использования новейших функций, доступных из версии инструмента IC6.1.8 САПР Cadence Virtuoso (см. Basics of Analog Flow: A Design-Oriented Approach Rapid Adoption Kit (RAK)). Для этого практикума от обучающихся не требуется никаких предварительных знаний

об инструментах Cadence tools.

На примере схемы операционного усилителя представлены этапы маршрута аналогового проектирования, начиная с первоначальных требований и заканчивая этапами моделирования схемы после разработки топологии. Эта часть пособия содержит шесть модулей.

В продукты Virtuoso и Innovus входят комплекты Cadence Generic Process Design Kits и стандартные справочные библиотеки cell, предназначенные для представления реальных полупроводниковых процессов. Для проектирования операционного усилителя используется учебная библиотека 45-нм gpdk045_v_6_0 (см. https://support.cadence.com) и соответствующий набор файлов PDK (Process Design Kit). В общем случае PDK – это набор файлов, используемых в полупроводниковой промышленности для моделирования процесса изготовления инструментов проектирования, используемых для проектирования интегральной схемы. PDK создается кремниевой фабрикой, владеющей законченным комплексом технологических операций для своих процессов. PDK служит основным документом в процессе выполнения разработок интегральных схем и передается центрам проектирования для конкретного применения.

Первый модуль практикума посвящен описанию настроек среды проектирования, а именно – подготовке файлов проекта и библиотек, создаваемых пользователем при выполнении операций маршрута проектирования.

Во втором модуле на примере проектирования узла двухкаскадного операционного усилителя показано, как создавать принципиальные схемы, компоненты которых выбираются из библиотеки стандартных элементов, привязанных к данному проекту.

Следующим шагом, описанным в третьем модуле, является процедура создания схематического представления, которое будет использоваться для тестирования схемы операционного усилителя.

Четвертый модуль посвящен описанию процесса моделирования (см. также Cadence Spectre 20.1 ISR8 / PVS 19.15-s006), в результате которого должны быть рассчитаны типовые характеристики проектируемого операционного усилителя: скорость нарастания, коэффициент усиления в разомкнутом контуре, полоса пропускания, смещение по постоянному току и время установления.

В пятом модуле, занимающем наибольший объем части пособия, посвященной проектированию аналоговых схем, подробно рассмотрен пример проектирования топологии операционного усилителя. Показано, как следует использовать возможности Virtuoso для размещения экземпляров, согласования

критически важных устройств и маршрутизации проекта.

В шестом модуле на простом примере показано, как следует моделировать разработанную топологию с учетом паразитных эффектов, которые нужно извлечь готового макета топологии. Для этого в данной работе применяются инструменты модуля Quantus (Quantus 20.1.2-s584) для создания двух разных форматов parasitic: подробного файла стандартного формата паразитных эффектов (Detailed Standard Parasitic Format, DSPF) и Smart View.

Эти лабораторные работы предназначены для дизайнеров, которые являются новичками в Virtuoso, или для тех, кто хочет получить представление о полном пользовательском процессе с использованием новейших инструментов Cadence.

Вторая часть обучает базовым навыкам логического синтеза и топологического проектирования блоков цифровых схем с помощью САПР. Для этого предлагается пройти основные этапы маршрута для простейшей схемы, представленной на языке описания аппаратуры с использованием реальной открытой библиотеки. Особенностью работы является использование САПР с открытым исходным кодом, что делает ее доступной для широкого круга обучающихся. При этом при проектировании СБИС используется нисходящая модель маршрута проектирования. В такой организации маршрута проект проходит различные фазы постоянно увеличивая детализацию представления.

В процессе выполнения заданий второй части пособия необходимо:

– Ознакомиться с вводной информацией о проекте (структура директорий, verilog описание);

– Синтезировать список межсоединений (netlist);

– Оценить размер топологии блока на основе результатов синтеза;

– Разработать floorplan блока, включая настройку размеров блока и определение параметров сетки земли-питания;

– Выполнить размещение стандартных ячеек, синтез дерева тактовых сигналов, трассировку межсоединений;

– Сформировать финальный GDS файл.

В рамках реализации маршрута проектирования цифровых схем, обучающиеся выполняют дополнительные задания, направленные на ознакомление со структурой входных и выходных данных [1-7].

Авторы выражают глубокую благодарность компании Аквариус и ее сотрудникам Зуевой Владе, Балбекову Антону, Данилову Игорю и другим за предоставленные материалы и плодотворные консультации при разработке данного пособия.

1. НАЧАЛЬНАЯ НАСТРОЙКА

Для создания дизайна вам потребуется пакет PDK.

В продукты Virtuoso и Innovus входят комплекты Cadence Generic Process Design Kits (PDK) и стандартные справочные библиотеки cell. Они предназначены для представления реальных полупроводниковых процессов. Для этого маршрута используется последнюю версию 45-нм PDK **gpdk045_v_6_0**. Вы можете найти этот PDK по адресу https://support.cadence.com. **Вам не нужно загружать его для этой практической работы, потому что он есть в базе данных.**

1.1. Создание файла cds.lib для virtuoso

Первым шагом в маршруте аналогового проектирования является запись файла, содержащего ссылки на библиотеки, необходимые для вашего проекта.

Шаг 1. Откройте инструмент Virtuoso в вашей среде проектирования из терминала:

```
$ virtuoso &
```

В результате после некоторого ожидания на экране появится окно интерпретатора команд (CIW) как это показано на рис. 1.1.




Рисунок 1.1. Окно интерпретатора команд

Шаг 4. Для задания библиотеки проекта вызовите контекстное меню функции **Tools** главного меню: **Tools > Library Path Editor** (см. рис. 1.2).

Откройте редактор библиотек проекта. Вы увидите несколько уже определенных библиотек (см. рис. 1.3).

Данные библиотеки Cadence предоставляет по умолчанию, они включают в себя общие компоненты для создания тестового стенда. Для фактического проектирования вам необходимо включить GPDK с компонентами, относящимися к конкретному процессу (45 нм).




Рисунок 1.2. Вызов функции Library Path Editor




Рисунок 1.3. Окно библиотек проекта

Шаг 5. Для этого перейдите к функции **Edit > Add Library** (см. рис. 1.4).




Рисунок 1.4. Вызов функции добавления библиотеки в проект

Шаг 6. В открывшейся форме (см. рис. 1.5) нажмите на выпадающее меню и выберите путь, по которому вы извлекли GPDK.




Рисунок 1.5. Указание пути к проекту

Шаг 7. В поле **Directory** дважды щелкните на **gpdk045_v_6_0**, выберите библиотеку **gpdk045** и нажмите кнопку **Apply** (см. рис. 1.6). Повторите это для библиотеки **assura**. Нажмите кнопку **ОК**, чтобы закрыть это окно.




Рисунок 1.6. Добавление библиотек gpdk045 и assura в проект

Вы увидите, что добавленные библиотеки отразятся в вашей форме редактора путей, подобно тому, как показано на рис. 1.7.




Рисунок 1.7. Указание пути к библиотекам, включенным в проект

Шаг 8. Выберите функцию **Select File > Save As** (см. рис. 1.8).




Рисунок 1.8. Сохранение файла проекта

Шаг 9. В поле **cds.lib** нажмите **Browse** и выберите каталог **BAF_CRACK**, в котором вы открыли Virtuoso. Затем нажмите **ОК** и закройте редактор путей к библиотеке.

Шаг 10. Убедитесь, что новый файл проекта присутствует библиотеке cds.lib (см. рис. 1.9).




Рисунок 1.9. Содержимое файла cds.lib

Как вы можете видеть, файл cds.lib заполнен библиотеками, добавленными в Шаге 7. Он также включает библиотеки по умолчанию.

Шаг 11. Закройте файл, не внося никаких изменений. Вы можете вручную создать/отредактировать файл cds.lib в любом редакторе.

Шаг 12. В CIW перейдите на вкладку **Tools > Library Manager** (см. рис. 1.10) и проверьте, что в ней доступны все библиотеки, необходимые для вашего проекта.




Рисунок 1.10. Библиотеки проекта

Шаг 13. В графе Library выберите библиотеку gpdk045 (см. рис. 1.11).




Рисунок 1.11. Содержимое библиотеки gpdk045

Библиотека gpdk045 содержит описания основных компонентов, которые могут понадобиться для вашего проекта. PDK также включает в себя технологические ограничения, модели Spectre, правила DRC/LVS и деки извлечения QRC.

Шаг 14. Установите флажок **Show Categories** и выберите наиболее подходящую категорию с описанием требуемого компонента проекта, как это показано на рис. 1.12.




Рисунок 1.12. Выбор описания компонента проекта во вкладке Categories

1.2. Создание новой библиотеки и ячейки

Следующим этапом является создание библиотеки для вашего тестируемого устройства и testbench для него.

Шаг 15. В диспетчере библиотек Library Manager, откройте вкладки **File > New > Library** (см. рис. 1.13).

Шаг 16. Выберите путь к каталогу вашего проекта и введите **MyOpAmp** в поле **Name**, затем нажмите **OK**.




Рисунок 1.13. Создание проекта MyOpAmp

Откроется форма для описания библиотек технологии нового проекта, как показано на рис. 1.14.




Рисунок 1.14. Форма для описания технологических библиотек

Шаг 17. Выберите переключатель **Reference existing technology libraries** и нажмите **OK**. Откроется форма (см. рис. 1.15).




Рисунок 1.15. Форма для выбора технологической библиотеки

Шаг 18. Следует выбрать технологическую библиотеку **gpdk045** и нажать **OK**. В результате наименование библиотеки будет перенесено в правую часть формы (см. рис. 1.16). Это гарантирует, что вновь созданная библиотека использует технологию GPDK. После этого новая библиотека появится в менеджере библиотек.




Рисунок 1.16. Выбрана библиотека gpdk045

Шаг 19. В менеджере библиотек **Library Manager** выделите **MyOpAmp** и

перейдите по вкладкам **File > New > Cell View**. Откроется форма для описания нового файла проекта (см. рис. 1.17).




Рисунок 1.17. Вызов редактора нового узла проекта

Шаг 20. В этой форме (см. рис. 1.18) введите **OpAmp** в качестве ячейки, а остальные записи оставьте без изменений и нажмите **OK**.




Рисунок 1.18. Задание имени файла описания схемы проектируемого узла

В результате в библиотеке **MyOpAmp** будет создана новая узел с именем **OpAmp** и будет учтено, что описание этого узла будет в виде принципиальной электрической схемы. Автоматически откроется окно редактирования схемы **Schematic cellview** как показано на рис. 1.19.




Рисунок 1.19. Рабочее окно редактора схем, готовое для редактирования узла OpAmp

Шаг 21. Оставьте это окно открытым и переходите к модулю, описывающему последовательность действий для редактирования принципиальной схемы узла OpAmp.

2. РАЗРАБОТКА СХЕМЫ

В этом модуле на примере проектирования узла двухкаскадного операционного усилителя показано, как создавать принципиальные схемы, компоненты которых выбираются из библиотеки стандартных элементов, привязанных к вашему проекту. Окончательная схема узла операционного усилителя будет выглядеть так, как показано на рис. 2.1.




Рисунок 2.1. Принципиальная схема двухкаскадного операционного усилителя

2.1. Редактирование принципиальной схемы в virtuoso schematic editor

Шаг 22. На рабочем поле схемы нажмите **i**, чтобы открыть вкладку добавления экземпляра компонента на схему **Add Instance**. Заполните форму, как показано ниже (см. рис. 2.2), для размещения pmos-устройства из библиотеки **gpdk045**. В нижней части формы вы увидите параметры этого компонента, назначенные по умолчанию.




Рисунок 2.2. Форма для размещения УГО экземпляра pmos-транзистора на схеме

Шаг 23. Нажмите **Hide** на форме. Разместите три pmos-транзистора, как

показано на рис. 2.3. Обратите внимание на порядок расположения: сначала средний, затем левый, а затем правый компоненты. Чтобы зеркально отобразить левый экземпляр, выделите его на схеме и нажмите **Shift+R**. После завершения размещения компонентов нажмите клавишу **Esc**.




Рисунок 2.3. Размещение трех pmos-транзисторов на принципиальной схеме

Шаг 24. Действуя аналогично, нажмите **i** и выберите для размещения на схеме экземпляры nmos-транзисторов из библиотеки **gpdk045** (см. рис. 2.4).




Рисунок 2.4. Выбор УГО экземпляра nmos-транзистора

Шаг 25. Нажмите **Hide** на форме. Затем разместите на схеме пять nmos-транзисторов как показано на рис. 2.5. Обратите внимание на порядок их размещения. По мере необходимости нажмите **Shift+R** для зеркального отображения. После завершения нажмите **Esc**.




Рисунок 2.5. Добавление в схему УГО пяти nmos-транзисторов

Шаг 26. В режиме просмотра схемы нажмите **i**, чтобы открыть форму добавления экземпляра **Add Instance**. Выберите компонент **pmoscap2v** из библиотеки **gpdk045**. В разделе **Parameters** измените поле **Calculated Parameter** на **Capacitance** и измените значения параметров **Length** и **Finger Width** на 6,315 мкм, как показано на рис. 2.6.



Рисунок 2.6. Выбор экземпляров конденсаторов и редактирование значений их параметров

Величина емкости конденсатора с указанными значениями параметров автоматически пересчитываются и отображаются соответствующем поле формы **Add Instance**.

Шаг 27. После заполнения формы нажмите **Hide**. Затем поместите на схему

УГО конденсатора, как показано на рис. 2.7. При необходимости используйте значок **Rotate** на форме при его размещении. Затем нажмите клавишу **Esc**.




Рисунок 2.7. Размещение УГО конденсатора на схеме

Шаг 28. Нажмите **W** или выберите функцию **Create > Wire**, чтобы вызвать команду редактирования соединений компонентов в схеме.

Чтобы создать соединения, щелкните там, где вы хотите, чтобы провод начинался. Теперь щелкните еще раз в свободном месте, чтобы создать промежуточную точку монтажного или на терминале устройства, или на другом проводе, чтобы завершить команду. Дважды щелкните или нажмите **Enter**, чтобы завершить соединение, которое заканчивается в свободном месте. Вы также можете это сделать комбинацией **click+drag**, нажав на советующий контакт на одном конце соединения и отпустить ее там, где заканчивается соединение. Вы также можете использовать клавишу **S** для привязки к ближайшему контакту или конечной точке подключения, не перемещая мышь. Желтый ромбик будет указывать на ближайшую цель маршрутизации.

Чтобы удалить провод или любой другой компонент, выберите компонент и нажмите **Delete** и или воспользуйтесь значком  .

Шаг 29. В итоге принципиальная схема должна принять вид, показанный на рис. 2.8.




Рисунок 2.8. Схема узла операционного усилителя после соединения компонентов проводниками

Шаг 30. После завершения прокладки нажмите **Esc**. Затем нажмите **P (Create Pin)**, чтобы добавить контакты. Заполните поле **Names**, как показано на рис. 2.9, чтобы создать контакты для этого дизайна.




Рисунок 2.9. Добавление контактов на схему

Шаг 31. Измените значение поля **Direction** на **input** и установите УГО

контактов **INN** и **INP**. Переключите направление на **Output**, чтобы установить контакт **OUT**. Последние три контакта установите в качестве **inputOutput**. При необходимости в диалоговом окне используйте функцию поворота, чтобы правильно разместить УГО компонентов. После окончания редактирования нажмите **Esc**. Окончательный вид принципиальной схемы с присоединенными контактами приведен на рис. 2.10. При необходимости вы можете перетащить наименование контакта, чтобы сделать текст более читаемым.




Рисунок 2.10. Принципиальная электрическая схема операционного усилителя с установленными УГО контактов

Шаг 32. Выберите значок **Check and Save**. Вызовом этой функции дизайн проверяется на соответствие ряду встроенных правил, в частности проверяется наличие оборванных и перекрывающихся соединений и других ошибок. Полный список настроек правил проверки можно увидеть, вызвав функцию **Check > Rules Setup**. В вашем CIW должна появиться информация, подтверждающая, что все сделано правильно так, как это показано на рис. 2.11.

Если возникнут какие-либо проблемы, откроется окно **Schematic Check**. На рабочем поле со схемой появятся маркеры, предупреждающие о возникших ошибках.




Рисунок 2.11. Окно интерпретатора команд с информацией о завершении редактирования схемы

2.2. Создание УГО узла

В этом разделе на примере схемы операционного усилителя показано как создавать условное графическое изображение отдельных узлов, что необходимо при иерархическом построении всего проекта.

Шаг 33. В окне редактора схем Schematic Editor перейдите на вкладки **Create > Cellview > From Cellview**. Не изменяя открывшуюся форму, нажмите **OK**.

Откроется форма **Symbol Generation Options**. В этой форме следует задать контакты для соединения символа ОУ с внешними устройствами и источниками питания.

Шаг 34. Заполните поля формы **Symbol Generation Options** так как показано на рис. 2.12.




Рисунок 2.12. Задание внешних контактов проектируемого устройства

Нажмите **OK**. Откроется УГО операционного усилителя OpAmp (см. рис. 2.13), принципиальная схема которого разработана в разделе 2.1.




Рисунок 2.13. УГО OpAmp

В данном случае по умолчанию УГО усилителя представлена в виде двух прямоугольников и на внешнем контуре показаны контакты для подключения сигналов и источников питания. Общепринятым символьным представлением ОУ является треугольник. На следующих шагах показано, как отредактировать УГО, выполненное по умолчанию.

Шаг 35. Нажмите пиктограмму с изображением  и выделите мышкой внутренний зеленый прямоугольник, чтобы удалить его. Затем нажмите клавишу **Esc** (см. рис. 2.14).




Рисунок 2.14. Редактирование УГО: удаление внутреннего символа

Шаг 36. Захватывая мышью раздвиньте контакты и проводники, чтобы освободить пространство межу ними (см. рис. 2.15).




Рисунок 2.15. Редактирование УГО: освобождение пространства для рисования нового УГО ОУ

Шаг 37. Нажмите на значок **Create Polygon**. Начиная с контакта INP (зеленая линия), нарисуйте треугольник, подобный тому, который обычно используется для операционных усилителей (см. рис. 2.16). Когда закончите, дважды щелкните мышью.




Рисунок 2.16. Редактирование УГО: рисование общепринятого УГО ОУ

Растяните нижнюю часть красного прямоугольника вверх, чтобы сделать поле выбора символа операционного усилителя более симметричным.

Шаг 38. Выделите нижнюю часть красного прямоугольника вместе с контактом VSS и проводом и перетащите их вверх, как показано на рис. 2.17.




Рисунок 2.17. Редактирование УГО: подсоединение контакта VDD к УГО ОУ

Шаг 39. Удлините контакты и проводники для VSS и BIAS так, чтобы они соединялись с треугольником. Это необязательный шаг, он нужен для улучшения внешнего вида символа операционного усилителя. Выделите окончание провода к контакту BIAS и перетаскивайте его, пока он не коснется треугольника. Повторите то же самое для контакта VSS (см. рис. 2.18).




Рисунок 2.18. Редактирование УГО: подсоединение контактов VSS и BIAS к УГО ОУ

Шаг 40. Измените положение названий выводов, чтобы сделать их более разборчивыми. Для этого выделите и перетащите их по отдельности (см. рис. 2.19).




Рисунок 2.19. Редактирование УГО: исправление внешнего вида ОУ

Шаг 41. После завершения редактирования нажмите на значок **Check and Save**. Если больше не появится никакого окна, символ создан привильно.

Шаг 42. Закройте режим отображения символов и схему операционного усилителя и переходите к следующему модулю.

3. ИСПЫТАТЕЛЬНЫЙ СТЕНД

Следующим шагом является создание схематического представления, которое будет использоваться для тестирования схемы операционного усилителя.

3.1. Создание испытательного стенда

Шаг 43. Откройте окно инструмента **Library Manager**, выделите в библиотеках **Library** проект **MyOpAmp** и прейдите к вкладкам **File > New > Cell View**.

Шаг 44. В форме **File New** введите в поле **Cell** наименование файла испытательного стенда **OpAmp_tran** (см. рис. 3.1) и нажмите **OK**.




Рисунок 3.1. Форма для создания испытательного стенда

В результате будет создан и открыт для редактирования файл схемы испытательного стенда (**Testbench**).

Шаг 45. Нажмите **i**, чтобы вызвать форму добавления экземпляра **Add Instance** и заполните ее, как показано на рис. 3.2.




Рисунок 3.2. Форма добавления экземпляра Add Instance

Шаг 46. Нажмите кнопку **Hide** и разместите экземпляр на схеме. Затем нажмите клавишу **Esc** (см. рис. 3.3).




Рисунок 3.3. Размещение УГО экземпляра OpAmp на новой схеме для создания испытательного стенда

На следующем шаге следует подключить к этому экземпляру источники питания.

Шаг 47. Нажмите **i** и заполните форму добавления экземпляра, как показано на Рисунок 3.4. Разместите источник на схеме. Повторите подобное действие дважды, используя два других изображения на рис. 3.5. По завершении нажмите клавишу **Esc**.




Рисунок 3.4. Форма для добавления на схему источника питания VDD

Если форма добавления экземпляра **Add Instance** скрыта, нажмите клавишу **F3**, чтобы отобразить эту форму.




Рисунок 3.5. Формы для добавления на схему источника питания VSS и источника ibias A

Таким образом, добавлены следующие три источника постоянного тока (idc):

• idc с именем VDD_source и напряжением постоянного тока, равным vdd;

• idc с именем VSS_source и напряжением постоянного тока, равным vss;

• idc с именем ibias_source с постоянным током, задающим смещение, необходимое для работы ОУ.

Значения в полях постоянное напряжение и постоянный ток являются переменными. Эти значения будут установлены позже для моделирования.

Схема должна выглядеть так как показано на рис. 3.6.




Рисунок 3.6. Вид схемы для реализации DUT

Чтобы протестировать этот операционный усилитель, нужно создать простую конфигурацию буфера и использовать сигнал прямоугольной формы на входе. Для этого следует добавить на схему источник импульсов.

Шаг 48. Нажмите **i** и заполните форму, как показано на рис. 3.7. Затем разместите экземпляр источника на схеме рядом с выводом **INP**.




Рисунок 3.7. Форма для задания параметров источника сигналов Vin_pulse

Как показано на рис. 3.7 задан прямоугольный сигнал с амплитудой от 700 мВ до 1,3 В.

Следующим шагом является установка нагрузки для этого испытательного стенда. В частности, чтобы получить реалистичные результаты по скорости нарастания напряжения такой нагрузкой должен быть конденсатор.

Шаг 49. Нажмите **i** и заполните форму, как показано на рис. 3.8. Затем разместите УГО конденсатора на схеме рядом с выводом **OUT**.




Рисунок 3.8. Форма Add Instance для добавления экземпляра конденсатора

Шаг 50. Заполните форму **Add Instance** для добавления экземпляра вывода потенциала земли как показано на рис. 3.9 и разместите компонент вывода земли трижды: первый раз под источниками постоянного напряжения, второй раз под источником **Vin_pulse** и третий раз под **Cap_Load**. Затем закройте форму добавления экземпляра, нажав клавишу **Esc**.




Рисунок 3.9. Форма для размещения экземпляров вывода потенциала земли

В итоге заготовки схемы испытательного стенда должна выглядеть так как показано на рис. 3.10.




Рисунок 3.10. Схема заготовки испытательного стенда

Шаг 51. Нажмите **W** для автоматического соединения компонентов схемы проводниками (см. рис. 3.11). Нажмите **Esc**, чтобы выйти из инструмента.




Рисунок 3.11. DUT в которой компоненты автоматически соединены проводниками

Обратите внимание, что во избежание пересечения проводов источники не подключаются к тестируемому устройству. В качестве альтернативы имеется возможность подразумевать соединение одноименных точек в проводниках.

Шаг 52. Нажмите на пиктограмму **Create Wire Name**  в верхней части панели инструментов или нажмите клавишу привязки **l**, чтобы вызвать форму для именования проводников. Заполните ее, как показано на рис. 3.12.




Рисунок 3.12. Форма для присвоения имен проводникам

Шаг 53. Нажмите **Hide** и щелкните по проводам, чтобы разместить каждую метку. После завершения нажмите клавишу **Esc**. На этом схема испытательного стенда готова (см. рис. 3.13).




Рисунок 3.13. Схема испытательного стенда

Шаг 54. Нажмите на значок **Check and Save**. На вашем CIW должна появиться следующая информация, подтверждающая, что все сделано правильно так, как показано на рис. 3.14.

```
schHiCheckAndSave()
INFO (SCH-1170): Extracting "OpAmp_sim schematic"
INFO (SCH-1426): Schematic check completed with no errors.
INFO (SCH-1181): "MyOpAmp OpAmp_sim schematic" saved.
t
```

Рисунок 3.14. Сообщение после успешного окончания создания испытательного стенда

Для анализа коэффициента усиления в разомкнутом контуре и полосы пропускания также требуется тестовый стенд. Для этого необходимо создать вторую ячейку cellview.

Шаг 55. Перейдите из **Schematic Editor Window** в меню **File > New** и в окне редактора схем и заполните форму, как показано на рис. 3.15. Убедитесь, что в строке **Open in** выбран параметр **new tab**. По завершении нажмите **OK**.




Рисунок 3.15. Окно New File

Новое представление откроется в новой вкладке.

Чтобы создать новый испытательный стенд, скопируйте компоненты

Op Amp_train и внесите соответствующие изменения в новую схему DUT.

Шаг 56. Вернитесь к вкладке **Op Amp_trantab**. Нажмите **Ctrl+A,** чтобы выбрать весь дизайн, а затем нажмите **C** и щелкните где-нибудь в пустом месте, чтобы скопировать дизайн (см. рис. 3.16).




Рисунок 3.16. Выделение схемы для копирования

Если вы наведете курсор мыши после щелчка, то увидите призрачные изображения всех объектов (см. рис. 3.17).




Рисунок 3.17. Выделение объектов для копирования

Шаг 57. Перейдите на новую вкладку и вставьте дизайн, щелкнув на свободном месте.

Шаг 58. Выберите источник **Vin_pulse** и удалите его, нажав **q**. Измените свойства в соответствии с рис. 3.18.




Рисунок 3.18. Форма для редактирования свойств объектов

Шаг 59. Введите соответствующие изменения и нажмите OK.

Компонент **source** – это универсальный источник сигналов, который можно настроить для формирования, таких сигналов как постоянный ток, синусоидальный, импульсный и т.д., изменив параметр **Source type**

(Тип источника).

Шаг 60. Удалите цепь обратной связи, соединяющую вход с выходом, и установите на ее место резистор с настройками, показанными на рис. 3.19. При установке вы можете вращать и зеркально отражать его, используя соответствующие значки на форме.




Рисунок 3.19. Форма для задания свойств резисторов

Шаг 61. Подключите конденсатор между контактом **INN** и заземлением. При необходимости добавьте элемент заземления для конденсатора (см. рис. 3.20).




Рисунок 3.20. Форма для задания свойств конденсаторов

Второй испытательный стенд должен выглядеть как на рис. 3.21.




Рисунок 3.21. Окончательный вид второго испытательного стенда

Шаг 62. Нажмите **Check and Save** для проверки и сохранения схемы испытательного стенда. Предупреждений или ошибок отображаться не должно.

3.3. Редактирование параметров DUT

Обратите внимание, что еще не установлены значения ширины (W) и длины (L) для транзисторов NMOS и PMOS операционного усилителя; поэтому все они установлены на значения по умолчанию.

В этом разделе будет использовать **Navigator** и инструменты редактора свойств **Property Editor** для установки значений параметров.

Шаг 63. На стенде тестирования схем **Op Amp_ac** дважды щелкните по символу DUT. В диалоговом окне **Descend** убедитесь, что для просмотра выбраны функции **schematic** и **View**. В разделе **Open for** выберите функцию **edit** (редактировать) и нажмите кнопку **OK** (см. рис. 3.22).




Рисунок 3.22. Редактирование параметров DUT

Откроется схема операционного усилителя. На левой панели вы должны увидеть панель **Navigator** и инструменты редактора свойств **Property Editor**. Если этого нет, вызовите их по отдельности, выбрав функции главного меню **Window > Assistants**.

Вы сможете выбирать устройства с помощью инструментов **Navigator** и редактировать параметры с помощью инструментов **Property Editor**. Инструменты **Navigator** также отображает сетки и контакты, что позволяет

удобно размещать элементы на схеме.

Шаг 64. В панели **Navigator** щелкните на значок  и выберите категорию экземпляров. Выберите **M0** и **M1**, используя клавишу **Ctrl** для множественного выбора (см. рис. 3.23). Найдите общую ширину затворов в редакторе свойств и измените значение на **465n**. Нажмите **Enter**.




Рисунок 3.23. Редактирование свойств транзисторов M0 и M1

Замечание: не пишите **m** для обозначения метров, так как эта единица измерения устанавливается автоматически после нажатия клавиши **Enter**.

Поскольку были выбраны оба транзистора (**M0** и **M1**), значения ширины будут изменены сразу для обоих. Повторите этот процесс для других элементов MOSFET, как показано ниже:

- M2: ширина 10 u;
- M3: ширина 490 n;
- M4: ширина 490 n;
- M5: ширина 1,09 u;
- M7: ширина 1,09 u;
- Общая ширина M6: 6,88u.

Замечание: для всех транзисторов значение поля **Fingers** должно быть равно **1**.

Шаг 65. Выберите **M0**, **M1**, **M3** и **M4** и измените значение их **Multiplier** (множителя) на **2**.

После того, как вы закончите, ваша схема должна выглядеть так как показано на рис. 3.24. При этом отображаемые на вашей схеме надписи могут отличаться. Просто проверьте, что значения **w** и **m** указаны правильно.




Рисунок 3.24. Вид схемы после редактирования свойств компонентов

Шаг 66. Нажмите **Check and Save**, чтобы сохранить свой дизайн. При этом убедитесь, что предупреждения отсутствуют.

Шаг 67. Нажмите на стрелку  на панели инструментов в верхнем левом углу, чтобы вернуться к тестовому стенду верхнего уровня. В качестве альтернативы вы можете щелкнуть правой кнопкой мыши на пустом месте схемы DUT и выбрать **Return** (убедитесь, что ничего не выбрано).

В результате снова появится схема испытательного стенда для анализа по переменному току (AC).

Шаг 68. Закройте это представление, щелкнув значок крестика на вкладке. У вас все равно должна схема отображаться **Op Amp_tran**.

4. МОДЕЛИРОВАНИЕ СХЕМЫ ДО РАЗРАБОТКИ ТОПОЛОГИИ

После того, как стенды для тестирования схемы будут готовы, следует оценить выполненную разработку схемы и ее основные функциональные возможности. В результате моделирования должны быть рассчитаны скорость нарастания, коэффициент усиления в разомкнутом контуре, полоса пропускания, смещение по постоянному току и время установления. Технические характеристики для каждого из этих выходных измерений приведены ниже:

• Скорость нарастания не менее 50 МВ/с;

• Коэффициент усиления при разомкнутом контуре постоянного тока не менее 60 дБ (1000 В/В);

• Полоса пропускания с единичным коэффициентом усиления не менее 50 МГц;

• Выходное смещение не менее ± 10 мВ;

• Время установления не менее 50 нс.

4.1. Настройка моделирования с помощью ADE Explorer и Assembler

Шаг 69. В схеме **Op Amp_tran** выберите инструменты **Launch > ADE Explorer**. Выберите **Create New View** и нажмите **ОК**. Измените имя **Cell** в поле **Create new ADE Explorer view** в **OpAmp_sim** и снова нажмите **ОК** (см. рис. 4.1).




Рисунок 4.1. Переименование Cell

Таким образом инструмент создаст и откроет новое представление **maestro**, которое используется в **ADE Explorer** и средах моделирования на ассемблере (см. рис. 4.2).




Рисунок 4.2. Главное окно среды моделирования ADE Explorer на ассемблере

Перед началом работы следует настроить пути к библиотеке моделей PDK.

Шаг 70. Перейдите в меню **Setup > Model Libraries.** Убедитесь, что путь задан так как показано на рис. 4.3:




Рисунок 4.3. Задание пути к библиотеке для моделирования

Замечание: точный путь будет зависеть от местоположения, в котором установлена база данных RAC.

Шаг 71. Измените **mc** на **tt** в столбце **Section** и нажмите **ОК**.

Шаг 72. Перейдите в меню **Setup > Simulation Files** и измените в поле **Simulations Results Directory Location** слово «~/simulation» на **./simulation**, как показано на рис. 4.4.




Рисунок 4.4. Редактирование поля Simulations Results Directory Location

Это позволит сохранить все ваши данные моделирования в каталоге под названием «simulation», созданном в каталоге вашего проекта, а не в вашем домашнем каталоге. Вы можете установить это и другие свойства по умолчанию, редактируя файл .cdsinit.

Шаг 73. В каталоге вашего проекта создайте файл с именем «.cdsinit» и вставьте следующий текст:

```
envSetVal("adexl.results" "saveResDir" 'string "./simulation")
```

Затем сохраните и закройте файл (см. рис. 4.5).




Рисунок 4.5. Присвоение имени файла .cdsinit

Настройки переменных среды, сохраненные в файле .cdsinit, применяются при запуске сеанса работы с Virtuoso. Таким образом, не придется изменять это поле каждый раз, когда вызывается Virtuoso в этом каталоге проекта.

Шаг 74. В левой части окна **Setup** найдите раздел **Analyses** (см. рис. 4.6). Чтобы добавить вид анализа, щёлкните мышкой на поле **Click to add analysis**. Появится следующее диалоговое окно, представленное на рис. 4.7.




*Рисунок 4.6. Раздел **Analyses** окна **Setup***




Рисунок 4.7. Окно выбора типа анализа для симуляции

В последующей работе понадобятся два типа анализа: **dc** и **tran**

Шаг 75. Установите флажок **train** в качестве выбранного типа объекта анализа и в соответствующем окне задания параметра симуляции введите время остановки симуляции **Stop Time**, равное **100u,** после чего нажмите кнопку **Apply** (см. рис. 4.8).




Рисунок 4.8. Задание времени остановки симуляции

Теперь добавьте анализ по постоянному току (**dc**). Информация о прежних параметрах анализа не будет потеряна, если тип анализа будет изменен.

Шаг 76. Выберите **dc** из списка типов анализа, установите флажок **Save DC Operating Point** и нажмите **OK** (см. рис. 4.9).




Рисунок 4.9. Назначение параметров симуляции работы схемы по постоянному току

Выбранные типы анализа появятся в окне **Setup** (см. рис. 4.10).




Рисунок 4.10. Окно Setup с выбранными типами анализа при симуляции

На следующем шаге следует назначить варьируемые переменные анализа.

Шаг 77. Откройте вкладку **Design Variable** и выберите функции **Variables > Copy From Cellview** (см. рис. 4.11).




Рисунок 4.11. Назначение переменных для анализа

Шаг 78. В результате будет выполнена проверка схемы на наличие строковых параметров и импортировать их значения в инструмент **Explorer Setup** (см. рис. 4.12).



Рисунок 4.12. Назначение значений переменных

На следующем шаге следует указать выходные данные для моделирования.

Шаг 79. Выберите функции **Tools > Calculator** (см. рис. 4.13).




Рисунок 4.13. Окно Calculator

Шаг 80. В левой верхней части окна нажмите установите флажок **vt** (см. рис. 4.14).




Рисунок 4.14. Установка флажка vt

Это откроет схему испытательного стенда, чтобы вы могли выбрать сигнал, значение которого вы хотите установить.

Шаг 81. Выберите на схеме провод **OUT**. Будьте осторожны, чтобы не выбрать клеммы, подключаемые к проводу. После этого в редакторе калькулятора появится выражение, представленное на рис. 4.15:




Рисунок 4.15. Привязка переменной vt к цепи OUT

Шаг 82. Нажмите на значок  , чтобы отправить это выражение на панель **ADE Outputs**. Отодвиньте калькулятор в сторону и убедитесь, что вы видите результаты, добавленные в **ADE** (см. рис. 4.16).




Рисунок 4.16. Добавление выражения на панель ADE Outputs

Шаг 83. В столбце **Name** дважды щелкните и введите **Vout_tran**. Нажмите **Enter** (см. рис. 4.17).




Рисунок 4.17. Ввод надписи Vout_tran

Шаг 84. В окне **Calculator** снова нажмите на **vt** и выберите провод **IN**. Снова нажмите на значок  и назовите выражение как **Vin_tran** как это показано на рис. 4.18.




Рисунок 4.18. Ввод выражения Vin_tran

Шаг 85. Аналогично в поле **Calculator** нажмите **vdc**. Снова выберите цепь **OUT**. Введите выражение на панель **Outputs pane** и назовите его **Vout_dc** (см. рис. 4.19).

Name	Type	
Vout_tran	expr	VT("/OUT")
Vin_tran	expr	VT("/IN")
Vout_dc	expr	VDC("/OUT")

Рисунок 4.19. Ввод выражения Vout_dc

Шаг 86. Аналогично в поле **Calculator** нажмите **vdc**. Выберите цепь **IN**. Введите выражение на панель **Outputs pane** и назовите его **Vin_dc** (см. рис. 4.20).

Name	Type	
Vout_tran	expr	VT("/OUT")
Vin_tran	expr	VT("/IN")
Vout_dc	expr	VDC("/OUT")
Vin_dc	expr	VDC("/IN")

Рисунок 4.20. Ввод выражения Vin_dc

Для моделирования работы усилителя и определения коэффициента усиления при разомкнутой цепи обратной связи следует использовать тестовый стенд для моделирования по переменному току. Этот второй тестовый стенд нужно добавить к своей установке с помощью инструментов **ADE Assembler**.

Шаг 87. Нажмите на значок со стрелкой вверх в **Setup** рядом с названием testbench (см. рис. 4.21). Это вызовет **ADE Assembler**, который позволяет моделировать несколько тестов в одном и том же тестовом окружении.




Рисунок 4.21. ADE Assembler после настроек сигналов для моделирования

Шаг 88. В панели **Data View** раскройте раздел **Tests**. Щелкните правой кнопкой мыши на тесте **My Op Amp:Op Amp_sim:1** и выберите **Create Test Copy** (см. рис. 4.22).




Рисунок 4.22. Открытие инструмента тестирования

Шаг 89. Измените название первого теста на **train**, а второго – на **ac**. Для этого выделите текст названия теста и снова щелкните левой кнопкой мыши по названию. Введите новое название во встроенном редакторе.

После этого все настройки должны быть отображены в соответствующем окне (см. рис. 4.23).




Рисунок 4.23. Отображение настроек тестов для моделирования

Шаг 90. Щелкните правой кнопкой мыши на тесте переменного тока **ac** и в контекстном меню выберите **Design**.

Шаг 91. В форме выбора проекта **Choose Design** выберите **OpAmp_ac** и нажмите **OK** (см. рис. 4.24).

Это назначает тестовый стенд схемы OpAmp_ac для теста ac.




Рисунок 4.24. Форма Choose Design выбора проекта для моделирования

Шаг 92. Выберите все выражения в настройках выходных данных **Outputs Setup**, соответствующие тесту **ac**, и удалите их. Используйте клавишу **Shift**, чтобы выбрать несколько элементов одновременно, щелкните правой кнопкой мыши и выберите "**Delete Output**".

Шаг 93. Разверните дерево тестов **ac** в **Data View Assistant**, разверните раздел **Analyses** и удалите два анализа, которые были скопированы из тестового набора **tran**.

Шаг 94. Добавьте следующий анализ к тесту переменного тока как это показано на рис. 4.25:



Рисунок 4.25. Добавление анализа по переменному току

Шаг 95. Разверните поле **Design Variables** и добавьте переменную **vac** со значением **100m** (см. рис. 4.26).




Рисунок 4.26. Вкладка вставки переменной vac для анализа по переменному току

Шаг 96. В **Calculator** выберите тест **ac** (рис. 4.27).



Рисунок 4.27. На панели Calculator назначение теста ac

Шаг 97. Выберите значок ‘  ’ внизу, чтобы очистить **Stack** и **Buffer** (см. рис. 4.28).




Рисунок 4.28. Очистка Stack и Buffer

Шаг 98. Выберите **vf**, чтобы отобразить изменение напряжения с частотой. Выберите на схеме выход **OUT**. В буфере появится следующий текст как показано на рис. 4.29.




Рисунок 4.29. Редактирование вида моделирования

Шаг 99. Снова выберите **vf** и назначьте выход IN (см. рис. 4.30).




Рисунок 4.30. Редактирование вида моделирования

Шаг 100. Теперь нажмите на кнопку "/" слева, как показано на рис. 4.31.




Рисунок 4.31. Настройка моделирования частотной характеристики

Шаг 101. Перейдите на **Function Panel** в нижней части калькулятора. Выберите **All** из выпадающего списка (если он еще не выбран) и введите **db20** в поле поиска, как показано на рис. 4.32.



Рисунок 4.32. Назначение условия db20 в поле поиска

Шаг 102. Выберите функцию **db20** (см. рис. 4.33).




Рисунок 4.33. Выбор функции db20 для отображения результатов

Шаг 103. Импортируйте это выражение в панель **Outputs pane** (как это было сделано в предыдущем разделе) и назовите его **Av_ac** (см. рис. 4.34).

Test	Name	Type	Details
Filter	Filter	Filter	Filter
tran	Vout_tran	expr	VT("/OUT")
tran	Vin_tran	expr	VT("/IN")
tran	Vout_dc	expr	VDC("/OUT")
tran	Vin_dc	expr	VDC("/IN")
ac	Av_ac	expr	dB20((VF("/OUT") / VF("/IN")))

Рисунок 4.34. Импорт выражения Av_ac

Шаг 104. Нажмите на зеленый значок  на верхней панели инструментов, чтобы запустить симуляцию. Вы увидите обновление пользовательского интерфейса UI после симуляции.

После завершения моделирования вкладка **Results** будет выглядеть так, как показано на рис. 4.35.




Рисунок 4.35. Вкладка Results после завершения моделирования

Шаг 105. Перейдите в меню **ADE Assmbler Plotting/Printing Options**. Снимите флажок **Plot Scalar Expressions** и нажмите **OK** (см. рис. 4.36).



Рисунок 4.36. Меню ADE Assmbler Plotting/Printing Options

Замечание: если этот параметр установлен и недоступен для редактирования (выделен серым цветом), измените **Plotting Option** на **Auto**, снимите флажок с параметра **Plot Scalar Expressions**, и снова отключите **Plot Scalar Expressions**.

Шаг 106. Чтобы просмотреть результаты анализа сигналов, нажмите на значок **Plot All** (см. рис. 4.37).



Рисунок 4.37. Выделение пиктограммы для просмотра результатов моделирования

Появится окно **AViVA XL (Virtuoso Visualizations & Analysis XL),** отображающее результаты моделирования, подобное тому, что изображено на рис. 4.38.




Рисунок 4.38. Отображение результатов моделирования

Если окно ViVA подключено к режиму просмотра **maestro**, нажмите на значок  . В двух подокнах отображаются результаты теста **tran** (см. рис. 4.38).

Шаг 107. Щелкните правой кнопкой мыши на метке **Vin_tran** в левой части формы сигнала и измените цвет на желтый (см. рис. 4.39).




Рисунок 4.39. Изменение цветов представления сигналов

Шаг 108. Перетащите **Vin_tran** в другое дополнительное окно. Если сигналы все еще не отображены, нажмите на значок **overlay**  , расположенный в правом верхнем углу панели инструментов.

Удалите второе дополнительное окно, щелкнув правой кнопкой мыши на пустом графике и выбрав **Delete** (см. рис. 4.40).




Рисунок 4.40. Удаление лишнего окна

В этом разделе ниже показано, как использовать некоторые ручные методы для расчета измерений с использованием сигналов. Это введение в инструменты анализа графиков и маркеры. В следующем разделе будет показано как создавать и редактировать выражения для обработки данных этих измерений. Если вы хотите пропустить этот раздел, можете перейти к разделу 4.2.

Шаг 109. Щелкните левой кнопкой мыши по тексту условных обозначений **Vout_tran**, чтобы выбрать сигнал, и перейдите в раздел **Measurements > Transient Measurement.** Откроется окно с инструментами **Transient Measurement** (см. рис. 4.41).




Рисунок 4.41. Окно Transient Measurement с инструментами для оформления графиков

Как вы можете видеть в разделе **Measurement**, значение скорости нарастания (спада) **Slew Rate** первого импульса составляет **50,8 В/мкс**. Вам нужно найти время, соответствующее наименьшему значению скорости нарастания.

Шаг 110. Нажмите стрелку выбора ребер вверху, чтобы просмотреть другие фронты. Вы увидите, что наименьшее значение по-прежнему составляет 50,8 В/мкс. Таким образом, скорость нарастания в наихудшем случае составляет 50,8 МВ/с.

Шаг 111. Закройте программу **Transient Measurement assistant**, выбрав значок крестика на панели инструментов.

Чтобы рассчитать время установления, определите время, за которое сигнал достигает и удерживается в пределах ± 1 % от своего конечного значения. Соответствующие значения сигнала составляют:

• Нижняя граница (Lower bound) = 99%*(1.3V-0.7V) + 0.7V = 1.294V.

• Верхняя граница (Upper bound) = 101%*(1.3V-0.7V) + 0.7V = 1.306V.

Шаг 112. Щелкните правой кнопкой мыши на оси **x** и выберите пункт **Axis Properties**

Шаг 113. Перейдите на вкладку **Scale**, измените режим на **Mode to Manual** и установите значения **Axis Limits** в диапазоне от **4,98** до **5,04** дюйма (см. рис. 4.42). После этого нажмите кнопку **ОК**.




Рисунок 4.42. Редактирование диапазона значений по оси x

В результате на графике отобразится фронт сигнала (см. рис. 4.43), который следует подвергнуть анализу.




Рисунок 4.43. Детальное отображение фронта нарастания

Шаг 114. Нажмите на значок **глаза** справа от Vin_tran  , чтобы скрыть желтый график.

Шаг 115. Наведите курсор мыши на точку **5 us** в поле **Vout_tran** и нажмите **a**, чтобы отметить точку, как показано на рис. 4.44. Положение маркера можно также настроить вручную.




Рисунок 4.44. Постановка маркера на график

Поместите второй маркер в том месте, где сигнал попадает в пределы, рассчитанные выше. Чтобы упростить это размещение, используйте горизонтальные маркеры в качестве ориентира.

Шаг 116. Нажмите клавишу **h** вблизи уровня 1,055 В, чтобы установить горизонтальную отметку. Переместите курсор мыши вверх и установите вторую отметку времени (см. рис. 4.45).




Рисунок 4.45. Определение отметки времени, соответствующее уровню 1,055 В

Шаг 117. Дважды щелкните по нижнему маркеру, чтобы открыть его свойства. Установите положение Y на 1,294 В. Повторите для другого маркера, установив его положение Y на 1,306 В (см. рис. 4.46).




Рисунок 4.46. Постановка маркеров, соответствующих уровням 1,294 В и 1,306 В

Шаг 118. Увеличьте масштаб области между маркерами (см. рис. 4.47). Для этого нужно удерживая клавишу **Ctrl**, использовать колесико прокрутки мыши.




Рисунок 4.47. Увеличение масштаба графика

Шаг 119. Наведите курсор мыши на сигнал **Vout_tran**, в котором значение напряжения отображается между горизонтальными маркерами (точка установления, см. рис. 4.48). Нажмите **b**, чтобы поместить второй маркер.




Рисунок 4.48. Определение момента условного завершения переходного процесса

Затем нажмите **f**, чтобы снова просмотреть весь сигнал (см. рис. 4.49).




Рисунок 4.49. Измерение времени нарастания сигнала

Цифры на графиках могут немного отличаются от приведенных на рисунках. Значение **dx** указывает на то, что время установления (**Settling Time**) составляет около **15,6 нс**.

Шаг 120. Перейдите **Marker > Delete All**. Повторите аналогичные действия для определения времени спада.

Шаг 121. Повторите этот процесс с падающим фронтом сигнала. На этот раз установите область оси **x** между **9,98** и **10,04 мкс**. Установите маркер на отметке **10 мкс**. Установите горизонтальные маркеры на отметках **694** и **706 мкс**. Снова поместите второй маркер в то время, когда сигнал находится в области, определенной горизонтальными маркерами (см. рис. 4.50).




Рисунок 4.50. Измерение времени спада сигнала

Как вы можете видеть, значение **dx** намного больше для времени спада. Таким образом, учитывая наихудший вариант, вы можете сказать, что ваше окончательное время установления сигнала составляет около **23,1 нс**.

Теперь перейдите к анализу результатов моделирования по постоянному току.

Шаг 122. Перейдите на вкладку **maestro**, не закрывая **ViVA** (см. рис. 4.51).

Test	Output	Nominal
Filter	Filter	Filter
tran	Vout_tran	
tran	Vin_tran	
tran	Vout_dc	998.8m
tran	Vin_dc	1
ac	Av_ac	

Рисунок 4.51. Вкладка maestro для анализа результатов моделирования по постоянному току

Как вы можете видеть, значение напряжения на выходе схемы равно 998,8 мВ. Поскольку значение напряжения на входе для этого моделирования равно 1 В, смещение по постоянному току составляет (998,8 - 1000) мВ = -1,2 мВ.

Теперь перейдите к анализу результатов моделирования по переменному току.

Шаг 123. Перейдите на вкладку **ac** панели **ViVA.**

Шаг 124. Наведите курсор на область, соответствующую низкочастотной части графика сигнала (см. рис. 4.52).




Рисунок 4.52. Определение значения сигнала на выходе ОУ, соответствующего низкочастотной области

Из этого графика видно, что коэффициент усиления при разомкнутом контуре обратной связи (**DC Open-Loop Gain**) в моделируемой схеме составляет около **51,0 дБ**.

Шаг 125. Перемещайте курсор вдоль сигнала, пока не дойдете до точки, где его значение составляет около 0 дБ. Нажмите **M**, чтобы отметить его маркером (см. рис. 4.53).




Рисунок 4.53. Определение значения частоты единичного усиления

Исходя из этого показателя, вы можете сказать, что полоса пропускания с единичным коэффициентом усиления составляет около 79 МГц или 80 МГц.

Сравните характеристики, полученные в результате моделирования, с характеристиками, которые приведены в техническом задании на проектирование ОУ:

• Скорость нарастания не более 50 МВ/с;

• Коэффициент усиления по постоянному току в разомкнутом контуре обратной связи не менее 60 дБ (1000 В/В);

• Полоса пропускания с единичным коэффициентом усиления не менее 50 МГц;

• Выходное смещение не более ±10 мВ;

• Время установления не более 50 нс.

Как следует из результатов моделирования, все измерения соответствуют

техническим требованиям, за исключением коэффициента усиления по постоянному току в разомкнутом контуре, который на 9 дБ ниже требуемого значения.

Таким образом, необходимо внести изменения в проект, чтобы привести его в соответствие этим требованиям.

Шаг 126. Закройте окна **ViVA** и **Calculator**.

4.2. Ввод формул для вычислений

В предыдущем разделе на графиках сигналов применялись ручные инструменты для постановки маркеров и определения характерных точек на графиках. Это полезно, но вы можете повысить производительность, создавая формулы для вычислений и их повторного использования.

Шаг 127. Перейдите на панель настройки выходных данных **Outputs Setup** в **ADE Assembler** и нажмите на красную стрелку, направленную вниз, рядом со значком **Add New Output**  . Выберите функции **tran > Expression**, чтобы добавить формулу в тест **train** (см. рис. 4.54).

Test	Name	Type	Details	EvalType
Filter	Filter	Filter	Filter	Filter
tran	Vout_tran	expr	VT("/OUT")	point
tran	Vin_tran	expr	VT("/IN")	point
tran	Vout_dc	expr	VDC("/OUT")	point
tran	Vin_dc	expr	VDC("/IN")	point
tran		expr		point
ac	Av_ac	expr	dB20((VF("/OUT") / VF("/IN")))	point

Рисунок 4.54. Панель настройки для ввода формул

Шаг 128. Дважды щелкните столбец **Details** для ввода новых выражений и щелкните значок **Open expression builder**, чтобы открыть конструктор формул **Expression Builder** (см. рис. 4.55).



Рисунок 4.55. Конструктор формул Expression Builder

Шаг 129. Напечатайте **slew** и, когда в приглашении появится строка автозаполнения, выберите **slewRate** (см. рис. 4.56).




Рисунок 4.56. Ввод выражения slewRate

Как видно из рис. 4.56, инструмент **Expression Builder** предоставляет полезные подсказки для построения измерения.

Шаг 130. Для выделения сигнала прокрутите вниз до списка измерений и выберите **Vout_tran**. Вы также можете начать вводить **Vout_tran** и воспользоваться функцией автозаполнения.

Шаг 131. В качестве начального значения **initialValue**, введите **1.3**. Переходите к следующему шагу, нажав клавишу пробела.

Шаг 132. В качестве типа начального значения **initialValueType** выберите **nil**.

Шаг 133. Для **finalValue**, введите значение **0.7**.

Шаг 134. Для **finalValueType**, выберите **nil**.

Шаг 135. Для значения **percentLow** (процентного минимума), введите **20**.

Шаг 136. Для значения **percentHigh** (процентного максимума), введите **20.**

Шаг 137. Для **numberOfOccurences** (количество событий), введите **nil**.

Шаг 138. Для **sweepName** (имя развёртки) введите **time**.

Шаг 139. Нажмите на закрывающую скобку и щелкните на зеленом значке (или нажмите **Enter**), чтобы вставить формулу.

Шаг 140. Как видно из рисунка 4.57 выражению для формулы присвоено имя **Slew Rate**.

Test	Name	Type	Details
Filter	Filter	Filter	Filter
tran	Vout_tran	expr	VT("/OUT")
tran	Vin_tran	expr	VT("/IN")
tran	Vout_dc	expr	VDC("/OUT")
tran	Vin_dc	expr	VDC("/IN")
tran	Slew Rate	expr	slewRate(Vout_tran 1.3 nil 0.7 nil 20 80 nil "time")
ac	Av_ac	expr	dB20((VF("/OUT") / VF("/IN")))

Рисунок 4.57. Выражению для формулы присвоено имя Slew Rate

Шаг 141. Повторите эти действия, чтобы добавить второе выражение. На этот раз создайте выражение для времени установления **settlingTime**.

Шаг 142 Следуйте описанному выше процессу, чтобы построить следующее выражение (см. рис. 4.58):

```
settlingTime(Vout_tran 0.0 t 2e-06 t 1 nil "time")
```

Рисунок 4.58. Формула для времени установления

Это выражение использует **0 мкс** в качестве начального времени и **2 мкс** в качестве конечного; таким образом, оно будет измерять время первого заднего фронта. Нажмите на зеленый значок  чтобы вставить выражение.

Шаг 143. Задайте имя выражения: **Settling Time** (см. рис. 4.59).

Test	Name	Type	Details
Filter	Filter	Filter	Filter
tran	Vout_tran	expr	VT("/OUT")
tran	Vin_tran	expr	VT("/IN")
tran	Vout_dc	expr	VDC("/OUT")
tran	Vin_dc	expr	VDC("/IN")
tran	Slew Rate	expr	slewRate(Vout_tran 1.3 nil 0.7 nil 20 80 nil "time")
tran	Settling Time	expr	settlingTime(Vout_tran 0.0 t 2e-06 t 1 nil "time")
ac	Av_ac	expr	dB20((VF("/OUT") / VF("/IN")))

Рисунок 4.59. Ввод формулы для времени установления

Шаг 144. Добавьте другое выражение в тестовый набор **tran**. Для этого нажмите на значок  чтобы повторить последнее выполненное действие. Введите **Vout_dc - Vin_dc** в столбце **Details** и нажмите на зеленый значок  , чтобы вставить выражение.

Шаг 145. Задайте имя выражения для напряжения смещения: **Offset** (см. рис. 4.60).

Test	Name	Type	Details
Filter	Filter	Filter	Filter
tran	Vout_tran	expr	VT("/OUT")
tran	Vin_tran	expr	VT("/IN")
tran	Vout_dc	expr	VDC("/OUT")
tran	Vin_dc	expr	VDC("/IN")
tran	Slew Rate	expr	slewRate(Vout_tran 1.3 nil 0.7 nil 20 80 nil "time")
tran	Settling Time	expr	settlingTime(Vout_tran 0.0 t 2e-06 t 1 nil "time")
tran	Offset	expr	(Vout_dc - Vin_dc)
ac	Av_ac	expr	dB20((VF("/OUT") / VF("/IN")))

Рисунок 4.60. Ввод формулы для напряжения смещения

На следующих шагах постройте выражение для измерения рассеиваемой мощности на основе анализа постоянного тока.

Шаг 146. Добавьте еще одно новое выражение **tran** в testbench и запустите конструктор выражений **Expression Builder**, как это было сделано в предыдущих шагах. Как показано на рис. 4.61, введите **2***.




*Рисунок 4.61. Ввод в конструктор выражений 2**

Шаг 147. Введите **IDC** и нажмите на кнопку **Select from design** (см. рис. 4.62).




Рисунок 4.62. Редактирование выражения для IDC

Шаг 148. Выберите для верхнего вывода компонента выражение **VDD_source** как показано на рис. 4.63.




*Рисунок 4.63. Выражение **VDD_source***

Шаг 149. Нажмите на зеленую иконку  , чтобы вставить выражение. Перейдите на вкладку **maestro** и назовите выражение **Pdiss** (см. рис. 4.64).

Test	Name	Type	Details
Filter	Filter	Filter	Filter
tran	Vout_tran	expr	VT("/OUT")
tran	Vin_tran	expr	VT("/IN")
tran	Vout_dc	expr	VDC("/OUT")
tran	Vin_dc	expr	VDC("/IN")
tran	Slew Rate	expr	slewRate(Vout_tran 1.3 nil 0.7 nil 20 80 nil "time")
tran	Settling Time	expr	settlingTime(Vout_tran 0.0 t 2e-06 t 1 nil "time")
tran	Offset	expr	(Vout_dc - Vin_dc)
tran	Pdiss	expr	(2 * IDC("/VDD_source/PLUS"))
ac	Av_ac	expr	dB20((VF("/OUT") / VF("/IN")))

Рисунок 4.64. Ввод формулы для Pdiss

Значение множителя 2 – это общий диапазон напряжения питания, подаваемого на операционный усилитель. Теперь осталось добавить два выражения: коэффициент усиления по постоянному току и полосу пропускания. Они будут добавлены при тестировании по переменному току.

Шаг 150. Добавьте выражение для теста по переменному току **ac** (вам снова нужно будет использовать стрелку, направленную вниз  , рядом со значком) и откройте конструктор выражений **Expression Builder**, как это было сделано на предыдущих шагах.

Шаг 151. Постройте следующее выражение (см. рис. 4.65):




Рисунок 4.65. Формула для переменной cross

Шаг 152. Вставьте выражение и назовите его **UGB** (Unity-Gain Bandwidth – полоса пропускания с единичным коэффициентом усиления см. рис. 4.66).

Test	Name	Type	Details
Filter	Filter	Filter	Filter
tran	Vout_tran	expr	VT("/OUT")
tran	Vin_tran	expr	VT("/IN")
tran	Vout_dc	expr	VDC("/OUT")
tran	Vin_dc	expr	VDC("/IN")
tran	Slew Rate	expr	slewRate(Vout_tran 1.3 nil 0.7 nil 20 80 nil "time")
tran	Settling Time	expr	settlingTime(Vout_tran 0.0 t 2e-06 t 1 nil "time")
tran	Offset	expr	(Vout_dc - Vin_dc)
tran	Pdiss	expr	(2 * IDC("/VDD_source/PLUS"))
ac	Av_ac	expr	dB20((VF("/OUT") / VF("/IN")))
ac	UGB	expr	cross(Av_ac 0 1 "falling" nil nil nil)

Рисунок 4.66. Вставка выражения для UGB

Шаг 153. Введите другое выражение для **ac** и введите имя **value** в конструкторе выражений **Expression Builder**.

Шаг 154. Введите выражение, показанное на рис. 4.67:




Рисунок 4.67. Формула для переменной value

Это позволит измерить сигнал **Av_ac** при начальном значении частоты 1 Гц.

Шаг 155 Как показано на рис. 4.68 вставьте это новое выражение и назовите его как **Av0**.

Test	Name	Type	Details
Filter	Filter	Filter	Filter
tran	Vout_tran	expr	VT("/OUT")
tran	Vin_tran	expr	VT("/IN")
tran	Vout_dc	expr	VDC("/OUT")
tran	Vin_dc	expr	VDC("/IN")
tran	Slew Rate	expr	slewRate(Vout_tran 1.3 nil 0.7 nil 20 80 nil "time")
tran	Settling Time	expr	settlingTime(Vout_tran 0.0 t 2e-06 t 1 nil "time")
tran	Offset	expr	(Vout_dc - Vin_dc)
tran	Pdiss	expr	(2 * IDC("/VDD_source/PLUS"))
ac	Av_ac	expr	dB20((VF("/OUT") / VF("/IN")))
ac	UGB	expr	cross(Av_ac 0 1 "falling" nil nil nil)
ac	Av0	expr	value(Av_ac 0 ?scale '(roundDown))

Рисунок 4.68. Редактирование формулы для Av0

Шаг 156. Вернитесь на вкладку **Results** в режиме просмотра **maestro**. Нажмите  на панели инструментов, чтобы пересчитать выходные выражения. Эта функция позволяет выполнять оценку выражений без повторного запуска моделирования, если доступны все необходимые данные. Результаты приведены на рис. 4.69.

Test	Output	Nominal	Spec	Weight	Pass/Fail
Filter	Filter	Filter	Filter	Filter	Filter
tran	Vout_tran				
tran	Vin_tran				
tran	Vout_dc	998.8m			
tran	Vin_dc	1			
tran	Slew Rate	-50.82M			
tran	Settling Time	22.22n			
tran	Offset	-1.185m			
tran	Pdiss	-160.7u			
ac	Av_ac				
ac	UGB	81.01M			
ac	Av0	51			

Рисунок 4.69. Результаты вычисления введенных выражений

Как видно, эти результаты аналогичны тем, которые вручную получены в предыдущем разделе.

Шаг 157. Поскольку для **Slew Rate** и **Pdiss** требуется определить абсолютные значения, вставьте функцию **abs()** в оба параметра, как показано на рис. 4.70. Выполните перерасчет еще раз, чтобы увидеть изменения.

Test	Name	Type	Details
Filter	Filter	Filter	Filter
tran	Vout_tran	expr	VT("/OUT")
tran	Vin_tran	expr	VT("/IN")
tran	Vout_dc	expr	VDC("/OUT")
tran	Vin_dc	expr	VDC("/IN")
tran	Slew Rate	expr	abs(slewRate(Vout_tran 1.3 nil 0.7 nil 20 80 nil "time"))
tran	Settling Time	expr	settlingTime(Vout_tran 0.0 t 2e-06 t 1 nil "time")
tran	Offset	expr	(Vout_dc - Vin_dc)
tran	Pdiss	expr	abs((2 * IDC("/VDD_source/PLUS")))
ac	Av_ac	expr	dB20((VF("/OUT") / VF("/IN")))
ac	UGB	expr	cross(Av_ac 0 1 "falling" nil nil nil)
ac	Av0	expr	value(Av_ac 0 ?scale '(roundDown))

Рисунок 4.70. Редактирование формул для вычисления абсолютных значений

Следующим этапом является определение спецификаций для каждого выражения. Это означает, что вы можете сразу увидеть, какие значения являются проходящими, а какие – нет.

Шаг 158. Вернитесь к **Outputs Setup**, дважды щелкните по столбцу **Slew Rate Spec**, выберите знак > и введите **50 M** в поле справа от него (см. рис. 4.71).

Test	Name	Type	Details	EvalType	Plot	Save	Spec
Filter	Filter	Filter	Filter	Filter			Filter
tran	Vout_tran	expr	VT("/OUT")	point	☑	☐	
tran	Vin_tran	expr	VT("/IN")	point	☑	☐	
tran	Vout_dc	expr	VDC("/OUT")	point	☑	☐	
tran	Vin_dc	expr	VDC("/IN")	point	☑	☐	
tran	Slew Rate	expr	abs(slewRate(Vout_tran 1.3 nil 0.7 nil 20 80 nil "time"))	point	☑	☐	> 50M
tran	Settling Time	expr	settlingTime(Vout_tran 0.0 t 2e-06 t 1 nil "time")	point	☑	☐	
tran	Offset	expr	(Vout_dc - Vin_dc)	point	☑	☐	
tran	Pdiss	expr	abs((2 * IDC("/VDD_source/PLUS")))	point	☑	☐	
ac	Av_ac	expr	dB20((VF("/OUT") / VF("/IN")))	point	☑	☐	
ac	UGB	expr	cross(Av_ac 0 1 "falling" nil nil nil)	point	☑	☐	
ac	Av0	expr	value(Av_ac 0 ?scale '(roundDown))	point	☑	☐	

Рисунок 4.71. Изменение спецификации для Slew Rate

Это означает, что установлено, чтобы значение скорости нарастания было выше 50 MB/c.

Шаг 159. Добавьте ограничения для других результатов измерений, как показано на рис. 4.72.

Test	Name	Type	Details	EvalType	Plot	Save	Spec
Filter	Filter	Filter	Filter	Filter			Filter
tran	Vout_tran	expr	VT("/OUT")	point	☑	☐	
tran	Vin_tran	expr	VT("/IN")	point	☑	☐	
tran	Vout_dc	expr	VDC("/OUT")	point	☑	☐	
tran	Vin_dc	expr	VDC("/IN")	point	☑	☐	
tran	Slew Rate	expr	abs(slewRate(Vout_tran 1.3 nil 0.7 nil 20 80 nil "time"))	point	☑	☐	> 50M
tran	Settling Time	expr	settlingTime(Vout_tran 0.0 t 2e-06 t 1 nil "time")	point	☑	☐	< 50n
tran	Offset	expr	(Vout_dc - Vin_dc)	point	☑	☐	range -10m 10m
tran	Pdiss	expr	abs((2 * IDC("/VDD_source/PLUS")))	point	☑	☐	< 200u
ac	Av_ac	expr	dB20((VF("/OUT") / VF("/IN")))	point	☑	☐	
ac	UGB	expr	cross(Av_ac 0 1 "falling" nil nil nil)	point	☑	☐	> 50M
ac	Av0	expr	value(Av_ac 0 ?scale '(roundDown))	point	☑	☐	> 60

Рисунок 4.72. Ограничения для других результатов измерений

Шаг 160. Вернитесь на вкладку **Results** и нажмите значок  для пересчета. Результаты приведены на рис. 4.73.

Test	Output	Nominal	Spec	Weight	Pass/Fail
Filter	Filter	Filter	Filter	Filter	Filter
tran	Vout_tran				
tran	Vin_tran				
tran	Vout_dc	998.8m			
tran	Vin_dc	1			
tran	Slew Rate	50.82M	> 50M		pass
tran	Settling Time	22.22n	< 50n		pass
tran	Offset	-1.185m	range -10m 10m		pass
tran	Pdiss	160.7u	< 200u		pass
ac	Av_ac				
ac	UGB	81.01M	> 50M		pass
ac	Av0	51	> 60		fail

Рисунок 4.73. Результаты пересчета значений

Как видно, все результаты вычислений соответствуют введённым ограничениям (спецификациям), за исключением **Av0**. Красный цвет указывает на несоответствие спецификации.

4.3. Оптимизация проекта подгонкой параметров

В этом разделе показано как внести изменения в проект в соответствии со спецификациями на проектирование. Чтобы получить требуемые значения в данном проекте, вам нужно отрегулировать длину и ширину некоторых транзисторов. Для этого в качестве варьируемых параметров задаются значения длины и ширины затворов транзисторов. В таком случае создаётся возможность экспериментировать с этими параметрами ОУ, не редактируя схему.

Шаг 161. В **Data View assistant** разверните контекстное меню **Parameters** (см. рис. 4.74) и нажмите на кнопку **Click to add parameter**.




Рисунок 4.74. Data View и меню Parameters

При этом откроется схема операционного усилителя (см. рис. 4.75)

и будут задействованы два новых инструмента: **Circuit Prospector** и **Variables and Parameters**.




Рисунок 4.75. Схема операционного усилителя и панели Circuit Prospector и Variables and Parameters

Шаг 162. Перейдите в меню **Window** > **Assistants** > **Navigator**, чтобы повторно запустить **Navigator** assistant**.**

Шаг 163. В **Navigator** выберите все компоненты, за исключением **M2**, **M5** и **M8** (**pmos** конденсаторы). В панели **Variables and Parameters** щелкните правой кнопкой мыши на значении **Length** транзисторов и выберите **Create Parameter**.

Шаг 164. Выберите все шесть записей с именами компонентов в нижней таблице **Instance**, щелкните правой кнопкой мыши и выберите **Match Parameters** (см. рис. 4.76).




Рисунок 4.76. Вкладка Variables and Parameters и контекстное меню Instance

Это приведет к изменению длины всех элементов при оптимизации проекта. Обратите внимание, что параметры упорядочены в виде древовидной структуры, корнем которой является главный параметр.

Шаг 165. Выберите M3 и M4 (дифференциальную пару) и выполните аналогичные действия, чтобы создать параметр для общей ширины (**Total Width**). Выберите оба компонента в нижней таблице, щелкните правой кнопкой мыши и выберите **Match**, чтобы они совпадали (см. рис. 4.79).




Рисунок 4.77. Выбор компонентов M3 и M4

Шаг 166. Закройте режим просмотра схемы и вернитесь на вкладку **maestro.**

Шаг 167. На вкладке **maestro** просмотрите раздел **Parameters** в **Data View assistant** и обратите внимание на вновь созданные параметры (см. рис. 4.78). Теперь можно изменить эти значения, избегая внесения каких-либо изменений в схему.




Рисунок 4.78. Вкладка Data View с выделенными компонентами схемы

Шаг 168. Установите значение **M0/L** равным **500n**, а значение **M3/W 1u** (см. рис. 4.79). Здесь предполагается, что значения размеров **M0** и **M3** являются основными для двух наборов параметров.




Рисунок 4.79. Редактирование значений M0/L и M3/W

Эти параметры будут использоваться для обоих испытательных стендов. Сначала оптимизируйте схему при работе в режиме ac.

Шаг 169. Перейдите к тестированию схемы в режиме переменного тока, нажав на стрелку ‘ рядом с названием testbench.

Шаг 170. Запустите моделирование для этого единственного теста, используя значок  на правой боковой панели инструментов. Как можно видеть, увеличивая **L** и **Wdiff**, значение параметра **Av0** приводит к тому, что оно приближается к спецификации для **Av0.** Желтая окраска указывает на то, что различие составляет не более ±10 % от спецификации (см. рис. 4.80).

Name	Type	Details	Value	Plot	Save	Spec
Av_ac	expr	dB20((VF("/OUT") / VF("/IN")))		☑	☐	
UGB	expr	cross(Av_ac 0 1 "falling" nil nil nil)	100.1M	☑	☐	> 50M
Av0	expr	value(Av_ac 0 ?scale '(roundDown))	58.5	☑	☐	> 60

Рисунок 4.80. Результаты моделирования после изменения значений M0/L и M3/W

Шаг 171. Закройте окно **ViVA**. Нажмите на значок настройки **Real Time Tuning** (см. рис. 4.81).




Рисунок 4.81. Переключение в режим Real Time Tuning

Появится схема испытательного стенда (см. рис. 4.82), и слева - панель **Real Time Tuning**.




Рисунок 4.82. Схема испытательного стенда

Шаг 172. Выберите **Window** > **Assistants** > **Outputs**, чтобы закрепить выражения в нижней части окна (см. рис. 4.83).




Рисунок 4.83. Схема испытательного стенда с панелью Outputs

Шаг 173. Нажмите на значок **Run**  на панели **Tuning**, чтобы инициализировать подгонку параметров.

Ваши первоначальные результаты должны выглядеть так, как показано на рис. 4.84. Расположите схему и форму сигнала так, чтобы вы могли видеть их во время подгонки параметров.




Рисунок 4.84. Схема и результаты моделирования при начальных значениях параметров

Шаг 174. Наведите курсор мыши на запись **M0/L** на панели **Parameters** и увеличьте значение до **670 n**. Обратите внимание на изменение формулы на панели **Outputs** и дополнительный сигнал, который отображается на графике (см. рис. 4.85).




Рисунок 4.85. Изменение результатов при изменении значения M0/L

Шаг 175. Установите значение **M3/W 1.33 u** и снова наблюдайте результаты моделирования (см. рис. 4.86).




*Рисунок 4.86. Изменение результатов при изменении значения **M3/W***

Теперь технические требования выполнены.

Шаг 176. Поскольку необходимо учитывать паразитные эффекты при моделировании, требуется выполнить дополнительную настройку схемы. Увеличьте **M0/L** до **750 n** и **M3/W** до **1,5 u.** Это увеличит **UGB** примерно до **116 МГц**, а **Av0** – примерно до **60,5**.

Шаг 177. Нажмите на значок **Save back to ADE Explorer** в нижней части помощника по настройке, чтобы сохранить настроенные значения в данной сессии **ADE** (см. рис. 4.87).




Рисунок 4.87. Значок Save back to ADE Explorer

Шаг 178. Выйдите из **RTT**, выбрав тот же значок, который вы использовали для его вызова как показано на рис. 4.88.




Рисунок 4.88. Выход из инструмента RTT

Шаг 179. Закройте **ViVA** и режим просмотра схемы и вернитесь на вкладку **maestro**. Разверните раздел **Parameters** и обратите внимание на обновленные значения (см. рис. 4.89):





Рисунок 4.89. Обновленные значения панели Parameters

Шаг 180. Перейдите в **ADE Assembler**, нажав на стрелку рядом с названием **ac testbench**. Повторите моделирование, чтобы увидеть, как настройка влияет на результаты переходных процессов (см. рис. 4.90).



Test	Output	Nominal	Spec	Weight	Pass/Fail
Filter	Filter	Filter	Filter	Filter	Filter
tran	Vout_tran				
tran	Vin_tran				
tran	Vout_dc	1.004			
tran	Vin_dc	1			
tran	Slew Rate	48.47M	> 50M		near
tran	Settling Time	24.3n	< 50n		pass
tran	Offset	3.641m	range -10m 10m		pass
tran	Pdiss	175.6u	< 200u		pass
ac	Av_ac				
ac	UGB	116.4M	> 50M		pass
ac	Av0	60.48	> 60		pass

Рисунок 4.90. Результаты моделирования после оптимизации параметров

Как вы можете видеть, скорость нарастания немного не соответствует спецификации. Чтобы исправить это, увеличьте ток смещения **ibias**. Поскольку вам нужно изменить это значение для обоих тестов, сделайте **ibias** глобальной переменной.

Шаг 181. Для этого разверните поле **Design Variables** в тесте **ac**, выберите **ibias,** щелкните правой кнопкой мыши и выберите **Create/Update Global** (см. рис. 4.91).




Рисунок 4.91. Поле " Design Variables " и выбор вкладки " Create/Update Global

Разверните поле **Global Variables** и обратите внимание, что добавлено смещение **ibias**. Если переменная включена, вы увидите, что она отображается зачеркнутой в разделе **Design Variables** для каждого теста (см. рис. 4.92). Это означает, что будет использоваться глобальная переменная, а не локальная переменная.




Рисунок 4.92. Изменения в разделе Design Variables

Шаг 182. Увеличьте глобальное значение **ibias** до **10,5u** и повторите моделирование. Ваши результаты должны выглядеть так как показано на рис. 4.93.

Test	Output	Nominal	Spec	Weight	Pass/Fail
Filter	Filter	Filter	Filter	Filter	Filter
tran	Vout_tran				
tran	Vin_tran				
tran	Vout_dc	1.004			
tran	Vin_dc	1			
tran	Slew Rate	51M	> 50M		pass
tran	Settling Time	23.34n	< 50n		pass
tran	Offset	3.85m	range -10m...		pass
tran	Pdiss	184.9u	< 200u		pass
ac	Av_ac				
ac	UGB	121.1M	> 50M		pass
ac	Av0	60.36	> 60		pass

Рисунок 4.93. Обновленные результаты моделирования

4.4. Редактирование параметров схемы

В данном разделе рассматривается процедура замены значений ширины и длины транзисторов операционного усилителя на параметры, которые были определены в ходе настройки устройства в рамках работы с предыдущим модулем. Значение этого процесса состоит в оптимизации характеристик усилителя путём точной корректировки размеров его транзисторов, что, в свою очередь, напрямую влияет на его функциональные способности, такие как усиление сигнала, частотная характеристика и энергопотребление.

Шаг 183. В серой строке, чуть ниже элементов управления (виджетов) фильтра в таблице результатов щелкните правой кнопкой мыши и выберите **Backannotate** (см. рис. 4.94).




Рисунок 4.94. Выберите из контекстного меню функции Backannotate

Шаг 184. В появившемся окне **Warning** выберите **Only device parameters** и нажмите **OK**.

Шаг 185. В таблице **Op Amp_trantab** перейдите к блоку операционных усилителей и убедитесь, что значения длин транзисторов **M0, M1, M3, M4, M6** и **M7** равны **L=750 n**. Убедитесь, что значения ширины **M3** и **M4** равны **W=1,5 u** (см. Рисунок 4.95).

Шаг 186. Оставьте все окна открытыми и переходите к следующему модулю.




Рисунок 4.95. Редактирование параметров транзисторов на схеме ОУ

5. ПРОЕКТИРОВАНИЕ ТОПОЛОГИИ

В этом разделе показано пример проектирования топологии операционного усилителя. Вы будете использовать возможности Virtuoso для размещения экземпляров, согласования критически важных устройств и маршрутизации проекта.

В случае большого проекта рекомендуется создавать и использовать ограничения, назначаемые проектировщиком для облегчения размещения и маршрутизации устройств, что делает этот процесс более автоматическим. Поскольку это небольшой проект, в данном примере не будут использоваться пользовательские ограничения.

5.1. Инструмент проектирования топологии Layout XL

Шаг 187. В разделе **MyOpAmp/OpAmp/schematic** выберите **Launch > Layout XL**. В первом всплывающем окне укажите **Create New** и нажмите **OK** (см. рис. 5.1).



Рисунок 5.1. Создание нового проекта топологии

Шаг 188. В окне **New File** примите значения по умолчанию и нажмите **OK** (см. рис. 5.2).




Рисунок 5.2. Создание нового файла топологии

Откроется рабочее поле **Layout XL** (см. рис. 5.3).




Рисунок 5.3. Интерфейс модуля Layout XL

Сначала сосредоточьтесь на создании устройств.

Шаг 189. Перейдите в раздел **Connectivity > Generate > All From Source** или нажмите на значок  в левой части панели инструментов внизу.

Шаг 190. Убедитесь, что форма создания проекта топологии выглядит так, как показано на рис. 5.4, и нажмите кнопку **OK**.




Рисунок 5.4. Форма для задания исходных настроек проектирования топологии

Шаг 191. Нажмите **Shift+f**, чтобы отобразить все слои топологии. Ваш макет должен выглядеть примерно так, как показано на рис. 5.5:




Рисунок 5.5. Исходный чертеж топологии

Панель **Palette**, закрепленная в левой части окна компоновки топологии, отображает все слои, определенные для данного процесса.

Шаг 192. Расположите окна так, чтобы изображение схемы и макета топологии располагались рядом. Выберите экземпляр **M1** на схеме и обратите внимание, что на макете топологии выбран соответствующий компонент (см. рис. 5.6).




Рисунок 5.6. Отображение схемы и проекта топологии на одном экране

Шаг 193. Выберите экземпляр **M0** на схеме (см. рис. 5.7).




Рисунок 5.7. Экземпляр M0 на схеме и на проекте топологии

В этом первом разделе буде показано как формировать на чертеже топологии технологические слои, соответствующие **M0** и **M1**.

Шаг 194. Снимите все флажки в макете и щелкните правой кнопкой мыши где-нибудь внутри предварительной границы, где есть пустое место.

Выберите **Make PR Boundary Non-Selectable** (см. рис. 5.8).




Рисунок 5.8. Контекстное меню Layout и выбор функции Make PR Boundary Non-Selectable

5.2. Редактирование топологии транзистора

Шаг 195. На рабочем поле **layout** увеличьте масштаб четырех изображений, составляющих **M0** и **M1** (см. рис. 5.9).




Рисунок 5.9. Компоненты, из которых составлены M0 и M1

Шаг 196. Выберите самый левый транзистор и слегка подтяните его вверх как показано на рис. 5.10.




Рисунок 5.10. Изменение изображения транзисторов M0 и M1

Вы также можете перемещать объекты, используя ключ привязки **M** и выбирая устройство для перемещения.

Шаг 197. Увеличьте расстояние между двумя транзисторами слева (см. рис. 5.11).




Рисунок 5.11. Увеличение расстояние между двумя транзисторами

Исток (D) левого элемента этой пары находится рядом со стоком (S) правого элемента, и поэтому без функции примыкания вам пришлось бы вручную перевернуть один из них, чтобы установить правильное соединение. Теперь вы увидите, как инструменты проектирования топологии сделают это автоматически.

Шаг 198. Перетащите левый элемент **M1** вправо и вниз до тех пор, пока его сток не коснется истока другого элемента, как показано на рис. 5.12.




Рисунок 5.12. Редактирование топологии M1

Когда перемещение завершится, исходное соединение стока и истока двух транзисторов будет совершено (см. рис. 5.13).




Рисунок 5.13. Соединение стока и истока двух транзисторов

Шаг 199. Уменьшите масштаб, чтобы увидеть четыре компонента (см. рис. 5.14).




Рисунок 5.14. Четыре компонента после соединения стока и истока

Шаг 200. При создании экземпляров также доступна опция автоматического закрепления. Выберите команду **Connectivity** > **Generate** > **All From Source** или нажмите на значок ‘  ’ в крайнем левом углу нижней панели инструментов.

Нажмите **Yes** в следующем приглашении (см. рис. 5.15):




Рисунок 5.15. Приглашение для продолжения редактирования топологии компонентов схемы ОУ

Шаг 201. В форме **Generate Layout** выберите **Chain** в разделе **Instances** (см. рис. 5.16).




Рисунок 5.16. Форма Generate Layout

Шаг 202. На вкладке **I/O Pins** установите для слоя значение **Metal2 drw** и нажмите кнопку **Apply** справа. Это изменит **Layer** для всех контактов в таблице внизу (см. рис. 5.17).




Рисунок 5.17. Вкладка I/O Pins

Шаг 203. Нажмите **OK** в форме. Снова увеличьте масштаб **M0** и **M1** (см. рис. 5.18).




Рисунок 5.18. Увеличенное изображение топологии M0 и M1

Убедитесь, что все транзисторы **M1** и **M0** соединены друг с другом, как и многие другие транзисторы в конструкции (см. рис. 5.19):




Рисунок 5.19. Стоки и истоки транзисторов соединены друг с другом

Этот метод автоматического формирования соединений значительно упрощает процесс сборки больших и сложных конструкций, позволяя экономить важные трудозатраты и время. В процессе сборки, когда компоненты электронных схем, такие как транзисторы, нужно соединять между собой, использование автоматизированных инструментов для этого позволяет не только ускорить монтаж, но и улучшить его точность.

Обычно ручное соединение компонентов требует внимательного выравнивания каждого компонента, а также много времени на проверку правильности их расположения относительно друг друга. С помощью автоматического формирования соединений, система сама распознает положение элементов и выполняет необходимые связи между ними, что значительно снижает возможность человеческой ошибки и повышает общую эффективность процесса сборки.

Далее рассмотрите возможность выравнивания.

Шаг 204. Выберите **M2** на схеме и убедитесь, что он также выбран на чертеже топологии. Возможно, вам потребуется переместить конденсатор так, чтобы он находился рядом с компонентом **M2**, как показано на рис. 5.20.




Рисунок 5.20. Одновременное отображение схемы и топологии M2

Шаг 205. Нажмите **A**, чтобы вызвать команду выравнивания и выбрать верхнюю границу **M2** на макете топологии (см. рис. 5.21).




Рисунок 5.21. Выбор верхней границы M2 на макете топологии

Шаг 206. Теперь выберите верхнюю границу конденсатора MOSFET. После выравнивания верхний край M2 будет совпадать с верхним краем конденсатора. Опять же, это возможность редактирования, которая упростит вашу работу (см. рис. 5.22)




Рисунок 5.22. Верхняя граница конденсатора MOSFET

5.3. Размещение

В этом разделе показано, как применять некоторые команды ручного редактирования в Virtuoso, чтобы оптимизировать область вашего макета перед маршрутизацией.

Шаг 207. Используя команду **Move** (горячая клавиша **m**), разместите компоненты, как показано на рис. 5.23. Для сопряжённых устройств выберите и переместите их вместе. Вы можете использовать встроенную клавишу привязки **n**, чтобы изменить режим привязки во время перемещения.




Рисунок 5.23. Пример размещения компонентов

Шаг 208. Выберите **Options > Selection** и измените режим **Mode** с **Full** на **Partial**.

Шаг 209. Щелкните правой кнопкой мыши на пустом пространстве внутри **PR Boundary** и выберите **Make PR Boundary Selectable**. Выберите один из краев границы. Затем нажмите **s**, чтобы вызвать команду **Stretch**. Выделите и перетащите **PR Boundary**, чтобы просто обвести компоненты. Повторите то же самое с другими краями границы по мере необходимости (см. рис. 5.24).




Рисунок 5.24. Выделение чтобы обвести компоненты

Включите **Navigator** в макете, если он еще не отображается. Выберите шесть контактов, перечисленных в **Navigator** assistant, чтобы найти их в представлении **Layout**. Возможно, вам потребуется использовать стрелку влево в навигаторе, чтобы отобразить фильтр типов и выбрать контакты **(Pins)** как показано на рис. 5.25.




Рисунок 5.25. Шесть контактов, перечисленных в Navigator assistant, в представлении Layout

При этом контакты по-прежнему находятся на своих первоначальных местах. Чтобы улучшить их размещение, вы воспользуетесь инструментом **Pin Placement**.

Шаг 210. Перейдите в меню **Place** > **Pin Placement**. Появится форма, изображённая на рис. 5.26.




Рисунок 5.26. Форма Pin Placement

Шесть контактов в проекте указаны в этой форме.

Шаг 211. Если контакты не выбраны, используйте **Shift+LMB**, чтобы выбрать все. Установите **Width** и **Height** на **0,1** и выберите **Apply** (см. Рси. 5.27).




Рисунок 5.27. Выбор всех контактов проекта

Таким образом изменены размеры для всех контактов. Теперь установите положение каждого контакта.

Шаг 212. В диалоговом окне выберите только вывод **VDD**. Установите **Edge** в качестве **Top** и нажмите **Apply**.

Шаг 213. Если **VDD** по-прежнему выбран, выберите **HRail** в разделе **Create** (см. рис. 5.28)




Рисунок 5.28. Выбор HRail в разделе Create

Это создает горизонтальную направляющую для **VDD** на верхней границе **PR Boundary** (см. рис. 5.29)




Рисунок 5.29. Направляющая для VDD на верхней границе PR Boundary

Шаг 214. Повторите шаги 211 и 212 для **VSS**, но с краем (**Edge)**, выбранным в качестве нижнего **Bottom** (см. рис. 5.30).




*Рисунок 5.30. Выбор нижнего края для **VSS***

Шаг 215. Определите расположение оставшихся контактов:

• **IBIAS**, **INN**, и **INP** слева;

• **OUT** справа.

После завершения вышеописанного, форма должна выглядеть как на рис. 5.31:

Pin Name	Edge	Order	Status	Type	Layer	Width	Height
IBIAS:IBIAS:IBIAS	left			IO	Metal2	0.100	0.100
INN:INN:INN	left			I	Metal2	0.100	0.100
INP:INP:INP	left			I	Metal2	0.100	0.100
VDD:VDD:VDD	top		F	IO	Metal2	10.605	0.100
OUT:OUT:OUT	right			O	Metal2	0.100	0.100
VSS:VSS:VSS	bottom		F	IO	Metal2	10.605	0.100

Рисунок 5.31. Окончательный вид форы для описания расположения контактов

Шаг 216. Закройте форму и сохраните вид макета топологии.

5.4. Соединение компонентов в топологии

Шаг 217. В макете топологии измените рабочее пространство с **Classic** на **VSR** (см. рис. 5.32). Это позволит одновременно вывести на экран и **Navigator**, и **Palette** assistants, что может быть полезно для маршрутизации.




*Рисунок 5.32. Вызов на экран инструментов **VSR***

Панели **Navigator** и **Palette** assistants и их вкладки закреплены слева от рабочего пространства.

Шаг 218. Отобразите проводники в **Navigator**. Сделайте вкладку достаточно широкой, чтобы в ней отображался столбец статуса XL как это показано на рис. 5.33:




Рисунок 5.33. Отображение проводников во вкладке Navigator

В столбце **XL Status** отображается количество соединений для каждой цепи

Шаг 219. Выберите цепь с названием INP (см. рис. 5.34):




Рисунок 5.34. Выбран провод INP

При этом соответствующая цепь будет выделена сеть на схеме и будет показано расположение, в котором она должна быть подключена на макете топологии. Один из простых способов проложить этот провод в топологии – использовать функцию автоматической прокладки. Для этого, во-первых, необходимо определить соединения затворов для транзисторов, подключенным к этому проводу.

Шаг 220. Найдите на макете топологии транзистор **M4**. Выделите его и увеличьте масштаб (см. рис. 5.35).




Рисунок 5.35. Выделение компонента M4

Шаг 221. Нажмите **q,** чтобы открыть окно **Edit Instance Properties** (см. рис. 5.36).




Рисунок 5.36. окно Edit Instance Properties

Шаг 222. Используйте **Shift**, чтобы выбрать оба экземпляра в списке слева. Выберите вкладку **Parameter** (см. рис. 5.37).




*Рисунок 5.37. Окно **Parameter** для редактирования параметров*

Шаг 223. Установите **Gate Connection** в положение **Top** и нажмите **OK** как показано на рис. 5.38.




Рисунок 5.38. Gate Connection в положение Top

Появятся соединения затвора, как показано ниже на рисунке 5.39.




Рисунок 5.39. Соединения затвора транзистора M4

Шаг 224. Нажмите **f**, чтобы уменьшить масштаб. Вернитесь к **Navigator** assistant и отобразите проводники. Найдите **INP**, щелкните правой кнопкой

мыши и выберите функцию **Route with Default Lookup** (см. рис. 5.40).




Рисунок 5.40. Выбор функции Route with Default Lookup

Ваш макет топологии должен выглядеть как показано на рис. 5.41.




Рисунок 5.41. Макет топологии с проводником INP после выполнения функции Route with Default Lookup

Эта команда маршрутизации использовала **Metal 1** для горизонтальных маршрутов проводников из металла и **Metal 2** для вертикальных. Там, где они пересекаются, создается соответствующее сквозное отверстие («via») для их соединения.

В **Navigator** assistant изменится соответствующая строка в столбце **XL Status**, чтобы отразить полный маршрут соединений (см. рис. 5.42):




Рисунок 5.42. Изменение строки INP в столбце XL Status

Далее в данной работе будут использоваться команды ручной маршрутизации.

Шаг 225. Нажмите клавишу **f** на макете топологии, чтобы увидеть полный проект. В **Navigator** assistant выберите **INN** (см. рис. 5.43).




Рисунок 5.43. В Navigator assistant выбран проводник INN

Шаг 226. Найдите **M3** и установите **gate connection** в положение **Top**, как только что было сделано для **M4**. Затем перейдите к **Palette** assistant и выберите слой рисования **Metal1** (см. рис. 5.44).




Рисунок 5.44. Выбор слоя Metal1 для проводника к M1

Шаг 227. Нажмите клавишу **P**, чтобы запустить команду **Create Wire**. Выделите правый край крайнего левого элемента **M3**, а затем левый край крайнего правого транзисторного элемента **M3**, соединив их затворы вместе (см. рис. 5.45).




Рисунок 5.45. Соединение затворов M3

Шаг 228. Все еще используя команду **wiring**, увеличьте масштаб элемента M3.1 (это компонент слева) и выберите верхний край, чтобы начать новый проводник, как показано ниже на рис. 5.46.




Рисунок 5.46. Соединение затворов проводником

Вы увидите, что при этом начнет вытягиваться проводник той же ширины, что и затвор. Поскольку не требуется, чтобы проволока была такой толщины, нужно изменить ее с помощью соответствующей команды.

Шаг 229. Когда вы рисуете проводник, щелкните правой кнопкой мыши и выберите **Use Width > Default Constraints** (см. рис. 5.47).




Рисунок 5.47. Изменение толщины проводника

Это изменит ширину провода, как показано на рисунок 5.48.




Рисунок 5.48. Ширина провода, принятая по умолчанию после выполнения функции Use Width > Default Constraints

Переключитесь на Metal 2 этого вертикального маршрута.

Шаг 230. Наведите курсор мыши на затвор (где начинается маршрут) и нажмите пробел, чтобы открыть форму **Select Via**. Выберите **Metal2** (см. рис. 5.49).




Рисунок 5.49. Форма для выбора соединительного отверстия

Шаг 231. Выберите на форме поместить via на Metal2 (см. рис. 5.50).




Рисунок 5.50. Создание сквозного отверстия в Metal2

Шаг 232. Нажмите снова на пробел, чтобы перейти на слой Metal1.

Шаг 233. Уменьшите масштаб и проведите провод до левой границы макета как показано на рис. 5.51:




Рисунок 5.51. Создание металлического соединения

Шаг 234. Вывод **INN** находится непосредственно над проводом (при необходимости вы можете отодвинуть его от любых компонентов). Продолжайте прокладывать маршрут от горизонтального сегмента, указав другое via в конечной точке (снова используйте клавишу пробела) и выбрав **Metal2**. Продолжайте прокладывать маршрут до вывода **INN**. Дважды щелкните или нажмите клавишу **Enter**, чтобы завершить подключение, а затем нажмите клавишу **Esc** (см. рис. 5.52).




Рисунок 5.52. Соединение с контактом INN

Шаг 235. Вернитесь в **Navigator** assistant (см. рис. 5.53).




Рисунок 5.53. Navigator assistant после создания проводников

Как видно из рисунка, INN полностью перенаправлен, при этом нет сообщений об ошибках.

Шаг 236. Сохраните макет топологии и переходите к следующей лабораторной работе.

5.5. Проверка DRC

Вы уже внесли несколько изменений в макет, но по-прежнему не уверены, соблюдаются ли все физические правила. В этой лабораторной работе вы будете использовать проверку правил проектирования (DRC), чтобы устранить эту проблему. Рекомендуется проводить проверку DRC после любых серьезных изменений в дизайне, прежде чем двигаться дальше, чтобы избежать распространения ошибок.

Если вы строго следовали инструкциям, приведенным в других

лабораторных работах этого модуля, результаты тестов SRC должны быть аналогичны показанным в этой лабораторной работе. В противном случае могут возникнуть некоторые различия. В таком случае, возможно, вам лучше скопировать все из каталога **solutions/Module5/Lab15** и вставить в каталог **BAF_RAK**, заменив ваши файлы.

Шаг 237. Перейдите в **PVS > Run DRC**. В форме **DRC Run Submission Form** введите **DRCrun** в поле **Run Directory** и перейдите на вкладку **Rules** (вкладки **Элементы управления** находятся в левой части окна) (см. рис. 5.54).




Рисунок 5.54. Окно PVS

Шаг 238. На вкладке **Rules** нажмите кнопку ... в строке **Technology mapping file row** и укажите путь к библиотеке **gpdk045_v_6_0/pvtech.lib**.

Файл **pvtech.lib** определяет, где хранится необходимая информация о настройках для проверки правил проектирования. Структура аналогична файлу

cds.lib, в котором название технологии сопоставляется с расположением, в котором сохраняются правила.

Шаг 239. Выберите технологию **gpdk045_pvs** из выпадающего списка.

Форма **DRC Run Submission Form** должна выглядеть так, как показано ниже на рис. 5.55.




Рисунок 5.55. Форма DRC Run Submission Form

Если на панели **Rules** перечислены другие правила, удалите их.

Шаг 240. Оставьте остальные настройки как есть и нажмите **Submit**. Запустится выполнение программы, и на экране появится файл журнала. После завершения запуска должны появиться результаты проверки как на рис. 5.56.




Рисунок 5.56. Окно PVS DRC Viewer

Как вы можете видеть, найдено 27 ошибок **DRC**. Указанное число может варьироваться в зависимости от того, насколько точно ваш проект соответствует этому описанию.

Шаг 241. Нажмите на ошибку **NIMP.SP.1.** Выберите запись **OpAmp/NIMP.SP.1** в правой колонке (см. рис. 5.57).




Рисунок 5.57. Описание ошибки NIMP.SP.1 при нарушении правил проектирования

Посмотрите в правом нижнем углу программы просмотра, чтобы увидеть подробную информацию о выбранной ошибке. Это нарушение интервала между слоями имплантации N+.

Шаг 242. Вернитесь в окно **Layout** и нажмите кнопку **Dim** на главном горизонтальном меню (см. рис. 5.58, возможно, вам потребуется изменить размер окна и панелей инструментов, чтобы увидеть это). Результат должен получиться как на рис. 5.59.



Рисунок 5.58. Выбор кнопки Dim




Рисунок 5.59. Результат действия кнопки Dim

Местоположение ошибки увеличено и выделено на фоне других затемненных объектов. Ошибка указывает на то, что слои транзисторов **N+Implant** расположены слишком близко друг к другу. Вы можете решить эту проблему, соединив все слои **N+Implant**, поскольку все они должны соединяться в одном слое.

Шаг 243. В **Palette** assistant у становите флажок **Used**, чтобы увидеть только слои, используемые в проекте (см. рис. 5.60).




Рисунок 5.60. Установка переключателя Used

Шаг 244. Выберите **Nimp** и нажмите на **NV** (не видно), чтобы отключить видимость для всех остальных слоев (см. рис. 5.61). Флажки **V** и **S** справа от каждого слоя делают каждый слой «видимым» и/или «выбираемым».




Рисунок 5.61. Визуализация только одного слоя топологии

Шаг 245. Чтобы устранить ошибку с интервалом, нарисуйте прямоугольник на **Nim player**. Выбрав слой **Inp**, нажмите **r** и нарисуйте прямоугольник, ограничивающий пространство между имплантатами, как показано на рис. 5.62.




Рисунок 5.62. Рисование прямоугольника над слоем Inp

Если слои накладываются друг на друга, ошибка будет устранена

Шаг 246. Сохраните изменения, вернитесь к окну отчетов **DRC Reports** и нажмите **ReRun** (см. рис. 5.63), после этого окно будет выглядеть как на рис. 5.64.




*Рисунок 5.63. Окно отчетов **DRC Reports** до **ReRun***




*Рисунок 5.64. Окно отчетов **DRC Reports** после **ReRun***

Ошибка **NIMP.SP.1** должна исчезнуть. Если этого не произойдет, повторите описанный выше процесс для устранения дополнительных нарушений интервалов.

Шаг 247. Закройте все окна, кроме **CIW** и **Library Manager**, и перейдите к следующей лабораторной работе. При появлении соответствующего запроса вы можете отменить изменения.

5.6. Проверка LVS (Layout Versus Schematic)

Перед запуском **LVS** скопируете завершенную версию макета топологии в свою рабочую область.

Шаг 248. В CIW выберите **Tools > Library Path Editor** и перейдите к **Edit > Add Library**.

Шаг 249. В форме **Add Library** дважды щелкните каталог **solutions**, а затем выберите **Layout_solution** в поле **Library**. Нажмите **OK** (см. рис. 5.65).




Рисунок 5.65. Окно Add Library

Соответствующая библиотека будет добавлена в ваш сеанс работы.

Шаг 250. Закройте окно редактора путей к библиотеке и сохраните изменения при появлении соответствующего запроса (см. рис. 5.66).




Рисунок 5.66. Запрос на сохранение путей к библиотеке

Шаг 251. Проверьте диспетчер библиотек, чтобы убедиться, что библиотека **Layout_solution** указана в списке (см. рис. 5.67).




Рисунок 5.67. Проверка библиотеки Layout_solution

Шаг 252. Откройте **Layout_solution/OpAmp/layout**.

Шаг 253. Перейдите к **PVS > Run LVS**. Откроется форма как на рис. 5.68.




Рисунок 5.68. Форма PVS Run Submission

Шаг 254. Укажите каталог запуска: **Run Directory** из **LVSrun**.

Шаг 255. На вкладке **Rules** задайте для файла сопоставления технологий **Technology mapping file** значение **gpdk045_v_6_0/pvtech.lib**, а для технологии – **gpdk045_pvs**. Убедитесь, что на панели **Rules** есть единственная запись.

Шаг 256. На вкладке **Input** измените опцию **Convert Pin to** в **Geometry+Text** и измените параметр **Create CDL** на **auCDL**, как показано на рис. 5.69.




Рисунок 5.69. Изменения в форме PVS Run Submission

Это позволит убедиться в том, что все контакты правильно идентифицированы, даже если им не присвоены явные метки.

Шаг 257. На вкладке **Output** установите флажок **Create Quantus QRC Input Data**, как показано на риунке 5.70




Рисунок 5.70. Изменения в форме PVS Run Submission

Вы будете использовать соответствующий файл для извлечения паразитных параметров в следующем модуле.

Шаг 258. Оставьте остальные параметры по умолчанию и нажмите **Apply**. После завершения запуска **LVS** должно появиться следующее окно (см. рис. 5.71):

```
#########################################################
#                                                       #
# Run Result              : MATCH                       #
#                                                       #
# Run Summary             : [INFO]  ERC Results: Empty  #
#                           : [INFO]  Extraction Clean  #
#                                                       #
# ERC Summary File        : OpAmp.sum                   #
# Extraction Report File  : OpAmp.rep                   #
# Comparison Report File  : OpAmp.rep.cls               #
#                                                       #
#########################################################
```



Рисунок 5.71. Окно после запуска LVS

Это означает, что проверка LVS прошла успешно, и при сравнении вашего макета топологии с принципиальной схемой не обнаружено ошибок.

Шаг 259. Нажмите **No** в окне состояния запуска **Run Status**, в котором предлагается запустить **LVS DE** и закрыть **PVS.**

Шаг 260. Оставьте вид макета топологии открытым и переходите к следующему модулю.

6. МОДЕЛИРОВАНИЕ ПОСЛЕ СОЗАНИЯ ТОПОЛОГИИ

Чтобы иметь возможность моделировать с учетом паразитных эффектов, нужно извлечь эти паразитные эффекты из вашего макета топологии. Для этого в данной работе применяются инструменты модуля **Quantus** для создания двух разных форматов parasitic: подробного файла стандартного формата паразитных эффектов (Detailed Standard Parasitic Format, DSPF) и Smart View.

DSPF является наиболее распространенным методом представления паразитных эффектов в файлах и используется уже много лет. SmartView – это новый вид представления, который позволяет легко моделировать и анализировать проект после создания чертежа топологии в ADE без необходимости управления внешними файлами или дополнительных шагов по преобразования форматов. Smart View позволяет уменьшить объем данных и повысить производительность по сравнению с исходным извлечением паразитных эффектов, выполненным **Quantus**. Другим преимуществом Smart View является возможность визуализации объектов, являющихся источниками паразитных эффектов на макете топологии. Если в вашей версии **Quantus** функция **Smart View** еще не включена, вы можете пропустить раздел 6.2.

6.1. Использование Quantum для создания файла DSPF

Шаг 261. В макете перейдите в **Quantus > Run PVS - Quantus** и заполните начальную форму, как показано на рис. 6.1.




Рисунок 6.1. Окно настройки Quantus PVS

Шаг 262. Нажмите **OK** в форме. В форме запуска программы извлечения паразитных параметров **Quantus (PVS) Parasitic Extraction Run Form** заполните вкладку **Setup**, как показано ниже на рис. 6.2.




Рисунок 6.2. Форма запуска программы извлечения паразитных параметров Quantus (PVS) Parasitic Extraction Run Form

Перейдите на вкладку **Extraction** и заполните ее, как показано на рис. 6.3.




Рисунок 6.3. Вкладка Extraction

Шаг 263. Нажмите **Apply**, чтобы начать извлечение.

После завершения **Quantus Run** должно открыться следующее окно (см. рис. 6.4).



*Рисунок 6.4. Окно завершения работы **Quantus Run***

Если вы проверите указанный путь, то сможете увидеть созданный файл DSPF

Шаг 264. Нажмите **Close**. Оставьте все остальное, включая главное окно **Quantus**, открытым и переходите к следующей лабораторной работе.

6.2. Использование Quantus для создания интеллектуального представления

Шаг 265. Вернитесь на вкладку **Setup** в форме **Quantus (PVS) Parasitic Extraction Run Form**.

Шаг 266. Измените параметр **Output** на **Smart View**. Затем измените название **View** на **sv_extracted** и убедитесь, что флажок поля **Auto Accuracy Downgrade** отключен (см. рис. 6.5). Оставьте все остальные значения по умолчанию.




Рисунок 6.5. Отключение Auto Accuracy Downgrade

Шаг 267. Нажмите **Apply** снова.

Когда программа **Quantus Run** будет завершена, должно открыться следующее окно (см. рис. 6.6).




Рисунок 6.6. Завершение работы программы Quantus Run

Шаг 268. Нажмите **Close** и выйдите из **Quantum**. Проверьте, есть ли в диспетчере библиотек **Library Manager** представление **sv_extracted** (см. рис. 6.7).




Рисунок 6.7. Диспетчер библиотек с записью sv_extracted

Шаг 269. Закройте представления схемы и макета. CIW и менеджер библиотек должны быть по-прежнему открыты.

Шаг 270. Щелкните правой кнопкой мыши на только что созданном представлении **sv_extracted** в разделе **Layout_solution > OpAmp** и выберите **Copy**. Разместите это представление в библиотеке **My Op Amp**.

Шаг 271. В разделе **To** переключите библиотеку с **Layout_solution** на **My Op Amp**. В результате диалоговое окно просмотра копии **Copy View** должно выглядеть так, как представлено на рис. 6.8:




Рисунок 6.8. Вкладка Copy View

Шаг 272. Нажмите **OK** в диалоговом окне. В диалоговом окне **Copy Problems** выберите **OK** (см. рис. 6.9). Это позволит создать копию извлеченного представления в вашей рабочей библиотеке.




*Рисунок 6.9. Создание копии диалоговом окне **Copy Problems***

6.3. Создание Config View с помощью Virtuoso Hierarchy Editor

В этой лабораторной работе вы создадите «конфигурационный» вид, чтобы использовать извлеченные виды для моделирования после компоновки топологии.

Шаг 273. В диспетчере библиотек **Library Manager** выберите библиотеку **MyOpAmp** и **OpAmp_utran** ячейку. Выберите **File > New > Cell View** или используйте горячую клавишу **Crtl+n**. Заполните форму (как показано ниже на рис. 6.10) и нажмите **OK**.




Рисунок 6.10. Форма New File

Откроется Virtuoso Hierarchy Editor вместе с новым окном New Configuration.

Шаг 274. В поле **View** в верхней части ячейки выберите раздел **Top Cell** и **schematic**.

Шаг 275. Нажмите кнопку **Use Template** в нижней части диалогового окна в поле **Name** введите **spectre** (см. рис. 6.11). Нажмите **OK** в форме.




Рисунок 6.11. Форма Use Template

При этом списки **View** и **Stop** будут заполнены именами, которые используются в сетевом списке Spectre. Эти списки будут определять порядок по умолчанию по мере продвижения списка цепей (net-листа) по проекту.

Новая форма **New Configuration** должна выглядеть так, как показано на рис. 6.12.




Рисунок 6.12.Рисунок 6.12 Форма New Configuration

Обратите внимание, что список библиотек **Library List** используется только в маршрутах проектирования, управляемых текстовыми файлами. Это часто встречаются в проектах со смешанным сигналом. На данный момент оставьте список как есть.

Шаг 276. Нажмите **OK** в диалоговом окне **New Configuration**. В результате конфигурация должна выглядеть так, как показано на рис. 6.13.




Рисунок 6.13. Конфигурация библиотек проекта

В этом редакторе отображается каждый блок/компонент, использованный в проекте. В столбце **View Found** отображаются виды, которые будут использоваться при движении по иерархии и при создании списка соединений.

Шаг 277. Щелкните правой кнопкой мыши на строке **OpAmp** столбца **Cell** и выберите **Set Cell View > sv_extracted** (см. рис. 6.14).




Рисунок 6.14. Окно Table View с выделением sv_extracted

Шаг 278. Нажмите на значок  на панели инструментов, чтобы обновить изменения. В появившемся окне нажмите **ОК**. Затем создайте аналогичное представление для теста **ac**.

Шаг 279. В редакторе **Hierarchy Editor** выберите **File > Save As** и измените имя ячейки на **Op Amp_ac**, как показано ниже на рис. 6.15. Напишите **config** в поле **View**. Затем нажмите **ОК**.




Рисунок 6.15. Сохранение конфигурации для теста ac

Теперь, когда вы создали копию конфигурационного представления для теста **ac**, вам просто нужно изменить верхнюю ячейку, поскольку это единственное различие между обоими представлениями.

Шаг 280. В окне конфигурации **Op Amp_ac** выберите **Edit** в разделе **Top Cell** и измените имя ячейки на **Op Amp_ac**, как показано ниже на рис. 6.16. Затем нажмите **ОК**.




Рисунок 6.16. Редактирование имени ячейки теста

Шаг 281. Обновите этот вид конфигурации, нажав на значок  . Нажмите **ОК** в появившемся окне (см. рис. 6.17).




Рисунок 6.17. Обновление конфигурации проекта

Теперь вы успешно создали два конфигурационных представления.

Шаг 282. Закройте окно настройки и переходите к следующему разделу.

6.4. Моделирование в ADE Assembler после создания топологии

Шаг 283. Откройте окно **maestro**, используя команду **My OpAmp > OpAmp_sim > maestro**. Откроется окно **ADE Assembler** (см. рис. 6.18).




Рисунок 6.18. Окно ADE Assembler

Шаг 284. Разверните раздел **Tests** в помощнике по просмотру данных **Data View** assistant, щелкните правой кнопкой мыши на тесте **train** и создайте две его копии, дважды выбрав **Create Test Copy** (см. рис. 6.19).




Рисунок 6.19. Выбор функции Create Test Copy

Шаг 285. Измените название двух новых тестов на **tran_SmartView** и **tran_DSPF**.

Шаг 286. Повторите этот же процесс для теста переменного тока **ac**, чтобы

список тестов **maestro view** отображался так, как показано ниже на рис. 6.20. Перетащите и измените порядок следования тестов, чтобы все тесты **tran** и **ac** отображались вместе.




Рисунок 6.20. Окно Data View со списком тестов

Шаг 287. Щелкните правой кнопкой мыши на тесте **tran_SmartView** и выберите **Design**.

Шаг 288. В диалоговом окне **Choose Design** убедитесь, что выбран параметр **OpAmp_tran**, и выберите вид представления **config** (см. рис. 6.21). Нажмите **OK**.




Рисунок 6.21. Форма Choose Design

Шаг 289. Щелкните правой кнопкой мыши на тесте **tran_DSPF** и выберите **Simulation Files**. Откроется форма настройки файлов моделирования (см. рис. 6.22).




Рисунок 6.22. Форма настройки файлов моделирования

Шаг 290. Добавьте созданный вами файл **OpAmp.dspf** в раздел файлов с описанием паразитных эффектов (DSPF) как показано на рис. 6.23.




Рисунок 6.23. Добавление файла OpAmp.dspf в проект

Шаг 291. Нажмите **OK** в этой форме.

Шаг 292. Повторите этот процесс для **ac_SmartView** и **ac_DSPF**, изменив ссылку на проект теста **ac_Smartview**, чтобы использовать конфигурацию **OpAmp_ac**, и добавив тот же файл **DSPF** в файлы моделирования для **ac_DSPF**.

Следующим шагом будет запуск этих симуляций. Поскольку необходимо выполнить шесть симуляций, настройте **ADE**, чтобы разрешить параллельные запуски.

Шаг 293. Перейдите в меню **Options > Job Setup** задания и установите в поле **Max. Jobs** максимальное значение, равное 2, как показано ниже на рис. 6.24. Нажмите кнопку **OK** в форме.




Рисунок 6.24. Окно настройки Job Policy Setup

Это запустит сразу два задания **Spectre**.

Шаг 294. Нажмите значок запуска симуляции  (см. рис. 6.25).




Рисунок 6.25. Отображение процесса симуляции.

Во время выполнения моделирования на панели **Run Summary** вы увидите два значка терминала, представляющих два параллельных задания. По мере начала выполнения заданий статус будет меняться с **pending** (ожидание) на **simulating** (моделирование).

После завершения всех симуляций появятся численные результаты измерений и значки пиктограмм для сигналов (см. рис. 6.26). Большинство значений должны быть выделены зеленым цветом, что указывает на соответствие проекта техническим требованиям при любых условиях. Некоторые значения выделены желтым цветом, что указывает на влияние паразитных эффектов на ваш проект.

Test	Output	Nominal	Spec	Weight	Pass/Fail
Filter	Filter	Filter	Filter	Filter	Filter
tran	Vout_tran				
tran	Vin_tran				
tran	Vout_dc	1.004			
tran	Vin_dc	1			
tran	Slew Rate	51M	> 50M		pass
tran	Settling Time	23.34n	< 50n		pass
tran	Offset	3.85m	range -10m 10m		pass
tran	Pdiss	184.9u	< 200u		pass
tran_SmartView	Vout_tran				
tran_SmartView	Vin_tran				
tran_SmartView	Vout_dc	1.003			
tran_SmartView	Vin_dc	1			
tran_SmartView	Slew Rate	51.82M	> 50M		pass
tran_SmartView	Settling Time	25.5n	< 50n		pass
tran_SmartView	Offset	2.955m	range -10m 10m		pass
tran_SmartView	Pdiss	201.7u	< 200u		near
tran_DSPF	Vout_tran				
tran_DSPF	Vin_tran				
tran_DSPF	Vout_dc	1.003			
tran_DSPF	Vin_dc	1			
tran_DSPF	Slew Rate	51.82M	> 50M		pass
tran_DSPF	Settling Time	25.5n	< 50n		pass
tran_DSPF	Offset	2.955m	range -10m 10m		pass
tran_DSPF	Pdiss	201.7u	< 200u		near
ac	Av_ac				
ac	UGB	121.1M	> 50M		pass
ac	Av0	60.36	> 60		pass
ac_SmartView	Av_ac				
ac_SmartView	UGB	136.2M	> 50M		pass
ac_SmartView	Av0	59.59	> 60		near
ac_DSPF	Av_ac				
ac_DSPF	UGB	136.2M	> 50M		pass
ac_DSPF	Av0	59.59	> 60		near

Рисунок 6.26. Результаты симуляции

Дополнительные шаги, такие как согласование транзисторов и использование защитных колец при разработке макета, вероятно, позволили бы получить лучшие результаты после редактирования проекта, но здесь эти шаги рассматриваются. Обратите внимание, что результаты тестов с извлеченным видом идентичны результатам тестов с использованием файла DSPF. Это ожидаемо, поскольку паразитные эффекты, обнаруженные модулем **Quantum**, точно такие же, как и в данном разделе.

7. СИНТЕЗ ТОПОЛОГИИ

Цель работы – приобретение базовых навыков логического синтеза и топологического проектирования блоков цифровых схем с помощью САПР.

Для достижения цели работы предлагается пройти указанные этапы маршрута для простейшей схемы, представленной на языке описания аппаратуры с использованием реальной открытой библиотеки.

Особенностью работы будет являться использование САПР с открытым исходным кодом, что делает ее доступной для широкого круга обучающихся.

7.1. Вступление

7.1.1. Маршрут проектирования СБИС

При проектировании СБИС используется нисходящая модель маршрута проектирования. В такой организации маршрута проект проходит различные фазы постоянно увеличивая детализацию представления. Основные этапы представлены на рис. 7.1. Рассмотрим их подробнее.




Рисунок 7.1. Маршрут проектирования системы на кристалле

Создание поведенческой модели. На первом этапе происходит проработка технических требований к разрабатываемой микросхеме, проработка общей архитектуры микросхемы, что может включать в себя: построение модели на языке высокого уровня, определение основных высокоуровневых блоков и связей между ними, распределение потоков данных между блоками, выбор внутренних и внешних шин, входных и выходных интерфейсов микросхемы, стратегий синхронизации и сброса.

Создание RTL модели. RTL (англ. Register Transfer Level уровень регистровых передач) модель – это описание схемы, выполняемое с помощью языков описания аппаратуры. Оно включает в себя объявление регистров и описание комбинационной логики. Регистры (обычно реализованные с помощью D-триггеров) синхронизируют работу схем по фронтам синхросигнала. Элементы комбинационной логики выполняют логические функции и, обычно, представляют собой логические вентили. На языке описания аппаратуры регистры аналогичны переменным в языках программирования компьютеров, а комбинационная логика описываются конструкциями типа «if-then-elsek и арифметическими операциями. После создания RTL модели проводится ее функциональное тестирование. Для этого выполняется моделирование RTL с помощью специального тестового окружения. Также возможна реализация проекта на ПЛИС.

Логический синтез. На этапе синтеза происходит преобразование RTL модели в цепи из заранее спроектированных стандартных ячеек и макроблоков при помощи САПР с одновременной оптимизацией по быстродействию, размерам и потребляемой мощности. Логические элементы входят в состав библиотек стандартных ячеек, которые необходимо загрузить в САПР. Инструкцией по оптимизации служат файлы временных ограничений формата SDC. В процессе синтеза можно выделить следующие этапы:

1. Оптимизация логической функции;
2. Реализация логической функции в базисе загруженных библиотек;
3. Оптимизация критических путей;
4. Внедрение тестовых структур (DFT − англ. Design For Test);
5. Генерация списка межсоединений (англ. netlist);
6. Проверка и вывод результатов.

В результате синтеза, САПР создает netlist - список межсоединений СБИС, преобразует информацию о временных ограничениях для этапа топологического проектирования, а также выводит информацию о временных параметрах,

размерах, мощности и т.д.

После синтеза с помощью специального САПР проводится проверка логической эквивалентности полученного нетлиста и исходного RTL.

Топологическое проектирование. Основной задачей топологического проектирования является размещение и трассировка элементов схемы на кристалле.

Основные этапы топологического проектирования представлены на Рисунок 7.1. Стадия создания floorplan включает в себя:

1. Определение размера кристалла;
2. Размещение ячеек ввода-вывода;
3. Размещение и трассировка бампов (в случае flip chip);
4. Размещение макроблоков;
5. Размещение физических ячеек (Well-Tap/End-Cap);
6. Построение сетки земли − питания.

По ходу маршрута происходит оптимизация по быстродействию и потребляемой мощности. Для проверки удовлетворения временным ограничениям на каждом этапе проводится статический временной анализ (STA).

При топологическом проектировании больших проектов существует возможность разбивать их на блоки, топология которых разрабатывается по отдельности. Данный подход наиболее оправдан в случае, когда СБИС содержит несколько одинаковых блоков, либо данные блоки будут использоваться в других проектах. В таком случае можно добиться лучшей оптимизации проекта по быстродействию и сократить время разработки. Однако при этом возникают сложности при согласовании тактовых сигналов блоков и их систем питания. В рамках данной работы мы будем заниматься разработкой топологии именно отдельного блока. Маршрут разработки отдельного блока в основном повторяет маршрут разработки всей микросхемы. Наибольшее отличие касается элементов ввода-вывода. В состав блока не входят ячейки ввода-вывода, контактные площадки или бампы.

Для данного блока этап разработки floorplan состоит из этапов, отраженных на рис. 7.1.

Финальная верификация и оптимизация. По завершении основных этапов топологического проектирования проводится финальная оптимизация временных параметров в специализированном САПР. Затем выполняется верификация проекта для того, чтобы убедиться, что разработанная топология удовлетворяет начальным требованиям, а также требованиям

фабрики-изготовителя. Финальная верификация по каждому из критериев проводится, как правило, в специализированном САПР и включает в себя следующие этапы:

- Финальный статический временной анализ;
- Анализ потребляемой мощности;
- Анализ падения напряжения;
- Проверка электромиграции;
- DRC – проверка топологии на соответствие требованиям фабрики-изготовителя;
- LVS – проверки соответствия топологии финальному списку межсоединений;
- ERC – проверка на наличие нарушений электрических характеристик.

7.1.2. Задачи

В процессе выполнения работы необходимо выполнить следующие основные задачи:

1. Ознакомиться с вводной информацией о проекте (структура директорий, verilog описание);
2. Синтезировать список межсоединений (netlist);
3. Оценить размер топологии блока на основе результатов синтеза;
4. Разработать floorplan блока, включая настройку размеров блока и определение параметров сетки земли-питания;
5. Выполнить размещение стандартных ячеек, синтез дерева тактовых сигналов, трассировку межсоединений;
6. Выписать финальный GDS файл.

Помимо этого, работа включает дополнительные задания, направленные на ознакомление со структурой входных и выходных данных.

7.1.3. Используемые данные

В маршруте проектирования СБИС помимо последовательности этапов важную роль играют входные и выходные данные для каждого этапа. В рамках данной работе мы будем использовать ограниченный набор данных. В первую очередь мы будем работать с LEF, TechLEF, DEF и GDS файлы. С этими файлами будет связано несколько практических заданий.

- LEF файл содержит базовую геометрическую информацию о ячейках, такую как геометрические размеры, расположение пинов;
- TechLEF – технологический LEF файл. Содержит общую информацию

о техпроцессе, значимую для топологического САПР. Он содержит такую информацию как шаг расположения стандартных ячеек, максимальная толщина металла в каждом слое, характеризацю переходных отверстий и т.д;

- DEF файл используется для хранения информации о взаимном расположении элементов и межсоединений блока. В данной работе будет использоваться для сохранения данных после прохождения каждого этапа разработки топологии;
- GDS – это бинарный файл, который содержит полное описание топологии ячейки/блока/кристалла в виде полигонов.

Помимо этого, в работе будут использоваться LIB и SDC файлы.

LIB файлы представляют информацию о задержках элементов в виде таблиц с небольшим количеством значений. Для каждого конкретного входного значения САПР выполняет аппроксимацию на основе данных таблицы. Пример таблицы приведен на рис. 7.2.




Рисунок 7.2. Пример таблицы задержек и LIB файла

Описываемые в LIB характеристики зависят от внешних условий. Чтобы учесть эти зависимости разработчики библиотек создают несколько наборов LIB файлов, в зависимости от таких параметров, как температура, напряжение, вариации технологического процесса.

В файлах временных ограничений (SDC) объявляются тактовые сигналы, их ключевые параметры, такие как: период, время нарастания и спада, запасы для временного анализа. Также в SDC задаются параметры, необходимые для

статического временного анализа (STA), такие как входные и выходные задержки схемы.

Пример – определение тактового сигнала с характеристиками, представленными на рис. 7.3.




Рисунок 7.3. Пример тактового сигнала

```
1 create_clock -name BDYCLK -period 15 -waveform {5 12}
[get_ports GBLCLK]
```

Для выполнения работы необходимы следующие САПР:

- Yosys – для логического синтеза;
- OpenRoad – для разработки топологии;
- Magic – для генерации финального GDS;
- KLayout – для просмотра GDS и LEF файлов.

Ссылки ведут на публичные репозитории или сайты САПР, где приведены инструкции для установки, документация, исходный код. Следует отметить, что данные САПР поддерживаются только дистрибутивами Linux либо macOS. Для работы с Windows вам потребуется предварительная установка виртуальной машины Linux. Непосредственная установка каждого САПР рекомендуется в случае, если вы планируете углубленное изучение темы, выходящее за рамки данной работы. Мы же будем использовать более простой способ, а именно работу внутри пакета OpenLane. Основная задача OpenLane – полностью автоматизированный синтез GDS из RTL. В результате многие процессы, такие как разработка floorplan остаются скрытыми.

В данной работе мы будем использовать САПР, входящие в OpenLane по-отдельности, что позволит более подробно изучить маршрут, подготовиться к работе с более сложными проектами, для которых маршрута OpenLane будет недостаточно.

7.2. Подготовка

7.2.1. Основы TCL и Bash

TCL – высокоуровневый скриптовый язык, интегрированный во многие САПР для разработки микроэлектроники, включая используемые в данной работе. Это означает, что команды САПР можно использовать в скриптах, написанных на TCL, что позволяет автоматизировать большое количество задач.

Далее будет приведена краткая памятка по языку TCL, затрагивающая исключительно синтаксические конструкции, используемые в данной работе. Для успешного прохождения работы не требуется писать скрипты на языке TCL, поэтому ознакомление с памяткой можно пропустить без потери возможности прохождения работы, однако знакомство с TCL поможет лучше понять используемые команды и сценарии их использования. Для более детального Для более детального изучения TCL рекомендуем обратиться к специализированной литературе.

```
# Так выглядит комментарий на новой строке

set a 1 ; # для встроенного в строку комментария ставится ;
перед решеткой

set  X_size  100 ; # объявляем переменную X_size и присеваем
ей значение 100

puts $X_size ; # используем переменную X_size в другой
команде с помощью символа $ в данном случае для вывода
значения переменной на экран

set inputs [ all_inputs] ; # Переменной inputs присваивается
результат выполнения команды САПР all_inputs

# Для перехода на новую строку в рамках одной команды исполь-
зуется символ \. Пример:
set  a  \
1

set  input_pins  {} ; # Объявление пустого списка input_pins

lappend input_pins $X; # Добавить элемент X в список
input_pins

# foreach - присваивает каждое значение из списка переменной
и затем выполняет блок кода, заключенный в фигурные скобки.
Пример для списка inputs:
foreach input $inputs {
lappend input_pins [ get_full_name $input]
```

```
}

# Цикл for с увеличением индекса i. В данном случае на экран
будут выводиться значения индекса до тех пор пока выполняется
условие: for { set i 0} { $i < 5} { incr i} {
puts $
}

source script.tcl; #запуск скрипта
```

Так как большая часть работы с САПР будет проходить в командной строке, рассмотрим минимальный набор команд Bash – командной оболочки Unix систем, который пригодится для работы в терминале.

```
cd dir # перейти в директорию dir
cd .. # вернуться в предыдущую директорию
ls # вывести список содержимого директории
cat file # вывести в терминал содержание файла file; может быть
полезно при просмотре содержания скриптов
```

Для быстрой работы в терминале рекомендуется применять клавишу «стрелка вверх» для возврата к предыдущей введенной команде.

7.2.2. Знакомство с проектом

Шаг 295. В ОС Windows загрузить виртуальную машину Oracle VM VirtualBox, воспользовавшись ярлыком (см. рис. 7.4).




Рисунок 7.4. Ярлык виртуальной машины

Шаг 296. Из вкладки виртуальной машины запустить ОС lubuntu 22.04 (см. рис. 7.5).

Шаг 297. На рабочем столе виртуальной машины найти соответствующий ярлык и открыть папку **OpenLane**.

Шаг 298. В папке OpenLane найдите папку **vlsi_be_labs** и перейдите в неё. Это основная папка проекта. Рассмотрим её структуру.

• lefs – директория, содержащая технологический LEF файл skywater.lef, а также вспомогательный файл sky130_fd_sc_hd.lef с LEF файлом для каждого из библиотечных элементов;

• lib – директория, содержая единый liberty файл для всех ячеек: sky130_fd_sc_hd_tt_025C_1v80.lib;

• scr – директория, содержащая скрипты. Имеет поддиректории:

– syn – директория, содержащая единый скрипт для логического синтеза syn.tcl;

– layout – дирекория, содержащая скрипты, необходимые для разработки топологии;

– sdc – директория, содержащая файл временных ограничений const.sdc, который будет использоваться на этапе разработки топологии;

– gds – директория, содержащая скрипты необходимые для генерации финального GDS файла с помощью САПР Magic;

• skywater-pdk – директория, содержащая файл lef2gds.map, позволяющий сопоставить названия слоев из Tech LEF файла с номерами слоёв в GDS файле, а также поддиректорию cells с характеризующими файлами для каждой ячейки;

• verilog – директория, содержащая RTL модель проекта в формате verilog;

• work – рабочая директория, содержащая соответствующие пустые поддиректории для выполнения каждого этапа работы. В эти поддиректории будут также выписываться результаты выполнения работы.




Рисунок 7.5. – Запуск lubuntu

Шаг 299. Перейдите в директорию **verilog** и откройте файл **seven_segment_seconds.v**.

Проведите краткий анализ RTL модели блока: обратите внимание на общий размер файла, количество модулей, наличие или отсутствие последовательной логики. Также оцените общее количество входов и выходов.

Если вы обладаете достаточным знанием verilog, постарайтесь определить функциональность блока.

7.2.3. Просмотр LEF и GDS файлов в KLayout

Шаг 300. Вернитесь в папку **OpenLane** запустите терминал, нажав клавишу **F4** и выполните команду:

```
make mount
```

После выполнения этой команды становятся доступны используемые в данной работе САПР в рамках OpenLane. Дальнейшая работа будет выполняться в этом терминале. Если по какой-то причине данная сессия оказалась завершена, повторите данный пункт.

Шаг 301. Перейдите в папку, содержащую файлы, характеризующие ячейку AND с помощью команды:

```
cd vlsi_be_labs/skywater/pdk/cells/and2
```

Шаг 302. Запустите KLayout, выполнив команду:

```
klayout
```

В результате откроется графический интерфейс САПР KLayout (см. рис. 7.6).




Рисунок 7.6. Графический интерфейс KLayout

Шаг 303. В графическом интерфейсе KLayout выберите **File > Open**, в списке предложенных файлов выберите **sky130_fd_sc_hd and2_0.gds** и нажмите Open.

В результате вы увидите GDS элемента (см. рис. 7.7).




Рисунок 7.7. GDS файл ячейки

Обратите внимание на панель **Layers** справа. В этой панели приведен список слоев GDS. Каждый слой характеризуется номером слоя (первое число) и, так называемым, Data Type (второе число).

Шаг 304. В графическом интерфейсе KLayout выберите **File > Open In New Panel**, в списке предложенных файлов выберите **sky130_fd_sc_hd__and2_0.lef** и нажмите **Open**.

В результате в KLayout открыты 2 вкладки, содержащие LEF и GDS файлы для одной ячейки (см. рис. 7.8), что позволяет сравнить эти 2 представления. Обратите внимание что LEF представление ячейки имеет меньшее количество слоев, что видно как по списку слоев, так и по, непосредственно, изображению.

Шаг 305. Во вкладке с LEF файлом в списке слоев кликните правой кнопкой мыши по слою **met1.PIN 3/2** затем в списке опций выберите **Show Only Selected** В результате будут видны полигоны, соответствующие выделенному слою (см. рис. 7.9).

Шаг 306. Перейдите во вкладку с GDS файлом и аналогичным образом выделите слой 68/20. На экране отобразятся те же полигоны в GDS файле.

Шаг 307. На этом мы закончили первоначальное знакомство с LEF и GDS файлами, поэтому закройте KLayout и в терминале вернитесь в корневую папку проекта с помощью команды:

```
cd ../../..
```




Рисунок 7.8. LEF файл ячейки




Рисунок 7.9. Графический интерфейс KLayout

7.3. Логический синтез

7.3.1. Синтез в Yosys

Шаг 308. Перейдите папку **work/syn** и запустите команду:

```
yosys ../../ scr/ syn / syn.tcl  -l log.txt
```

При запуске этой команды САПР yosys выполнит скрипт syn.tcl и запишет всю информацию о процессе выполнения в файл log.txt

Скрипт syn.tcl имеет следующее содержание:

```
# usage yosys ../../scr / syn / syn.tcl -l log.txt

# to use tcl correctly
yosys -import

# ################################################################
# 1. Reading design
read_verilog .. / .. / verilog / seven_segment_seconds.v
hierarchy -check -top seven_segment_seconds
################################################################

################################################################
# 2. Optimization
procs
fsm
opt
memory
opt

################################################################

################################################################
# 3. Mapping to the library
techmap
opt

dfflibmap -liberty .. / .. / lib /
sky130_fd_sc_hd__tt_025C_1v80.lib
abc -liberty .. / .. / lib /
sky130_fd_sc_hd__tt_025C_1v80.lib

clean

################################################################

################################################################
# 4. Report
stat
################################################################
```

```
#############################################################

# 5. Write netlist
write_verilog segment_seconds_netlist.v

#############################################################
```

Скрипт состоит из 5 блоков команд:

1. Загрузка проекта (Reading design) – на этом этапе происходит загрузка RTL модели проекта в формате velilog с помощью команды read_verilog, а также задается top уровень проекта с помощью команды:

hierarchy -check -top <имя top модуля в verilog>;

2. Оптимизация (Optimization) – на этом этапе выполняется набор команд, оптимизирующих логику RTL модели;

3. Трансляция логических функций в базис библиотечных элементов (Mapping to the library) – на этом этапе в командах diffmap и abc используется библиотека стандартных ячеек, элементы которой попадут в итоговый список межсоединений;

4. Генерация информации о проекте (Report) с помощью команты stat;

5. Выписка списка межсоединений (Write netlist) с помощью команды write_verilog.

После выполнения скрипта в терминале должно быть видно следующее (см. рис. 7.10):



Рисунок 7.10. Завершение логического синтеза

В рабочей папке work/syn должны появиться файлы log.txt и segment_second_netlist.v

Шаг 309. Откройте log.txt и проверьте на наличие ошибок, сделав поиск по ключевому слову **ERROR**. Для вызова поискового окна в текстовом редакторе можно использовать комбинацию клавиш ctrl+f. Убедившись в отсутствии ошибок и наличии синтезированного netlist, перейдем к анализу результатов синтеза.

7.3.2. Анализ результатов синтеза

Шаг 310. Откройте файл segment_second_netlist.v и ознакомьтесь с его содержимым. Обратите внимание, что не смотря на формат .v, netlist отличается от непосредственно описания схемы на языке описания аппаратуры. Главное отличие в том, что в netlist фигурируют библиотечные элементы, что и является основным результатом синтеза – перевод описания на языке описания аппаратуры в базис библиотечных элементов.

Шаг 311. При логическом синтезе мы не использовали LEF файлы, т.е. не предоставляли САПР никакой физической информации, в частности, информации о размерах стандартных ячеек. Однако на первом этапе разработки топологии нам необходимо задать размер блока. Выполним примерную оценку необходимого размера. Найдите в выводе информации синтеза раздел design (см. рис. 7.11). В нем приведено общее количество ячеек (строка Number of cells), а также количество ячеек каждого используемого типа ниже.




Рисунок 7.11. Завершение логического синтеза.

Шаг 312. Найдите наиболее часто используемую в проекте ячейку и скопируйте её название.

Шаг 313. Сверните терминал и откройте файл **sky130_fd_sc_hd.lef** из папки **lefs**.

Шаг 314. Поиском найдите в файле LEF для самой часто используемой ячейки.

Шаг 315. Вычислите площадь ячейки. Для этого в LEF файле под именем ячейки найдите строку SIZE где приведен горизонтальный и вертикальный размер ячеек в микрометрах. Умножьте эти 2 числа, чтобы получить площадь ячейки. На рис. 7.12 приведен пример этого участка LEF файла для произвольной ячейки.

```
MACRO sky130_fd_sc_hd__clkbuf_1
  CLASS CORE ;
  FOREIGN sky130_fd_sc_hd__clkbuf_1 ;
  ORIGIN 0.000 0.000 ;
  SIZE 1.380 BY 2.720 ;
  SYMMETRY X Y R90 ;
  SITE unithd ;
  PIN A
    DIRECTION INPUT ;
    USE SIGNAL ;
    ANTENNAGATEAREA 0.196500 ;
```

Рисунок 7.12. Пример описания размера в LEF

Шаг 316. Умножьте площадь ячейки на общее количество ячеек в проекте (см. рис. 7.13), получив таким образом примерную площадь всех логических ячеек блока.



Рисунок 7.13. Участок TechLEF файла

Шаг 317. Так как помимо непосредственно синтезированных ячеек необходимо оставить свободное место для размещения физических ячеек и дополнительных буферов/инверторов, предназначенных для оптимизации, поделите полученную площадь на 0.7, тем самым обеспечив заполнение на уровне 70%.

Шаг 318. Извлеките квадратный корень из получившейся площади, тем самым получив стророны блока для случая квадратной формы.

Шаг 319. При выборе размера необходимо учесть технологический шаг размещения стандартных ячеек (SITE). Это означает, что размеры блока должны быть кратны данному шагу, который приведен в TechLEF файле. Для удобства необходимый участок файла приведен на рис. 3.4.

Размеры блока должны быть кратны размерам SITE unithd, т.е. горизонтальный размер (X) должен быть кратен 0.46, а вертикальный кратен 2.72.

На шаге 318 вы получили одинаковый горизонтальный и вертикальный размеры для блока квадратной формы. Приведите их к кратным 0.46 и 2.72 соответственно значениям, т.е. округлите до ближайших значений кратных 0.46 и 2.72. Зафиксируйте получившиеся значения для дальнейшего использования.

7.4. Разработка топологии

7.4.1. Запуск OpenRoad

Шаг 320. Перейдите папку **work/layout** и запустите команду:

```
openroad -gui -log log.txt
```

Эта команда не только запускает интерфейс пользователя САПР, но также автоматически создаёт файл логирования log.txt, который служит для записи всех результатов и действий, выполненных в программе. Этот документ становится ключевым для анализа возможных ошибок и для документирования процесса проектирования.

Шаг 321. Ознакомимся с интерфейсом OpenRoad (см. рис. 7.14). На рис. подробно показаны все основные элементы графического интерфейса данного САПР. Они включают в себя области отображения топологии, отображения результата исполнения команд, контроля отображения элементов топологии, а также расширенную информацию о проекте.

Важной частью интерфейса является нижняя секция, которая функционирует как терминал. В этой зоне пользователь может вводить команды непосредственно, что влияет на управление топологией блоков и деталей проекта.




Рисунок 7.14. Основные элементы графического интерфейса OpenRoad

7.4.2. Загрузка проекта в OpenRoad

Шаг 322. В командной строке OpenRoad запустите команду:

```
source ../../ scr/ layout/ load_design.tcl
```

Произойдет исполнение скрипта load_design.tcl, имеющего следующее содержание:

```
################################################################
#set units and define corner
set_cmd_units -time ns -capacitance pF -current mA -voltage V
\
-resistance kOhm -distance um
define_corners typical

################################################################

################################################################

# Read LEF files
read_lef .. / .. / lefs / skywater.lef ; # Techlef
source .. / .. / lefs / lefs.txt ; # load all cell LEFs

################################################################

################################################################

# Read LIB file
read_liberty -corner typical .. / .. / lib /
sky130_fd_sc_hd__tt_025C_1v80.lib
################################################################
```

```
################################################################

# Read the netlist
read_verilog .. / syn / segment_seconds_netlist.v
link_design seven_segment_seconds

################################################################

################################################################

# Read SDC file
read_sdc .. / .. / scr / sdc / const.sdc

################################################################
```

Данный скрипт задает некоторые начальные настройки, а затем последовательно загружает LEF и LIB файлы, полученный после логического синтеза нетлист, а также SDC файл.

7.4.3. Разработка floorplan

Шаг 323. Сверните OpenRoad, перейдите в директорию: **vlsi_be_labs/scr/layout** и откройте файл set_fp.tcl Содержание данного файла представлено ниже:

```
##########################################
#set the block size
set X_size xxx
set Y_size yyy
# ##########################################

# ##########################################
initialize_floorplan \
-site unithd \
-core_area "0 0 $X_size $Y_size " \
-die_area "0 0 $X_size $Y_size "

make_tracks
##########################################
```

Шаг 324. Вместо xxx и yyy на 3 и 4 строчках скрипта соответственно введите рассчитанные на шаге 319 размеры блока и сохраните файл;

Шаг 325. Вернитесь в OpenRoad и выполните команду:

```
source ../../ scr/ layout/ set_fp.tcl
```

Данная команда создаст фрейм блока и создаст ряды для дальнейшего размещения ячеек в соответствии с технологическим файлом.

Задание 326. В левой области контроля отображения элементов топологии (см. рис. 7.14) поставьте галочку у пункта **Rows**, тем самым включив

отображение рядов стандартных ячеек.

В результате вы должны увидеть на экране фрейм блока с отображенными зеленым цветом рядами для размещения стандартных ячеек (см. рис. 7.15).




Рисунок 7.15. Фрейм блока с рядами для стандартных ячеек

Задание 327. Приблизьте левый нижний угол блока, чтобы проверить, что размер подобран верно. Для этого зажмите клавишу Ctrl на клавиатуре и приближайте/удаляйте колесиком мышки. В случае правильно подобранного размера угол кристалла должен выглядеть как на Рисунок 7.16. Чтобы быстро вернуться к просмотру всего блока можно нажать клавишу f.

В противном случае, если ряды размещения стандартных ячеек не совпадают с границами блока, вам необходимо вернуться к разделу 7.3.2.

Анализ результатов синтеза закрыв OpenRoad, введя команду:

```
exit
```




Рисунок 7.16. Угол фрейма блока

Шаг 328. Запустите скрипт размещения пинов, запустив в терминал OpenRoad команду:

```
source  ../../ scr/ layout/ pins_placement.tcl
```

В случае, если вы ознакомлялись с памяткой по TCL, рекомендуем предварительно ознакомиться с содержанием скрипта.

Скрипт распределит входные пины по низу левой стороны блока, а выходные по верху правой стороны. Таким образом будет обеспечиваться более равномерное распределение ячеек в дальнейшем. На рис. 7.17 приведен результат выполнения скрипта.




Рисунок 7.17. Распределение пинов

В технологии Skywater доступно 5 слоев металлизации. Так как мы проектируем блок, который может быть интегрирован в более крупную схему, мы не будем использовать верхний пятый слой, так как в нем может выполняться включение блока в сеть полного кристалла. В силу небольших размеров блока ограничим сеть четвертым и первым слоем, в котором происходит непосредственно подключение стандартных ячеек.

Шаг 329. Запустите скрипт генерации сетки земли-питания, запустив в терминал OpenRoad команду:

```
source ../../ scr/ layout/ pg_net.tcl
```

Содержание данного файла представлено ниже:

```
################################################################
#Make connections
add_global_connection -net VDD -pin_pattern " vdd " -power
add_global_connection -net VSS -pin_pattern " gnd " -ground

global_connect

set_voltage_domain -name Core -power VDD -ground VSS
define_pdn_grid -name Core -voltage_domain Core
################################################################
#Add stripe
add_pdn_stripe -layer met4 -width 0 .9 -offset 0 .45 -pitch 3
.6 -grid
Core
add_pdn_stripe -layer met1 -grid Core -width 0 .28 -followp-
ins

add_pdn_connect -layers { met1 met4 } -grid Core

################################################################
#Actual creation of PG grid
Pdngen

################################################################
```

Первый блок команд создает глобальные соединения проекта, т.е. сопоставляет пины земли-питания элементов с сеткой земли-питания.

Второй блок определяет параметры будующей сетки с помощью команды add_pgn_stripe.

Дополнительное задание 1. Перейдите в документацию OpenRoad по ссылке: https://openroad.readthedocs.io/en/latest/main/src/pdn/README.html либо при помощи поиска и выясните назначение параметров -offset и -pitch команды add_pgn_stripe.

Дополнительное задание 2. Откройте TechLEF файл и просмотрите информацию о ширине слоя для каждого из слоёв. Соотнесите эту информацию с информацией из приведенного выше скрипта.

Шаг 330. Приблизьте произвольную часть кристалла с построенной сеткой (см. рис. 7.18). Первый слой имеет горизонтальную ориентацию, а четвертый – вертикальную. Каждый слой металлизации имеет приоритетную ориентацию, указанную в TechLEF, в соответствии с которой САПР выбирает направление.

Шаг 331. В левой части интерфейса OpenRoad находится панель контроля отображения слоев. Галочка напротив слоя означает, что он отображается. Убирая галочки просмотрите несколько слоев. Обратите внимание на via – переходные слои, с помощью которых соединяются слои металлизации.




Рисунок 7.18. Участок сетки земли-питания

Физические ячейки необходимы для выполнения определенных технологических требований, обеспечения надежности. В работе мы будем использовать следующие типы физических ячеек:

• Well-tap ячейки – обеспечивают подачу напряжения земли на p-подложку и напряжения питания на n-карман для предотвращения утечек в паразитных p-n переходах и эффекта защелки. Well-tap размещаются по площади кристалла в шахматном порядке с заданным для данной технологии интервалом. В данном проекте в соответствии с требованиями фабрики интервал составил 20.4 мкм;

• End-cap ячейки – аналогичны well-tap, но размещаются в конце рядов стандартных ячеек, так как из-за определенных технологических факторов они не должны завершаться логическими ячейками;

• Filler ячейки – устанавливаются в участки кристалла не занятые логическими ячейками или макроблоками, т.е. заполняют свободное место на кристалле для сохранения непрерывности областей легирования и шин питания в нижнем слое металлизации. Некоторые ячейки типа filler также содержат емкость для фильтрации помех в цепях земли и питания;

Шаг 332. Filler ячейки размещаются на последнем этапе разработки топологии. Для запуска размещения Well-tap и End-cap ячеек запустите в OpenRoad команду:

```
source ../../ scr/ layout/ taps.tcl
```

Данный скрипт расставит нужные ячейки, а также сохранит DEF файл

проекта, так как на этом завершена разработка floorplan.

Шаг 333. Оцените, как изменился блок после выполнения скрипта. Для лучшей видимости добавленных ячеек отключите видимость некоторых слоев металлизации.

7.4.4. Размещение стандартных ячеек

Шаг 334. Для того, чтобы запустить размещение стандартных ячеек запустите команду:

```
source ../../ scr/ layout/ place.tcl
```

Наиболее важные команды из этого скрипта:

```
    global_placement      -routability_driven;      глобальное# "первоначальное" размещение
    detailed_placement; # детальное распределение с коррекцией взаимного перекрытия ячеек
    optimize_mirroring; # коррекция ориентации ячеек
```

Шаг 335. Для просмотра результатов размещения отключите отображение всех слоев в соответствующей панели OpenRoad. Результат должен быть аналогичен представленному на рис. 7.19, но может незначительно отличаться.




Рисунок 7.19. Результат размещения стандартных ячеек

7.4.5. Синтез дерева тактовых сигналов

Шаг 336. Для запуска синтеза дерева тактовых сигналов выполните команду:

```
source  ../../ scr/ layout/ cts.tcl
```

Детальный обзор синтеза дерева тактовых сигналов и статического временного анализа выходит за рамки данной работы.

7.4.6. Трассировка межсоединений

Шаг 337. Для запуска трассировки межсоединений запустите приведенную ниже команду. Обратите внимание, что трассировка является самым ресурсозатратным этапом данного маршрута и может выполняться до нескольких минут в зависимости от мощности вашего компьютера.

```
source ../../ scr/ layout/ route.tcl
```

Наиболее важные команды скрипта:

```
set_routing_layers -signal met1-met3 -clock met1-met3
global_route
detailed_route
```

Они ограничивают трассировку третьим слоем, т.к. 4 слой полностью занят дорожками земли-питания, а также, аналогично размещению, выполняют глобальную и детальную трассировку. Финальный вид блока показан на рис. 7.20.




Рисунок 7.20. Блок после трассировки межсоединений

Шаг 338. Включите отображение только 1, 2, 3 слоев металлизации (met1, met2, met3) и просмотрите получившуюся трассировку (см. рис. 7.21).




Рисунок 7.21. Блок с выделенной трассировкой

Шаг 339. Закройте OpenRoad для перехода к следующему этапу.

7.5. Генерация GDS

Шаг 340. В терминале перейдите папку **work/gds** с помощью команды:

```
cd .. / gds
```

Шаг 341. Запустите САПР Magic со специальным вспомогательным файлом для библиотеки skywater:

```
magic -noconsole -dnull -rcfile /root/.volare/sky130A/libs.tech/magic/sky130A.magicrc
```

Шаг 342. Сверните терминал и перейдите в директорию **vlsi_be_labs/scr/gds**

Откройте файл **magic.tcl.** Его содержимое приведено ниже:

```
lef read .. / .. / lefs / sky130.tlef

def read .. / layout / fill.def -noblockage -labels

set block_size "0.0 0.0 xxx yyy "

box [ lindex $block_size 0] um [ lindex $block_size 1] um [
lindex
$block_size 2] um [ lindex $block_size 3] um
property FIXED_BBOX [ box values ]
select top cell
cellname filepath seven_segment_seconds .
save
```

```
gds readonly true
gds rescale false

load seven_segment_seconds
select top cell

cif *hier write disable
cif *array write disable

gds nodatestamp yes
gds write seven_segment_seconds.gds
```

Шаг 343. Введите рассчитанные ранее размеры блока в строке 5 вместо xxx и yyy. Сохраните файл.

Шаг 344. Вернитесь в терминал и запустите скрипт с помощью команды:

```
source .. / .. / scr / gds / magic.tcl
```

Данный скрипт выпишет финальный GDS файл блока, используя GDS всех используемых в проекте ячеек.

Дополнительное задание 3. Просмотрите финальный GDS файл **seven_segment_seconds.gds** с помощью KLayout.

В процессе выполнения данной работы мы на практике познакомились с маршрутами логического синтеза и топологического проектирования цифрового блока.

В работе был сделан акцент на знакомство с входными и выходными данными, используемыми в маршруте проектирования, а также на этап разработки floorplan, т.к. данный этап является наименее автоматизированным и, как следствие, наиболее актуальным в процессе обучения.

Работа выполнялась с использованием широкодоступного ПО, однако основные изложенные принципы справедливы и для проприетарных САПР.

ЗАКЛЮЧЕНИЕ

Предложенный в данном пособии комплект лабораторных работ следует рассматривать как введение в смежные специальности в области проектирования СБИС и не является документом в, исчерпывающем все вопросы такого проектирования. Следует отметить, что каждый разработчик команды проектировщиков должен хорошо ориентироваться, знать и понимать целый комплекс взаимосвязанных вопросов, относящихся к его профессиональным компетенциям, и которые не вошли в данный практикум.

Эти вопросы детально рассмотрены в книге А.И. Белоус, Красеников Г.Я., Солодуха В.А. «Основы проектирования субмикронных микросхем» Москва: ТЕХНОСФЕРА, 2020 -782с. В частности, в ней отмечается, что к областям профессиональных знаний проектировщиков интегральных схем относятся:

Физика полупроводников и, особенно – теоретические основы работы полевых транзисторов, физические эффекты, влияющие на их характеристики, в том числе на пороговое напряжение, токи утечки, условия сквозного пробоя, включая специфику субмикронных исполнений современных конструкций МОП-транзисторов.

Особенности проектирования современных КМОП-микросхем, в том числе основные проблемы и тенденции развития кремниевых микросхем, пути увеличения быстродействия и снижения энергопотребления, взаимосвязи статической и динамической мощности, а также вопросы обеспечения надежности функционирования как для сохранения целостности сигналов при влиянии технологических и внешних факторов, аспекты доверенного проектирования.

Схемотехника микроэлектронных схем и систем на кристалле, т.е. знать и применять на практике набор эффективных схемотехнических решений базовых элементов интегральных схем, применяемых для реализации требований технических заданий на проектирование. При этом следует владеть приемами и методами логического проектирования, при котором определяется логическая архитектура устройства, система команд, структура устройств управления и обработки данных, временная диаграмма работы и др. Одновременно схемотехническое проектирование опирается на анализ технологических процессов, способов синхронизации, особенностей проектирования цепей питания, блоков ввода-вывода, включая способы защиты от внешних и внутренних помех и статического электричества.

Состав, основные правила разработки и особенности применения библиотек

проектирования (PDK), в частности типовые структуры библиотек и правил проектирования, включая перечень стандартных элементов, трансляторов уровней рабочих напряжений, моделей компонентов и их SPICE-описаний.

Особенности выбора конкретных маршрутов проектирования, определяемых на основании исходных требований заказчика и определение содержания системного, функционального и физического проектирования, а также процессов финишной аттестации проекта. Сюда также относятся знания специфики проектирования систем на кристалле и знания базового состава средств САПР разного уровня, начиная от САПР для поведенческого описания и моделирования до САПР системного моделирования.

Возможные угрозы внедрения аппаратных троянов, приводящим к реализации функций, отличных от указанных в технических заданиях, и мер противодействия. Знания теоретических основ проектирования кибербезопасных (доверенных) устройств и программно-аппаратных комплексов.

Понимание физических механизмов отказов микросхем, и основные принципы формирования специальных встраиваемых тестовых структур, обеспечивающих как контроль реализации функционирования таки и анализ причин отказов.

Основные тенденции, перспективы развития и конкретные конструктивно-технологические решения, применяемые при корпусировании микросхем, систем на кристалле, систем в корпусе и др., в частности, технологии монтажа BGA, WLP-сборки на пластине, TSV – трехмерной сборки, сборки чиплетов и др.

Наконец, для квалифицированного инженера-проектировщика СБИС принципиально важно быть в курсе современного состояния и перспектив развития микроэлектроники, и ее драйверов развития: радиофотоники, квантовой микроэлектроники, инновационных трехмерных технологий, а также динамики и изменения состава используемых субмикронных технологий, применяемых веществ, материалов и компонентов.

СПИСОК ЛИТЕРАТУРЫ

1. Немудров В., Мартин Г. Системы-на-кристалле. Проектирование и развитие. – М.: Техносфера, 2004. – 216 с.
2. Вонг Б. П., Миттал А., Цао Ю. Нано-КМОП-схемы и проектирование на физическом уровне. – М.: Техносфера, 2014. – 432 с.
3. Белоус А.И., Красников Г.Я., Солодуха В.А. Основы проектирования субмикронных микросхем. – М.: Техносфера, 2020. – 782 с.
4. Электроника интегральных схем. Лабораторные работы и упражнения / Под редакцией д-ра техн. наук К.О. Петросянца – М.: Солон-Пресс, 2017. – 556 с.
5. Проектирование аналоговых КМОП-микросхем. Краткий справочник разработчика / Под редакцией канд. техн. наук В. И. Эннса. – М.: Горячая линия – телеком, 2005. – 454 с.
6. Алексенко А.Г. Основы микросхемотехники. –М.: БИНОМ. Лаборатория знаний, 2011. – 448 с.
7. Рабаи, Жан М., Чандракасан, Ананта, Николич, Боривож. Цифровые интегральные схемы, 2-е издание.: Пер. с англ. – М.: ООО “И.Д. Вильямс”, 2007 — 912 с.