



廈門大學

《计算机组成原理》 课程实验报告

姓名：马鑫

学院：信息学院

系：软件工程系

学号：37220232203780


日

第 1 次实验 数据编解码电路设计


1. 实验环境

(1) Windows 系统下运行 Dev-C++（或其他 C 语言开发环境）。

vscode C 语言环境



(2) Windows 系统下运行 Logisim 软件（需安装 JDK）。



2. 实验目的

- (1) 运行 C 语言程序，结合结果进行分析，深度理解数据信息表示中的相应内容；
- (2) 通过汉字编码、奇偶校验码、海明码、CRC 码等电路验证过程，理解和掌握各种校验码方法的原理与特点；
- (3) 在已有电路基础上，进一步完成设计实验与挑战性实验，进行能力提升。

3. 实验内容


3.1 验证实验




- (1) 在 Dev-C++5.11 上运行“高级语言中的数据类型”的 6 个 C 语言程序，并对实验结果进行分析（此部分课前布置，可自行完成，无需包含在实验报告中）。




略。

- (2) 在 Logisim 上验证“汉字编码实验.circ”，分析其中的“国际码转换区位码电路”、“汉字字库电路”，并实现在 LED 点阵上显示“厦门大学信息学院欢迎您！”，文本文件命名为：**ROM 内容-欢迎加入厦门大学信息学院！.txt**。


鼠标点击“CLR”，使其变为 1，计数器清零，从头开始显示汉字，再次点击“CLR”，使其变为 0，则计数器开始工作；每点击 2 次“时钟”，计数器加 1，从 ROM 存储器中读出 1 个汉字的国标码，转换成区域码，再经过汉字字典库电路，在 32×32 LED 点阵上显示出汉字。








自定义电路内容，保存至 **ROM 内容-邪王真眼是最强的.txt**







- (3) 在 Logisim 上验证“16 位偶校验传输测试实验.circ”,分析其中的“偶校验编码电路”和“偶校验检错电路”。

四种情况如下：


- 1、数据正确=1（红灯）、检错位=0（白灯），表示没有错误（干扰屏蔽字=0），接收方与发送方显示的汉字相同




2、数据正确=0（白灯）、检错位=0（白灯），误报=1（红灯），表示误报（没有检出错，但是接收到的数据却出错了），接收方与发送方显示的汉字不同



3、数据正确=0（白灯）、检错位=1（红灯），表示检出错误，接收方与发送方显示的汉字不同



4、数据正确=1（红灯）、检错位=1（红灯），表示校验位出错、数据位没有出错，接收方与发送方显示的汉字相同



实验要点分析:

• 1、由 16 位原始数据，怎么计算 1 位偶校验位（偶校验编码电路）？如果要计算 1 位奇校验位，电路怎么修改？

答：将 16 位原始数据依次进行异或操作，得校验位，若 1 的个数为偶数，则校验位为 0；若 1 的个数为奇数，校验位为 1。

在原偶校验编码电路后加一个非门。见设计实验（1）。

• 2、由 17 位偶校验码，怎么计算 1 位偶检错位（偶校验检错电路）？如果要计算 1 位奇检错位，电路怎么修改？

答：将 17 位偶校验码（16 为原始数据和 1 位校验位 P1）进行异或操作，得检错位，若检错位为 0，则 1 的总个数为偶数，无错误；若检错位为 1，则 1 的总个数为奇数，出现错误。

在原偶校验检错电路输出端串联一个非门。见设计实验（1）。

• 3、为什么会出现误报现象（第 2 种情况）？

答：加扰屏蔽字中有 2 个 1，出现 2 位错，偶校验码的奇偶性不变，检错位为 0，电路误判为数据正确，但实际数据已被篡改，出现误报，说明奇偶校验码不能发现 2 位错，也不能纠正 2 位错。

• 4、为什么会出现第 4 种情况（检错位=1，但是数据正确=1，即接收数据=发送数据）？

答：加扰屏蔽字为 1000000000000000，即只改变了校验位 P1，16 位原始数据异或结果与 P1 相等，P1 与 $\sim P1$ 进行异或，检错位必定为 1，而 16 为原始数据没有改变，接受方和发送方完全一致，所以数据正确。


• 5、如果原始数据是 8 位，电路怎么修改？（下面的设计实验内容）

答：只保留 D1~D8 的原始数据位，去掉 D9~D16 的输入引脚。见设计实验（2）。


(4) 在 Logisim 上验证“16 位扩展海明码传输测试实验.circ”，分析其中的“海明码编码电路”和“海明码解码电路”。

实验 1 可能结果如下：


1、无错：无错指示灯红色，数据正确指示灯红色，干扰屏蔽字=0，接收数据等于发送数据




2、1 位错：1 位错指示灯红色，数据正确指示灯红色，干扰屏蔽字中有 1 个 1，接收数据等于发送数据（可以纠正 1 位错）



3、2 位错：2 位错指示灯红色，数据正确指示灯白色，干扰屏蔽字中有 2 个 1，接收数据不等于发送数据（不能纠正 2 位错）





4、2 位错：2 位错指示灯红色，数据正确指示灯红色，干扰屏蔽字中有 2 个 1，接收数据等于发送数据（此时可以纠正错误）




实验 2 可能结果如下：


1、无错：无错指示灯红色，干扰屏蔽字=0，接收数据等于发送数据，接收方与发送方显示相同的汉字。




2、1 位错：1 位错指示灯红色，干扰屏蔽字中有 1 个 1，接收数据等于发送数据，接收方与发送方显示相同的汉字（可以纠正 1 位错）。



3、2 位错：2 位错指示灯红色，干扰屏蔽字中有 2 个 1，接收数据不等于发送数据，接收方与发送方显示不同的汉字（不能纠正 2 位错）。



4、2 位错：2 位错指示灯红色，干扰屏蔽字中有 2 个 1（并且最高位为 1），接收数据等于发送数据，接收方与发送方显示相同的汉字（此时可以纠正错误）。



实验要点分析：

• 1、由 16 位原始数据，怎么计算 5 位校验码和 1 位总偶校验位？（扩展海明码编码电路）

答：校验位将指定位数为 1 的值进行异或得到

$$P1=D1 \oplus D2 \oplus D4 \oplus D5 \oplus D7 \oplus D9 \oplus D11 \oplus D12 \oplus D14 \oplus D16$$

$$P2=D1 \oplus D3 \oplus D4 \oplus D6 \oplus D7 \oplus D10 \oplus D11 \oplus D13 \oplus D14$$

$$P3=D2 \oplus D3 \oplus D4 \oplus D8 \oplus D9 \oplus D10 \oplus D11 \oplus D15 \oplus D16$$

$$P4=D5 \oplus D6 \oplus D7 \oplus D8 \oplus D9 \oplus D10 \oplus D11$$

$$P5=D12 \oplus D13 \oplus D14 \oplus D15 \oplus D16$$

总偶校验位将所有值与校验位进行异或

$$P6=D1 \oplus D2 \oplus D3 \oplus D4 \oplus D5 \oplus D6 \oplus D7 \oplus D8 \oplus D9 \oplus D10 \oplus D11 \oplus D12 \oplus D13 \oplus D14 \oplus D15 \oplus D16 \oplus P1 \oplus P2 \oplus P3 \oplus P4 \oplus P5$$

• 2、由 22 位扩展海明码，怎么计算 5 位检错码和 1 位总偶检错位？（扩展海明码解码电路）

答：检错码通过对接收码组中对应校验组的所有位进行异或运算得到

$$G1=D1 \oplus D2 \oplus D4 \oplus D5 \oplus D7 \oplus D9 \oplus D11 \oplus D12 \oplus D14 \oplus D16 \oplus P1$$

$$G2=D1 \oplus D3 \oplus D4 \oplus D6 \oplus D7 \oplus D10 \oplus D11 \oplus D13 \oplus D14 \oplus P2$$

$$G3=D2 \oplus D3 \oplus D4 \oplus D8 \oplus D9 \oplus D10 \oplus D11 \oplus D15 \oplus D16 \oplus P3$$

$$G4=D5 \oplus D6 \oplus D7 \oplus D8 \oplus D9 \oplus D10 \oplus D11 \oplus P4$$

$$G5=D12 \oplus D13 \oplus D14 \oplus D15 \oplus D16 \oplus P5$$

总偶检错位是对整个 22 位扩展海明码与总偶校验为进行异或运算得到的

$$G6=D1 \oplus D2 \oplus D3 \oplus D4 \oplus D5 \oplus D6 \oplus D7 \oplus D8 \oplus D9 \oplus D10 \oplus D11 \oplus D12 \oplus D13 \oplus D14 \oplus D15 \oplus D16 \oplus P1 \oplus P2 \oplus P3 \oplus P4 \oplus P5 \oplus P6$$

• 3、如何得到“1 位错”、“2 位错”、“无错误”标志位？（教材图 2.19）

答：G=G1G2G3G4G5

若 G6=1，则 1 位错，并对 G1G2G3G4G5G6 组成的错误位置取反进行纠错；若 G6=0，若 G=0，则无错误，若 G≠0，则 2 位错。

• 4、如何得到纠错后的数据？（这部分电路请同学们自行分析）

答：由 G1G2G3G4G5G6 组成二进制数，将二进制数指向的位数进行取反，去除 22 位扩展海明码中的校验位和总偶校验位，进行提取后得到纠错后的数据。

• 5、为什么会出现第 4 种情况？（有 2 位错，但是接收数据=发送数据）


答：两位干扰均发生在校验位上，数据没有改变，从未接受到正确的数据。

• 6、本实验验证了：海明码可以纠正 1 位错；可以发现 2 位错、但不能纠正 2 位错；可以纠正特定情况的 2 位错。


(5) 在 Logisim 上验证“循环冗余校验码（并行）实验.circ”，分析其中的“CRC 并行编码电路”和“CRC 并行解码电路”。

实验 1 可能的 4 种情况如下：


1、无错：无错灯红色，数据正确灯红色，接收数据等于发送数据




2、1 位错：1 位错灯红色，数据正确灯红色，接收数据等于发送数据（可以纠正 1 位错）



3、2 位错：2 位错灯红色，数据正确灯白色，接收数据不等于发送数据（不能纠正 2 位错）




4、2 位错：2 位错灯红色，数据正确灯红色，接收数据等于发送数据（可以纠正某些情况的 2 位错误）




实验 2 可能的 4 种情况如下：

1、无错：无错灯红色，数据正确灯红色，接收数据等于发送数据



2、1 位错：1 位错灯红色，数据正确灯红色，接收数据等于发送数据（可以纠正 1 位错）



实验要点分析:

1、已知生成多项式=100101，由 16 位原始数据，怎么计算 5 位校验码 (P5P4P3P2P1) 和 1 位总校验码 (P6) ？ (CRC 并行编码电路)

- (1) 首先将原始数据后面补 5 个 0 (共 21 位)，然后模 2 除以生成多项式，得到的余数即为 5 位校验码
- (2) 总校验码为原始数据与 5 位校验码的或运算
- (3) CRC 码 (22 位) = P6 D16.....D1 P5P4P3P2P1

2、已知 22 位 CRC 码，怎么得到纠错后的数据 (16 位) ？怎么得到 3 个标志位 (无错、1 位错、2 位错) ？ (CRC 并行解码电路)

答: 22 位 CRC 码按生成多项式 $G(x)=100101$ 并行计算 5 位伴随式, $S5S4S3S2S1=CRC \text{ 编码} \bmod G(x)$, 总偶检错位为 22 位 CRC 码进行异或的结果。伴随式等于 0, 则无错, 纠错后数据直接提取 16 位数据位, 伴随式不为 0, 若总偶检错位=1, 则 1 位错, 伴随式经译码器映射为 22 位独热码, 仅错误位为 1, 独热码与 CRC 逐位异或进行纠正后读取数据位, 若总偶检错位=0, 则 2 位错, 不执行纠错, 直接输出 16 位数据位。


3、为什么会出现第 4 种情况 (有 2 位错, 但是接收数据=发送数据) ？

答: 干扰屏蔽字只干扰了总偶校验位或 CRC 校验位, 16 位数据位没有发生改变, 数据提取后数据不发生改变。


• 4、本实验验证了：CRC 码可以纠正 1 位错，可以发现 2 位错、但不能纠正 2 位错，可以纠正特定情况的 2 位错。

(6) 在 Logisim 上验证“循环冗余校验码（串行）实验 1.circ”，分析其中的“CRC 串行编码电路”和“CRC 串行解码电路”。


第一步：首先设置 3 位原始数据，然后按“复位 1”按钮，再按“装入 1”按钮，再按“时钟 1”按钮多次，直到“余数生成 1”指示灯变红色








第二步：设置干扰项（只设置 1 个 1）




第三步：按“复位 2”按钮，再按“装入 2”按钮，再按“时钟 2”按钮多次，直到“余数生成 2”指示灯变红色；此时“数据正确”指示灯应为红色（可以纠正 1 位错）






第四步：重复第二步（设置另外位置的 1，仍然为 1 个 1）、第三步，直到干扰项的 7 个位置都测试过，7 种情况下“数据正确”指示灯都是红色（可以纠正 1 位错）





第五步：重复第二步（设置 2 个 1）、第三步，此时“数据正确”指示灯不亮（接收数据不等于原始数据，无法纠正 2 位错）



电路分析在实验要点已给出。

3. CRC 编、解码电路 *

模 2 除法逻辑既可以用硬件实现，也可以用软件实现。图 2.20 所示为一种 CRC 串行编、解码电路的实现原理图。该电路的核心功能就是求 CRC 码的余数。待编码的 n 位数据从右侧 D_m 端串行输入，经过 $n-1$ 个时钟周期后可以计算出最终的余数 $R_3R_2R_1R_0$ 。




图 2.20 CRC 串行编、解码电路 ($G(x)=11101$)

电路中 D 触发器的初始状态均为 0，所有异或门与 Q_4 进行异或，最开始 $Q_4=0$ ，所有异或门异或 0 相当于数据直通，整体电路变成一个同步右移电路。模 2 运算中首位为 0，不够减，直接左移一位；当串行输入中第一个为 1 的数字传输到 Q_4 时，此时所有异或门异或上 1，这个操作就是模 2 除法中首位为 1，商上 1，够除，被除数与除数进行模 2 的减法——异或操作。这里有异或门的位置相当于生成多项式对应位为 1 的位置，无异或门的位置相当于生成多项式对应位为 0 的位置。注意图中 x 幂次方的标记，首位运算结果一定是 0，不存在异或门，所以图中的生成多项式为 11101。

本实验的要点：

- 1、已知生成多项式=11101，由 3 位原始数据 (C2C1C0)，怎么计算 CRC 码？
 - (1) 参考教材中的图 2.20 (CRC 串行编解码电路)
 - (2) 原始数据 (C2C1C0) 后面补 4 个 0 (共 7 位)，模 2 除以生成多项式，得到余数 (R3R2R1R0)
 - 原始数据=110，补 4 个 0 得到 110 0000，模 2 除以生成多项式 11101，得到余数=1001
 - (3) CRC 码 (7 位) =C2C1C0 R3R2R1R0
 - CRC 码=110 1001
- 2、已知生成多项式=11101，由 7 位 CRC 码，怎么得到纠错后的 3 位数据？
 - (1) 参考教材中的图 2.20 (CRC 串行编解码电路)
 - (2) 首先用有干扰的 CRC 码模 2 除以生成多项式，得到余数
 - CRC 码=110 1001，加入 1 位干扰后的 CRC 码=110 1000，模 2 除以生成多项式 11101，得到余数=0001
 - (3) 然后用余数与 0、1、2、4、8、13 (d)、7、14 (e) 进行比较 (参考教材的表 2.24)，根据比较结果确定是哪一位出错，然后进行纠错


- 余数=0001=1，查表 2.24，知道是第 1 位出错，纠错后的 CRC 码=110 1001

表 2.24 (7, 3) 码的出错模式 ($G(x)=11101$)


#	X_7	X_6	X_5	X_4	X_3	X_2	X_1	余数				余数值	出错位
1	0	0	0	0	0	0	0	0	0	0	0	0	无
2	0	0	0	0	0	0	<u>1</u>	0	0	0	1	1	1
3	0	0	0	0	0	<u>1</u>	0	0	0	1	0	2	2
4	0	0	0	0	<u>1</u>	0	0	0	1	0	0	<u>4</u>	3
5	0	0	0	<u>1</u>	0	0	0	1	0	0	0	8	4
6	0	0	<u>1</u>	0	0	0	0	1	1	0	1	13	5
7	0	<u>1</u>	0	0	0	0	0	0	1	1	1	7	6
8	<u>1</u>	0	0	0	0	0	0	1	1	1	0	14	7
9	0	0	0	0	0	<u>1</u>	<u>1</u>	0	0	1	1	3	1+2
10	0	0	0	0	<u>1</u>	<u>1</u>	0	0	1	1	0	6	2+3
11	0	0	0	<u>1</u>	<u>1</u>	0	0	1	1	0	0	12	3+4
12	<u>1</u>	<u>1</u>	<u>1</u>	0	0	0	0	0	1	0	0	<u>4</u>	5+6+7

- (7) 在 Logisim 上验证“循环冗余校验码（串行）实验 2.circ”，鼓励有兴趣的同学分析其中的“CRC 串行编码电路”和“CRC 串行解码电路”。


第一步：首先设置 4 位原始数据，然后按“复位 1”按钮，再按“装入 1”按钮，再按“时钟 1”按钮多次，直到“余数生成 1”指示灯变红色





第二步：设置干扰项（只设置 1 个 1）




第三步：按“复位2”按钮，再按“装入2”按钮，再按“时钟2”按钮多次，直到“余数生成2”指示灯变红色；此时“数据正确”指示灯应为红色（可以纠正1位错）




第四步：重复第二步（设置另外位置的1，仍然为1个1）、第三步，直到干扰项的7个位置都测试过，7种情况下“数据正确”指示灯都是红色（可以纠正1位错）





The diagram illustrates the CRC error detection and correction process. It starts with the original data (1010) being processed by a CRC encoder to generate a CRC code (1010011). This code is then transmitted and received, but a disturbance (1000001) is introduced, resulting in a corrupted CRC code (0010010). The receiver then performs CRC decoding, which identifies the error (remainder 100) and corrects the data, resulting in the correct received data (0010).



电路分析：

基本电路原理与实验 1 一致。



编码时，原始数据 C3C2C1C0 变为 4 位，后面补 3 个 0，模 2 除以生成多项式 1011 得到 3 位余数 R2R1R0，CRC 码=C3C2C1C0R2R1R0

解码时，CRC 码模 2 除以生成多项式 1011，得到 3 位余数，然后根据余数进行纠错。


3.2 设计实验




- (1) 修改“16 位偶校验传输测试实验”电路,使其变为“16 位奇校验传输测试实验”电路，设计文件命名为：**16 位奇校验传输测试实验.circ**。

在编码电路和检错电路中加上非门即可。



命名修改的过程略








四种情况都能正常触发

- (2) 修改“16 位偶校验传输测试实验”电路，使其变为“8 位偶校验传输测试实验”电路，设计文件命名为：**8 位偶校验传输测试实验.circ**。



去掉编码和检错点错的 D9~D16 引脚，注意修改引脚的位宽和数据线的端口。





修改随机加扰电路为 8 位




舍去国标码转区位码的隧道






四种情况正常触发。

- (3) 修改“16 位扩展海明码传输测试实验 1”电路，使其简化为“8 位扩展海明码传输测试实验”电路（即原始数据=8 位），随机干扰电路已经提供给同学们（13 位随机干扰电路.circ），修改后的电路设计文件命名为：**8 位扩展海明码传输测试实验.circ**。




电路功能：扩展海明码编码电路

输入：8位原始数据 输出：13位海明码（8位数据位+4位校验位+1位总偶校验位）




扩展海明码编码电路


8 位数据需要 4 为校验位和 1 为总偶校验位，即去除 1 位校验位即可。





同理，解码电路也减少 1 位校验位，纠错后数据注意哪些为数据位。



将测试实验 1 改为 8 位原始数据，舍弃实验 2。








4 种情况都能正常触发。

3.3 挑战性实验（完成的本次实验成绩加 5 分）

修改“CRC 码传输测试实验 1（16 位）”电路，使其变为“8 位 CRC 码传输测试实验”电路，设计文件命名为：8 位循环冗余校验码（并行）实验.circ。




编码电路中去除 D9~D16 的数据位和 1 位校验位。



CRC并行解码电路

解码电路中同理，译码器中常数改为对应的错误位置独热码。



电路功能：测试CRC编解码电路正确性



输入：8位原始数据 输出：8位解码后的数据，4个指示灯（无错、1位错、2位错、数据正确）

先设置原始数据，然后每按“CLK”按钮2次，产生1个随机干扰，观看4个指示灯，有4种情况：

- 1、无错：无错灯红色，数据正确灯红色，接收数据等于发送数据
- 2、1位错：1位错灯红色，数据正确灯红色，接收数据等于发送数据（可以纠正1位错）
- 3、2位错：2位错灯红色，数据正确灯白色，接收数据不等于发送数据（不能纠正1位错）
- 4、2位错：2位错灯红色，数据正确灯红色，接收数据等于发送数据（可以纠正某些情况的2位错误）

CRC码传输测试实验1

将随机干扰电路改为 13 位。



未能正确输出结果，出现 1 位错未正确纠错的情况，怀疑解码电路中 MUX 所接的常数有误。