Ψηφιακά Συστήματα Η/W σε Χαμηλά Επίπεδα Λογικής ΙΙ Εργασία 2021

Κωνσταντίνος Χατζής

AEM: 9256

kachatzis@ece.auth.gr

Ημερομηνία: 8/07/2021

Περιεχόμενα

I. Finite State Machine

- Ι.1. Ανάλυση
- I.2. Υλοποίηση με συμπεριφορική Verilog
- Ι.3. Υλοποίηση με D-FlipFlop
- Ι.4. Υλοποίηση με JK-FlipFlop

ΙΙ. Απαριθμητής ΒCD

- ΙΙ.1. Ανάλυση
- II.2. Απαριθμητής με T-FlipFlop
- II.3. Κωδικοποίηση 7-Segment
- ΙΙ.4. Απαριθμητής τεσσάρων ψηφίων
- II.5. Απεικόνιση απαριθμητή τεσσάρων ψηφίων σε 7-Segment LEDs

III. Κωδικοποίηση Hamming

- ΙΙΙ.1. Ανάλυση
- ΙΙΙ.2. Κωδικοποιητής
- ΙΙΙ.3. Αποκωδικοποιητής
- ΙΙΙ.4. Απο/κωδικοποίηση σε κανάλι θορύβου

ΙV. Παράρτημα

Βιβλιογραφία


Σημειώσεις

Το σύνολο των αρχείων που χρησιμοποιήθηκαν για τη συγγραφή της παρούσας αναφοράς, καθώς και ο κώδικας σε Verilog και Matlab μπορεί να βρεθεί στο σύνδεσμο: https://github.com/kostascc/HW2-Project

I. Finite State Machine

Ι.1. Ανάλυση

Στο πρώτο μέρος της εργασίας ασχολούμαστε με την υλοποίηση ενός πεπερασμένου αυτομάτου (FSM). Ακολουθώντας το γράφο που μας δίνεται, σκοπός είναι η εξαγωγή των καταστάσεων σε μορφή υλοποιήσιμη για ένα λογικό κύκλωμα. Ευτυχώς, μας δίνεται η δυνατότητα να περιγράψουμε ένα τέτοιο "σύστημα" χωρίς την παρακάτω ανάλυση, χρησιμοποιώντας την απλούστερη συμπεριφορική Verilog. Παρ' όλα αυτά η ανάλυση που γίνεται εδώ θα χρησιμοποιηθεί για την υλοποίηση του κυκλώματος με F και JK Flip Flops αργότερα.



Εικόνα Ι.1: Ο Γράφος του FSM.

Η κωδικοποίηση των καταστάσεων του FSM γίνεται σύμφωνα με τον παρακάτω πίνακα.

Κατάσταση	D2	D1	D0
A	0	0	1
В	1	0	0
С	0	1	0
D	0	1	1
Е	0	0	0

Για την εξαγωγή των εξισώσεων κατάστασης κρίνεται απαραίτητη η κατασκευή του πίνακα αληθείας, ο οποίος δείχνει την κατάσταση στην οποία βρίσκεται το σύστημα, και αυτή στην οποία μεταβαίνει συναρτήσει της εισόδου του.

>	PS	<	Input	>	NS	<	Output
D2	D1	D0	X	D2'	D1'	D0'	Y
0	0	0	0	0	1	1	0
0	0	0	1	1	0	0	1
0	0	1	0	0	0	1	0
0	0	1	1	1	0	0	1
0	1	0	0	0	1	0	0
0	1	0	1	0	0	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	1	0	1

>	PS	<	Input	>	NS	<	Output
1	0	0	0	0	1	0	0
1	0	0	1	0	1	1	0

Από τον παραπάνω πίνακα εύκολα μπορεί να γίνει εξαγωγή των τελικών εξισώσεων, με τη χρήση πινάκων Karnaugh.

D0'	D1,	D2		
	00	01	11	10
X,D0 00	1	0	0	0
01	1	0	0	1
11	0	0	0	0
10	0	1	0	0

Εικόνα Ι.2: Πίνακας karnaugh D0'.

D1'	D1,	D2		
	00	01	11	10
X,D0 00	1	1	0	1
01	0	0	0	0
11	0	0	0	1
10	0	1	0	0

Εικόνα Ι.3: Πίνακας karnaugh D1'.

D2'	D1,	D2		
	00	01	11	10
X,D0 00	0	0	0	0
01	0	0	0	0
11	1	0	0	0
10	1	0	0	0

Εικόνα Ι.4: Πίνακας karnaugh D2'.

Y	D1,	D2		
	00	01	11	10
X,D0 00	0	0	0	0
01	0	0	0	0
11	1	0	0	1
10	1	0	0	1

Εικόνα Ι.5: Πίνακας karnaugh Υ.

Έτσι παίρνουμε τις τέσσερις παρακάτω εξισώσεις οι οποίες μας δείχνουν την κατάσταση στην οποία μεταβαίνει το σύστημα, συναρτήσει της κατάστασης στην οποία βρίσκεται εκείνη τη στιγμή και της εισόδου του.

$$\begin{split} D_0' &= \bar{X} \bar{D}_1 \bar{D}_2 + \bar{X} D_0 \bar{D}_2 + X \bar{D}_0 \bar{D}_1 D_2 \\ D_1' &= \bar{X} \bar{D}_0 \bar{D}_2 + \bar{D}_0 \bar{D}_1 D_2 + X D_0 D_1 \bar{D}_2 \\ D_2' &= \bar{D}_1 \bar{D}_2 X \\ Y &= \bar{D}_2 X \end{split}$$

Διαπιστώνεται, επίσης, ότι η έξοδος του FSM εξαρτάται από την τρέχουσα κατάσταση αλλά και την είσοδό του, επομένως το σύστημα είναι τύπου "Mealy".

I.2. Υλοποίηση με συμπεριφορική Verilog

Κατά την υλοποίηση με συμπεριφορική Verilog, όπως ήδη ειπώθηκε δεν απαιτείται η χρήση της παραπάνω ανάλυσης. Αντί αυτού, θα χρησιμοποιηθεί απλώς ο πίνακας κωδικοποίησης καταστάσεων για να γίνει απλή περιγραφή των μεταβάσεων του συστήματος.

Στην παρακάτω υλοποίηση χρησιμοποιούνται τρία always blocks. Το state_memory ελέγχει την τρέχουσα κατάσταση, προκαλώντας μετάβαση στην αρχική σε περίπτωση που ενεργοποιηθεί το ασύγχρονο RESET, ή περνώντας στην επόμενο κατάσταση κατά την ανερχόμενη ακμή του ρολογιού (δηλαδή σύγχρονα). Το NEXT_STATE_LOGIC ενεργοποιείται ασύγχρονα όταν αλλάξει η είσοδος του συστήματος, ή όταν αυτό μεταβεί σε νέα κατάσταση. Τέλος, το OUTPUT_LOGIC ενεργοποιείται επίσης ασύγχρονα και ελέγχει την έξοδο του συστήματος.

```
// bFSM.v
 2
     module bFSM(
 3
         output reg Y,
 4
         input CLK, RST, X
 5
    );
         // States
 6
 7
         localparam
8
             A = 3'b001,
 9
             B = 3'b100,
             C = 3'b010,
10
             D = 3'b011,
11
             E = 3'b000;
12
13
         reg[2:0] currentState, nextState;
14
15
         // Current state control
         always @(posedge CLK or posedge RST)
16
         begin: STATE_MEMORY
17
             if (RST) begin
18
19
                 currentState <= A ;</pre>
20
             end else begin
21
                 currentState <= nextState;</pre>
22
             end
23
         end
24
25
         // Next state control
26
         always @(currentState or X)
         begin: NEXT_STATE_LOGIC
27
28
             case(currentState)
29
                 E: nextState = (X)? B : D;
                 A: nextState = (X)? B : A;
30
                 C: nextState = (X)? E : C;
31
32
                 D: nextState = (X)? C : A;
                 B: nextState = (X)? D : C;
33
                 default: nextState = A;
34
35
             endcase
36
37
         // Output (Y) control
38
         always @(currentState or X)
39
         begin: OUTPUT LOGIC
40
             Y = (X) & (1'b1-currentState[2]);
41
42
43
44
    endmodule
```

Εδώ εισάγεται και ένα δοκιμαστικό αρχείο, το οποίο θα βοηθήσει στον έλεγχο της ορθότητας του συγκεκριμένου, αλλά και των επόμενων FSM. Οι σειρές του περιέχουν μια είσοδο ανά κτύπο ρολογιού, καθώς και την αναμενόμενη έξοδο του συστήματος. Για την ακρίβεια, το αρχείο ακολουθεί τη μορφή {RST, X, expectedOut}, όπου expectedOut είναι φυσικά η αναμενόμενη έξοδος Y μετά από είσοδο X.


```
10_0
 2
 3
    00_0
    01 1
 4
 5
    00 0
    00_0
 7
    01_1
 8
    00_0
 9
    01_1
    10 0
10
    01_1
    01_0
12
    01_1
13
14
    00_0
    00_0
15
16
    01_1
    01_1
17
    00_0
18
    00_0
19
    00_0
20
    01 1
    00_0
22
   00_0
23
24
   01_1
   11 0
25
```

Μπορούμε πλέον να παράγουμε ένα Testbench για τον έλεγχο της ορθότητας του συστήματος, ακολουθώντας ως εισόδους τις τιμές του αρχείου bFSM_TBVector. Σκοπός μας είναι, πέρα απ' τον έλεγχο στην ορθότητα των μεταβάσεων, να αποδείξουμε ότι το FSM λειτουργεί όντως σε συνθήκες ασύγχρονων εισόδων. Γι' αυτό γίνεται αρχικά χρήση του δοκιμαστικού αρχείου μεταβάσεων, και στη συνέχεια (σειρά 44) προκαλούνται ασύγχρονες είσοδοι.

```
1
    // bFSM TB.v
     `timescale 10ns/1ns
 2
 3
     module bFSM_TB;
          reg CLK, RST, X, expectedY;
 4
 5
          wire Y;
 6
          integer i;
          reg [2:0] testVector[17:0];
          \mathtt{bFSM}\ \mathtt{dut}(.\mathtt{CLK}(\mathtt{CLK})\,,\ .\mathtt{RST}(\mathtt{RST})\,,\ .\mathtt{X}(\mathtt{X})\,,\ .\mathtt{Y}(\mathtt{Y}))\,;
 8
 9
          // Initialize TB
10
11
          initial begin
12
               $readmemb("bFSM_TBVector",testVector);
               CLK = 0;
13
               i = 0;
14
15
               RST = 1;
               X = 0;
16
17
          end
18
19
          // Update inputs and expected output
20
          always@(posedge CLK) begin
21
               if (i <= 18) begin
22
                    {RST,X,expectedY} = testVector[i];
23
               end
24
          end
25
26
          // Check Output
27
           always@(negedge CLK)
```


```
28
         begin
2.9
              if(i <= 18) begin
                  if(expectedY !== Y) begin
30
31
                       $display("Wrong input for outputs %b, %b!=%b",{RST,X},expectedY,Y);
32
33
                  if(i <= 18) begin
34
                       i = i+1;
35
                  end
36
              end
37
         end
38
         // After the above well-defined inputs,
39
40
         // Check the response on async. inputs.
41
         initial begin
42
                      // Wait for the pre-determined vectors to end
43
              i <= 100;// Stop assigning pre-determined values
              #3; RST <= 1; // async restart
44
45
                  X <= 0;
                  expectedY <= 0;</pre>
46
47
              #5; RST <= 0;
48
                  expectedY <= 0;</pre>
              #10;X <= 1; // async input
49
                  expectedY <= 1;</pre>
50
51
              #2; X <= 0;
52
                  expectedY <= 0;</pre>
53
         end
54
         // Clock
55
56
         always begin
57
              #5 CLK <= ~CLK;
58
59
     endmodule
```

Μετά από εκτέλεση του παραπάνω Testbench, λαμβάνουμε τις παρακάτω κυματομορφές. Στη πρώτη παρατηρείται ότι όντως το σύστημα μεταβαίνει από μια κατάσταση στην επόμενη κατά την ανερχόμενη ακμή του ρολογιού. Μάλιστα οι μεταβάσεις αυτές είναι ορθές, εφόσον συμφωνούν με το δοκιμαστικό αρχείο. Επισημαίνεται ότι το σήμα εισόδου X τίθεται κοντά στον ανερχόμενο κτύπο ρολογιού, αλλά λίγο αργότερα. Αυτό σημαίνει ότι το FSM δεν μεταβαίνει στην επόμενη κατάσταση για έναν ακόμη κύκλο του ρολογιού.



Εικόνα Ι.6: Behavioural FSM Testbench - Σύγχρονες είσοδοι.

Στη δεύτερη προσομοίωση παρουσιάζεται και η λειτουργία του FSM για ασύγχρονο RESET, καθώς και τι συμβαίνει όταν δοθεί είσοδος X στο κύκλωμα λίγο πριν την ανερχόμενη ακμή του ρολογιού. Εδώ, όπως είναι φυσικό, η επόμενη κατάσταση (nextState) του συστήματος αλλάζει, και ταυτόχρονα παρατηρείται και μια μεταβολή στην έξοδο Y. Η έξοδος του συστήματος, λοιπόν, είναι και αυτή ασύγχρονη καθώς το κύκλωμα είναι τύπου "Mealy" (η έξοδος μπορεί να μεταβληθεί χωρίς μετάβαση σε νέα κατάσταση).



Εικόνα Ι.7: Behavioural FSM Testbench. - Ασύγχρονες είσοδοι.

I.3. Υλοποίηση με D-FlipFlop

Συνέχεια έχει η υλοποίηση του κυκλώματος με D Flip Flop. Εδώ αναπαριστούμε την τρέχουσα και επόμενη κατάσταση του συστήματος ως την έξοδο και είσοδο των Flip Flop αντίστοιχα. Εύκολα καταλαβαίνουμε, λοιπόν, ότι θα χρησιμοποιηθούν τρία Flip Flop, ένα για κάθε bit της κωδικοποίησης των καταστάσεων. Η είσοδος των Flip Flop αυτών (επόμενη κατάσταση) θα περιέχει συνδυαστική λογική από την τρέχουσα κατάσταση (έξοδο των ίδιων Flip Flop) καθώς και την είσοδο του συστήματος (Χ).

Αρχικά παρουσιάζεται η υλοποίηση του D Flip Flop με συμπεριφορική Verilog, με λειτουργία στην ανερχόμενη ακμή του ρολογιού και με active-HIGH σήμα RESET. Σημειώνεται ότι λόγω της φύσης του συγκεκριμένου FSM, στο οποίο απαιτείται επανεκκίνηση σε θέση διάφορη του μηδενός (001), έχει υλοποιηθεί μια παραλλαγή του D Flip Flop το οποίο περιέχει πλέον μια ασύγχρονη είσοδο PRESET. Η είσοδος αυτή προκαλεί ασύγχρονη μετάβαση του Flip Flop στη θέση Q=1, αντί για Q=0 που προκαλείται από το RESET. Παρ' όλα αυτά, η λειτουργία του RESET έχει επιλεχθεί να υπερισχύει αυτής του PRESET, κάτι το οποίο φαίνεται και στην επόμενη προσομοίωση.


```
1
   // d_ff.v
2
    module d_ff (
3
         output reg Q, Qn,
4
         input wire D, CLK, RST, PRST
5
    );
6
         assign Qn = ~Q;
7
8
         always @(posedge\ CLK\ or\ posedge\ RST\ or\ posedge\ PRST)
9
         begin
             if( RST ) begin
10
                 Q <= 0;
11
                              // Reset
12
             end else if ( PRST ) begin
13
                 Q <= 1;
                              // Preset
14
             end else begin
                 Q <= D;
                              // Set
15
16
             end
17
         end
18
19
    endmodule
```

Για τον έλεγχο του D Flip Flop συντάσσεται το παρακάτω Testbench, όπου προκαλούνται ασύγχρονες είσοδοι (εξού και η παράλειψη του σήματος ρολογιού στη λογική δοκιμής). Έχει εισαχθεί επίσης ένα σήμα expectedQ, το οποίο παρουσιάζει την αναμενόμενη έξοδο του Flip Flop.

```
1  // d_ff_TB.v
2  `timescale 10ns/1ns
3  module d_ff_TB;
4  reg D, CLK, PRST, RST, expectedQ;
5  wire Q, Qn;
6  d_ff dut(.Q(Q), .Qn(Qn), .D(D), .CLK(CLK), .PRST(PRST), .RST(RST));
7
```

```
8
          // Initialize
 9
          initial begin
10
              D = 0; CLK = 0; RST = 1;
              PRST = 0; expectedQ = 0;
11
12
          end
13
          // Test
14
          initial begin
15
              #4; RST <= 0;
16
17
              #10;D <= 1;
18
                   expectedQ <= #1 1;
              #10;D <= 0;
19
20
                   expectedQ <= #1 0;
21
              #4; PRST <= 1;
22
                   expectedQ <= 1;</pre>
              #4; RST <= 1;
23
                   expectedQ <= 0;</pre>
24
              #2; RST <= 0;
25
26
                   expectedQ <= #1 1;</pre>
27
              #10;PRST <= 0;
28
                   expectedQ <= #1 0;
              #10;D <= 1;
29
                   expectedQ <= #1 1;</pre>
30
31
          end
32
33
          // Clock
34
          always begin
              #5 CLK <= ~CLK;
35
36
          end
37
     endmodule
```

Μετά από εκτέλεση του παραπάνω Testbench βλέπουμε ότι το Flip Flop απαντά σωστά σε σύγχρονα και ασύγχρονα σήματα εισόδου. Παρατηρούμε επίσης ότι όντως η λειτουργία *RESET* υπερισχύει όλων των υπολοίπων εισόδων, όπως οφείλει άλλωστε πάντα να ισχύει.



Εικόνα Ι.8: D-FF Testbench.

Μετά την κατασκευή του D Flip Flop, μπορούμε να χρησιμοποιήσουμε τις εξισώσεις επόμενης κατάστασης (βλ. I.1.) για την κατασκευή της συνδυαστική λογικής του FSM. Η συνδυαστική λογική αυτή, δίνεται ως είσοδος στα τρία D-FF όπου "περνά" στην έξοδο των Flip Flop στον επόμενο κτύπο ρολογιού. Τότε τρέχουσα κατάσταση γίνεται αυτή που ήταν επόμενη. Σημειώνεται ότι γίνεται χρήση της λειτουργίας PRESET των Flip Flop, εφαρμόζοντας το σήμα RESET στην είσοδο RESET στα δυο πρώτα Flip Flop, και στην είσοδο PRESET του τρίτου. Αυτό γίνεται για την αποκατάσταση του κυκλώματος στη προεπιλεγμένη κατάσταση A (001) μετά από ασύγχρονο παλμό στο σήμα RESET του FSM.

```
1  // dFSM.v
2  module dFSM (
3   output reg Y,
4  input wire CLK, X, RST
5 );
```


```
6
         reg[2:0] D;
 7
         wire[2:0] Q;
 8
         supply0 gnd;
 9
10
         // Three D-FFs
         d_ff dff[2:0] (
11
             .D(D), .CLK(CLK), .Q(Q),
12
13
              .RST({ \{2\{RST\}\}\}, gnd \}), .PRST({ \{2\{gnd\}\}\}, RST \})
14
         );
15
         localparam defState = 3'b001;
16
         initial begin
17
             D = defState;
18
19
         end
20
         // Next State Logic
21
         assign D[2] = ( \sim Q[1] \&\& \sim Q[2] \&\& X );
22
         assign D[1] = (~X \&\& ~Q[0] \&\& ~Q[2]
23
                                                             ) ||
                                  ~Q[0] && ~Q[1] && Q[2] ) ||
24
25
                          ( X && Q[0] && Q[1] && ~Q[2] );
         assign D[0] = ( ~X \&\& ~Q[1] \&\& ~Q[2] ) ||
26
                          ( ~X && Q[0] && ~Q[2] ) ||
27
28
                          ( X && ~Q[0] && ~Q[1] && Q[2] );
29
         // Output Logic
30
         assign Y = \sim Q[2] \&\& X;
31
32
   endmodule
```

Το Testbench που ακολουθεί είναι ίδιο με αυτό της προηγούμενης υλοποίησης συμπεριφορικού FSM, μιας και οι είσοδοι/έξοδοι είναι ίδιες, όπως και η αναμενόμενη συμπεριφορά του.

```
// dFSM TB.v
 1
 2
    `timescale 10ns/1ns
 3
    module dFSM_TB;
        reg CLK, RST, X, expectedY;
 5
        wire Y;
 6
         integer i;
 8
         dFSM dut(.CLK(CLK), .RST(RST), .X(X), .Y(Y));
 9
10
         reg [2:0] testVector[17:0];
11
12
         // Initialize
13
         initial begin
            $readmemb("bFSM TBVector",testVector);
14
             CLK = 0; RST = 1;
15
16
             i = 0; X = 0;
17
         end
18
19
        // Set Inputs
         always@(posedge CLK) begin
20
21
             if (i <= 18) begin
22
                 {RST,X,expectedY} = testVector[i];
23
             end
24
         end
25
26
         // Check Output
27
         always@(negedge CLK)
```

```
28
         begin
29
              if(i <= 18) begin
30
                  if(expectedY !== Y) begin
31
                       $display("Wrong input for outputs %b, %b!=%b",{RST,X},expectedY,Y);
32
33
                  if(i <= 18) begin
                       i = i+1;
34
35
                  end
36
              end
37
38
         // Asynchronous test
39
          initial begin
40
41
              #165; // Wait for the pre-determined vectors to end
              i <= 100;// Stop assigning pre-determined values
              #3; RST <= 1;
43
                  X <= 0;
44
                  expectedY <= 0;</pre>
45
              #5; RST <= 0;
46
47
                  expectedY <= 0;</pre>
48
              #10;X <= 1;
                  expectedY <= 1;</pre>
49
              #2; X <= 0;
50
51
                  expectedY <= 0;</pre>
52
         end
53
54
         // Clock
55
         always begin
56
              #5 CLK <= ~CLK;
57
         end
58
     endmodule
```

Παρακάτω παρουσιάζεται η προσομοίωση του FSM με D Flip Flops. Φυσικά η προσομοίωση αυτή δεν διαφέρει από αυτή του FSM με συμπεριφορική Verilog.



Εικόνα Ι.9: Testbench του FSM με D-FF.

I.4. Υλοποίηση με JK-FlipFlop

Τέλος, καλούμαστε να υλοποιήσουμε το παραπάνω FSM με JK Flip Flop. Αρχικά παρουσιάζεται η υλοποίηση των Flip Flop με την παραλλαγή του *PRESET* (όπως εξηγήθηκε και παραπάνω).


```
8
         always @(posedge CLK or posedge RST or posedge PRST) begin
 9
             if (RST) begin
                 Q <= 0; // Reset
10
11
             end else if (PRST) begin
12
                 Q <= 1; // Preset
             end else if ( J \& K ) begin
13
                 Q <= ~Q;// Switch
14
             end else if ( J ) begin
15
                 Q <= 1; // Set
16
17
             end else if ( K ) begin
                 Q <= 0; // Unset
18
19
             end else begin
20
                 Q <= 0; // Default: Reset
21
             end
22
23
     endmodule
```

Αντίστοιχα με το D Flip Flop της προηγούμενης ενότητας, υλοποιείται και εδώ ένα Testbench για το JK Flip Flop. Εδώ ελέγχεται και πάλι η συμπεριφορά του συστήματος σε σύγχρονες και ασύγχρονες μεταβολές της εξόδου. Γι' αυτό το λόγο έχει παραληφθεί η χρήση του ρολογιού στη λογική ελέγχου και έχουν εισαχθεί οι αναμενόμενες καταστάσεις του κυκλώματος χειροκίνητα.

```
// jk_ff_TB.v
 1
     `timescale 10ns/1ns
 3
    module jk_ff_TB;
 4
         reg expectedQ;
         reg J, K, CLK, PRST, RST;
 5
 6
         wire Q, Qn;
 8
         jk_ff dut(
             .Q(Q), .Qn(Qn), .J(J), .K(K),
 9
             .CLK(CLK), .PRST(PRST), .RST(RST)
10
11
         );
12
13
         // Initialize
         initial begin
14
             J = 0; K = 0; CLK = 0;
15
16
             RST = 1; PRST = 0;
17
             expectedQ = 0;
18
         end
19
20
         // Test
21
         initial begin
22
             #4;RST <= 0;
23
             #10;J <= 1;
24
                 expectedQ <= #1 1;
25
             #10;J <= 0;
                 K <= 1;
26
27
                 expectedQ <= #1 0;
28
             #10;J <= 1;
                 K <= 1;
29
30
                 expectedQ <= #1 ~expectedQ;</pre>
             #10;J <= 1;
31
                 K <= 1;
32
33
                 expectedQ <= #1 ~expectedQ;</pre>
34
             #10;J <= 0;
35
                 K <= 0;
             #10;RST <= 1;
36
```

```
37
                   expectedQ <= 0;
38
               #10;RST <= 0;
39
                   PRST <= 1;
                   expectedQ <= 1;</pre>
40
41
               #10;RST <= 1;
                   PRST <= 1;
42
                   expectedQ <= 0;</pre>
43
               #10;J <= 1;
44
                   K <= 1;
45
46
               #10; RST <= 0;
                   PRST <= 0;
47
                   J <= 0;
48
                   K <= 1;
49
50
                   expectedQ <= 0;</pre>
51
               #10;K <= 0;
52
          end
53
          // CLock
54
55
          always begin
56
              #5 CLK <= ~CLK;
57
          end
     endmodule
58
```

Όπως φαίνεται παρακάτω, το JK Flip Flop απαντά σωστά σε μεταβολές των σημάτων J, K, RESET, PRESET, και η έξοδός του ακολουθεί την αναμενόμενη expectedQ. Τονίζεται και πάλι πως παρόλο που έχει εισαχθεί η παραλλαγή του PRESET στο σύστημα, η λειτουργία του RESET συνεχίζει να υπερισχύει στις μεταβάσεις του κυκλώματος.



Εικόνα Ι.10: JK-FF Testbench.

Στη συνέχεια κατασκευάζουμε το FSM που περιγράφηκε προηγουμένως με JK Flip Flops. Εδώ θα υποστηριχθεί και πάλι η ασύγχρονη λειτουργία του *RESET* με τη μέθοδο που επιλέχθηκε και στο FSM (με D-FF) της προηγούμενης ενότητας. Επομένως η μετατροπή του κυκλώματος για χρήση των JK Flip Flop γίνεται εξαιρετικά απλή: Τα τρία D-FF της προηγούμενης υλοποίησης FSM αντικαθίστανται με τρία JK-FF, όπου η είσοδός τους προκύπτει ως εξής:

```
J = DK = \overline{D}
```

```
1
    // jkFSM.v
2
    module jkFSM (
3
         output reg Y,
         input wire CLK, X, RST
4
5
    );
6
         reg[2:0] D, J, K;
         wire[2:0] Q;
7
         supply0 gnd;
8
9
10
         // Convert D-FF to JK-FF input
         assign J = D;
11
12
         assign K = ~D;
13
14
         jk_ff jkff[2:0] (
```


```
.J(J), .K(K), .CLK(CLK), .Q(Q),
15
16
             .RST({ \{2\{RST\}\}, gnd \}}),
             .PRST({ {2{gnd}}}, RST })
17
18
         );
19
         parameter rstState = 3'b001;
20
         initial begin
21
22
             D = rstState;
23
         end
24
         // Next State Logic
25
         assign D[2] = ( \sim Q[1] \&\& \sim Q[2] \&\& X );
26
27
         assign D[1] = (~X \&\& ~Q[0] \&\& ~Q[2]
                                                             ) ||
                                  ~Q[0] && ~Q[1] && Q[2] ) ||
28
29
                          ( X && Q[0] && Q[1] && ~Q[2] );
                         ( ~X && ~Q[1] && ~Q[2] ) ||
30
         assign D[0] =
                          ( ~X && Q[0] && ~Q[2] ) ||
31
                          ( X && ~Q[0] && ~Q[1] && Q[2] );
32
33
         // Output Logic
34
         assign Y = \sim Q[2] \&\& X;
35
   endmodule
```

Για τη δοκιμή του κυκλώματος αυτού ακολουθείται η ίδια μέθοδος δοκιμής με αυτή των προηγούμενων υλοποιήσεων FSM.

```
//jkFSM_TB.v
     `timescale 10ns/1ns
 2
    module jkFSM_TB;
 3
 5
         reg CLK, RST, X, expectedY;
         wire Y;
 6
 7
         integer i;
 8
 9
         jkFSM dut(.CLK(CLK), .RST(RST), .X(X), .Y(Y));
10
         reg [2:0] testVector[17:0];
11
         // Initialize
12
         initial begin
13
14
             $readmemb("bFSM_TBVector",testVector);
             CLK = 0;
15
16
             i = 0;
17
             RST = 1;
18
             X = 0;
19
         end
20
21
         // Set inputs
22
         always@(posedge CLK) begin
             if (i <= 18) begin
23
24
                 {RST,X,expectedY} = testVector[i];
25
             end
26
         end
27
         // Check output
28
         always@(negedge CLK)
2.9
30
         begin
             if(i <= 18) begin
31
32
                 if(expectedY !== Y) begin
33
                     $display("Wrong input for outputs %b, %b!=%b",{RST,X},expectedY,Y);
```

```
34
                  end
35
                   if(i <= 18) begin
                       i = i+1;
36
37
                  end
38
              end
39
          end
40
41
         // Async Test
42
          initial begin
43
              #165; // Wait for the pre-determined vectors to end
              i <= 100;// Stop assigning pre-determined values
44
              #3; RST <= 1;
45
                  X <= 0;
46
47
                  expectedY <= 0;</pre>
48
              #5; RST <= 0;
                  expectedY <= 0;</pre>
49
              #10;X <= 1;
50
                  expectedY <= 1;</pre>
51
              #2; X <= 0;
52
53
                  expectedY <= 0;</pre>
54
          end
55
56
         // Clock
57
         always begin
58
              #5 CLK <= ~CLK;
59
60
     endmodule
```

Η προσομοίωση του FSM με JK Flip Flops δίνει επίσης ίδια ακριβώς αποτελέσματα με αυτά των προηγούμενων υλοποιήσεων.




Εικόνα Ι.11: Testbench του FSM με JK-FF.

ΙΙ. Απαριθμητής ΒCD

ΙΙ.1. Ανάλυση


Στο δεύτερο μέρος της εργασίας ασχολούμαστε με τη κατασκευή ενός απαριθμητή τεσσάρων ψηφίων (0000-9999) κωδικοποίησης BCD, καθώς και με την απεικόνιση των ψηφίων αυτών σε ψηφία LED 7 τμημάτων (ως εξής "7-Seg. LED"). Επιλέγεται ότι θα ήταν σπάταλο να γίνει αναλυτική κατασκευή ενός FSM για τον απαριθμητή και εύρεση των εξισώσεων κατάστασής του, εφόσον υπάρχουν ήδη γνωστά και ευρέως χρησιμοποιούμενα κυκλώματα απαριθμητών. Χρησιμοποιείται, λοιπόν, το παρακάτω κύκλωμα, με τέσσερα T Flip Flops και λιγοστές πύλες AND/OR. Η έξοδος του απαριθμητή έχει τη μορφή {ABCD}. Επισημαίνεται ότι η είσοδος (στο παρακάτω σχήμα ως CLOCK) του απαριθμητή θεωρείται καθ' όλο το μήκος του κεφαλαίου ΙΙ ως ένας απλός active-HIGH παλμός, και όχι ένα ρολόι. Αυτό υποστηρίζεται από την απόφαση να χρησιμοποιηθεί μόνο ένα Gated Clock για ολόκληρο το κύκλωμα (βλ. II.5.). Οι παραπάνω αποφάσεις αναλύονται λεπτομερώς στις επόμενες ενότητες.



Εικόνα ΙΙ.1: Κύκλωμα BCD απαριθμητή με T-FF.

II.2. Απαριθμητής με T-FlipFlop

Για τη κατασκευή του απαριθμητή, αρχικά απαιτείται η υλοποίηση των T Flip Flops με δομική Verilog. Γι' αυτό επιλέχθηκε η κατασκευή του JK Flip Flop, από Master-Slave συνδεσμολογία με δυο SR μανδαλωτές 1 . Για τη μετατροπή του JK Flip Flop σε T που απαιτείται από τη συγκεκριμένη άσκηση, δεν έχουμε παρά να βραχυκυκλώσουμε τις δυο εισόδους δεδομένων, J και Κ. Επιλέγεται, επομένως, ότι από εδώ και στο εξής θα ακολουθηθεί σχεδίαση με active-HIGH σήματα εισόδου (όπως RESET) για όλα τα υπόλοιπα κυκλώματα του κεφαλαίου II, και τα Flip Flop θα λειτουργούν στην ανερχόμενη ακμή του ρολογιού.



Εικόνα ΙΙ.2: JK-FF από SR μανδαλωτές σε Master-Slave συνδεσμολογία.

Στο αρχείο που ακολουθεί παρουσιάζεται η υλοποίηση του Τ Flip Flop με δομική Verilog.

```
// t_ff.v
 1
 2
    module t_ff (
 3
        output wire Q, Qn,
        input wire RST, T, CLK
 4
 5
 6
    wire j, k;
 7
     assign j = T;
     assign k = T;
 8
 9
    wire RSTn, CLKn;
    not u_nrst (RSTn, RST);
11
    not u_nclk (CLKn, CLK);
12
1.3
14
    // Slave
15
    nand nO(Q, e, Qn);
    nand n1(Qn, f, RSTn, Q);
16
     nand n2(e, c, RSTn, CLK);
17
     nand n3(f, d, CLK);
18
19
20
    // Master
21
    nand n4(c, a, d);
     nand n5(d, b, c, RSTn);
22
    nand n6(a, j, CLKn, Qn, RSTn);
23
   nand n7(b, k, CLKn, Q);
24
25
26
   endmodule
```

Για τον έλεγχο του Τ Flip Flop έχει συνταχθεί το παρακάτω Testbench, όπου γίνεται χρήση ενός δοκιμαστικού αρχείου t_ff_TbVector με προεπιλεγμένες τιμές εισόδου και αναμενόμενης εξόδου. Σε κάθε ανερχόμενη ακμή του ρολογιού γίνεται έλεγχος της ορθότητας της εξόδου του Flip Flop.


```
// t ff TB.v
     `timescale 10ns/1ns
    module t_ff_TB;
 3
 4
 5
         reg T, CLK, INIT, tmp;
 6
         wire Q, Qbar;
         reg expectedOut, rst;
         integer i;
 8
 9
10
         t_{\tt ff} \ \mathtt{dut}(\ .Q(Q),\ .Qn(Qbar),\ .T(T),\ .\mathsf{CLK}(\mathsf{CLK}),\ .\mathsf{RST}(\mathsf{INIT})\ );
         reg [2:0] testVector[20:0];
11
12
         // Initialize
13
14
          initial begin
              $readmemb("t_ff_TBVector",testVector);
15
16
              i = 0; INIT = 0; CLK = 0; T = 0;
17
          end
18
19
         // Set Input, expected output
         always@(posedge CLK) begin
2.0
21
              {INIT,T,expectedOut}=testVector[i];#10;
22
23
24
         // Check the output
25
         always@(posedge CLK) begin
26
              if(expectedOut !== Q) begin
```

```
27
                  $display("Wrong output for inputs %b, %b!=%b",{T},expectedOut,Q);
2.8
              end
29
              #1 i = i + 1;
30
         end
31
         // Clock
32
33
         always begin
             #5; CLK = ~CLK;
34
35
         end
36
     endmodule
```

Το αρχείο δοκιμής που ακολουθεί περιέχει τιμές σε μορφή {RESET, T, expectedOut}, όπου μια σειρά χρησιμοποιείται σαν είσοδος στο Flip Flop σε κάθε ανερχόμενη ακμή του ρολογιού.

```
1
     // t ff TBVector
 2
     10 0
     00_0
 3
 4
     00 0
 5
     00 0
 6
     01 0
 7
     01_1
 8
     01_0
9
     01 1
10
     01 0
     01_1
11
12
     10_0
     10_0
13
```

Μετά από εκτέλεση του παραπάνω Testbench διαπιστώνεται ότι το T Flip Flop λειτουργεί ορθά. Δηλαδή η έξοδος του Flip Flop εναλλάσσεται σε κάθε ανερχόμενη ακμή του ρολογιού εφόσον το σήμα εισόδου Τ είναι ενεργό, καθώς και μηδενίζεται οποτεδήποτε ενεργοποιηθεί το ασύγχρονο σήμα *RESET*.



Εικόνα ΙΙ.3: T-FF Testbench.

Εφόσον έχει κατασκευαστεί το κύκλωμα του Τ Flip Flop, είναι απλή η διασύνδεση τεσσάρων Τ-FF με ορισμένες AND/OR πύλες (σύμφωνα με το σχήμα που παρουσιάστηκε παραπάνω) για τη κατασκευή του κυκλώματος απαριθμητή ενός ψηφίου (βλ. II.1.). Όπως προαναφέρθηκε, έχει γίνει η επιλογή ότι ο απαριθμητής θα λειτουργεί με την είσοδο ενός active-HIGH σήματος EN, και όχι με τη χρήση της ακμής του ρολογιού. Υπενθυμίζεται ότι το σήμα EN προέρχεται από την έξοδο ενός Gated Clock, το οποίο υλοποιείται αργότερα (βλ. II.5.). Η επιλογή αυτή γίνεται καθαρά για λόγους εξοικονόμησης χώρου, καθώς σε περίπτωση που τα T Flip Flops λάμβαναν το σήμα CLOCK ξεχωριστά, θα έπρεπε να υλοποιηθούν πολλαπλά Gated Clocks (ιδίως όταν αργότερα χρησιμοποιηθούν πολλαπλά ψηφία, επομένως και πολλαπλοί απαριθμητές).

Το κύκλωμα του BCD απαριθμητή ενός ψηφίου υλοποιείται με δομική Verilog στο παρακάτω αρχείο.

```
1  // BCDcounter.v
2  module BCDcounter(
3   output wire[3:0] ABCD,
4  output wire CARRY,
5  input EN, RST
6 );
7  supply1 vdd;
```


```
8
         wire A, B, C, D;
 9
         assign \{ABCD[3:0]\} = \{D,C,B,A\};
10
11
         wire An, Bn, Cn, Dn;
12
         assign CARRY = Dn;
13
14
15
         // AND gates
         and u_a1 (n_a1, A, Dn ),
16
17
             u_a2 (n_a2, B, A ),
             u_a3 (n_a3, D, A ),
18
             u_a4 (n_a4, C, n_a2);
19
20
21
         // OR gate
22
         or u_o5 (n_o5, n_a3, n_a4);
23
         // T-FFs
24
         t_ff u_t[3:0] (
25
             .T ({vdd, n_a1, n_a2, n_o5}),
26
27
             .Q({A, B, C, D}),
             .Qn({An, Bn, Cn, Dn}),
28
             .RST(RST), .CLK(EN)
29
30
         );
     endmodule
31
```

Για τον απαριθμητή ενός ψηφίου συντάσσεται και το επόμενο Testbench, όπου δίνεται ένας παλμός αύξησης του μετρητή ανά 100ns.

```
1
    // BCDcounter TB.v
 2
     `timescale 10ns/1ns;
     module BCDcounter_TB;
 3
 4
         wire[3:0] ABCD;
 5
 6
         wire CARRY;
 7
         reg EN, RST;
         reg[3:0] expectedOut;
 8
 9
         {\tt BCDcounter\ udp(\ .ABCD(ABCD),\ .RST(RST),\ .EN(EN),\ .CARRY(CARRY)\ );}
10
11
         // Initialize
12
13
         initial begin
                  EN = 0;
14
                  RST = 1;
15
16
             #9; RST = 0;
17
                  EN = 1;
              #120;RST = 1;
18
19
                  expectedOut = 4'b0000;
20
         \quad \text{end} \quad
21
22
         // Check
23
         initial begin
24
              expectedOut = 4'b0000;
              #15; expectedOut = 4'b0001;
25
              #10; expectedOut = 4'b0010;
26
27
              #10; expectedOut = 4'b0011;
28
              #10; expectedOut = 4'b0100;
29
              #10; expectedOut = 4'b0101;
              #10; expectedOut = 4'b0110;
30
```

```
31
             #10; expectedOut = 4'b0111;
             #10; expectedOut = 4'b1000;
32
33
             #10; expectedOut = 4'b1001;
34
             #10; expectedOut = 4'b0000;
             #10; expectedOut = 4'b0001;
35
             #10; expectedOut = 4'b0010;
36
37
         end
38
39
         // Enable Pulse
         always begin
             #5 EN = ~EN;
41
49
         end
43
     endmodule
```

Μετά από εκτέλεση του παραπάνω Testbench, παρατηρείται ότι ο απαριθμητής ενός ψηφίου λειτουργεί ορθά. Δηλαδή σε κάθε παλμό του ρολογιού το ψηφίο αυξάνεται κατά ένα, και μηδενίζει όταν υπερβεί τον δεκαδικό αριθμό 9. Εδώ φαίνεται επίσης η λειτουργία του CARRY που θα χρησιμοποιηθεί αργότερα για τη σύνδεση πολλαπλών απαριθμητών. Το σήμα αυτό απενεργοποιείται δυο παλμούς πριν ο απαριθμητής φτάσει στην αλλαγή δεκάδας (θέση δεκαδικού 8). Όταν ο απαριθμητής μεταβαίνει στη κατάσταση 0, το CARRY ενεργοποιείται εκ' νέου. Η ενεργοποίηση αυτή χρησιμοποιείται ως παλμική είσοδος στον επόμενο απαριθμητή για την ενεργοποίησή του και αύξηση της δεκάδας του μετρητή.



Εικόνα ΙΙ.4: Testbench απαριθμητή τεσσάρρων bit.

II.3. Κωδικοποίηση 7-Segment

Για την απεικόνιση ενός BCD ψηφίου σε δεκαδική μορφή χρησιμοποιούνται τα 7-Seg. LEDs. Ένα τέτοιο LED έχει τη μορφή του παρακάτω σχήματος.



Εικόνα ΙΙ.5: 7-Segment LED.

Ένα 7-Seg. ψηφίο αποτελείται από επτά εισόδους (a, b, ..., f, g) οι οποίες ενεργοποιούν κάθε ένα από τα επτά τμήματα του ψηφίου αντίστοιχα. Οι είσοδοι αυτές είναι είτε active-HIGH, είτε active-LOW ανάλογα με τον τύπο του ψηφίου. Επομένως έχει υιοθετηθεί η εξής συνθήκη για τον τύπο των LED:

```
\begin{aligned} & Common \ Cathode \rightarrow LED\_type\_ctl = 0 \\ & Common \ Anode \rightarrow LED\_type\_ctl = 1 \end{aligned}
```

Δημιουργώντας τον παρακάτω πίνακα αληθείας όπου αντιστοιχίζεται το κάθε BCD ψηφίο σε μια 7-Seg. απεικόνιση (για LED κοινής καθόδου), εύκολα προκύπτουν οι 7 εξισώσεις μετατροπής BCD σήματος.

Display	D	С	В	Α	а	b	С	d	е	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1

Εικόνα ΙΙ.6: Πίνακας αληθείας 7-Segment κωδικοποίησης.

```
\begin{split} a &= A + C + BD + \bar{B}\bar{D} \\ b &= \bar{B} + \bar{C}\bar{D} + CD \\ c &= B + \bar{C} + D \\ d &= \bar{B}\bar{D} + C\bar{D} + B\bar{C}D + \bar{B}C + A \\ e &= \bar{B}\bar{D} + C\bar{D} \\ f &= A + \bar{C}\bar{D} + B\bar{C} + B\bar{D} \\ g &= A + B\bar{C} + \bar{B}C + C\bar{D} \end{split}
```

Οι εξισώσεις, λοιπόν, αυτές αποτελούν και τον μετατροπέα λέξης από BCD σε 7-Seg LED. Τέλος, προστίθενται ένας τρισταθής Buffer και ένας τρισταθής Inverter, οι οποίοι λειτουργούν εκ' περιτροπής και ελέγχουν τον τύπο LED στην έξοδο. Δηλαδή αντιστρέφεται η έξοδος του παρακάτω συστήματος μόνο όταν το LED που χρησιμοποιείται είναι τύπου κοινής ανόδου.

```
// BCDto7Seg.v
 1
 2
    module BCDto7Seg (
 3
        output wire[6:0] LED,
                                // 7 Seg.
 4
         input wire[3:0] ABCD,
                                 // BCD
 5
         input LED_type_ctl
                                 // LED type
    );
 6
 7
        wire A,B,C,D,a,b,c,d,e,f,g;
         assign \{A,B,C,D\} = \{ABCD[3:0]\}
 8
         assign \{LED[6:0]\} = \{a,b,c,d,e,f,g\};
 9
10
11
         // Inverters
        not u_An (_A, A), u_Bn (_B, B), u_Cn (_C, C), u_Dn (_D, D);
12
13
14
        // AND gates
         and u_BnDn (BnDn, _B, _D),
15
16
             u_BD
                   (BD,
                           B, D),
             u BDn (BDn, B, D),
17
             u_CnDn (CnDn, _C, _D),
18
19
             u_CD
                    (CD,
                           C, D),
20
             u_CDn (CDn, C, _D),
21
             u BCn (BCn,
                           B, C),
             u_BnC (BnC, _B, C),
22
             u_BCnD (BCnD, B, _C, D);
23
24
        // OR gates
25
                    u_a1
26
         or /*a*/
                             (n a1,
                                             С,
                                                  BD),
                                       Α,
27
                     u_a0
                             (na, n_a1, BnDn
                                                    ),
28
             /*b*/
                             (nb,
                                      _B, CnDn,
                                                  CD),
                    u_b0
29
             /*c*/
                    u_c0
                             (nc,
                                      B, _C,
                                                   D),
```

```
30
            /*d*/
                    u_d1
                            (n_d1, BnDn, CDn, BCnD),
31
                            (nd, n_d1, BnC,
                    u_d0
                                                 A),
32
            /*e*/
                    u eO
                            (ne,
                                  BnDn, CDn
33
            /*f*/
                    u f1
                            (n f1, A, CnDn, BCn),
                    u_f0
                            (nf, n_f1, BDn
34
35
            /*g*/
                    u_g1
                            (n_g1, A, BCn, BnC),
36
                            (ng, n_g1, CDn
                    u_g0
37
38
        // Tristate Buffers (controlling the LED output type)
39
        bufif0 u_bf[6:0] ({a,b,c,d,e,f,g}, {na,nb,nc,nd,ne,nf,ng}, LED_type_ctl);
40
        notif1 u_nf[6:0] ({a,b,c,d,e,f,g}, {na,nb,nc,nd,ne,nf,ng}, LED_type_ctl);
41
   endmodule
```

Για τον έλεγχο του μετατροπέα χρησιμοποιείται το παρακάτω Testbench, όπου εισάγονται διαδοχικές τιμές τεσσάρων bit, και ελέγχεται ότι η είσοδος συνάδει με την παραπάνω 7-Seg. κωδικοποίηση.

```
1
    // BCDto7Seg_TB.v
 2
     `timescale 10ns/1ns;
     module BCDto7Seg TB;
 4
         wire[6:0] LED;
 5
 6
         reg[3:0] ABCD;
 7
         reg LED_type_ctl;
 8
         reg[6:0] expectedLED;
 9
         BCDto7Seg dut( .LED(LED), .ABCD(ABCD), .LED_type_ctl(LED_type_ctl) );
10
11
12
         // Test
13
         initial begin
             LED_type_ctl = 1'b0; // Common Cathode
14
                  ABCD = 4'b_0000; //0
15
                  expectedLED = 7'b_1111110;
16
             #1; ABCD = 4'b_0001; //1
17
18
                  expectedLED = 7'b_0110000;
             #1; ABCD = 4'b_0010; //2
19
                  expectedLED = 7'b 1101101;
20
             #1; ABCD = 4'b_0011; //3
21
                  expectedLED = 7'b_1111001;
22
             #1; ABCD = 4'b_0100; //4
23
24
                  expectedLED = 7'b 0110011;
             #1; ABCD = 4'b 0101;//5
25
26
                  expectedLED = 7'b_1011011;
             #1; ABCD = 4'b_0110; //6
27
                  expectedLED = 7'b_1011111;
28
29
             #1; ABCD = 4'b 0111; \frac{1}{7}
                  expectedLED = 7'b 1110000;
30
31
             #1; ABCD = 4'b_1000; //8
                  expectedLED = 7'b_111111111;
32
             #1; ABCD = 4'b_1001; //9
33
                  expectedLED = 7'b_11111011;
34
35
             LED_type_ctl = 1'b1; // Common Anode
36
                  ABCD = 4'b_0000;//0
                  expectedLED = \sim (7'b 1111110);
37
             #1; ABCD = 4'b_0001; //1
38
                  expectedLED = \sim (7'b_0110000);
39
40
             #1; ABCD = 4'b_0010;//2
41
                  expectedLED = \sim (7'b_1101101);
             #1; ABCD = 4'b_0011; //3
42
```

```
43
                  expectedLED = \sim (7'b_1111001);
              #1; ABCD = 4'b_0100; //4
44
                  expectedLED = \sim (7'b\ 0110011);
45
              #1; ABCD = 4'b 0101;//5
46
                  expectedLED = ~(7'b_1011011);
              #1; ABCD = 4'b_0110; //6
48
                  expectedLED = \sim (7'b\ 1011111);
49
              #1; ABCD = 4'b 0111; //7
50
                  expectedLED = \sim (7'b 1110000);
51
              #1; ABCD = 4'b_1000; //8
                  expectedLED = ~(7'b_11111111);
53
              #1; ABCD = 4'b_1001; //9
54
                  expectedLED = ~(7'b_11111011);
55
56
         end
     endmodule
```

Μετά από εκτέλεση προσομοίωσης στο Testbench του μετατροπέα, βλέπουμε ότι έχει οριστεί σωστά το παραπάνω σύστημα κωδικοποίησης. Μάλιστα η ορθότητά του συστήματος ισχύει σε LED κοινής καθόδου αλλά και ανόδου, όπως φαίνεται από τις επόμενες δυο εικόνες.



Εικόνα ΙΙ.7: Testbench κωδικοποιητή BCD σε 7-Segment LED κοινής καθόδου.

r			ns	l Innunu	liiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiii				ns	180	
/BDCto7Seg_TB/expectedLED	1111	0000001	1001111	0010010	0000110	1001100	0100100	0100000	0001111	0000000	0000100
/BDCto7Seg_TB/LED	1111	0000001	1001111	0010010	0000110	1001100	0100100	0100000	0001111	0000000	0000100
/BDCto7Seg_TB/ABCD	0000	(0000	0001	0010	0011	0100	0101	0110	0111	1000	1001
/BDCto7Seg_TB/LED_type_ctl	0										

Εικόνα ΙΙ.8: Testbench κωδικοποιητή BCD σε 7-Segment LED κοινής ανόδου.

ΙΙ.4. Απαριθμητής τεσσάρων ψηφίων

Εφόσον έχει κατασκευαστεί ο απαριθμητής ενός ψηφίου, τώρα απαιτείται ο συνδυασμός περισσότερων απαριθμητών για την παραγωγή αριθμών από το 0000 εώς το 9999. Αυτό θα συμβεί με τη χρήση του παλμού *CARRY* στην έξοδο κάθε απαριθμητή (βλ. <u>II.2.</u>).

Το σύστημα τεσσάρων ψηφίων θα παρέχει μια έξοδο για κάθε ένα από τα ψηφία LED, αλλά σε μορφή BCD (δηλαδή πριν τη μετατροπή τους για χρήση σε 7-Seg. LED) και με σειρά από MSB σε LSB: {ABCD[1], ... ABCD[4]}. Ο τετραψήφιος απαριθμητής περιέχει και τις εισόδους που συναντώνται στους μονούς απαριθμητές, δηλαδή του ασύγχρονου RESET και του EN (παλμός ενεργοποίησης όπως προκύπτει από Gated Clock).

```
// d4BCDcounter.v
1
2
    module d4BCDcounter(
3
        output wire[3:0] ABCD1, ABCD2, ABCD3, ABCD4,
4
         input EN, RST
5
    );
        wire[3:0] CARRY;
6
8
         BCDcounter u_bcd[3:0] (
9
             .ABCD ({ ABCD1,ABCD2,ABCD3,ABCD4 }),
             .CARRY ({ CARRY[3:0]
10
```

Ο έλεγχος του τετραψήφιου απαριθμητή γίνεται με τη χρήση του επόμενου Testbench, όπου τίθεται στην είσοδο ένας παλμός ενεργοποίησης και ταυτοχρόνως αυξάνεται το σήμα ελέγχου κατά ένα. Σε κάθε παλμό ελέγχεται ότι η έξοδος του απαριθμητή συμφωνεί με το σήμα ελέγχου. Όταν ο απαριθμητής ξεπεράσει την κατάσταση 9999, τότε ο απαριθμητής καθώς και το σήμα ελέγχου πρέπει να επιστρέψουν στη θέση 0000.

```
// d4BCDcounter TB.v
 2
     `timescale 10ns/1ns
     module d4BCDcounter TB;
 3
 5
         reg EN, RST;
         wire[3:0] ABCD[3:0];
 6
         integer iout, i1, i2, i3, i4;
 7
 8
         integer expectediOut;
 9
10
         d4BCDcounter dut(
             .ABCD4( ABCD[0] ), .ABCD3( ABCD[1] ), .ABCD2( ABCD[2] ), .ABCD1( ABCD[3] ),
11
             .EN(EN), .RST(RST)
12
13
         );
14
15
         // binary to decimal cenversion
         assign i1 = {ABCD[0][3:0]};
16
         assign i2 = {ABCD[1][3:0]};
17
18
         assign i3 = {ABCD[2][3:0]};
19
         assign i4 = {ABCD[3][3:0]};
20
         assign iout = i1 + 10*i2 + 100*i3 + 1000*i4;
21
         // Initialize
22
23
         initial begin
24
                 expectediOut = 0;
25
                 iout = 0;
                 RST = 1'b1;
26
                 EN = 1'b0;
27
             #1; RST = 1'b0;
28
29
         end
30
31
         // Check output
32
         always begin
33
             #4;
             while(1'b1) begin
34
35
                 #1;
36
                  if (expectediOut != iout) begin
37
                      $display("Wrong output at %d",expectediOut);
38
                 end
                 #1 EN = \sim EN;
39
                  if (EN==1'b1) begin
40
41
                      expectediOut = expectediOut+1;
42
43
                 if(expectediOut > 9999) begin
                      expectediOut = 0;
44
45
                 end
46
             end
47
48
     endmodule
```

Εύκολα φαίνεται ότι ο απαριθμητής είναι σύμφωνος με τη σειρά τον αριθμών 0000-9999, καθώς και ορθά μηδενίζει όταν υπερβεί το μέγιστο όριό του.

/d4BCDcounter_TB/EN	0												
/d4BCDcounter_TB/RST	1	<u> </u>											
/d4BCDcounter_TB/ABCD	0000	0000 0000 0.	(0000 0	0000 0	0000 0.	(0000	0 (0000 0.)(0000 0	0000 0 0	000 0 (0000	0 (0000 0.) 0000 0	(0000 0)
[3]	0000	0000											
[2]	0000	0000											
[1]	0000	0000									(0001		
[0]	0000	0000	(0001	0010	0011	(0100	(0101	(0110	0111 1	000 (1001	(0000	(0001	0010
/d4BCDcounter_TB/iout	0	0	(1	2	3	(4	(5	(6	7 (8	(9	(10	(11	12
/d4BCDcounter_TB/expectediOut	0	0	(1	2	3	(4	(5	(6	7 (8	(9	(10	(11	12
	_	treatment (handan	li contro	orbora	cheer	modern	handaa	lana ban	handaar	hooloo	la contrara	hoodoo
		s 50	ns 100	ns :	150 ns		ns 250	ns 300	ns 35	0 ns 400	ns 450	ns 500) ns


Εικόνα ΙΙ.9: Testbench απαριθμητή τεσσάρων ψηφίων - Έναρξη κυκλώματος.

/d4BCDcounter_TB/EN	0												
/d4BCDcounter_TB/RST	1												
/d4BCDcounter_TB/ABCD	0000	1001	1 (1001 1.	(10011	1001 1 1	001 1 (1	001 1	(0000 0.	(0000 0	0000 0 (0	000 0 (00	00 0) 0000 0.	
[3]	0000	1001						(0000					
[2]	0000	1001						(0000					
[1]	0000	1001						(0000					\equiv
[0]	0000	0100	0101	0110	0111 (1	000 (1	.001	(0000	0001	0010 (0	011 (01	00 (0101	\ <u>\</u> 0
/d4BCDcounter_TB/iout	0	9994	9995	(9996	9997 (9	998 (9	999	χo	1	2 (3	3 (4	(5	(6
/d4BCDcounter_TB/expectediOut	0	9994	9995	9996	9997 (9	998 (9	999	(0	(1	2 (3	3 (4	(5	(6
	_	11111				harrin	11/11				harring	dama	troit.
		11998	00 ns	11999	00 ns	12	200000 r	IS	12001	.00 ns	120	0200 ns	

Εικόνα ΙΙ.10: Testbench απαριθμητή τεσσάρων ψηφίων - Αλλαγή δεκάδας.


II.5. Απεικόνιση απαριθμητή τεσσάρων ψηφίων σε 7-Segment LEDs

Τέλος, καλούμαστε να συνδυάσουμε έναν απαριθμητή τεσσάρων ψηφίων με αντίστοιχο πλήθος 7-Seg. ψηφίων LED κοινής ανόδου ή καθόδου. Όπως προαναφέρθηκε, έχει γίνει η επιλογή ότι το ολικό κύκλωμα πρέπει να περιέχει μόνο έναν ελεγκτή ενεργοποίησης (EN) του απαριθμητή για εξοικονόμηση χώρου. Επομένως γίνεται χρήση ενός μόνο κυκλώματος Clock Gating για την ενεργοποίηση του τετραψήφιου απαριθμητή.



Εικόνα ΙΙ.11: Κύκλωμα Gated Clock.

Για τη κατασκευή του κυκλώματος αυτού, απαιτείται αρχικά η υλοποίηση ενός D Flip Flop. Το D-FF κατασκευάζεται από ένα D-Latch και ένα SR-Latch όπως φαίνεται στο παρακάτω σχήμα.




Εικόνα ΙΙ.12: Κύκλωμα D-FF με συνδεσμολογία Master-Slave.

```
// d_ff.v
 1
 2
    module d_ff (
 3
        output wire Q, Qn,
        input wire D, CLK, RST
 4
 5
    wire n1, n2, n3, n4, n5, n6;
 6
 7
8
    not u1(_CLK, CLK);
    not u2(_RST, RST);
9
10
    not u3(_D, D);
11
    // Master
12
13
    nand u4(n1, D, _RST, _CLK);
    nand u5(n2, _CLK, _D);
14
     nand u6(n3, n1, n4);
    nand u7(n4, n3, _RST, n2);
16
17
    // Slave
18
    nand u8(n5, n3, _RST, CLK);
19
20
    nand u9(n6, CLK, n4);
    nand u10(Q, n5, Qn);
21
    nand u11(Qn, Q, _RST, n6);
22
23
24
   endmodule
```

Ο έλεγχος του D Flip Flop θα γίνει με τρόπο ανάλογο των προηγούμενων Flip Flop από το ακόλουθο Testbench. Σκοπός του ελέγχου δηλαδή είναι και πάλι η διαπίστωση της ορθής λειτουργίας σε σύγχρονες αλλά και ασύγχρονες εισόδους.

```
// d_ff_TB.v
 2
    module d_ff_TB;
 3
 4
   wire Q, Qn;
 5
    reg D, CLK, RST, expectedOut;
 7
    d ff dut(Q, Qn, D, CLK, RST);
8
    // Initialize
9
10
    initial begin
        CLK = 1'b0; expectedOut = 0'b0; D = 1'b0;
11
12
13
    // Clock
14
    always begin
15
        #5; CLK= ~CLK;
16
17
18
    // Test
19
20
    initial begin
21
          RST = 1'b1;
22
        #2; RST = 1'b0;
23
        #2; D = 1'b0;
        #10;D = 1'b1;
24
            expectedOut = D;
25
26
        #10;D = 1'b0;
27
            expectedOut = D;
         #20;D = 1'b1;
```

Μετά από εκτέλεση του συγκεκριμένου Testbench, παρατηρείται ότι η λειτουργία του είναι η αναμενόμενη. Σημειώνεται ότι το σήμα ελέγχου expectedOut τίθεται λίγο νωρίτερα (δηλαδή ασύγχρονα) στην αναμενόμενη τιμή εξόδου απ' ότι θα έπρεπε. Παρ' όλα αυτά το D Flip Flop μεταβαίνει ορθά στην επόμενη κατάσταση κατά την ανερχόμενη ακμή του ρολογιού (σύγχρονα), όπως είναι επιθυμητό.



Εικόνα II.13: D-FF Testbench.

Συνεχίζοντας με το βασικό θέμα της ενότητας, δηλαδή το συνδυασμό τεσσάρων απαριθμητών με τα αντίστοιχα 7-Seg. ψηφία LED, έχουμε πλέον τη δυνατότητα να κατασκευάσουμε το σήμα εισόδου χρησιμοποιώντας ένα Gated Clock που παράγεται από το βασικό CLOCK εισόδου, και κάνοντας χρήση του σήματος ενεργοποίησης ΕΝ. Η κατασκευή αυτή θα γίνει χρησιμοποιώντας το κύκλωμα μετρητή τεσσάρων ψηφίων (όπως περιγράφηκε στην προηγούμενη ενότητα), το κύκλωμα Clock Gating για την ενεργοποίηση της πρώτης βαθμίδας (LSB ψηφίο) του μετρητή, καθώς και τέσσερις κωδικοποιητές BCD προς 7-Seg LED. Επισημαίνεται ότι για λόγους απλοποίησης θεωρείται ότι όλα τα ψηφία LED είναι ίδιου τύπου (Common Cathode/Anode) και επομένως το σήμα LED_type_ctl είναι κοινό για όλους του μετατροπείς. Εύκολα θα μπορούσε όμως να υλοποιηθεί η παραλλαγή του κυκλώματος, όπου το κάθε ψηφίο LED είναι διαφορετικού τύπου.


```
// d4BCDcounter7Seg.v
 2
     module d4BCDcounter7Seg(
         output wire [6:0] LED1, LED2, LED3, LED4,
 3
         input wire EN, RST, CLK, LED_type_ctl
 4
 5
     );
         wire[3:0] ABCD[3:0];
 6
 7
 8
         //Clock Gating
         wire GCLK, nDQ;
 9
10
         d_ff u_dff(
              .RST(RST),
11
12
             .CLK(CLK),
13
              .D(EN),
14
              .Q(nDQ),
15
              .Qn(Qn)
16
17
         and u_a1(GCLK, nDQ, CLK);
18
19
         // Counters
2.0
         d4BCDcounter u_cnt (
21
             .ABCD1({ABCD[0]}),
22
             .ABCD2({ABCD[1]}),
              .ABCD3({ABCD[2]}),
23
24
              .ABCD4({ABCD[3]}),
25
              .EN(GCLK),
26
              .RST(RST)
27
         );
```

Στο κύκλωμα αυτό απαιτείται έλεγχος, τόσο της λειτουργίας των μετρητών κατά την ενεργοποίηση του σήματος ΕΝ, όσο και της μετατροπής των ψηφίων σε μορφή 7-Seg. Για τη διευκόλυνση των ελέγχων έχει υλοποιηθεί μια συνθήκη case, όπου γίνεται μετατροπή του κάθε 7-Seg ψηφίου σε δεκαδικό αριθμό. Επίσης, έχει επιλεγεί timescale ίσο με 100ns, και το ρολόι εμφανίζει μια ανερχόμενη ακμή ανά 1μs, έτσι ώστε να γίνει δοκιμή του κυκλώματος στη ζητούμενη συχνότητα του 1MHz.


```
// d4BCDcounter7Seg_TB.v
 2
     `timescale 100ns/100ns
 3
    module d4BCDcounter7Seg_TB;
 5
         wire[6:0]
                       LED1, LED2, LED3, LED4;
                   EN, RST, CLK, LED_type_ctl;
 6
         reg
 7
         d4BCDcounter7Seg dut(
 8
             .LED1(LED1),
10
             .LED2(LED2),
             .LED3(LED3),
11
             .LED4(LED4),
12
13
             .EN(EN),
14
             .RST(RST),
15
             .CLK(CLK),
             .LED_type_ctl(LED_type_ctl)
16
17
         );
18
19
         wire[6:0] LEDout[3:0]; // LED output vector
20
                      out[3:0]; // Decimal output vector
21
         integer i;
         reg[6:0] normalizedLEDOut;
22
23
24
         // connect counter output to 7-Seg encoder.
25
         assign {
26
             LEDout[3][6:0], LEDout[2][6:0], LEDout[1][6:0], LEDout[0][6:0]
27
             LED4[6:0],LED3[6:0],LED2[6:0],LED1[6:0]
28
29
         };
30
31
         // Initialize
32
         initial begin
            LED_type_ctl = 1'b0;
33
34
             EN = 1'b0;
35
             RST = 1'b1;
             CLK = 1'b0;
36
37
         end
38
         // Set EN, RST
39
40
         initial begin
41
             #4; RST = 1'b0;
42
             #20; EN = 1'b1;
43
         end
```

```
44
45
         // Convert 7-Seg. to Decimal
46
         always @(LED1 or LED2 or LED3 or LED4) begin
47
             for(i=0; i<4; i=i+1) begin
                  normalizedLEDOut = (LED_type_ctl==1'b1)? ~({LEDout[i][6:0]}) : ({LEDout[i]
48
     [6:0]});
                  case( normalizedLEDOut )
49
50
                      7'b 1111110:
                                       out[i] = 0;
51
                      7'b 0110000:
                                       out[i] = 1;
52
                      7'b_1101101:
                                       out[i] = 2;
53
                      7'b_1111001:
                                       out[i] = 3;
                      7'b_0110011:
                                       out[i] = 4;
54
                      7'b_1011011:
55
                                       out[i] = 5;
                      7'b_1011111:
                                       out[i] = 6;
56
57
                      7'b_1110000:
                                       out[i] = 7;
58
                      7'b_1111111:
                                       out[i] = 8;
                      7'b_1111011:
                                       out[i] = 9;
59
60
                  endcase
61
             end
62
         end
63
64
         // Clock
65
         always begin
             #5 CLK = ~CLK;
66
67
         end
68
     endmodule
```

Προσομοιώνοντας το παραπάνω σύστημα διαπιστώνεται ότι η λειτουργία του είναι αυτή ακριβώς που περιγράφηκε. Στην είσοδο του συστήματος έχει τεθεί ένα ρολόι συχνότητας 1MHz, και ένα σήμα ενεργοποίησης EN. Παρατηρούμε ότι κατά τη διάρκεια της παραμονής του EN στη θέση 0 ο αριθμητής όντως δεν "μετρά". Μόλις ενεργοποιηθεί το σήμα EN, ο απαριθμητής αυξάνει κατά ένα σε κάθε ανερχόμενη ακμή του ρολογιού. Το ίδιο φαίνεται να ισχύει είτε ο μετατροπέας συνδέεται σε 7-Seg. LED κοινής καθόδου ή ανόδου.




Εικόνα ΙΙ.14: Testbench απεικόνισης απαριθμητή τεσσάρων ψηφίων σε 7-Segment LED κοινής καθόδου.



Εικόνα ΙΙ.15: Testbench απεικόνισης απαριθμητή τεσσάρων ψηφίων σε 7-Segment LED κοινής ανόδου.

Στην εικόνα παρακάτω αποδεικνύεται η ορθή λειτουργία του απαριθμητή ακόμη και στο σημείο μηδενισμού και επανέναρξης από την κατάσταση 0000.



Εικόνα ΙΙ.16: Testbench απεικόνισης απαριθμητή τεσσάρων ψηφίων σε 7-Segment LED κοινής καθόδου - Αλλαγή δεκάδας.

III. Κωδικοποίηση Hamming

ΙΙΙ.1. Ανάλυση

Στο τρίτο κεφάλαιο της αναφοράς ασχολούμαστε με την υλοποίηση ενός συστήματος Κωδικοποίησης και Αποκωδικοποίησης βάσει του κώδικα Hamming (12, 5).

Στον κώδικα αυτό γίνεται κωδικοποίηση λέξης 12 bit, προσθέτοντας 5 bit για διόρθωση σφαλμάτων, και δίνοντας ως αποτέλεσμα μια κωδικοποιημένη λέξη μήκους 17 bit. Σκοπός μας είναι η απόδειξη ότι ακόμη και αν ένα από αυτά τα κωδικοποιημένα bit αλλάξει (λόγω θορύβου), η αρχική λέξη μπορεί να βρεθεί χωρίς σφάλματα.

Για την επίτευξη της κωδικοποίησης αυτής, τα 5 πρόσθετα bit (στο εξής *Parity bits*) πρέπει να υπολογιστούν και να προστεθούν στις κατάλληλες θέσεις.

Bit positi	on	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17
Encoded dat	ta bits	p1	p2	d1	p4	d2	d3	d4	р8	d5	d6	d7	d8	d9	d10	d11	p16	d12
	p1	x		×		X		X		X		×		X		X		X
Parity	p2		×	×			×	×			×	×			×	×		
bit	p4				×	×	×	×					×	X	X	X		
coverage	p8								×	×	×	×	×	X	X	X		
	p16																X	X

Εικόνα ΙΙΙ.1: Πίνακας κωδικοποίησης Hamming (12,5).

Έστω, λοιπόν ότι δίνεται στην είσοδο του συστήματος μια λέξη δεδομένων αποτελούμενη από 12bit:

$$[D_{12} \quad D_{11} \quad D_{10} \quad \dots \quad D_3 \quad D_2 \quad D_1]$$

Η λέξη αυτή πρέπει να μετατραπεί στην εξής μορφή, μήκους 17bit:

$$\begin{bmatrix} D_{12} & \mathbf{0} & D_{11} & D_{10} & D_9 & D_8 & D_7 & D_6 & D_5 & \mathbf{0} & D_4 & D_3 & D_2 & \mathbf{0} & D_1 & \mathbf{0} & \mathbf{0} \end{bmatrix}$$

$$= \begin{bmatrix} b_{17} & b_{16} & b_{15} & b_{14} & b_{13} & b_{13} & b_{12} & b_{11} & b_{10} & b_9 & b_8 & b_7 & b_6 & b_5 & b_4 & b_3 & b_2 & b_1 \end{bmatrix}$$

Στη συνέχεια υπολογίζονται τα 5 Parity bits (Π_1, \ldots, Π_5) ως εξής:

$$\begin{split} \Pi_1 &= b_1 \oplus b_3 \oplus b_5 \oplus b_7 \oplus b_9 \oplus b_{11} \oplus b_{13} \oplus b_{15} \oplus b_{17} \\ \Pi_2 &= b_2 \oplus b_3 \oplus b_6 \oplus b_7 \oplus b_{10} \oplus b_{11} \oplus b_{14} \oplus b_{15} \\ \Pi_3 &= b_4 \oplus b_5 \oplus b_6 \oplus b_7 \oplus b_{12} \oplus b_{13} \oplus b_{14} \oplus b_{15} \\ \Pi_4 &= b_8 \oplus b_9 \oplus b_{10} \oplus b_{11} \oplus b_{12} \oplus b_{13} \oplus b_{14} \oplus b_{15} \\ \Pi_5 &= b_{16} \oplus b_{17} \end{split}$$

Η τελική (κωδικοποιημένη) λέξη προκύπτει από συνδυασμό της αρχικής λέξης δεδομένων (D) και των Parity bits (Π):

$$\begin{bmatrix} D_{12} & \mathbf{\Pi}_5 & D_{11} & D_{10} & D_9 & D_8 & D_7 & D_6 & D_5 & \mathbf{\Pi}_4 & D_4 & D_3 & D_2 & \mathbf{\Pi}_3 & D_1 & \mathbf{\Pi}_2 & \mathbf{\Pi}_1 \end{bmatrix} \\ = \begin{bmatrix} b'_{17} & b'_{16} & b'_{15} & b'_{14} & b'_{13} & b'_{13} & b'_{12} & b'_{11} & b'_{10} & b'_9 & b'_8 & b'_7 & b'_6 & b'_5 & b'_4 & b'_3 & b'_2 & b'_1 \end{bmatrix}$$

Η κωδικοποιημένη κατά Hamming λέξη αυτή, λοιπόν, μπορεί να υποστεί μια μετάλλαξη σε ένα (μόνο) bit, και να διορθωθεί απλώς με τη χρήση των Parity bits. Αυτό γίνεται με υπολογισμό εκ' νέου των Parity bits (Π') στην κωδικοποιημένη λέξη:

```
\begin{split} &\Pi'_1 = b'_1 \oplus b'_3 \oplus b'_5 \oplus b'_7 \oplus b'_9 \oplus b'_{11} \oplus b'_{13} \oplus b'_{15} \oplus b'_{17} \\ &\Pi'_2 = b'_2 \oplus b'_3 \oplus b'_6 \oplus b'_7 \oplus b'_{10} \oplus b'_{11} \oplus b'_{14} \oplus b'_{15} \\ &\Pi'_3 = b'_4 \oplus b'_5 \oplus b'_6 \oplus b'_7 \oplus b'_{12} \oplus b'_{13} \oplus b'_{14} \oplus b'_{15} \\ &\Pi'_4 = b'_8 \oplus b'_9 \oplus b'_{10} \oplus b'_{11} \oplus b'_{12} \oplus b'_{13} \oplus b'_{14} \oplus b'_{15} \\ &\Pi'_5 = b'_{16} \oplus b'_{17} \end{split}
```

Αυτά τα Parity bits δημιουργούν μια λέξη μήκους 5 bit, η οποία δείχνει τη θέση j του bit της κωδικοποιημένης λέξης το οποίο υπέστη σφάλμα.

$$j = \begin{bmatrix} \Pi_5' & \Pi_4' & \Pi_3' & \Pi_2' & \Pi_1' \end{bmatrix}$$

Η αποκωδικοποίηση (dec), επομένως, της λέξης προκύπτει από απλή εναλλαγή του bit στη θέση j στην κωδικοποιημένη λέξη:

Σε περίπτωση που j=0, τότε δεν έχει εμφανιστεί κανένα σφάλμα και η αποκωδικοποιημένη λέξη προκύπτει χωρίς κάποια εναλλαγή bit.

Σημειώνεται ότι στη βιβλιογραφία συνήθως γίνεται κωδικοποίηση της λέξης από αριστερά προς τα δεξιά, δηλαδή θεωρώντας το αριστερό bit ως LSB. Εδώ, ωστόσο, γίνεται η επιλογή ότι το πιο δεξί bit αποτελεί το LSB, καθώς οι υπόλοιπες υλοποιήσεις συμφωνούν με αυτή τη συνθήκη.

ΙΙΙ.2. Κωδικοποιητής

Την παραπάνω κωδικοποίηση καλούμαστε να την εφαρμόσουμε για μια είσοδο από 12bit, κατασκευάζοντας έναν Hamming κωδικοποιητή. Επιλέγεται, επομένως, ότι για διευκόλυνση της υλοποίησης η κατασκευή των επόμενων συστημάτων θα γίνει με συμπεριφορική Verilog.

Ο αποκωδικοποιητής Hamming αποτελείται από μια είσοδο 12 bit και μια έξοδο 17 bit. Δεν απαιτεί κάποιο συγχρονισμό ή σήμα *RESET*, επομένως υλοποιείται απλώς με τη χρήση των παραπάνω εξισώσεων για υπολογισμό των Parity bits και της τελικής λέξης.

```
// hamEncode125.v
    module hamEncode125(
        output reg[17:1] OUT,
 3
 4
        input wire[11:0] IN
5
    );
 6
        // Output consisting of
 8
        // input and Parity bits
        assign OUT = {
 9
            IN[11], /*17*/ PAR[4], /*16*/ IN[10], /*15*/
10
            IN[9], /*14*/ IN[8], /*13*/ IN[7], /*12*/
11
12
            IN[6], /*11*/ IN[5], /*10*/
                                             IN[4], /*9*/
            PAR[3], /*8*/
                            IN[3], /*7*/
                                             IN[2], /*6*/
13
            IN[1], /*5*/
                          PAR[2], /*4*/
                                             IN[0], /*3*/
14
            PAR[1], /*2*/ PAR[0] /*1*/
15
16
        };
17
        // Parity Bits
18
19
        reg[4:0] PAR;
20
        assign PAR[0] = OUT[3] ^ OUT[5] ^
                        OUT[7] ^ OUT[9] ^ OUT[11] ^
21
22
                         OUT[13] ^ OUT[15] ^ OUT[17] ;
        assign PAR[1] = OUT[3] ^
23
                         OUT[6] ^ OUT[7]
24
                        OUT[10] ^ OUT[11] ^
25
                         OUT[14] ^ OUT[15];
26
27
        assign PAR[2] = OUT[5] ^ OUT[6] ^ OUT[7] ^
                         OUT[12] ^ OUT[13] ^ OUT[14] ^ OUT[15] ;
28
29
        assign PAR[3] = OUT[9] ^ OUT[10] ^ OUT[11] ^ OUT[12] ;
30
        assign PAR[4] = OUT[17];
```

Για τον έλεγχο του κωδικοποιητή δημιουργήθηκε ένα Matlab script ², το οποίο βοήθησε στη κωδικοποίηση hamming για την παραγωγή δοκιμαστικών κωδικοποιημένων λέξεων. Έτσι δημιουργήθηκε το αρχείο ελέγχου hameNcoder125_TB_Vector με ορισμένες λέξεις των 12bit, καθώς και τη κωδικοποίησή τους κατά Hamming (12, 5).

```
1
    // hamEncoder125_TB_Vector
 2
    3
    00000000001 00000000000000111
     00000000010_0000000000011001
 5
    00000000100 00000000000101010
     00000001000_0000000001001011
 6
 7
     00000010000_0000000110000001
 8
    000000100000 00000001010000010
     000001000000_00000010010000011
10
     000010000000 00000100010001000
11
     00010000000_00001000000001001
12
     000100000000_00001000000001001
13
    01000000000_0010000000001011
14
     10000000000 1100000000000001
15
     11000000000_1110000000001010
16
     11100000000_11110000000000000
17
     111100000000_111111000000001001
    111110000000 111111100010000001
18
19
     111111000000 111111110000000010
    111111100000_111111111010000000
20
21
     111111110000_1111111111100000001
    111111111000_111111111101001010
22
   111111111100_111111111101100000
23
    11111111111 1111111111101111001
24
   111111111111_1111111111101111110
```

Το αρχείο αυτό βρίσκει χρήση στα επόμενα Testbench, για τον έλεγχο του κωδικοποιητή και του αποκωδικοποιητή.

Για τον έλεγχο της ορθότητας του κωδικοποιητή, στο παρακάτω Testbench δίνονται ως είσοδος λέξεις μήκους 12 bit (του δοκιμαστικού αρχείου παραπάνω), και ελέγχεται ότι η κωδικοποιημένη έξοδος συμφωνεί με την κωδικοποίηση του ίδιο δοκιμαστικού αρχείου.

```
// hamEncode125_TB
 1
 2
     `timescale 10ns/1ns
3
    module hamEncode125 TB;
 4
 5
         wire[16:0] OUT;
         reg[11:0] IN;
 6
 7
        reg clk;
 8
         integer i;
 9
         reg[28:0] testVector[23:0];
10
         reg[16:0] expectedOUT;
11
12
         hamEncode125 dut( .IN(IN), .OUT(OUT) );
13
14
         // Initialize and loop through predifined Inputs
15
         initial begin
16
             clk = 0;
             i = 0;
17
             expectedOUT = \{17\{1'b0\}\};
18
```

```
19
              $readmemb("hamEncoder125_TB_Vector", testVector);
2.0
              for(i=0; i<24; i=i+1) begin
21
                  #10; {IN,expectedOUT} = testVector[i];
22
              end
23
         end
24
25
         // Check output
26
         always @(negedge clk) begin
27
              if ({OUT[11:0]} != {expectedOUT[11:0]})
28
                       $display("Wrong Output at i=\( d! \{\%b, \%b\}\), \( \{i}\), \( \{OUT[11:0]\}\),
     {expectedOUT[11:0]});
         end
29
30
         // Clock
31
32
         always begin
33
              #5 clk = \sim clk;
34
         end
     endmodule
35
```

Παρατηρείται ότι η έξοδος του αποκωδικοποιητή ακολουθεί πιστά την κωδικοποίηση, όπως αυτή περιγράφηκε παραπάνω και υπολογίσθηκε μέσω του Matlab. Εύκολα μπορεί να γίνει χειροκίνητος έλεγχος του αποτελέσματος, υπολογίζοντας ότι τα Parity bits που εμφανίζονται στη τελευταία σειρά της προσομοίωσης είναι ορθά.

/hamEncode 125_TB/OUT	0000	1	0000	00000000	11001	00000000	000101010		0000	00000010	01011	00000000	110000001	χ.	0000	000101000	0010	
/hamEncode 125_TB/IN	0000	1	0000	00000010		00000000	0100		0000	00001000		00000001	0000	χ.	0000	00100000		\Box
/hamEncode125_TB/expectedOUT	0000	1	0000	00000000	11001	00000000	000101010		0000	000000010	01011	00000000	110000001		0000	000101000	0010	
/hamEncode 125_TB/dut/PAR	00101	I	0010	1		00110			001	1		01001		X	0101	.0		
		H		100		1.1.1	1111	-			1 1 1	1 1 1		1.1	\neg	1111	1.1	
		50	ns		200	ns		250	ns		300	ns		350 (ns		4	ЮС

Εικόνα ΙΙΙ.2: Testbench κωδικοποιητή - Δυαδική απεικόνιση.

Για ευκολότερη εμφάνιση της προσομοίωσης και σύγκριση της ορθότητας των αποτελεσμάτων, στις δυο παρακάτω εικόνες γίνεται μετατροπή των κωδικοποιημένων λέξεων σε δεκαδική μορφή.

/Hamencode125_Tb/ddd/FAR	-							111111111	111111111	111111111	
/hamEncode 125_TB/dut/PAR	0	0	2	-	6	7	0	10	11	12	Te .
/hamEncode125_TB/expectedOUT	0	0	7	25	42	75	385	642	1155	2184	4105
/hamEncode 125_TB/IN	0	0	1	2	4	8	16	32	64	128	256
/hamEncode 125_TB/OUT	0	0	7	25	42	75	385	642	1155	2184	4105

Εικόνα ΙΙΙ.3: Testbench κωδικοποιητή - Δεκαδική απεικόνιση (Α΄ μέρος).

manichede 125_10/ddq1 AR	<u> </u>		111111111	1111111111	1	111111111	111111111	111111111	111111111	111111111	111111111	110
/hamEncode125_TB/dut/PAR	0	7	17	22	16	21	25	10	24	17	22	16
/hamEncode 125_TB/expectedOUT	0	16395	98305	114698	122880	126985	129153	130050	130688	130817	130890	130912
/hamEncode 125_TB/IN	0	1024	2048	3072	3584	3840	3968	4032	4064	4080	4088	4092
/hamEncode 125_TB/OUT	0	16395	98305	114698	122880	126985	129153	130050	130688	130817	130890	130912

Εικόνα ΙΙΙ.4: Testbench κωδικοποιητή - Δεκαδική απεικόνιση (Β΄ μέρος).

ΙΙΙ.3. Αποκωδικοποιητής

Στη συνέχεια καλούμαστε να αποκωδικοποιήσουμε το σήμα μεγέθους 17bit, στην αρχική λέξη των 12bit.

Η αποκωδικοποίηση ακολουθεί την ίδια μέθοδο με τον κωδικοποιητή, δηλαδή υπολογίζονται τα Parity bits και εξάγεται η θέση σφάλματος (βλ. <u>III.1.</u>). Εδώ επιλέγεται η κωδικοποιημένη είσοδος να "αποθηκεύεται" σε reg, και στην αποθηκευμένη αυτή λέξη να εκτελούνται οι εναλλαγές bit (όταν υπάρχει σφάλμα). Από πλευράς σύνθεσης, υπάρχει η πιθανότητα εμφάνισης της εσφαλμένης κωδικοποιημένης

λέξης για μικρό χρονικό διάστημα μετά την είσοδό της στον αποκωδικοποιητή, και εώς ότου εκτελεστεί το block ERROR_CORRECTION για την αποσφαλμάτωση της εξόδου.

```
// hamDecode125.v
 2
    module hamDecode125(
        output wire[12:1] OUT,
 3
 4
         input wire[17:1] IN
    );
 5
 6
        wire[5:1] PAR;
 7
        reg[17:1] RE;
 8
 9
        // Parity bits
         assign PAR[1] = IN[1] ^ IN[3] ^ IN[5]
10
                          IN[7] ^ IN[9] ^ IN[11] ^
11
                          IN[13] ^ IN[15] ^ IN[17] ;
12
         assign PAR[2] = IN[2] ^ IN[3] ^ 
1.3
                          IN[6] ^ IN[7]
14
                          IN[10] ^ IN[11] ^
15
16
                          IN[14] ^ IN[15];
17
         assign PAR[3] = IN[4] ^ IN[5] ^ IN[6] ^ IN[7] ^
                         IN[12] ^ IN[13] ^ IN[14] ^ IN[15] ;
18
         assign PAR[4] = IN[8] ^ IN[9] ^ IN[10] ^ IN[11] ^ IN[12] ;
19
        assign PAR[5] = IN[16] ^ IN[17];
20
21
22
         // Output (ignore parity bits)
         assign OUT = {RE[17], RE[15:9], RE[7:5], RE[3]};
23
24
25
        // Apply error correction to output
26
         always @(IN) begin: ERROR_CORRECTION
27
            RE = IN;
            // Apply Error Correction
28
            case (PAR)
29
30
                O: disable ERROR_CORRECTION; // No Error
                default: {RE[PAR]} = ~{RE[PAR]};// Error at PAR
31
32
             endcase
33
         end
34
    endmodule
```

Ο έλεγχος του αποκωδικοποιητή γίνεται με μέθοδο αντίστοιχη του ελέγχου κωδικοποίησης. Δηλαδή χρησιμοποιείται και πάλι το δοκιμαστικό αρχείο γνωστών κωδικοποιήσεων, όμως τώρα δίνεται ως είσοδος η κωδικοποιημένη λέξη, και πραγματοποιείται έλεγχος ότι η έξοδος του αποκωδικοποιητή συμπίπτει με την δοκιμαστική αποκωδικοποιημένη λέξη.

```
// hamDecode125 TB.v
1
2
    `timescale 10ns/1ns
3
   module hamDecode125 TB;
4
5
        wire[11:0] OUT;
6
        reg[16:0] IN;
        reg clk;
8
        integer i;
9
        reg[28:0] testVector[23:0];
10
        reg[11:0] expectedOUT;
11
        hamDecode125 dut( .IN(IN), .OUT(OUT) );
12
13
        // Initialize and loop through predifined Inputs
14
        initial begin
15
16
            clk = 0;
```

```
17
             i = 0;
             expectedOUT = \{12\{1'b0\}\};
18
19
             $readmemb("hamEncoder125 TB Vector", testVector);
20
21
             for(i=0; i<24; i=i+1) begin
                 #10; {expectedOUT,IN} = testVector[i];
22
23
             end
24
         end
25
26
         // Check output
27
         always @(negedge clk) begin
             if ({OUT[11:0]} != {expectedOUT[11:0]})
28
                      display("Wrong Output at i=%d!{%b, %b}", {i}, {OUT[11:0]},
29
     {expectedOUT[11:0]});
30
31
         // Clock
32
33
         always begin
34
             #5 clk = ~clk;
35
         end
36
     endmodule
```

Στις επόμενες δυο εικόνες παρουσιάζεται το αποτέλεσμα της προσομοίωσης για το Testbench του αποκωδικοποιητή. Βλέπουμε ότι μετά από είσοδο μιας κωδικοποιημένης λέξης, ο αποκωδικοποιητής ορθά επιστρέφει την αρχική. Φυσικά δεν έχουν εισαχθεί ακόμη σφάλματα στις κωδικοποιημένες λέξεις, επομένως τα Parity bit παραμένουν μηδενικά. Η δοκιμή αυτή της διόρθωσης σφαλμάτων γίνεται στο επόμενο στάδιο (βλ. III.4.)




Εικόνα ΙΙΙ.5: Testbench αποκωδικοποιητή (Α' μέρος).

/hamDecode125_TB/clk	1										
/hamDecode125_TB/IN	000	11111111110	0000001	11111111110	1001010	11111111110	1100000	1111111110	1111001	11111111110	1111110
/hamDecode125_TB/expectedOUT	000	11111111100	00	11111111110	00	11111111111	00	11111111111	10	11111111111	11
/hamDecode125_TB/OUT	000	11111111100	00	11111111110	00	11111111111	00	11111111111	10	11111111111	11
/hamDecode125_TB/dut/PAR	00000	00000									
		Lacron				homono			l Licensia	Linning	
	1	210	ns	220) ns	230) ns	240	0 ns	2500) ns

Εικόνα ΙΙΙ.6: Testbench αποκωδικοποιητή (Β΄ μέρος).

ΙΙΙ.4. Απο/κωδικοποίηση σε κανάλι θορύβου

Ως τελευταίο βήμα καλούμαστε να ελέγξουμε την υπόθεση ότι ο αποκωδικοποιητής μπορεί να διορθώσει σε σφάλμα σε εώς και ένα bit της κωδικοποιημένης λέξης. Για τον έλεγχο της υπόθεσης αυτής κατασκευάζουμε το ακόλουθο σύστημα.



Εικόνα ΙΙΙ.7: Testbench αποκωδικοποιητή (Β΄ μέρος).

Ο test_HD_codec περιέχει δυο εισόδους: μια για τα εισερχόμενα δεδομένα μεγέθους 12bit, και μια (32 bit) για τη θέση σφάλματος στην οποία το σύστημα καλείται να προκαλέσει σφάλμα. Έξοδος του συστήματος είναι η αποκωδικοποιημένη λέξη, δηλαδή η λέξη που προκύπτει μετά από διόρθωση του σφάλματος. Το σύστημα κατασκευάζεται έτσι ώστε να προκαλεί σφάλμα σε ένα από τα bit που ανήκουν στο σύνολο [0, 11]. Για αριθμούς εκτός του συνόλου αυτού, δεν προκαλείται κανένα σφάλμα στη κωδικοποιημένη λέξη.

```
1
   // test_HD_codec.v
2
    module test_HD_codec(
3
        output wire[11:0] OUT,
         input wire[11:0] IN,
4
         input wire[31:0] error_bit
5
    );
6
7
        reg[16:0] noiOUT;
8
        wire[16:0] encOUT;
9
        hamEncode125 u_enc ( .IN(IN), .OUT(encOUT) ); // Encoder
10
        hamDecode125 u_dec ( .IN(noiOUT), .OUT(OUT) ); // Decoder
11
12
13
        // Impose a bit error
        always Q(IN) begin
14
15
             if(error_bit > 11) begin
                noiOUT = encOUT;
16
17
             end else begin
                noiOUT = encOUT;
18
19
                 noiOUT[error_bit] = ~noiOUT[error_bit];
20
             end
21
         end
22
    endmodule
```

Για τον έλεγχο του παραπάνω συστήματος κατασκευάζεται το ακόλουθο Testbench, όπου παράγονται τυχαίες λέξεις μεγέθους 12 bit, και ένα τυχαίο σήμα error_bit στο διάστημα [0, 16]. Επίσης σε κάθε κατερχόμενη ακμή του ρολογιού γίνεται έλεγχος της ορθότητας στην έξοδο του συστήματος.

```
// test_HD_codec_TB.v
1
2
     `timescale 10ns/1ns
    module test HD codec TB;
3
4
        reg[11:0] IN;
5
        wire[11:0] OUT;
6
        reg clk;
7
         integer error bit;
        test_HD_codec dut( .IN(IN), .OUT(OUT), .error_bit(error_bit) );
8
9
10
        // Initialize
        initial begin
11
12
             clk = 0;
13
         end
14
15
         // Set input and error bit
```

```
16
         always @(posedge\ clk) begin
17
             IN = \$urandom\%(2**12-1);
             error bit = $urandom%16;
18
19
         end
20
         // Check Output
21
22
         always @(negedge clk) begin
23
             if(IN != OUT) begin
24
                 $display("Error");
25
             end
26
         end
27
         // Clock
28
29
         always begin
30
             #5 clk = ~clk;
31
32
    endmodule
```

Όπως φαίνεται παρακάτω, μετά απο εισαγωγή σφάλματος στις θέσεις 4, 7, 0, 9 σε διαδοχικές λέξεις, ο αποκωδικοποιητής ήταν σε θέση να εντοπίσει το σφάλμα (φαίνεται από το γεγονός ότι τα Parity bits δεν είναι μηδενικά, αλλά δείχνουν όντως στη θέση του σφάλματος (με μια απόκλιση πάντα κατά ένα, λόγω του ότι το LSB της κωδικοποιημένης λέξης λέγεται ότι βρίσκεται στη θέση 1).

/test_HD_codec_TB/dk	1										
/test_HD_codec_TB/IN	011101111101	011101111	101	000000001	001	011111101	001	110101111	011	101011100	111
/test_HD_codec_TB/OUT	011101111101	011101111	101	000000001	001	011111101	001	110101111	011	101011100	111
/test_HD_codec_TB/dut/u_enc/IN	011101111101	011101111	101	000000001	001	011111101	001	110101111	011	101011100	111
/test_HD_codec_TB/dut/u_enc/OUT	001110111111101	001110111	11101110	000000000	01001100	001111110	11001101	111010111	11010110	110101110	10110110
/test_HD_codec_TB/error_bit	4	4				7		0		9	
/test_HD_codec_TB/dut/u_dec/IN	001110111111111	001110111	11111110	000000000	01011100	001111110	01001101	1110101111	11010111	110101100	10110110
/test_HD_codec_TB/dut/u_dec/OUT	011101111101	011101111	101	000000001	001	011111101	001	110101111	011	101011100	111
/test_HD_codec_TB/dut/u_dec/PAR	00101	00101				01000		00001		01010	
		[managed]	harmanna.	harana a	harana a	homorod	li controlo con	harmanna.	harana a	homoroud	la constanti
		100	ns	200	ns	300	ns	400	ns	500	ns

Εικόνα ΙΙΙ.8: Testbench Απο/κωδικοποίησης σε κανάλι θορύβου - Δυαδική απεικόνιση.

Περισσότερες δοκιμαστικές λέξεις φαίνονται στην παρακάτω εικόνα, όπου επιλέχθηκε η μετατροπή των δυαδικών αριθμών σε δεκαδικούς για ευκολότερη ανάγνωση.

/test_HD_codec_TB/clk	1										
/test_HD_codec_TB/IN	4008	492	3498	(1498	(3846	1275	2968	(2548	2731	752	(4081
/test_HD_codec_TB/OUT	4008	492	3498	1498	3846	1275	2968	2548	2731	752	4081
/test_HD_codec_TB/error_bit	8) 9	(8	(3	(7	(3	(5		(6	(5	(9
/test_HD_codec_TB/dut/u_dec/PAR	01001	(01010	0100	(0010	01000	0010	0 (0011)	(0011)	(00110	01
			400	Ons	420) ns	440	ns	4600) ns	4800

Εικόνα ΙΙΙ.9: Testbench Απο/κωδικοποίησης σε κανάλι θορύβου - Δεκαδική απεικόνιση.

ΙΥ. Παράρτημα

Βιβλιογραφία

- Digital Systems Fundamentals (ECE/Comp Sci 352), Charles R. Kime, University of Wisconsin
 - Madison, 2001 Prentice Hall
- electronics-tutorials.ws
- technobyte.org
- charlie-coleman.com

Σημειώσεις

1. Το κύκλωμα αποτελεί παραλλαγή σχεδίου του Shubham Pandey. $\ensuremath{ \stackrel{\frown}{=} }$

2. Όλο το υλικό είναι διαθέσιμο στο σύνδεσμο github.com/kostascc/HW2-Project $\ensuremath{\underline{\,\epsilon}}$