

## Ψηφιακά Συστήματα Η/Υ σε Χαμηλά Επίπεδα Λογικής II

Εργασία 2021

Κωνσταντίνος Χατζής

AEM: 9256

kachatzis@ece.auth.gr

Ημερομηνία: 8/07/2021

## Περιεχόμενα

### I. Finite State Machine

- I.1. Ανάλυση
- I.2. Υλοποίηση με συμπεριφορική Verilog
- I.3. Υλοποίηση με D-FlipFlop
- I.4. Υλοποίηση με JK-FlipFlop

### II. Απαριθμητής BCD

- II.1. Ανάλυση
- II.2. Απαριθμητής με T-FlipFlop
- II.3. Κωδικοποίηση 7-Segment
- II.4. Απαριθμητής τεσσάρων ψηφίων
- II.5. Απεικόνιση απαριθμητή τεσσάρων ψηφίων σε 7-Segment LEDs

### III. Κωδικοποίηση Hamming

- III.1. Ανάλυση
- III.2. Κωδικοποιητής
- III.3. Αποκωδικοποιητής
- III.4. Απο/κωδικοποίηση σε κανάλι θορύβου

### IV. Παράρτημα


- Βιβλιογραφία
- Σημειώσεις

Το σύνολο των αρχείων που χρησιμοποιήθηκαν για τη συγγραφή της παρούσας αναφοράς, καθώς και ο κώδικας σε Verilog και Matlab μπορεί να βρεθεί στο σύνδεσμο: <https://github.com/kostascc/HW2-Project>

# I. Finite State Machine

## I.1. Ανάλυση

Στο πρώτο μέρος της εργασίας ασχολούμαστε με την υλοποίηση ενός πεπερασμένου αυτομάτου (FSM). Ακολουθώντας το γράφο που μας δίνεται, σκοπός είναι η εξαγωγή των καταστάσεων σε μορφή υλοποιήσιμη για ένα λογικό κύκλωμα. Ευτυχώς, μας δίνεται η δυνατότητα να περιγράψουμε ένα τέτοιο "σύστημα" χωρίς την παρακάτω ανάλυση, χρησιμοποιώντας την απλούστερη συμπεριφορική Verilog. Παρ' όλα αυτά η ανάλυση που γίνεται εδώ θα χρησιμοποιηθεί για την υλοποίηση του κυκλώματος με F και JK Flip Flops αργότερα.



Εικόνα I.1: Ο Γράφος του FSM.

Η κωδικοποίηση των καταστάσεων του FSM γίνεται σύμφωνα με τον παρακάτω πίνακα.

Κατάσταση	D2	D1	D0
A	0	0	1
B	1	0	0
C	0	1	0
D	0	1	1
E	0	0	0

Για την εξαγωγή των εξισώσεων κατάστασης κρίνεται απαραίτητη η κατασκευή του πίνακα αληθείας, ο οποίος δείχνει την κατάσταση στην οποία βρίσκεται το σύστημα, και αυτή στην οποία μεταβαίνει συναρτήσει της εισόδου του.

>	PS	<	Input	>	NS	<	Output
D2	D1	D0	X	D2'	D1'	D0'	Y
0	0	0	0	0	1	1	0
0	0	0	1	1	0	0	1
0	0	1	0	0	0	1	0
0	0	1	1	1	0	0	1
0	1	0	0	0	1	0	0
0	1	0	1	0	0	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	1	0	1

>	PS	<	Input	>	NS	<	Output
1	0	0	0	0	1	0	0
1	0	0	1	0	1	1	0

Από τον παραπάνω πίνακα εύκολα μπορεί να γίνει εξαγωγή των τελικών εξισώσεων, με τη χρήση πινάκων Karnaugh.

$D0'$	$D1,D2$				
		00	01	11	10
$X,D0$	00	1	0	0	0
	01	1	0	0	1
	11	0	0	0	0
	10	0	1	0	0

Εικόνα I.2: Πίνακας karnaugh  $D0'$ .

$D1'$	$D1,D2$				
		00	01	11	10
$X,D0$	00	1	1	0	1
	01	0	0	0	0
	11	0	0	0	1
	10	0	1	0	0

Εικόνα I.3: Πίνακας karnaugh  $D1'$ .

$D2'$	$D1,D2$				
		00	01	11	10
$X,D0$	00	0	0	0	0
	01	0	0	0	0
	11	1	0	0	0
	10	1	0	0	0

Εικόνα I.4: Πίνακας karnaugh  $D2'$ .

$Y$	$D1,D2$				
		00	01	11	10
$X,D0$	00	0	0	0	0
	01	0	0	0	0
	11	1	0	0	1
	10	1	0	0	1

Εικόνα I.5: Πίνακας karnaugh  $Y$ .

Έτσι παίρνουμε τις τέσσερις παρακάτω εξισώσεις οι οποίες μας δείχνουν την κατάσταση στην οποία μεταβαίνει το σύστημα, συναρτήσει της κατάστασης στην οποία βρίσκεται εκείνη τη στιγμή και της εισόδου του.

$$\begin{aligned}
 D_0' &= \bar{X}\bar{D}_1\bar{D}_2 + \bar{X}D_0\bar{D}_2 + X\bar{D}_0\bar{D}_1D_2 \\
 D_1' &= \bar{X}\bar{D}_0\bar{D}_2 + \bar{D}_0\bar{D}_1D_2 + XD_0D_1\bar{D}_2 \\
 D_2' &= \bar{D}_1\bar{D}_2X \\
 Y &= \bar{D}_2X
 \end{aligned}$$

Διαπιστώνεται, επίσης, ότι η έξοδος του FSM εξαρτάται από την τρέχουσα κατάσταση αλλά και την εισοδό του, επομένως το σύστημα είναι τύπου "Mealy".

## I.2. Υλοποίηση με συμπεριφορική Verilog

Κατά την υλοποίηση με συμπεριφορική Verilog, όπως ήδη ειπώθηκε δεν απαιτείται η χρήση της παραπάνω ανάλυσης. Αντί αυτού, θα χρησιμοποιηθεί απλώς ο πίνακας κωδικοποίησης καταστάσεων για να γίνει απλή περιγραφή των μεταβάσεων του συστήματος.

Στην παρακάτω υλοποίηση χρησιμοποιούνται τρία `always` blocks. Το `state_memory` ελέγχει την τρέχουσα κατάσταση, προκαλώντας μετάβαση στην αρχική σε περίπτωση που ενεργοποιηθεί το ασύγχρονο `RESET`, ή περνώντας στην επόμενο κατάσταση κατά την ανερχόμενη ακμή του ρολογιού (δηλαδή σύγχρονα). Το `NEXT_STATE_LOGIC` ενεργοποιείται ασύγχρονα όταν αλλάξει η είσοδος του συστήματος, ή όταν αυτό μεταβεί σε νέα κατάσταση. Τέλος, το `OUTPUT_LOGIC` ενεργοποιείται επίσης ασύγχρονα και ελέγχει την έξοδο του συστήματος.

```

1  // bFSM.v
2  module bFSM(
3      output reg Y,
4      input CLK, RST, X
5  );
6      // States
7      localparam
8          A = 3'b001,
9          B = 3'b100,
10         C = 3'b010,
11         D = 3'b011,
12         E = 3'b000;
13     reg[2:0] currentState, nextState;
14
15     // Current state control
16     always @(posedge CLK or posedge RST)
17     begin: STATE_MEMORY
18         if (RST) begin
19             currentState <= A ;
20         end else begin
21             currentState <= nextState;
22         end
23     end
24
25     // Next state control
26     always @(currentState or X)
27     begin: NEXT_STATE_LOGIC
28         case(currentState)
29             E: nextState = (X)? B : D;
30             A: nextState = (X)? B : A;
31             C: nextState = (X)? E : C;
32             D: nextState = (X)? C : A;
33             B: nextState = (X)? D : C;
34             default: nextState = A;
35         endcase
36     end
37
38     // Output (Y) control
39     always @(currentState or X)
40     begin: OUTPUT_LOGIC
41         Y = (X) & (1'b1-currentState[2]);
42     end
43
44 endmodule

```

Εδώ εισάγεται και ένα δοκιμαστικό αρχείο, το οποίο θα βοηθήσει στον έλεγχο της ορθότητας του συγκεκριμένου, αλλά και των επόμενων FSM. Οι σειρές του περιέχουν μια είσοδο ανά κύκλο ρολογιού, καθώς και την αναμενόμενη έξοδο του συστήματος. Για την ακρίβεια, το αρχείο ακολουθεί τη μορφή `{RST, X, expectedOut}`, όπου `expectedOut` είναι φυσικά η αναμενόμενη έξοδος `Y` μετά από είσοδο `X`.

```

1  bFSM_TBVector

```

```

2  10_0
3  00_0
4  01_1
5  00_0
6  00_0
7  01_1
8  00_0
9  01_1
10 10_0
11 01_1
12 01_0
13 01_1
14 00_0
15 00_0
16 01_1
17 01_1
18 00_0
19 00_0
20 00_0
21 01_1
22 00_0
23 00_0
24 01_1
25 11_0

```

Μπορούμε πλέον να παράγουμε ένα Testbench για τον έλεγχο της ορθότητας του συστήματος, ακολουθώντας ως εισόδους τις τιμές του αρχείου bFSM\_TBVector. Σκοπός μας είναι, πέρα απ' τον έλεγχο στην ορθότητα των μεταβάσεων, να αποδείξουμε ότι το FSM λειτουργεί όντως σε συνθήκες ασύγχρονων εισόδων. Γι' αυτό γίνεται αρχικά χρήση του δοκιμαστικού αρχείου μεταβάσεων, και στη συνέχεια (σειρά 44) προκαλούνται ασύγχρονες είσοδοι.

```

1  // bFSM_TB.v
2  `timescale 10ns/1ns
3  module bFSM_TB;
4      reg CLK, RST, X, expectedY;
5      wire Y;
6      integer i;
7      reg [2:0] testVector[17:0];
8      bFSM dut(.CLK(CLK), .RST(RST), .X(X), .Y(Y));
9
10     // Initialize TB
11     initial begin
12         $readmemb("bFSM_TBVector",testVector);
13         CLK = 0;
14         i = 0;
15         RST = 1;
16         X = 0;
17     end
18
19     // Update inputs and expected output
20     always@(posedge CLK) begin
21         if (i <= 18) begin
22             {RST,X,expectedY} = testVector[i];
23         end
24     end
25
26     // Check Output
27     always@(negedge CLK)


```

```

28     begin
29         if(i <= 18) begin
30             if(expectedY != Y) begin
31                 $display("Wrong input for outputs %b, %b!=%b", {RST,X}, expectedY,Y);
32             end
33             if(i <= 18) begin
34                 i = i+1;
35             end
36         end
37     end
38
39     // After the above well-defined inputs,
40     // Check the response on async. inputs.
41     initial begin
42         #165; // Wait for the pre-determined vectors to end
43         i <= 100; // Stop assigning pre-determined values
44         #3; RST <= 1; // async restart
45         X <= 0;
46         expectedY <= 0;
47         #5; RST <= 0;
48         expectedY <= 0;
49         #10; X <= 1; // async input
50         expectedY <= 1;
51         #2; X <= 0;
52         expectedY <= 0;
53     end
54
55     // Clock
56     always begin
57         #5 CLK <= ~CLK;
58     end
59 endmodule


```

Μετά από εκτέλεση του παραπάνω Testbench, λαμβάνουμε τις παρακάτω κυματομορφές. Στη πρώτη παρατηρείται ότι όντως το σύστημα μεταβαίνει από μια κατάσταση στην επόμενη κατά την ανερχόμενη ακμή του ρολογιού. Μάλιστα οι μεταβάσεις αυτές είναι ορθές, εφόσον συμφωνούν με το δοκιμαστικό αρχείο. Επισημαίνεται ότι το σήμα εισόδου *X* τίθεται κοντά στον ανερχόμενο κύκλο ρολογιού, αλλά λίγο αργότερα. Αυτό σημαίνει ότι το FSM δεν μεταβαίνει στην επόμενη κατάσταση για έναν ακόμη κύκλο του ρολογιού.



Εικόνα I.6: Behavioural FSM Testbench - Σύγχρονες εισοδοί.

Στη δεύτερη προσομοίωση παρουσιάζεται και η λειτουργία του FSM για ασύγχρονο *RESET*, καθώς και τι συμβαίνει όταν δοθεί είσοδος *X* στο κύκλωμα λίγο πριν την ανερχόμενη ακμή του ρολογιού. Εδώ, όπως είναι φυσικό, η επόμενη κατάσταση (*nextState*) του συστήματος αλλάζει, και ταυτόχρονα παρατηρείται και μια μεταβολή στην έξοδο *Y*. Η έξοδος του συστήματος, λοιπόν, είναι και αυτή ασύγχρονη καθώς το κύκλωμα είναι τύπου "*Mealy*" (η έξοδος μπορεί να μεταβληθεί χωρίς μετάβαση σε νέα κατάσταση).



Εικόνα I.7: Behavioural FSM Testbench. - Ασύγχρονες εισοδοί.

## I.3. Υλοποίηση με D-FlipFlop

Συνέχεια έχει η υλοποίηση του κυκλώματος με D Flip Flop. Εδώ αναπαριστούμε την τρέχουσα και επόμενη κατάσταση του συστήματος ως την έξοδο και είσοδο των Flip Flop αντίστοιχα. Εύκολα καταλαβαίνουμε, λοιπόν, ότι θα χρησιμοποιηθούν τρία Flip Flop, ένα για κάθε bit της κωδικοποίησης των καταστάσεων. Η είσοδος των Flip Flop αυτών (επόμενη κατάσταση) θα περιέχει συνδυαστική λογική από την τρέχουσα κατάσταση (έξοδο των ίδιων Flip Flop) καθώς και την είσοδο του συστήματος (X).

Αρχικά παρουσιάζεται η υλοποίηση του D Flip Flop με συμπεριφορική Verilog, με λειτουργία στην ανερχόμενη ακμή του ρολογιού και με *active-HIGH* σήμα RESET. Σημειώνεται ότι λόγω της φύσης του συγκεκριμένου FSM, στο οποίο απαιτείται επανεκκίνηση σε θέση διάφορη του μηδενός (001), έχει υλοποιηθεί μια παραλλαγή του D Flip Flop το οποίο περιέχει πλέον μια ασύγχρονη είσοδο *PRESET*. Η είσοδος αυτή προκαλεί ασύγχρονη μετάβαση του Flip Flop στη θέση  $Q=1$ , αντί για  $Q=0$  που προκαλείται από το *RESET*. Παρ' όλα αυτά, η λειτουργία του *RESET* έχει επιλεγεί να υπερισχύει αυτής του *PRESET*, κάτι το οποίο φαίνεται και στην επόμενη προσομοίωση.

```

1 // d_ff.v
2 module d_ff (
3     output reg Q, Qn,
4     input wire D, CLK, RST, PRST
5 );
6     assign Qn = ~Q;
7
8     always @(posedge CLK or posedge RST or posedge PRST)
9     begin
10         if( RST ) begin
11             Q <= 0; // Reset
12         end else if ( PRST ) begin
13             Q <= 1; // Preset
14         end else begin
15             Q <= D; // Set
16         end
17     end
18
19 endmodule

```

Για τον έλεγχο του D Flip Flop συντάσσεται το παρακάτω Testbench, όπου προκαλούνται ασύγχρονες εισοδοί (εξού και η παράλειψη του σήματος ρολογιού στη λογική δοκιμής). Έχει εισαχθεί επίσης ένα σήμα *expectedQ*, το οποίο παρουσιάζει την αναμενόμενη έξοδο του Flip Flop.

```

1 // d_ff_TB.v
2 `timescale 10ns/1ns
3 module d_ff_TB;
4     reg D, CLK, PRST, RST, expectedQ;
5     wire Q, Qn;
6     d_ff dut(.Q(Q), .Qn(Qn), .D(D), .CLK(CLK), .PRST(PRST), .RST(RST));
7

```




```

8      // Initialize
9      initial begin
10         D = 0; CLK = 0; RST = 1;
11         PRST = 0; expectedQ = 0;
12     end
13
14     // Test
15     initial begin
16         #4; RST <= 0;
17         #10; D <= 1;
18         expectedQ <= #1 1;
19         #10; D <= 0;
20         expectedQ <= #1 0;
21         #4; PRST <= 1;
22         expectedQ <= 1;
23         #4; RST <= 1;
24         expectedQ <= 0;
25         #2; RST <= 0;
26         expectedQ <= #1 1;
27         #10; PRST <= 0;
28         expectedQ <= #1 0;
29         #10; D <= 1;
30         expectedQ <= #1 1;
31     end
32
33     // Clock
34     always begin
35         #5 CLK <= ~CLK;
36     end
37 endmodule

```

Μετά από εκτέλεση του παραπάνω Testbench βλέπουμε ότι το Flip Flop απαντά σωστά σε σύγχρονα και ασύγχρονα σήματα εισόδου. Παρατηρούμε επίσης ότι όντως η λειτουργία *RESET* υπερισχύει όλων των υπολοίπων εισόδων, όπως οφείλει άλλωστε πάντα να ισχύει.



Εικόνα I.8: D-FF Testbench.

Μετά την κατασκευή του D Flip Flop, μπορούμε να χρησιμοποιήσουμε τις εξισώσεις επόμενης κατάστασης (βλ. [I.1](#)) για την κατασκευή της συνδυαστικής λογικής του FSM. Η συνδυαστική λογική αυτή, δίνεται ως είσοδος στα τρία D-FF όπου "περνά" στην έξοδο των Flip Flop στον επόμενο κτύπο ρολογιού. Τότε τρέχουσα κατάσταση γίνεται αυτή που ήταν επόμενη. Σημειώνεται ότι γίνεται χρήση της λειτουργίας *PRESET* των Flip Flop, εφαρμόζοντας το σήμα *RESET* στην είσοδο *RESET* στα δυο πρώτα Flip Flop, και στην είσοδο *PRESET* του τρίτου. Αυτό γίνεται για την αποκατάσταση του κυκλώματος στη προεπιλεγμένη κατάσταση *A* (001) μετά από ασύγχρονο παλμό στο σήμα *RESET* του FSM.

```

1  // dFSM.v
2  module dFSM (
3      output reg Y,
4      input wire CLK, X, RST
5  );

```

```

6     reg[2:0] D;
7     wire[2:0] Q;
8     supply0 gnd;
9
10    // Three D-FFs
11    d_ff dff[2:0] (
12        .D(D), .CLK(CLK), .Q(Q),
13        .RST({ 2{RST}}, gnd ), .PRST({ 2{gnd}}, RST )
14    );
15
16    localparam defState = 3'b001;
17    initial begin
18        D = defState;
19    end
20
21    // Next State Logic
22    assign D[2] = ( ~Q[1] && ~Q[2] && X );
23    assign D[1] = ( ~X && ~Q[0] && ~Q[2] ) ||
24        ( ~Q[0] && ~Q[1] && Q[2] ) ||
25        ( X && Q[0] && Q[1] && ~Q[2] );
26    assign D[0] = ( ~X && ~Q[1] && ~Q[2] ) ||
27        ( ~X && Q[0] && ~Q[2] ) ||
28        ( X && ~Q[0] && ~Q[1] && Q[2] );
29
30    // Output Logic
31    assign Y = ~Q[2] && X;
32
33    endmodule

```

To Testbench που ακολουθεί είναι ίδιο με αυτό της προηγούμενης υλοποίησης συμπεριφορικού FSM, μιας και οι είσοδοι/έξοδοι είναι ίδιες, όπως και η αναμενόμενη συμπεριφορά του.

```

1 // dFSM_TB.v
2 `timescale 10ns/1ns
3 module dFSM_TB;
4
5     reg CLK, RST, X, expectedY;
6     wire Y;
7     integer i;
8
9     dFSM dut(.CLK(CLK), .RST(RST), .X(X), .Y(Y));
10    reg [2:0] testVector[17:0];
11
12    // Initialize
13    initial begin
14        $readmemb("bFSM_TBVector",testVector);
15        CLK = 0; RST = 1;
16        i = 0; X = 0;
17    end
18
19    // Set Inputs
20    always@(posedge CLK) begin
21        if (i <= 18) begin
22            {RST,X,expectedY} = testVector[i];
23        end
24    end
25
26    // Check Output
27    always@(negedge CLK)


```

```

28     begin
29         if(i <= 18) begin
30             if(expectedY != Y) begin
31                 $display("Wrong input for outputs %b, %b!=%b", {RST,X}, expectedY,Y);
32             end
33             if(i <= 18) begin
34                 i = i+1;
35             end
36         end
37     end
38
39     // Asynchronous test
40     initial begin
41         #165; // Wait for the pre-determined vectors to end
42         i <= 100; // Stop assigning pre-determined values
43         #3; RST <= 1;
44         X <= 0;
45         expectedY <= 0;
46         #5; RST <= 0;
47         expectedY <= 0;
48         #10; X <= 1;
49         expectedY <= 1;
50         #2; X <= 0;
51         expectedY <= 0;
52     end
53
54     // Clock
55     always begin
56         #5 CLK <= ~CLK;
57     end
58 endmodule

```

Παρακάτω παρουσιάζεται η προσομοίωση του FSM με D Flip Flops. Φυσικά η προσομοίωση αυτή δεν διαφέρει από αυτή του FSM με συμπεριφορική Verilog.



Εικόνα Ι.9: Testbench του FSM με D-FF.

## Ι.4. Υλοποίηση με JK-FlipFlop

Τέλος, καλούμαστε να υλοποιήσουμε το παραπάνω FSM με JK Flip Flop. Αρχικά παρουσιάζεται η υλοποίηση των Flip Flop με την παραλλαγή του *PRESET* (όπως εξηγήθηκε και παραπάνω).

```

1 // jk_ff.v
2 module jk_ff (
3     output reg Q, Qn,
4     input wire J, K, CLK, RST, PRST
5 );
6     assign Qn = ~Q;
7

```

```

8      always @(posedge CLK or posedge RST or posedge PRST) begin
9          if (RST) begin
10             Q <= 0; // Reset
11         end else if (PRST) begin
12             Q <= 1; // Preset
13         end else if ( J & K ) begin
14             Q <= ~Q; // Switch
15         end else if ( J ) begin
16             Q <= 1; // Set
17         end else if ( K ) begin
18             Q <= 0; // Unset
19         end else begin
20             Q <= 0; // Default: Reset
21         end
22     end
23 endmodule

```

Αντίστοιχα με το D Flip Flop της προηγούμενης ενότητας, υλοποιείται και εδώ ένα Testbench για το JK Flip Flop. Εδώ ελέγχεται και πάλι η συμπεριφορά του συστήματος σε σύγχρονες και ασύγχρονες μεταβολές της εξόδου. Γ' αυτό το λόγο έχει παραληφθεί η χρήση του ρολογιού στη λογική ελέγχου και έχουν εισαχθεί οι αναμενόμενες καταστάσεις του κυκλώματος χειροκίνητα.

```

1 // jk_ff_TB.v
2 `timescale 10ns/1ns
3 module jk_ff_TB;
4     reg expectedQ;
5     reg J, K, CLK, PRST, RST;
6     wire Q, Qn;
7
8     jk_ff dut(
9         .Q(Q), .Qn(Qn), .J(J), .K(K),
10        .CLK(CLK), .PRST(PRST), .RST(RST)
11    );
12
13    // Initialize
14    initial begin
15        J = 0; K = 0; CLK = 0;
16        RST = 1; PRST = 0;
17        expectedQ = 0;
18    end
19
20    // Test
21    initial begin
22        #4; RST <= 0;
23        #10; J <= 1;
24        expectedQ <= #1 1;
25        #10; J <= 0;
26        K <= 1;
27        expectedQ <= #1 0;
28        #10; J <= 1;
29        K <= 1;
30        expectedQ <= #1 ~expectedQ;
31        #10; J <= 1;
32        K <= 1;
33        expectedQ <= #1 ~expectedQ;
34        #10; J <= 0;
35        K <= 0;
36        #10; RST <= 1;


```

```

37         expectedQ <= 0;
38     #10;RST <= 0;
39         PRST <= 1;
40         expectedQ <= 1;
41     #10;RST <= 1;
42         PRST <= 1;
43         expectedQ <= 0;
44     #10;J <= 1;
45         K <= 1;
46     #10;RST <= 0;
47         PRST <= 0;
48         J <= 0;
49         K <= 1;
50         expectedQ <= 0;
51     #10;K <= 0;
52 end
53
54 // CLock
55 always begin
56     #5 CLK <= ~CLK;
57 end
58 endmodule

```

Όπως φαίνεται παρακάτω, το JK Flip Flop απαντά σωστά σε μεταβολές των σημάτων *J*, *K*, *RESET*, *PRESET*, και η έξοδος του ακολουθεί την αναμενόμενη *expectedQ*. Τονίζεται και πάλι πως παρόλο που έχει εισαχθεί η παραλλαγή του *PRESET* στο σύστημα, η λειτουργία του *RESET* συνεχίζει να υπερισχύει στις μεταβάσεις του κυκλώματος.



Εικόνα I.10: JK-FF Testbench.

Στη συνέχεια κατασκευάζουμε το FSM που περιγράφηκε προηγουμένως με JK Flip Flops. Εδώ θα υποστηριχθεί και πάλι η ασύγχρονη λειτουργία του *RESET* με τη μέθοδο που επιλέχθηκε και στο FSM (με D-FF) της προηγούμενης ενότητας. Επομένως η μετατροπή του κυκλώματος για χρήση των JK Flip Flop γίνεται εξαιρετικά απλή: Τα τρία D-FF της προηγούμενης υλοποίησης FSM αντικαθίστανται με τρία JK-FF, όπου η είσοδος τους προκύπτει ως εξής:

$$J = D$$

$$K = \overline{D}$$

```

1 // jkFSM.v
2 module jkFSM (
3     output reg Y,
4     input wire CLK, X, RST
5 );
6     reg[2:0] D, J, K;
7     wire[2:0] Q;
8     supply0 gnd;
9
10    // Convert D-FF to JK-FF input
11    assign J = D;
12    assign K = ~D;
13
14    jk_ff jkff[2:0] (

```

```

15     .J(J), .K(K), .CLK(CLK), .Q(Q),
16     .RST({ {2{RST}}}, gnd }},
17     .PRST({ {2{gnd}}}, RST }},
18 );
19
20 parameter rstState = 3'b001;
21 initial begin
22     D = rstState;
23 end
24
25 // Next State Logic
26 assign D[2] = ( ~Q[1] && ~Q[2] && X );
27 assign D[1] = ( ~X && ~Q[0] && ~Q[2] ) ||
28               ( ~Q[0] && ~Q[1] && Q[2] ) ||
29               ( X && Q[0] && Q[1] && ~Q[2] );
30 assign D[0] = ( ~X && ~Q[1] && ~Q[2] ) ||
31               ( ~X && Q[0] && ~Q[2] ) ||
32               ( X && ~Q[0] && ~Q[1] && Q[2] );
33
34 // Output Logic
35 assign Y = ~Q[2] && X;
36 endmodule

```

Για τη δοκιμή του κυκλώματος αυτού ακολουθείται η ίδια μέθοδος δοκιμής με αυτή των προηγούμενων υλοποιήσεων FSM.

```

1 //jkFSM_TB.v
2 `timescale 10ns/1ns
3 module jkFSM_TB;
4
5     reg CLK, RST, X, expectedY;
6     wire Y;
7     integer i;
8
9     jkFSM dut(.CLK(CLK), .RST(RST), .X(X), .Y(Y));
10    reg [2:0] testVector[17:0];
11
12    // Initialize
13    initial begin
14        $readmemb("bFSM_TBVector",testVector);
15        CLK = 0;
16        i = 0;
17        RST = 1;
18        X = 0;
19    end
20
21    // Set inputs
22    always@(posedge CLK) begin
23        if (i <= 18) begin
24            {RST,X,expectedY} = testVector[i];
25        end
26    end
27
28    // Check output
29    always@(negedge CLK)
30    begin
31        if(i <= 18) begin
32            if(expectedY !== Y) begin
33                $display("Wrong input for outputs %b, %b!=\"%b",{RST,X},expectedY,Y);

```



Εικόνα II.2: JK-FF από SR μανδαλωτές σε Master-Slave συνδεσμολογία.



Στο αρχείο που ακολουθεί παρουσιάζεται η υλοποίηση του T Flip Flop με δομική Verilog.

```
1 // t_ff.v
2 module t_ff (
3     output wire Q, Qn,
4     input wire RST, T, CLK
5 );
6 wire j, k;
7 assign j = T;
8 assign k = T;
9
10 wire RSTn, CLKn;
11 not u_nrst (RSTn, RST);
12 not u_nclk (CLKn, CLK);
13
14 // Slave
15 nand n0(Q, e, Qn);
16 nand n1(Qn, f, RSTn, Q);
17 nand n2(e, c, RSTn, CLK);
18 nand n3(f, d, CLK);
19
20 // Master
21 nand n4(c, a, d);
22 nand n5(d, b, c, RSTn);
23 nand n6(a, j, CLKn, Qn, RSTn);
24 nand n7(b, k, CLKn, Q);
25
26 endmodule
```

Για τον έλεγχο του T Flip Flop έχει συνταχθεί το παρακάτω Testbench, όπου γίνεται χρήση ενός δοκιμαστικού αρχείου `t_ff_TBVector` με προεπιλεγμένες τιμές εισόδου και αναμενόμενης εξόδου. Σε κάθε ανερχόμενη ακμή του ρολογιού γίνεται έλεγχος της ορθότητας της εξόδου του Flip Flop.

```
1 // t_ff_TB.v
2 `timescale 10ns/1ns
3 module t_ff_TB;
4
5     reg T, CLK, INIT, tmp;
6     wire Q, Qbar;
7     reg expectedOut, rst;
8     integer i;
9
10     t_ff dut( .Q(Q), .Qn(Qbar), .T(T), .CLK(CLK), .RST(INIT) );
11     reg [2:0] testVector[20:0];
12
13     // Initialize
14     initial begin
15         $readmemb("t_ff_TBVector",testVector);
16         i = 0; INIT = 0; CLK = 0; T = 0;
17     end
18
19     // Set Input, expected output
20     always@(posedge CLK) begin
21         {INIT,T,expectedOut}=testVector[i];#10;
22     end
23
24     // Check the output
25     always@(posedge CLK) begin
26         if(expectedOut != Q) begin
```

```

27         $display("Wrong output for inputs %b, %b!=\"%b",{T},expectedOut,Q);
28     end
29     #1 i = i + 1;
30 end
31
32 // Clock
33 always begin
34     #5; CLK = ~CLK;
35 end
36 endmodule

```


Το αρχείο δοκιμής που ακολουθεί περιέχει τιμές σε μορφή  $\{RESET, T, expectedOut\}$ , όπου μια σειρά χρησιμοποιείται σαν είσοδος στο Flip Flop σε κάθε ανερχόμενη ακμή του ρολογιού.

```

1 // t_ff_TBVector
2 10_0
3 00_0
4 00_0
5 00_0
6 01_0
7 01_1
8 01_0
9 01_1
10 01_0
11 01_1
12 10_0
13 10_0

```

Μετά από εκτέλεση του παραπάνω Testbench διαπιστώνεται ότι το T Flip Flop λειτουργεί ορθά. Δηλαδή η έξοδος του Flip Flop εναλλάσσεται σε κάθε ανερχόμενη ακμή του ρολογιού εφόσον το σήμα εισόδου T είναι ενεργό, καθώς και μηδενίζεται οποτεδήποτε ενεργοποιηθεί το ασύγχρονο σήμα *RESET*.



Εικόνα II.3: T-FF Testbench.

Εφόσον έχει κατασκευαστεί το κύκλωμα του T Flip Flop, είναι απλή η διασύνδεση τεσσάρων T-FF με ορισμένες *AND/OR* πύλες (σύμφωνα με το σχήμα που παρουσιάστηκε παραπάνω) για τη κατασκευή του κυκλώματος απαριθμητή ενός ψηφίου (βλ. [II.1](#)). Όπως προαναφέρθηκε, έχει γίνει η επιλογή ότι ο απαριθμητής θα λειτουργεί με την είσοδο ενός active-HIGH σήματος *EN*, και όχι με τη χρήση της ακμής του ρολογιού. Υπενθυμίζεται ότι το σήμα *EN* προέρχεται από την έξοδο ενός *Gated Clock*, το οποίο υλοποιείται αργότερα (βλ. [II.5](#)). Η επιλογή αυτή γίνεται καθαρά για λόγους εξοικονόμησης χώρου, καθώς σε περίπτωση που τα T Flip Flops λάμβαναν το σήμα *CLOCK* ξεχωριστά, θα έπρεπε να υλοποιηθούν πολλαπλά *Gated Clocks* (ιδίως όταν αργότερα χρησιμοποιηθούν πολλαπλά ψηφία, επομένως και πολλαπλοί απαριθμητές).

Το κύκλωμα του BCD απαριθμητή ενός ψηφίου υλοποιείται με δομική Verilog στο παρακάτω αρχείο.

```

1 // BCDcounter.v
2 module BCDcounter(
3     output wire[3:0] ABCD,
4     output wire CARRY,
5     input EN, RST
6 );
7     supply1 vdd;

```

```

8     wire A, B, C, D;
9     assign {ABCD[3:0]} = {D,C,B,A};
10
11    wire An, Bn, Cn, Dn;
12
13    assign CARRY = Dn;
14
15    // AND gates
16    and u_a1 (n_a1, A, Dn ),
17            u_a2 (n_a2, B, A  ),
18            u_a3 (n_a3, D, A  ),
19            u_a4 (n_a4, C, n_a2);
20
21    // OR gate
22    or  u_o5 (n_o5, n_a3, n_a4);
23
24    // T-FFs
25    t_ff u_t[3:0] (
26        .T ({vdd, n_a1, n_a2, n_o5}),
27        .Q ({A , B , C , D }),
28        .Qn ({An, Bn, Cn, Dn}),
29        .RST(RST), .CLK(EN)
30    );
31 endmodule

```

Για τον απαριθμητή ενός ψηφίου συντάσσεται και το επόμενο Testbench, όπου δίνεται ένας παλμός αύξησης του μετρητή ανά 100ns.

```

1 // BCDcounter_TB.v
2 `timescale 10ns/1ns;
3 module BCDcounter_TB;
4
5     wire[3:0] ABCD;
6     wire CARRY;
7     reg EN, RST;
8     reg[3:0] expectedOut;
9
10    BCDcounter udp( .ABCD(ABCD), .RST(RST), .EN(EN), .CARRY(CARRY) );
11
12    // Initialize
13    initial begin
14        EN = 0;
15        RST = 1;
16        #9; RST = 0;
17        EN = 1;
18        #120; RST = 1;
19        expectedOut = 4'b0000;
20    end
21
22    // Check
23    initial begin
24        expectedOut = 4'b0000;
25        #15; expectedOut = 4'b0001;
26        #10; expectedOut = 4'b0010;
27        #10; expectedOut = 4'b0011;
28        #10; expectedOut = 4'b0100;
29        #10; expectedOut = 4'b0101;
30        #10; expectedOut = 4'b0110;


```

```

31     #10; expectedOut = 4'b0111;
32     #10; expectedOut = 4'b1000;
33     #10; expectedOut = 4'b1001;
34     #10; expectedOut = 4'b0000;
35     #10; expectedOut = 4'b0001;
36     #10; expectedOut = 4'b0010;
37     end
38
39     // Enable Pulse
40     always begin
41         #5 EN = ~EN;
42     end
43 endmodule

```


Μετά από εκτέλεση του παραπάνω Testbench, παρατηρείται ότι ο απαριθμητής ενός ψηφίου λειτουργεί ορθά. Δηλαδή σε κάθε παλμό του ρολογιού το ψηφίο αυξάνεται κατά ένα, και μηδενίζει όταν υπερβεί τον δεκαδικό αριθμό 9. Εδώ φαίνεται επίσης η λειτουργία του *CARRY* που θα χρησιμοποιηθεί αργότερα για τη σύνδεση πολλαπλών απαριθμητών. Το σήμα αυτό απενεργοποιείται δυο παλμούς πριν ο απαριθμητής φτάσει στην αλλαγή δεκάδας (θέση δεκαδικού 8). Όταν ο απαριθμητής μεταβαίνει στη κατάσταση 0, το *CARRY* ενεργοποιείται εκ' νέου. Η ενεργοποίηση αυτή χρησιμοποιείται ως παλμική είσοδος στον επόμενο απαριθμητή για την ενεργοποίησή του και αύξηση της δεκάδας του μετρητή.



Εικόνα II.4: Testbench απαριθμητή τεσσάρων bit.

## II.3. Κωδικοποίηση 7-Segment

Για την απεικόνιση ενός BCD ψηφίου σε δεκαδική μορφή χρησιμοποιούνται τα 7-Seg. LEDs. Ένα τέτοιο LED έχει τη μορφή του παρακάτω σχήματος.



Εικόνα II.5: 7-Segment LED.

Ένα 7-Seg. ψηφίο αποτελείται από επτά εισόδους ( $a, b, \dots, f, g$ ) οι οποίες ενεργοποιούν κάθε ένα από τα επτά τμήματα του ψηφίου αντίστοιχα. Οι εισοδοι αυτές είναι είτε active-HIGH, είτε active-LOW ανάλογα με τον τύπο του ψηφίου. Επομένως έχει υιοθετηθεί η εξής συνθήκη για τον τύπο των LED:

Common Cathode  $\rightarrow$  LED\_type\_ctl = 0

Common Anode  $\rightarrow$  LED\_type\_ctl = 1

Δημιουργώντας τον παρακάτω πίνακα αληθείας όπου αντιστοιχίζεται το κάθε BCD ψηφίο σε μια 7-Seg. απεικόνιση (για LED κοινής καθόδου), εύκολα προκύπτουν οι 7 εξισώσεις μετατροπής BCD σήματος.

Display	D	C	B	A	a	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1

Εικόνα II.6: Πίνακας αληθείας 7-Segment κωδικοποίησης.

$$\begin{aligned}
 a &= A + C + BD + \bar{B}\bar{D} \\
 b &= \bar{B} + \bar{C}\bar{D} + CD \\
 c &= B + \bar{C} + D \\
 d &= \bar{B}\bar{D} + C\bar{D} + B\bar{C}D + \bar{B}C + A \\
 e &= \bar{B}\bar{D} + C\bar{D} \\
 f &= A + \bar{C}\bar{D} + B\bar{C} + B\bar{D} \\
 g &= A + B\bar{C} + \bar{B}C + C\bar{D}
 \end{aligned}$$

Οι εξισώσεις, λοιπόν, αυτές αποτελούν και τον μετατροπέα λέξης από BCD σε 7-Seg LED. Τέλος, προστίθενται ένας τρισταθής Buffer και ένας τρισταθής Inverter, οι οποίοι λειτουργούν εκ' περιτροπής και ελέγχουν τον τύπο LED στην έξοδο. Δηλαδή αντιστρέφεται η έξοδος του παρακάτω συστήματος μόνο όταν το LED που χρησιμοποιείται είναι τύπου κοινής ανόδου.

```

1 // BCDto7Seg.v
2 module BCDto7Seg (
3     output wire[6:0] LED, // 7 Seg.
4     input wire[3:0] ABCD, // BCD
5     input LED_type_ctl // LED type
6 );
7 wire A,B,C,D,a,b,c,d,e,f,g;
8 assign {A,B,C,D} = {ABCD[3:0]} ;
9 assign {LED[6:0]} = {a,b,c,d,e,f,g} ;
10
11 // Inverters
12 not u_An (_A, A), u_Bn (_B, B), u_Cn (_C, C), u_Dn (_D, D);
13
14 // AND gates
15 and u_BnDn (BnDn, _B, _D),
16     u_BD (BD, B, D),
17     u_BDn (BDn, B, _D),
18     u_CnDn (CnDn, _C, _D),
19     u_CD (CD, C, D),
20     u_CDn (CDn, C, _D),
21     u_BCn (BCn, B, _C),
22     u_BnC (BnC, _B, C),
23     u_BCnD (BCnD, B, _C, D);
24
25 // OR gates
26 or /*a*/ u_a1 (n_a1, A, C, BD),
27     u_a0 (na, n_a1, BnDn),
28     /*b*/ u_b0 (nb, _B, CnDn, CD),
29     /*c*/ u_c0 (nc, B, _C, D),

```

```

30      /*d*/   u_d1   (n_d1, BnDn,  CDn, BCnD),
31              u_d0   (nd,    n_d1,  BnC,   A),
32      /*e*/   u_e0   (ne,    BnDn,  CDn     ),
33      /*f*/   u_f1   (n_f1,    A, CnDn,  BCn),
34              u_f0   (nf,    n_f1,  BDn     ),
35      /*g*/   u_g1   (n_g1,    A,  BCn,   BnC),
36              u_g0   (ng,    n_g1,  CDn     );
37
38      // Tristate Buffers (controlling the LED output type)
39      bufif0 u_bf[6:0] ({a,b,c,d,e,f,g}, {na,nb,nc,nd,ne,nf,ng}, LED_type_ctl);
40      notif1 u_nf[6:0] ({a,b,c,d,e,f,g}, {na,nb,nc,nd,ne,nf,ng}, LED_type_ctl);
41  endmodule

```

Για τον έλεγχο του μετατροπέα χρησιμοποιείται το παρακάτω Testbench, όπου εισάγονται διαδοχικές τιμές τεσσάρων bit, και ελέγχεται ότι η είσοδος συνάδει με την παραπάνω 7-Seg. κωδικοποίηση.

```

1  // BCDto7Seg_TB.v
2  `timescale 10ns/1ns;
3  module BCDto7Seg_TB;
4
5      wire[6:0] LED;
6      reg[3:0] ABCD;
7      reg LED_type_ctl;
8      reg[6:0] expectedLED;
9
10     BCDto7Seg dut( .LED(LED), .ABCD(ABCD), .LED_type_ctl(LED_type_ctl) );
11
12     // Test
13     initial begin
14         LED_type_ctl = 1'b0; // Common Cathode
15         ABCD = 4'b_0000;//0
16         expectedLED = 7'b_1111110;
17         #1; ABCD = 4'b_0001;//1
18         expectedLED = 7'b_0110000;
19         #1; ABCD = 4'b_0010;//2
20         expectedLED = 7'b_1101101;
21         #1; ABCD = 4'b_0011;//3
22         expectedLED = 7'b_1111001;
23         #1; ABCD = 4'b_0100;//4
24         expectedLED = 7'b_0110011;
25         #1; ABCD = 4'b_0101;//5
26         expectedLED = 7'b_1011011;
27         #1; ABCD = 4'b_0110;//6
28         expectedLED = 7'b_1011111;
29         #1; ABCD = 4'b_0111;//7
30         expectedLED = 7'b_1110000;
31         #1; ABCD = 4'b_1000;//8
32         expectedLED = 7'b_1111111;
33         #1; ABCD = 4'b_1001;//9
34         expectedLED = 7'b_1111101;
35         LED_type_ctl = 1'b1; // Common Anode
36         ABCD = 4'b_0000;//0
37         expectedLED = ~(7'b_1111110);
38         #1; ABCD = 4'b_0001;//1
39         expectedLED = ~(7'b_0110000);
40         #1; ABCD = 4'b_0010;//2
41         expectedLED = ~(7'b_1101101);
42         #1; ABCD = 4'b_0011;//3


```

```


43     expectedLED = ~(7'b_1111001);
44     #1; ABCD = 4'b_0100;//4
45     expectedLED = ~(7'b_0110011);
46     #1; ABCD = 4'b_0101;//5
47     expectedLED = ~(7'b_1011011);
48     #1; ABCD = 4'b_0110;//6
49     expectedLED = ~(7'b_1011111);
50     #1; ABCD = 4'b_0111;//7
51     expectedLED = ~(7'b_1110000);
52     #1; ABCD = 4'b_1000;//8
53     expectedLED = ~(7'b_1111111);
54     #1; ABCD = 4'b_1001;//9
55     expectedLED = ~(7'b_1111101);
56     end
57 endmodule

```

Μετά από εκτέλεση προσομοίωσης στο Testbench του μετατροπέα, βλέπουμε ότι έχει οριστεί σωστά το παραπάνω σύστημα κωδικοποίησης. Μάλιστα η ορθότητά του συστήματος ισχύει σε LED κοινής καθόδου αλλά και ανόδου, όπως φαίνεται από τις επόμενες δυο εικόνες.



Εικόνα II.7: Testbench κωδικοποιητή BCD σε 7-Segment LED κοινής καθόδου.



Εικόνα II.8: Testbench κωδικοποιητή BCD σε 7-Segment LED κοινής ανόδου.

## II.4. Απαριθμητής τεσσάρων ψηφίων

Εφόσον έχει κατασκευαστεί ο απαριθμητής ενός ψηφίου, τώρα απαιτείται ο συνδυασμός περισσότερων απαριθμητών για την παραγωγή αριθμών από το 0000 έως το 9999. Αυτό θα συμβεί με τη χρήση του παλμού *CARRY* στην έξοδο κάθε απαριθμητή (βλ. [II.2.](#)).

Το σύστημα τεσσάρων ψηφίων θα παρέχει μια έξοδο για κάθε ένα από τα ψηφία LED, αλλά σε μορφή BCD (δηλαδή πριν τη μετατροπή τους για χρήση σε 7-Seg. LED) και με σειρά από MSB σε LSB: {*ABCD*[1], ... *ABCD*[4]}. Ο τετραψήφιος απαριθμητής περιέχει και τις εισόδους που συναντώνται στους μονούς απαριθμητές, δηλαδή του ασύγχρονου *RESET* και του *EN* (παλμός ενεργοποίησης όπως προκύπτει από *Gated Clock*).

```

1 // d4BCDcounter.v
2 module d4BCDcounter(
3     output wire[3:0] ABCD1, ABCD2, ABCD3, ABCD4,
4     input EN, RST
5 );
6     wire[3:0] CARRY;
7
8     BCDcounter u_bcd[3:0] (
9         .ABCD ({ ABCD1, ABCD2, ABCD3, ABCD4 }),
10        .CARRY ({ CARRY[3:0] }),

```

```

11     .EN    ({ CARRY[2:0], EN }),
12     .RST   ( RST )
13 );
14 endmodule

```

Ο έλεγχος του τετραψήφιου απαριθμητή γίνεται με τη χρήση του επόμενου Testbench, όπου τίθεται στην είσοδο ένας παλμός ενεργοποίησης και ταυτοχρόνως αυξάνεται το σήμα ελέγχου κατά ένα. Σε κάθε παλμό ελέγχεται ότι η έξοδος του απαριθμητή συμφωνεί με το σήμα ελέγχου. Όταν ο απαριθμητής ξεπεράσει την κατάσταση 9999, τότε ο απαριθμητής καθώς και το σήμα ελέγχου πρέπει να επιστρέψουν στη θέση 0000.


```

1  // d4BCDcounter_TB.v
2  `timescale 10ns/1ns
3  module d4BCDcounter_TB;
4
5      reg EN, RST;
6      wire[3:0] ABCD[3:0];
7      integer iout, i1, i2, i3, i4;
8      integer expectediOut;
9
10     d4BCDcounter dut(
11         .ABCD4( ABCD[0] ), .ABCD3( ABCD[1] ), .ABCD2( ABCD[2] ), .ABCD1( ABCD[3] ),
12         .EN(EN), .RST(RST)
13     );
14
15     // binary to decimal conversion
16     assign i1 = {ABCD[0][3:0]};
17     assign i2 = {ABCD[1][3:0]};
18     assign i3 = {ABCD[2][3:0]};
19     assign i4 = {ABCD[3][3:0]};
20     assign iout = i1 + 10*i2 + 100*i3 + 1000*i4;
21
22     // Initialize
23     initial begin
24         expectediOut = 0;
25         iout = 0;
26         RST = 1'b1;
27         EN = 1'b0;
28         #1; RST = 1'b0;
29     end
30
31     // Check output
32     always begin
33         #4;
34         while(1'b1) begin
35             #1;
36             if (expectediOut != iout) begin
37                 $display("Wrong output at %d",expectediOut);
38             end
39             #1 EN = ~EN;
40             if (EN==1'b1) begin
41                 expectediOut = expectediOut+1;
42             end
43             if(expectediOut > 9999) begin
44                 expectediOut = 0;
45             end
46         end
47     end
48 endmodule


```



Εύκολα φαίνεται ότι ο απαριθμητής είναι σύμφωνος με τη σειρά των αριθμών 0000-9999, καθώς και ορθά μηδενίζει όταν υπερβεί το μέγιστο όριό του.




Εικόνα II.9: Testbench απαριθμητή τεσσάρων ψηφίων - Έναρξη κυκλώματος.



Εικόνα II.10: Testbench απαριθμητή τεσσάρων ψηφίων - Αλλαγή δεκάδας.


## II.5. Απεικόνιση απαριθμητή τεσσάρων ψηφίων σε 7-Segment LEDs

Τέλος, καλούμαστε να συνδυάσουμε έναν απαριθμητή τεσσάρων ψηφίων με αντίστοιχο πλήθος 7-Seg. ψηφίων LED κοινής ανόδου ή καθόδου. Όπως προαναφέρθηκε, έχει γίνει η επιλογή ότι το ολικό κύκλωμα πρέπει να περιέχει μόνο έναν ελεγκτή ενεργοποίησης (EN) του απαριθμητή για εξοικονόμηση χώρου. Επομένως γίνεται χρήση ενός μόνο κυκλώματος *Clock Gating* για την ενεργοποίηση του τετραψηφίου απαριθμητή.



Εικόνα II.11: Κύκλωμα Gated Clock.

Για τη κατασκευή του κυκλώματος αυτού, απαιτείται αρχικά η υλοποίηση ενός D Flip-Flop. Το D-FF κατασκευάζεται από ένα D-Latch και ένα SR-Latch όπως φαίνεται στο παρακάτω σχήμα.



Εικόνα II.12: Κύκλωμα D-FF με συνδεσμολογία Master-Slave.

Ακολουθεί η υλοποίηση του D Flip Flop σε δομική Verilog.

```
1 // d_ff.v
2 module d_ff (
3     output wire Q, Qn,
4     input wire D, CLK, RST
5 );
6 wire n1, n2, n3, n4, n5, n6;
7
8 not u1(_CLK, CLK);
9 not u2(_RST, RST);
10 not u3(_D, D);
11
12 // Master
13 nand u4(n1, D, _RST, _CLK);
14 nand u5(n2, _CLK, _D);
15 nand u6(n3, n1, n4);
16 nand u7(n4, n3, _RST, n2);
17
18 // Slave
19 nand u8(n5, n3, _RST, CLK);
20 nand u9(n6, CLK, n4);
21 nand u10(Q, n5, Qn);
22 nand u11(Qn, Q, _RST, n6);
23
24 endmodule
```

Ο έλεγχος του D Flip Flop θα γίνει με τρόπο ανάλογο των προηγούμενων Flip Flop από το ακόλουθο Testbench. Σκοπός του ελέγχου δηλαδή είναι και πάλι η διαπίστωση της ορθής λειτουργίας σε σύγχρονες αλλά και ασύγχρονες εισόδους.


```
1 // d_ff_TB.v
2 module d_ff_TB;
3
4 wire Q, Qn;
5 reg D, CLK, RST, expectedOut;
6
7 d_ff dut(Q, Qn, D, CLK, RST);
8
9 // Initialize
10 initial begin
11     CLK = 1'b0; expectedOut = 0'b0; D = 1'b0;
12 end
13
14 // Clock
15 always begin
16     #5; CLK = ~CLK;
17 end
18
19 // Test
20 initial begin
21     RST = 1'b1;
22     #2; RST = 1'b0;
23     #2; D = 1'b0;
24     #10; D = 1'b1;
25     expectedOut = D;
26     #10; D = 1'b0;
27     expectedOut = D;
28     #20; D = 1'b1;
```

```

29     expectedOut = D;
30     #20; RST = 1'b1;
31     expectedOut = 1'b0;
32     #10; RST = 1'b0;
33     expectedOut = 1'b1;
34 end
35 endmodule

```

Μετά από εκτέλεση του συγκεκριμένου Testbench, παρατηρείται ότι η λειτουργία του είναι η αναμενόμενη. Σημειώνεται ότι το σήμα ελέγχου *expectedOut* τίθεται λίγο νωρίτερα (δηλαδή ασύγχρονα) στην αναμενόμενη τιμή εξόδου απ' ότι θα έπρεπε. Παρ' όλα αυτά το D Flip Flop μεταβαίνει ορθά στην επόμενη κατάσταση κατά την ανερχόμενη ακμή του ρολογιού (σύγχρονα), όπως είναι επιθυμητό.



Εικόνα II.13: D-FF Testbench.

Συνεχίζοντας με το βασικό θέμα της ενότητας, δηλαδή το συνδυασμό τεσσάρων απαριθμητών με τα αντίστοιχα 7-Seg. ψηφία LED, έχουμε πλέον τη δυνατότητα να κατασκευάσουμε το σήμα εισόδου χρησιμοποιώντας ένα *Gated Clock* που παράγεται από το βασικό *CLOCK* εισόδου, και κάνοντας χρήση του σήματος ενεργοποίησης *EN*. Η κατασκευή αυτή θα γίνει χρησιμοποιώντας το κύκλωμα μετρητή τεσσάρων ψηφίων (όπως περιγράφηκε στην προηγούμενη ενότητα), το κύκλωμα *Clock Gating* για την ενεργοποίηση της πρώτης βαθμίδας (LSB ψηφίο) του μετρητή, καθώς και τέσσερις κωδικοποιητές BCD προς 7-Seg LED. Επισημαίνεται ότι για λόγους απλοποίησης θεωρείται ότι όλα τα ψηφία LED είναι ίδιου τύπου (Common Cathode/Anode) και επομένως το σήμα *LED\_type\_ctl* είναι κοινό για όλους του μετατροπείς. Εύκολα θα μπορούσε όμως να υλοποιηθεί η παραλλαγή του κυκλώματος, όπου το κάθε ψηφίο LED είναι διαφορετικού τύπου.

```

1 // d4BCDcounter7Seg.v
2 module d4BCDcounter7Seg(
3     output wire [6:0] LED1, LED2, LED3, LED4,
4     input wire EN, RST, CLK, LED_type_ctl
5 );
6     wire [3:0] ABCD [3:0];
7
8     //Clock Gating
9     wire GCLK, nDQ;
10    d_ff u_dff(
11        .RST(RST),
12        .CLK(CLK),
13        .D(EN),
14        .Q(nDQ),
15        .Qn(Qn)
16    );
17    and u_a1( GCLK, nDQ, CLK );
18
19    // Counters
20    d4BCDcounter u_cnt (
21        .ABCD1({ABCD[0]}),
22        .ABCD2({ABCD[1]}),
23        .ABCD3({ABCD[2]}),
24        .ABCD4({ABCD[3]}),
25        .EN(GCLK),
26        .RST(RST)
27    );

```

```

28
29 // 7-Seg converters
30 BCDto7Seg u_led[3:0] (
31     .LED    ({ LED1[6:0],LED2[6:0],LED3[6:0],LED4[6:0] }),
32     .ABCD    ({ABCD}),
33     .LED_type_ctl(LED_type_ctl)
34 );
35 endmodule

```

Στο κύκλωμα αυτό απαιτείται έλεγχος, τόσο της λειτουργίας των μετρητών κατά την ενεργοποίηση του σήματος *EN*, όσο και της μετατροπής των ψηφίων σε μορφή 7-Seg. Για τη διευκόλυνση των ελέγχων έχει υλοποιηθεί μια συνθήκη *case*, όπου γίνεται μετατροπή του κάθε 7-Seg ψηφίου σε δεκαδικό αριθμό. Επίσης, έχει επιλεγεί *timescale* ίσο με 100ns, και το ρολόι εμφανίζει μια ανερχόμενη ακμή ανά 1μs, έτσι ώστε να γίνει δοκιμή του κυκλώματος στη ζητούμενη συχνότητα του 1MHz.

```

1 // d4BCDcounter7Seg_TB.v
2 `timescale 100ns/100ns
3 module d4BCDcounter7Seg_TB;
4
5     wire[6:0]    LED1, LED2, LED3, LED4;
6     reg          EN, RST, CLK, LED_type_ctl;
7
8     d4BCDcounter7Seg dut(
9         .LED1(LED1),
10        .LED2(LED2),
11        .LED3(LED3),
12        .LED4(LED4),
13        .EN(EN),
14        .RST(RST),
15        .CLK(CLK),
16        .LED_type_ctl(LED_type_ctl)
17    );
18
19    wire[6:0] LEDout[3:0]; // LED output vector
20    integer    out[3:0]; // Decimal output vector
21    integer i;
22    reg[6:0] normalizedLEDOut;
23
24    // connect counter output to 7-Seg encoder.
25    assign {
26        LEDout[3][6:0],LEDout[2][6:0],LEDout[1][6:0],LEDout[0][6:0]
27    } = {
28        LED4[6:0],LED3[6:0],LED2[6:0],LED1[6:0]
29    };
30
31    // Initialize
32    initial begin
33        LED_type_ctl = 1'b0;
34        EN = 1'b0;
35        RST = 1'b1;
36        CLK = 1'b0;
37    end
38
39    // Set EN, RST
40    initial begin
41        #4; RST = 1'b0;
42        #20; EN = 1'b1;
43    end


```

```


44
45 // Convert 7-Seg. to Decimal
46 always @(LED1 or LED2 or LED3 or LED4) begin
47     for(i=0; i<4; i=i+1) begin
48         normalizedLEDOut = (LED_type_ctl==1'b1)? ~({LEDout[i][6:0]}) : ({LEDout[i]
[6:0]});
49         case( normalizedLEDOut )
50             7'b_1111110:    out[i] = 0;
51             7'b_0110000:    out[i] = 1;
52             7'b_1101101:    out[i] = 2;
53             7'b_1111001:    out[i] = 3;
54             7'b_0110011:    out[i] = 4;
55             7'b_1011011:    out[i] = 5;
56             7'b_1011111:    out[i] = 6;
57             7'b_1110000:    out[i] = 7;
58             7'b_1111111:    out[i] = 8;
59             7'b_1111011:    out[i] = 9;
60         endcase
61     end
62 end
63
64 // Clock
65 always begin
66     #5 CLK = ~CLK;
67 end
68 endmodule

```

Προσομοιώνοντας το παραπάνω σύστημα διαπιστώνεται ότι η λειτουργία του είναι αυτή ακριβώς που περιγράφηκε. Στην είσοδο του συστήματος έχει τεθεί ένα ρολόι συχνότητας 1MHz, και ένα σήμα ενεργοποίησης *EN*. Παρατηρούμε ότι κατά τη διάρκεια της παραμονής του *EN* στη θέση 0 ο αριθμητής όντως δεν "μετρά". Μόλις ενεργοποιηθεί το σήμα *EN*, ο απαριθμητής αυξάνει κατά ένα σε κάθε ανερχόμενη ακμή του ρολογιού. Το ίδιο φαίνεται να ισχύει είτε ο μετατροπέας συνδέεται σε 7-Seg. LED κοινής καθόδου ή ανόδου.




Εικόνα II.14: Testbench απεικόνισης απαριθμητή τεσσάρων ψηφίων σε 7-Segment LED κοινής καθόδου.



Εικόνα II.15: Testbench απεικόνισης απαριθμητή τεσσάρων ψηφίων σε 7-Segment LED κοινής ανόδου.

Στην εικόνα παρακάτω αποδεικνύεται η ορθή λειτουργία του απαριθμητή ακόμη και στο σημείο μηδενισμού και επανέναρξης από την κατάσταση 0000.



Εικόνα II.16: Testbench απεικόνισης απαριθμητή τεσσάρων ψηφίων σε 7-Segment LED κοινής καθόδου - Αλλαγή δεκάδας.

# III. Κωδικοποίηση Hamming

## III.1. Ανάλυση

Στο τρίτο κεφάλαιο της αναφοράς ασχολούμαστε με την υλοποίηση ενός συστήματος Κωδικοποίησης και Αποκωδικοποίησης βάσει του κώδικα Hamming (12, 5).

Στον κώδικα αυτό γίνεται κωδικοποίηση λέξης 12 bit, προσθέτοντας 5 bit για διόρθωση σφαλμάτων, και δίνοντας ως αποτέλεσμα μια κωδικοποιημένη λέξη μήκους 17 bit. Σκοπός μας είναι η απόδειξη ότι ακόμη και αν ένα από αυτά τα κωδικοποιημένα bit αλλάξει (λόγω θορύβου), η αρχική λέξη μπορεί να βρεθεί χωρίς σφάλματα.

Για την επίτευξη της κωδικοποίησης αυτής, τα 5 πρόσθετα bit (στο εξής *Parity bits*) πρέπει να υπολογιστούν και να προστεθούν στις κατάλληλες θέσεις.

Bit position	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17
Encoded data bits	p1	p2	d1	p4	d2	d3	d4	p8	d5	d6	d7	d8	d9	d10	d11	p16	d12
Parity bit coverage	p1	x		x		x		x		x		x		x		x	
	p2		x	x			x	x			x	x			x	x	
	p4				x	x	x	x					x	x	x	x	
	p8								x	x	x	x	x	x	x		
	p16															x	x

Εικόνα III.1: Πίνακας κωδικοποίησης Hamming (12,5).

Έστω, λοιπόν ότι δίνεται στην είσοδο του συστήματος μια λέξη δεδομένων αποτελούμενη από 12bit:

$$[D_{12} \ D_{11} \ D_{10} \ \dots \ D_3 \ D_2 \ D_1]$$

Η λέξη αυτή πρέπει να μετατραπεί στην εξής μορφή, μήκους 17bit:

$$\begin{aligned} & [D_{12} \ \mathbf{0} \ D_{11} \ D_{10} \ D_9 \ D_8 \ D_7 \ D_6 \ D_5 \ \mathbf{0} \ D_4 \ D_3 \ D_2 \ \mathbf{0} \ D_1 \ \mathbf{0} \ \mathbf{0}] \\ = & [b_{17} \ b_{16} \ b_{15} \ b_{14} \ b_{13} \ b_{13} \ b_{12} \ b_{11} \ b_{10} \ b_9 \ b_8 \ b_7 \ b_6 \ b_5 \ b_4 \ b_3 \ b_2 \ b_1] \end{aligned}$$

Στη συνέχεια υπολογίζονται τα 5 Parity bits ( $\Pi_1, \dots, \Pi_5$ ) ως εξής:

$$\begin{aligned} \Pi_1 &= b_1 \oplus b_3 \oplus b_5 \oplus b_7 \oplus b_9 \oplus b_{11} \oplus b_{13} \oplus b_{15} \oplus b_{17} \\ \Pi_2 &= b_2 \oplus b_3 \oplus b_6 \oplus b_7 \oplus b_{10} \oplus b_{11} \oplus b_{14} \oplus b_{15} \\ \Pi_3 &= b_4 \oplus b_5 \oplus b_6 \oplus b_7 \oplus b_{12} \oplus b_{13} \oplus b_{14} \oplus b_{15} \\ \Pi_4 &= b_8 \oplus b_9 \oplus b_{10} \oplus b_{11} \oplus b_{12} \oplus b_{13} \oplus b_{14} \oplus b_{15} \\ \Pi_5 &= b_{16} \oplus b_{17} \end{aligned}$$

Η τελική (κωδικοποιημένη) λέξη προκύπτει από συνδυασμό της αρχικής λέξης δεδομένων ( $D$ ) και των Parity bits ( $\Pi$ ):

$$\begin{aligned} & [D_{12} \ \Pi_5 \ D_{11} \ D_{10} \ D_9 \ D_8 \ D_7 \ D_6 \ D_5 \ \Pi_4 \ D_4 \ D_3 \ D_2 \ \Pi_3 \ D_1 \ \Pi_2 \ \Pi_1] \\ = & [b'_{17} \ b'_{16} \ b'_{15} \ b'_{14} \ b'_{13} \ b'_{13} \ b'_{12} \ b'_{11} \ b'_{10} \ b'_9 \ b'_8 \ b'_7 \ b'_6 \ b'_5 \ b'_4 \ b'_3 \ b'_2 \ b'_1] \end{aligned}$$

Η κωδικοποιημένη κατά Hamming λέξη αυτή, λοιπόν, μπορεί να υποστεί μια μετάλλαξη σε ένα (μόνο) bit, και να διορθωθεί απλώς με τη χρήση των Parity bits. Αυτό γίνεται με υπολογισμό εκ' νέου των Parity bits ( $\Pi'$ ) στην κωδικοποιημένη λέξη:

$$\begin{aligned} \Pi'_1 &= b'_1 \oplus b'_3 \oplus b'_5 \oplus b'_7 \oplus b'_9 \oplus b'_{11} \oplus b'_{13} \oplus b'_{15} \oplus b'_{17} \\ \Pi'_2 &= b'_2 \oplus b'_3 \oplus b'_6 \oplus b'_7 \oplus b'_{10} \oplus b'_{11} \oplus b'_{14} \oplus b'_{15} \\ \Pi'_3 &= b'_4 \oplus b'_5 \oplus b'_6 \oplus b'_7 \oplus b'_{12} \oplus b'_{13} \oplus b'_{14} \oplus b'_{15} \\ \Pi'_4 &= b'_8 \oplus b'_9 \oplus b'_{10} \oplus b'_{11} \oplus b'_{12} \oplus b'_{13} \oplus b'_{14} \oplus b'_{15} \\ \Pi'_5 &= b'_{16} \oplus b'_{17} \end{aligned}$$

Αυτά τα Parity bits δημιουργούν μια λέξη μήκους 5 bit, η οποία δείχνει τη θέση  $j$  του bit της κωδικοποιημένης λέξης το οποίο υπέστη σφάλμα.

$$j = [\Pi'_5 \quad \Pi'_4 \quad \Pi'_3 \quad \Pi'_2 \quad \Pi'_1]$$

Η αποκωδικοποίηση (*dec*), επομένως, της λέξης προκύπτει από απλή εναλλαγή του bit στη θέση  $j$  στην κωδικοποιημένη λέξη:

$$dec = [b'_{17} \quad b'_{15} \quad b'_{14} \quad b'_{13} \quad b'_{13} \quad b'_{12} \quad b'_{11} \quad b'_{10} \quad b'_9 \quad b'_7 \quad b'_6 \quad b'_5 \quad b'_3] \Big|_{b'_j=1-b'_j}$$

Σε περίπτωση που  $j = 0$ , τότε δεν έχει εμφανιστεί κανένα σφάλμα και η αποκωδικοποιημένη λέξη προκύπτει χωρίς κάποια εναλλαγή bit.

Σημειώνεται ότι στη βιβλιογραφία συνήθως γίνεται κωδικοποίηση της λέξης από αριστερά προς τα δεξιά, δηλαδή θεωρώντας το αριστερό bit ως LSB. Εδώ, ωστόσο, γίνεται η επιλογή ότι το πιο δεξί bit αποτελεί το LSB, καθώς οι υπόλοιπες υλοποιήσεις συμφωνούν με αυτή τη συνθήκη.

## III.2. Κωδικοποιητής

Την παραπάνω κωδικοποίηση καλούμαστε να την εφαρμόσουμε για μια είσοδο από 12bit, κατασκευάζοντας έναν Hamming κωδικοποιητή. Επιλέγεται, επομένως, ότι για διευκόλυνση της υλοποίησης η κατασκευή των επόμενων συστημάτων θα γίνει με συμπεριφορική Verilog.

Ο αποκωδικοποιητής Hamming αποτελείται από μια είσοδο 12 bit και μια έξοδο 17 bit. Δεν απαιτεί κάποιο συγχρονισμό ή σήμα *RESET*, επομένως υλοποιείται απλώς με τη χρήση των παραπάνω εξισώσεων για υπολογισμό των Parity bits και της τελικής λέξης.

```

1 // hamEncode125.v
2 module hamEncode125(
3     output reg[17:1] OUT,
4     input wire[11:0] IN
5 );
6
7 // Output consisting of
8 // input and Parity bits
9 assign OUT = {
10     IN[11], /*17*/ PAR[4], /*16*/ IN[10], /*15*/
11     IN[9], /*14*/ IN[8], /*13*/ IN[7], /*12*/
12     IN[6], /*11*/ IN[5], /*10*/ IN[4], /*9*/
13     PAR[3], /*8*/ IN[3], /*7*/ IN[2], /*6*/
14     IN[1], /*5*/ PAR[2], /*4*/ IN[0], /*3*/
15     PAR[1], /*2*/ PAR[0] /*1*/
16 };
17
18 // Parity Bits
19 reg[4:0] PAR;
20 assign PAR[0] = OUT[3] ^ OUT[5] ^
21     OUT[7] ^ OUT[9] ^ OUT[11] ^
22     OUT[13] ^ OUT[15] ^ OUT[17] ;
23 assign PAR[1] = OUT[3] ^
24     OUT[6] ^ OUT[7] ^
25     OUT[10] ^ OUT[11] ^
26     OUT[14] ^ OUT[15] ;
27 assign PAR[2] = OUT[5] ^ OUT[6] ^ OUT[7] ^
28     OUT[12] ^ OUT[13] ^ OUT[14] ^ OUT[15] ;
29 assign PAR[3] = OUT[9] ^ OUT[10] ^ OUT[11] ^ OUT[12] ;
30 assign PAR[4] = OUT[17] ;

```



```
31
32 endmodule
```

Για τον έλεγχο του κωδικοποιητή δημιουργήθηκε ένα Matlab script <sup>2</sup>, το οποίο βοήθησε στη κωδικοποίηση hamming για την παραγωγή δοκιμαστικών κωδικοποιημένων λέξεων. Έτσι δημιουργήθηκε το αρχείο ελέγχου hamEncoder125\_TB\_Vector με ορισμένες λέξεις των 12bit, καθώς και τη κωδικοποίησή τους κατά Hamming (12, 5).

```
1 // hamEncoder125_TB_Vector
2 000000000000_000000000000000000
3 000000000001_00000000000000111
4 000000000010_00000000000011001
5 000000000100_00000000000101010
6 000000001000_00000000001001011
7 000000010000_00000000110000001
8 000000100000_00000001010000010
9 000001000000_00000010010000011
10 000010000000_00000100010001000
11 000100000000_00001000000001001
12 000100000000_00001000000001001
13 010000000000_00100000000001011
14 100000000000_11000000000000001
15 110000000000_11100000000001010
16 111000000000_11110000000000000
17 111100000000_11111000000001001
18 111110000000_11111100010000001
19 111111000000_11111110000000010
20 111111100000_11111110100000000
21 111111110000_11111111000000001
22 111111111000_1111111101001010
23 111111111100_1111111101100000
24 111111111110_1111111101111001
25 111111111111_1111111101111110
```

Το αρχείο αυτό βρίσκει χρήση στα επόμενα Testbench, για τον έλεγχο του κωδικοποιητή και του αποκωδικοποιητή.

Για τον έλεγχο της ορθότητας του κωδικοποιητή, στο παρακάτω Testbench δίνονται ως είσοδος λέξεις μήκους 12 bit (του δοκιμαστικού αρχείου παραπάνω), και ελέγχεται ότι η κωδικοποιημένη έξοδος συμφωνεί με την κωδικοποίηση του ίδιου δοκιμαστικού αρχείου.


```
1 // hamEncode125_TB
2 `timescale 10ns/1ns
3 module hamEncode125_TB;
4
5     wire[16:0] OUT;
6     reg[11:0] IN;
7     reg clk;
8     integer i;
9     reg[28:0] testVector[23:0];
10    reg[16:0] expectedOUT;
11
12    hamEncode125 dut( .IN(IN), .OUT(OUT) );
13
14    // Initialize and loop through predefined Inputs
15    initial begin
16        clk = 0;
17        i = 0;
18        expectedOUT = {17{1'b0}};
```

```

19     $readmemb("hamEncoder125_TB_Vector", testVector);
20     for(i=0; i<24; i=i+1) begin
21         #10; {IN,expectedOUT} = testVector[i];
22     end
23 end
24
25 // Check output
26 always @(negedge clk) begin
27     if ({OUT[11:0]} != {expectedOUT[11:0]})
28         $display("Wrong Output at i=%d!{%b, %b}", {i}, {OUT[11:0]},
29 {expectedOUT[11:0]});
30 end
31
32 // Clock
33 always begin
34     #5 clk = ~clk;
35 end
36 endmodule


```

Παρατηρείται ότι η έξοδος του αποκωδικοποιητή ακολουθεί πιστά την κωδικοποίηση, όπως αυτή περιγράφηκε παραπάνω και υπολογίστηκε μέσω του Matlab. Εύκολα μπορεί να γίνει χειροκίνητος έλεγχος του αποτελέσματος, υπολογίζοντας ότι τα Parity bits που εμφανίζονται στη τελευταία σειρά της προσομοίωσης είναι ορθά.




Εικόνα III.2: Testbench κωδικοποιητή - Δυαδική απεικόνιση.

Για ευκολότερη εμφάνιση της προσομοίωσης και σύγκριση της ορθότητας των αποτελεσμάτων, στις δυο παρακάτω εικόνες γίνεται μετατροπή των κωδικοποιημένων λέξεων σε δεκαδική μορφή.



Εικόνα III.3: Testbench κωδικοποιητή - Δεκαδική απεικόνιση (Α' μέρος).



Εικόνα III.4: Testbench κωδικοποιητή - Δεκαδική απεικόνιση (Β' μέρος).

### III.3. Αποκωδικοποιητής

Στη συνέχεια καλούμαστε να αποκωδικοποιήσουμε το σήμα μεγέθους 17bit, στην αρχική λέξη των 12bit.

Η αποκωδικοποίηση ακολουθεί την ίδια μέθοδο με τον κωδικοποιητή, δηλαδή υπολογίζονται τα Parity bits και εξάγεται η θέση σφάλματος (βλ. [III.1.](#)). Εδώ επιλέγεται η κωδικοποιημένη είσοδος να "αποθηκεύεται" σε reg, και στην αποθηκευμένη αυτή λέξη να εκτελούνται οι εναλλαγές bit (όταν υπάρχει σφάλμα). Από πλευράς σύνθεσης, υπάρχει η πιθανότητα εμφάνισης της εσφαλμένης κωδικοποιημένης

λέξης για μικρό χρονικό διάστημα μετά την είσοδό της στον αποκωδικοποιητή, και εώς ότου εκτελεστεί το block ERROR\_CORRECTION για την αποσφαλμάτωση της εξόδου.

```
1 // hamDecode125.v
2 module hamDecode125(
3     output wire[12:1] OUT,
4     input wire[17:1] IN
5 );
6     wire[5:1] PAR;
7     reg[17:1] RE;
8
9     // Parity bits
10    assign PAR[1] = IN[1] ^ IN[3] ^ IN[5] ^
11                  IN[7] ^ IN[9] ^ IN[11] ^
12                  IN[13] ^ IN[15] ^ IN[17] ;
13    assign PAR[2] = IN[2] ^ IN[3] ^
14                  IN[6] ^ IN[7] ^
15                  IN[10] ^ IN[11] ^
16                  IN[14] ^ IN[15];
17    assign PAR[3] = IN[4] ^ IN[5] ^ IN[6] ^ IN[7] ^
18                  IN[12] ^ IN[13] ^ IN[14] ^ IN[15] ;
19    assign PAR[4] = IN[8] ^ IN[9] ^ IN[10] ^ IN[11] ^ IN[12] ;
20    assign PAR[5] = IN[16] ^ IN[17] ;
21
22    // Output (ignore parity bits)
23    assign OUT = {RE[17], RE[15:9], RE[7:5], RE[3]};
24
25    // Apply error correction to output
26    always @(IN) begin: ERROR_CORRECTION
27        RE = IN;
28        // Apply Error Correction
29        case (PAR)
30            0: disable ERROR_CORRECTION; // No Error
31            default: {RE[PAR]} = ~{RE[PAR]}; // Error at PAR
32        endcase
33    end
34 endmodule
```

Ο έλεγχος του αποκωδικοποιητή γίνεται με μέθοδο αντίστοιχη του ελέγχου κωδικοποίησης. Δηλαδή χρησιμοποιείται και πάλι το δοκιμαστικό αρχείο γνωστών κωδικοποιήσεων, όμως τώρα δίνεται ως είσοδος η κωδικοποιημένη λέξη, και πραγματοποιείται έλεγχος ότι η έξοδος του αποκωδικοποιητή συμπίπτει με την δοκιμαστική αποκωδικοποιημένη λέξη.

```
1 // hamDecode125_TB.v
2 `timescale 10ns/1ns
3 module hamDecode125_TB;
4
5     wire[11:0] OUT;
6     reg[16:0] IN;
7     reg clk;
8     integer i;
9     reg[28:0] testVector[23:0];
10    reg[11:0] expectedOUT;
11
12    hamDecode125 dut( .IN(IN), .OUT(OUT) );
13
14    // Initialize and loop through predefined Inputs
15    initial begin
16        clk = 0;
```

```


17     i = 0;
18     expectedOUT = {12{1'b0}};
19     $readmemb("hamEncoder125_TB_Vector", testVector);
20     #5;
21     for(i=0; i<24; i=i+1) begin
22         #10; {expectedOUT,IN} = testVector[i];
23     end
24 end
25
26 // Check output
27 always @(negedge clk) begin
28     if ({OUT[11:0]} != {expectedOUT[11:0]})
29         $display("Wrong Output at i=%d!{%b, %b}", {i}, {OUT[11:0]},
30 {expectedOUT[11:0]});
31 end
32
33 // Clock
34 always begin
35     #5 clk = ~clk;
36 end
37 endmodule

```

Στις επόμενες δυο εικόνες παρουσιάζεται το αποτέλεσμα της προσομοίωσης για το Testbench του αποκωδικοποιητή. Βλέπουμε ότι μετά από είσοδο μιας κωδικοποιημένης λέξης, ο αποκωδικοποιητής ορθά επιστρέφει την αρχική. Φυσικά δεν έχουν εισαχθεί ακόμη σφάλματα στις κωδικοποιημένες λέξεις, επομένως τα Parity bit παραμένουν μηδενικά. Η δοκιμή αυτή της διόρθωσης σφαλμάτων γίνεται στο επόμενο στάδιο (βλ. [III.4](#).)




Εικόνα III.5: Testbench αποκωδικοποιητή (Α' μέρος).



Εικόνα III.6: Testbench αποκωδικοποιητή (Β' μέρος).

## III.4. Απο/κωδικοποίηση σε κανάλι θορύβου

Ως τελευταίο βήμα καλούμαστε να ελέγξουμε την υπόθεση ότι ο αποκωδικοποιητής μπορεί να διορθώσει σε σφάλμα σε εώς και ένα bit της κωδικοποιημένης λέξης. Για τον έλεγχο της υπόθεσης αυτής κατασκευάζουμε το ακόλουθο σύστημα.



Εικόνα III.7: Testbench αποκωδικοποιητή (Β' μέρος).

Ο test\_HD\_codec περιέχει δυο εισόδους: μια για τα εισερχόμενα δεδομένα μεγέθους 12bit, και μια (32 bit) για τη θέση σφάλματος στην οποία το σύστημα καλείται να προκαλέσει σφάλμα. Έξοδος του συστήματος είναι η αποκωδικοποιημένη λέξη, δηλαδή η λέξη που προκύπτει μετά από διόρθωση του σφάλματος. Το σύστημα κατασκευάζεται έτσι ώστε να προκαλεί σφάλμα σε ένα από τα bit που ανήκουν στο σύνολο [0, 11]. Για αριθμούς εκτός του συνόλου αυτού, δεν προκαλείται κανένα σφάλμα στη κωδικοποιημένη λέξη.

```

1 // test_HD_codec.v
2 module test_HD_codec(
3     output wire[11:0] OUT,
4     input wire[11:0] IN,
5     input wire[31:0] error_bit
6 );
7     reg[16:0] noiOUT;
8     wire[16:0] encOUT;
9
10    hamEncode125 u_enc ( .IN(IN), .OUT(encOUT) ); // Encoder
11    hamDecode125 u_dec ( .IN(noiOUT), .OUT(OUT) ); // Decoder
12
13    // Impose a bit error
14    always @(IN) begin
15        if(error_bit > 11) begin
16            noiOUT = encOUT;
17        end else begin
18            noiOUT = encOUT;
19            noiOUT[error_bit] = ~noiOUT[error_bit];
20        end
21    end
22 endmodule
  
```

Για τον έλεγχο του παραπάνω συστήματος κατασκευάζεται το ακόλουθο Testbench, όπου παράγονται τυχαίες λέξεις μεγέθους 12 bit, και ένα τυχαίο σήμα *error\_bit* στο διάστημα [0, 16]. Επίσης σε κάθε κατερχόμενη ακμή του ρολογιού γίνεται έλεγχος της ορθότητας στην έξοδο του συστήματος.

```


1 // test_HD_codec_TB.v
2 `timescale 10ns/1ns
3 module test_HD_codec_TB;
4     reg[11:0] IN;
5     wire[11:0] OUT;
6     reg clk;
7     integer error_bit;
8     test_HD_codec dut( .IN(IN), .OUT(OUT), .error_bit(error_bit) );
9
10    // Initialize
11    initial begin
12        clk = 0;
13    end
14
15    // Set input and error bit
  
```

```

16     always @(posedge clk) begin
17         IN = $urandom%(2**12-1);
18         error_bit = $urandom%16;
19     end
20
21     // Check Output
22     always @(negedge clk) begin
23         if(IN != OUT) begin
24             $display("Error");
25         end
26     end
27
28     // Clock
29     always begin
30         #5 clk = ~clk;
31     end
32 endmodule


```

Όπως φαίνεται παρακάτω, μετά απο εισαγωγή σφάλματος στις θέσεις 4, 7, 0, 9 σε διαδοχικές λέξεις, ο αποκωδικοποιητής ήταν σε θέση να εντοπίσει το σφάλμα (φαίνεται από το γεγονός ότι τα Parity bits δεν είναι μηδενικά, αλλά δείχνουν όντως στη θέση του σφάλματος (με μια απόκλιση πάντα κατά ένα, λόγω του ότι το LSB της κωδικοποιημένης λέξης λέγεται ότι βρίσκεται στη θέση 1).



Εικόνα III.8: Testbench Απο/κωδικοποίησης σε κανάλι θορύβου - Δυαδική απεικόνιση.

Περισσότερες δοκιμαστικές λέξεις φαίνονται στην παρακάτω εικόνα, όπου επιλέχθηκε η μετατροπή των δυαδικών αριθμών σε δεκαδικούς για ευκολότερη ανάγνωση.



Εικόνα III.9: Testbench Απο/κωδικοποίησης σε κανάλι θορύβου - Δεκαδική απεικόνιση.

# IV. Παράρτημα

## Βιβλιογραφία

- Digital Systems Fundamentals (ECE/Comp Sci 352), Charles R. Kime, University of Wisconsin - Madison, 2001 Prentice Hall
- electronics-tutorials.ws
- technobyte.org
- charlie-coleman.com

## Σημειώσεις

---

1. Το κύκλωμα αποτελεί παραλλαγή σχεδίου του [Shubham Pandey](#). ➡

2. Όλο το υλικό είναι διαθέσιμο στο σύνδεσμο [github.com/kostascc/HW2-Project](https://github.com/kostascc/HW2-Project) ➡