

Άσκηση 6^η για το Σπίτι – Μικροεπεξεργαστές – ο MicroCPU (MCPU) στο Modelsim

Στην εργασία αυτή θα επεκτείνουμε τη λειτουργία του MicroCPU ώστε να υποστηρίζει νέες εντολές και θα γράψουμε προγράμματα που θα τα εκτελέσουμε στον MicroCPU.

Άσκηση 6.1: Προσθήκη νέων εντολών

Προσθέστε τις παρακάτω εντολές στο σύνολο εντολών του MCU:

A) Logical Shift Left: LSL Rd R Rn, με αυτήν την εντολή αποθηκεύεται στον καταχωρητή Rd τα ψηφία του καταχωρητή R, αλλά αφού ολισθήσουν αριστερά κατά πλήθος θέσεων ίσο με αυτό που υποδεικνύει το περιεχόμενο του καταχωρητή Rn. Στο τέλος ο καταχωρητής R μένει άθικτος και τα νέα less significant bits του Rd θα γεμίσουν με το ψηφίο 0.

Παράδειγμα: Έστω ότι αρχικά ήταν

R3=0000_0000_0000_0010=2

R2=0000_0001_0000_1001, τότε αφού εκτελέσουμε LSL R1 R2 R3, θα προκύψει

R1=0000_0100_0010_0100 και ο R2 θα μένει άθικτος, δηλαδή R2 παραμένει 0000_0001_0000_1001

Προσέξτε ότι η ολίσθηση προς τα αριστερά είναι πολλαπλασιασμός με δύναμη του 2. Αφού ολισθήσαμε 2 θέσεις, στην ουσία στο παράδειγμα αυτό πολλαπλασιάσαμε με το $2^2=4$.

Logical Shift Right: LSR Rd R Rn, με αυτήν την εντολή αποθηκεύεται στον καταχωρητή Rd τα ψηφία του καταχωρητή R, αλλά αφού ολισθήσουν δεξιά κατά πλήθος θέσεων ίσο με αυτό που υποδεικνύει το περιεχόμενο του καταχωρητή Rn. Στο τέλος ο καταχωρητής R μένει άθικτος και τα νέα less significant bits του Rd θα γεμίσουν με το ψηφίο 0.

Παράδειγμα: Έστω ότι αρχικά ήταν

R3=0000_0000_0000_0011=3

R2=0000_0001_0000_1001, τότε αφού εκτελέσουμε LSR R1 R2 R3, θα προκύψει

R1=0000_0000_0010_0001 και ο R2 θα μένει άθικτος, δηλαδή R2 παραμένει 0000_0001_0000_1001

Προσέξτε ότι η ολίσθηση προς τα δεξιά είναι διαίρεση με δύναμη του 2. Αφού ολισθήσαμε 3 θέσεις δεξιά, στην ουσία διαιρέσαμε τον R2 με $2^3=8$ και το αποτέλεσμα το αποθηκεύσαμε στον R1.

B) Εφαρμόστε τα LSL και LSR στον AM σας και πάρτε κυματομορφή.

Παραδοτέα: κώδικας (testbench και τον MicroCPU) και εικόνες κυματομορφής από το modelsim (waveform) με τις λειτουργίες των νέων εντολών και με την επιβεβαίωση ότι τα εκτελέσατε με τον AM σας.

Άσκηση 6.2: Υλοποίηση προγράμματος

A) Υλοποιήστε για τον MicroCPU ένα πρόγραμμα που θα υπολογίζει την ακολουθία Heilstone, ο ψευδοκώδικας της οποίας είναι ο εξής:

```
n=αρχική τιμή;
while(n!=1)
{
  If (n is odd)
    n=3n+1;
  else
    n=n/2;
}
```

Για παράδειγμα, αν ξεκινήσουμε με την τιμή $n=3$ τότε επειδή το 3 είναι μονός αριθμός, ο επόμενος θα είναι $3n+1=10$. Αυτό είναι ζυγός, άρα ο νέος επόμενος θα είναι $10/2=5$. κοκ.

Υπάρχουν πολλοί τρόποι να υλοποιηθεί χωρίς νέες εντολές αυτή η εργασία απλά με χρήση των υπαρχόντων. Θα χρειαστεί όμως η ολίσθηση δεξιά LSR.

Βοήθεια 1: με την BNZ μπορείτε να υλοποιήσετε τόσο το “while $n!=1$ ” όσο και το “if (n is odd):”. Π.χ. με κάποιες λογικές bitwise πράξεις και την BNZ (με λογικές μάσκες). Άλλος τρόπος είναι να χρησιμοποιήσετε την BNZ μαζί με κάποια ολίσθηση (πιο εύκολος μάλλον αυτός ο τρόπος).

Βοήθεια 2: το $3n$ μπορεί να δυσκολέψει; Ελπίζω όχι.

B) Εφαρμόστε το hailstone με αρχικό N τον AM σας και πάρτε κυματομορφή που να φαίνεται ο AM σας μέσα στην κυματομορφή.

Παραδοτέα: κώδικας testbench και δύο εικόνες κυματομορφής από το modelsim (waveform), η μία θα είναι με την εκτέλεση του προγράμματος για $n=1$ και η άλλη για $n=1234$, όπου 1234 ο AM σας.

Προσέξτε σε κάθε άσκηση χωρίς το (B) ερώτημα δεν θα γίνεται δεκτό ούτε το (A).

Ακολουθούν αναλυτικά η αρχιτεκτονική του MCPU και πως θα τον χειριστείτε στο Modelsim.

MicroCPU


ΠΕΡΙΕΧΟΜΕΝΑ

1	Οδηγίες για τον MicroCPU στο Modelsim	5
1.1	Δημιουργία project και import της Verilog του MicroCPU.....	5
1.2	Μεταγλώττιση.....	6
1.3	Εκτέλεση προγράμματος στον επεξεργαστή MicroCPU.....	8
2	Αρχιτεκτονική του MicroCPU.....	15
2.1	Σύνολο Εντολών μηχανής (instruction set) του MicroCPU.....	15
2.2	Η Αριθμητική και λογική μονάδα (ALU) του MicroCPU.....	17
2.3	Η μνήμη τυχαίας προσπέλασης (RAM) του MicroCPU.....	18
2.4	Αρχείο Καταχωρητών (Register File) του MicroCPU.....	20
2.5	Μονάδα Ελέγχου (Control Unit) του MicroCPU	24
2.5.1	Δημιουργία instances των modules από την control unit.....	24
2.5.2	Δομική Σχεδίαση του Συνδυαστικού τμήματος της μονάδας ελέγχου	26
2.5.3	Περιγραφική σχεδίαση του Συνδυαστικού τμήματος της μονάδας ελέγχου	26
2.5.4	Περιγραφική σχεδίαση του Ακολουθιακού Τμήματος της μονάδας ελέγχου	27


1 ΟΔΗΓΙΕΣ ΓΙΑ ΤΟΝ MICROCPU ΣΤΟ MODELSIM

1.1 ΔΗΜΙΟΥΡΓΙΑ PROJECT ΚΑΙ IMPORT ΤΗΣ VERILOG ΤΟΥ MICROCPU


Αρχικά δημιουργείτε ένα νέο project στο Modelsim που θα ονομάσετε MicroCPU, όπως φαίνεται στην παρακάτω εικόνα.



Στην συνέχεια θα βάλετε μέσα στον κατάλογο “MicroCPU” που μόλις δημιουργήθηκε τα αρχεία που περιέχει το συμπιεσμένο αρχείο “microcpu-rtl.zip”. Το αρχείο αυτό θα το βρείτε στο site του μαθήματος μαζί με την εκφώνηση της άσκησης.




Τα αρχεία αυτά είναι ο RTL σχεδιασμός του MicroCPU γραμμένος στην γλώσσα περιγραφής υλικού Verilog και φαίνονται παρακάτω:




Έπειτα θα ξαναγυρίσετε στο Modelsim όπου και θα συμπεριλάβετε στο νέο project τα αρχεία με τον σχεδιασμό RTL σε Verilog του MicroCPU.

1d - Custom Altera Version




Έπειτα:




1.2 ΜΕΤΑΓΛΩΤΤΙΣΗ


Στην συνέχεια με δεξί κλικ πάνω στα αρχεία του project μέσα από το περιβάλλον Modelsim θα επιλέξετε “compile order”



Θα εμφανιστούν οι παρακάτω επιλογές. Δώστε, αν δεν είναι ήδη έτσι, τη σειρά μεταγλώττισής που φαίνεται στην εικόνα (μπορείτε να αλλάξετε τη σειρά χρησιμοποιώντας τα βελιάκια δεξιά αφού επιλέξετε ένα αρχείο):




Στη συνέχεια εκτελέστε μεταγλώττιση με την επιλογή “compile”→“compile all”.



Η μεταγλώττιση χρειάζεται να εκτελείτε κάθε φορά που αλλάζετε τα αρχεία κώδικα.

Αφού εκτελεστεί η μεταγλώττιση θα δημιουργηθούν τα παρακάτω modules στην βιβλιοθήκη:



Τα οποία είναι τα εξής:

MCPU→είναι η μονάδα ελέγχου (Control Unit) του MicroPro

MCPU_Alu→είναι η Αριθμητική και Λογική Μονάδα (Arithmetic Logic Unit - ALU) του MicroPro

MCPU_Alutb→είναι testbench για την επιβεβαίωση της ALU του MicroPro

MCPU_RAMController→είναι ο ελεγκτής μνήμης και η μνήμη του MicroPro

MCPU_Registerfile → είναι το αρχείο καταχωρητών (Register File) του MicroPro

MCPUtb → είναι το testbench του MicroPro

1.3 ΕΚΤΕΛΕΣΗ ΠΡΟΓΡΑΜΜΑΤΟΣ ΣΤΟΝ ΕΠΕΞΕΡΓΑΣΤΗ MICROCPU

Για να εκτελέσουμε ένα πρόγραμμα στον MicroCPU πρέπει να φτιάξουμε ένα testbench στο οποίο θα δημιουργήσουμε ένα instance/αντικείμενο του module του MicroCPU. Έπειτα πρέπει να αποθηκεύσουμε το πρόγραμμα που θέλουμε να εκτελέσουμε στην μνήμη του MicroCPU και μετά με κατάλληλη σηματοδότηση των σημάτων reset και clk μπορεί να γίνει η εκτέλεση του προγράμματος.

Φυσικά το πρόγραμμα πρέπει να είναι σε γλώσσα μηχανής, επομένως πρέπει αρχικά να μελετήσουμε την αρχιτεκτονική του συνόλου εντολών του MicroCPU που βρίσκετε στο επόμενο κεφάλαιο.

Για να διευκολύνουμε τη συγγραφή προγραμμάτων στο MicroCPU υπάρχει ένα έτοιμο testbench στο αρχείο *cputb.v*, το οποίο εκτελεί ένα πρόγραμμα που υπολογίζει την ακολουθία των αριθμών Fibonacci. Υπενθυμίζουμε πως στην ακολουθία Fibonacci το X_i παράγεται ως το άθροισμα των X_{i-2} και X_{i-1} . Δηλαδή: $X_i = X_{i-1} + X_{i-2}$

```
module MCPUtb();  
  
reg reset, clk;  
MCPU cpuinst (clk, reset);
```

Αρχικά φτιάχνουμε ένα instance του module MCU, το οποίο είναι το top-level module του επεξεργαστή MicroCPU. Το τροφοδοτούμε με τα σήματα clk και το reset.

```
initial begin  
    reset=1;  
    #10 reset=0;  
end
```

Το μπλοκ αυτό εκτελείτε στην αρχή της προσομοίωσης μόνο μια φορά και θέτει το σήμα reset του MicroCPU στο λογικό-1 για 10 ps. Μετά από 10ps το θέτει στην τιμή λογικό-0.

```
always begin  
    #5 clk=0;  
    #5 clk=1;  
end
```

Το μπλοκ αυτό εκτελείτε για πάντα και είναι η γεννήτρια του ρολογιού clk του MicroCPU

```
/******ASSEMBLER*****/
```

```
integer file, i;  
reg[cpuinst.WORD_SIZE-1:0] memi;  
parameter [cpuinst.OPERAND_SIZE-1:0] R0 = 0; //4'b0000  
parameter [cpuinst.OPERAND_SIZE-1:0] R1 = 1; //4'b0001  
parameter [cpuinst.OPERAND_SIZE-1:0] R2 = 2; //4'b0010  
parameter [cpuinst.OPERAND_SIZE-1:0] R3 = 3; //4'b0011
```

Τώρα ξεκινάει η δήλωση μεταβλητών και καταχωρητών που θα μας είναι χρήσιμες για την προσομοίωση.
file: θα αποθηκεύσουμε το πρόγραμμα σε γλώσσα μηχανής σε ένα αρχείο
Δηλώνουμε τους integers R0,R1,R2,R3 και R4 στους κωδικούς των αντίστοιχων καταχωρητών του MicroCPU


```

initial
begin
  for(i=0;i<256;i=i+1)
  begin
    cpuinst.raminst.mem[i]=0;
  end
  cpuinst.regfileinst.R[0]=0;
  cpuinst.regfileinst.R[1]=0;
  cpuinst.regfileinst.R[2]=0;
  cpuinst.regfileinst.R[3]=0;

  i=0; cpuinst.raminst.mem[0]={cpuinst.OP_SHORT_TO_REG, R0, 8'b00000000};
  i=i+1;cpuinst.raminst.mem[i]={cpuinst.OP_SHORT_TO_REG, R1, 8'b00000001};
  i=i+1;cpuinst.raminst.mem[i]={cpuinst.OP_SHORT_TO_REG, R2, 8'b00000010};

  i=i+1;cpuinst.raminst.mem[i]={cpuinst.OP_MOV, R0, R1, 4'b0000};
  i=i+1;cpuinst.raminst.mem[i]={cpuinst.OP_MOV, R1, R2, 4'b0000};
  i=i+1;cpuinst.raminst.mem[i]={cpuinst.OP_ADD, R2, R0, R1};
  i=i+1;cpuinst.raminst.mem[i]={cpuinst.OP_STORE_TO_MEM, R2, 8'b00010100};
  i=i+1;cpuinst.raminst.mem[i]={cpuinst.OP_LOAD_FROM_MEM, R3, 8'b00010100};
  i=i+1;cpuinst.raminst.mem[i]={cpuinst.OP_ADD, R0, R0, R0};

  i=i+1;cpuinst.raminst.mem[i]={cpuinst.OP_BNZ, R2, 8'b00000011};

  file = $fopen("program.list","w");
  for(i=0;i<cpuinst.raminst.RAM_SIZE;i=i+1)
  begin
    memi=cpuinst.raminst.mem[i];

    $fwrite(file, "%b_%b_%b_%b\n",
      memi[cpuinst.INSTRUCTION_SIZE-1:cpuinst.INSTRUCTION_SIZE-cpuinst.OPCODE_SIZE],
      memi[cpuinst.OPCODE_SIZE*3-1:2*cpuinst.OPCODE_SIZE],
      memi[cpuinst.OPCODE_SIZE*2-1:cpuinst.OPCODE_SIZE],
      memi[cpuinst.OPCODE_SIZE-1:0]);
  end
  $fclose(file);
end
endmodule

```

Αφού έχουμε τελειώσει μη την μεταγλώττιση και του crutb.v, ήρθε η ώρα να εκτελέσουμε το πρόγραμμα μας. Για να το κάνουμε αυτό, πρέπει να ξεκινήσουμε την προσομοίωση του module που περιέχει το πρόγραμμα, το οποίο είναι το MCPUt.b.

για να μπορούμε να χρησιμοποιήσουμε τα σύμβολα Rx κατά την δημιουργία του προγράμματός μας. Αυτό μας δίνει την δυνατότητα να έχουμε μια άμεση μεταγλώττιση των συμβόλων στους κωδικούς. Είναι δηλαδή μια απλοποιημένη μορφή assembler.

Στο μπλοκ αυτό αρχικά μηδενίζουμε όλες τις λέξεις της μνήμης και όλους τους καταχωρητές του MicroCPU. Θέλουμε έτσι να αποφύγουμε τα undefined Xes στην προσομοίωσή μας.

Ο κώδικας που ακολουθεί, γράφει στην μνήμη του MCPU το **πρόγραμμα/benchmark** που θέλουμε να εκτελέσει.

Κάθε γραμμή είναι μια εντολή. Μεταφράζω:

Θέση μνήμης: Εντολή

0: R0=0;

1: R1=1;

2: R2=2;

do{

3: R0=R1;

4: R1=R2;

5: R2=R0+R1;

6: mem[20]=R2;


7: R3=mem[20];

8: R0=R0+R0

}


9: while(R2!=0)

Στην συνέχεια ανοίγει το αρχείο "program.list" και γράφει στο αρχείο όλη την μνήμη του MicroCPU.



Αυτό το κάνουμε από το παράθυρο Library με δεξί κλικ πάνω στο module και επιλογή του “Simulate”.

Θα εμφανιστεί το παράθυρο αντικειμένων, που γνωρίζουμε, από το οποίο θα επιλέξουμε τα σήματα που θέλουμε να εμφανιστούν στο παράθυρο wave.



Από το module `cruinst` (που πρόκειται για το instance της μονάδας ελέγχου) θέλουμε τα σήματα `STATE_AS_STR`, `pc`, `opcode`, `operand1`, `operand2`, `operand3`, `regset_cmd`, `regset_wb`, `regdatatoload`, `RegOp1`.


Από το module `cruinst.regfileinst` θέλουμε το σήμα `R`, αυτό έχει τους καταχωρητές.

Από το module `cruinst.raminst` θέλουμε το `mem`, που είναι η μνήμη.

Καλό θα ήταν να πάρετε ένα αντίγραφο του σήματος `mem[20]` μέσα στο παράθυρο waves, ξεχωριστά από την συνολική μνήμη γιατί εκεί αποθηκεύουμε το αποτέλεσμα.


Φυσικά ανάλογα με το πρόγραμμα που θα εκτελείτε ή ανάλογα με τον σχεδιασμό υλικού (π.χ. κάποιας νέας εντολής) που θα κάνετε, θα χρειάζεται να βάζετε τα σήματα που εμπλέκονται.

Αφού τα βάλετε θα καταλήξετε σε κάτι σαν αυτό που φαίνεται στην παρακάτω εικόνα:




(όπως βλέπετε στην εικόνα ξέχασα το mem[20] και το έχω προσθέσει αργότερα)

Προσέξτε το κουμπάκι που σας δείχνω με κόκκινο βελάκι στην παραπάνω εικόνα. Πατώντας το μπορείτε να απενεργοποιήσετε/ενεργοποιήσετε το πλήρες όνομα των σημάτων. Έτσι μπορείτε να τα κάνετε να φαίνονται πιο σύντομα, όπως φαίνεται παρακάτω.




Τώρα ήρθε η ώρα να βάλουμε 1 ns εκτέλεση στην προσομοίωση μας και να πατήσουμε εκτέλεση/run.

Θα δούμε πολλά αποτελέσματα να εμφανίζονται. Όπως φαίνεται παρακάτω.




Όμως, τα αποτελέσματα από την ακολουθία Fibonacci θα βρίσκονται αποθηκευμένα στην διεύθυνση μνήμης 20 και στον καταχωρητή R2. Μπορούμε να αλλάξουμε το radix αυτών σε unsigned για να τα βλέπουμε σε 10δικό σύστημα ώστε να αντιλαμβανόμαστε πιο εύκολα αν λειτουργεί σωστά το πρόγραμμα.

Καλό θα ήταν να πάρετε ένα αντίγραφο του σήματος mem[20] μέσα στο παράθυρο waves, ξεχωριστά από την συνολική μνήμη γιατί εκεί αποθηκεύουμε το αποτέλεσμα. Εδώ βλέπετε πως αλλάζω το radix του mem[20] σε unsigned decimal.




Ομοίως καλό θα ήταν να αλλάξετε το radix του STATE_AS_STR σε ASCII όπως φαίνεται στην παρακάτω εικόνα:




Προσέξτε πως ήδη φαίνεται η ακολουθία Fibonacci στο mem[20] (3,5,8,...)


Αν τώρα εστιάσουμε πιο κοντά στην κυματομορφή θα δούμε και τις καταστάσεις διοχέτευσης και τα υπόλοιπα σήματα καλύτερα:



Τέλος, επειδή η διαδικασία επιλογής σημάτων και επιλογής της μορφοποίησής τους είναι επίπονη, μπορείτε να την σώσετε ώστε να μην χρειάζεται να γίνεται κάθε φορά που εκτελείτε μια προσομοίωση. Αυτό γίνεται ως εξής: όσο είναι το focus στο παράθυρο wave, επιλέξτε file->save format και επιλέξτε να το σώσετε σε ένα αρχείο με κατάληξη ".do", όπως wave.do.



Αν για κάποιο λόγο χάσατε τα σήματα σας από το παράθυρο waves, επειδή για παράδειγμα σταματήσατε τελείως το simulation χωρίς να κάνετε restart (αν πατάτε restart στο simulation δεν χάνονται τα σήματα, αλλά αυτό που ακολουθεί είναι χρήσιμο για την περίπτωση που κλείσατε το modelsim), τότε μπορείτε να φορτώσετε το αρχείο waves.do από την επιλογή tools->tcl->execute macro. Από εκεί επιλέξτε το αρχείο waves.do:




Και θα εκτελεστεί ο κώδικάς του στην κονσόλα του Modelsim, οποίος φορτώνει τα σήματα στο παράθυρο wave (ακόμα και να μην υπάρχει wave το ανοίγει, φτάνει να έχει ξεκινήσει το simulation).

Στην συνέχεια θα δούμε λεπτομέρειες της αρχιτεκτονικής (τα διάφορα modules και τη διασύνδεσή τους) του MicroCPU.

2 ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΤΟΥ MICROCPU

2.1 ΣΥΝΟΛΟ ΕΝΤΟΛΩΝ ΜΗΧΑΝΗΣ (INSTRUCTION SET) ΤΟΥ MICROCPU



Π.χ.

ADD operand1 operand2 operand3

Ένας operand μπορεί να είναι η κωδική ονομασία ενός καταχωρητή.

Π.χ.

ADD 3 2 1

Προσθέτει τα περιεχόμενα των καταχωρητών R2 και R1 και γράφει το αποτέλεσμα τον καταχωρητή R3. Προσέξτε ότι στην ουσία γράφονται οι κωδικές ονομασίες των καταχωρητών ως operands π.χ. 0→R0, 1→R1, 2→R2, 3→R3. Έπειτα κατά το instruction decoding αυτές οι κωδικές ονομασίες αντικαθίστανται από τους καταχωρητές.

Για λόγους απλούστευσης, η σύνταξη μιας εντολής στην οποία τα operands είναι οι κωδικοί των καταχωρητών, θα περιγράφεται ως εξής:

Εντολή Rd Ra Rb

Όπου Rd ο καταχωρητής destination (ο καταχωρητής δηλαδή στον οποίο καταλήγουν τα δεδομένα μετά το τέλος της εκτέλεσης του instruction) και Ra, Rb τα ορίσματα που εμπλέκονται. Ο MicroCPU έχει τις εξής κατηγορίες εντολών:

- **Εντολές επεξεργασίας** που εμπλέκουν την ALU για αριθμητικές και λογικές πράξεις, π.χ.:
Bitwise λογικό ΚΑΙ: *AND Rd Ra Rb*
Bitwise λογικό Ή: *OR Rd Ra Rb*
Bitwise λογικό αποκλειστικό Ή: *XOR Rd Ra Rb*
Πρόσθεση: *ADD Rd Ra Rb*


Το αποτέλεσμα γράφεται στον καταχωρητή Rd. Οι πράξεις εμπλέκουν τους Ra και Rb.

- **Εντολές μετακίνησης δεδομένων από καταχωρητή σε καταχωρητή:**
MOV Rd Ra
τα δεδομένα αντιγράφονται από τον καταχωρητή Ra στον καταχωρητή Rd

- **Εντολές φόρτωσης δεδομένων από μνήμη σε καταχωρητή:**

Load_FROM_MEM Rd address

αντιγράφει τα δεδομένα από την διεύθυνση μνήμης address στον καταχωρητή Rd. Προσέξτε ότι η μνήμη του MicroCPU είναι 256 λέξεων, άρα απαιτείται διεύθυνση των 8 bits για να αναφερθεί κάποιος σε όλες τις λέξεις της μνήμης. Για τον λόγο αυτό το address της Load_FROM_MEM είναι ένας superoperand και χρησιμοποιεί τόσο τα bits του operand2 όσο και τα bits του operand3. Άρα συνολικά έχει διαθέσιμα 8 bits, όπως φαίνεται στην παρακάτω εικόνα:



- **Εντολές αποθήκευσης δεδομένων από καταχωρητή στην μνήμη:**

STORE_TO_MEM R address

αποθηκεύει στη διεύθυνση μνήμης address τα δεδομένα του καταχωρητή R. Η address είναι ένας superoperand των 8 bits.

- **Εντολές Αρχικοποίησης τιμών:**

OP_SHORT_TO_REG Rd value

αντιγράφει την τιμή value των 8 bits στον καταχωρητή Rd.

- **Εντολές διακλάδωσης:**


BNZ Rc address

μετακινεί τον program counter στην τιμή address αν ο καταχωρητής Rc δεν είναι 0. (Branch if Not Zero). Η address είναι ένας superoperand των 8 bits.

2.2 Η ΑΡΙΘΜΗΤΙΚΗ ΚΑΙ ΛΟΓΙΚΗ ΜΟΝΑΔΑ (ALU) ΤΟΥ MICROCPU

Η αριθμητική λογική μονάδα είναι το module MCPU_Alu και θα το βρείτε στο αρχείο *alu.v*.

Η αριθμητική/λογική μονάδα είναι υπεύθυνη για την επεξεργασία των δεδομένων στον επεξεργαστή. Εκτελεί αριθμητικές (πρόσθεση, αφαίρεση, πολλαπλασιασμό κτλ) και λογικές πράξεις (bitwise not, or, xor κτλ.) με τους καταχωρητές. Επιστρέφει τα δεδομένα της σε κάποιον καταχωρητή και τα flags από τις αριθμητικές πράξεις (π.χ. κρατούμενα υπολογισμών carry flag, διαίρεσης με το μηδέν (zero flag) κτλ.)



Το διάγραμμα εισόδων/εξόδων της ALU του MicroCPU φαίνεται παραπάνω.

- *cmd*: Ο τύπος της πράξης που πρόκειται να εκτελεστεί καθορίζεται από την είσοδο *cmd*. Μπορεί να πάρει τις εξής τιμές:
parameter [CMD_SIZE-1:0] CMD_AND = 0; //2'b00
parameter [CMD_SIZE-1:0] CMD_OR = 1; //2'b01
parameter [CMD_SIZE-1:0] CMD_XOR = 2; //2'b10
parameter [CMD_SIZE-1:0] CMD_ADD = 3; //2'b11
προσέξτε ότι μόνο 4 τύποι πράξεων μπορούν να εκτελεστούν από την ALU του MicroCPU (bitwise AND, bitwise OR, bitwise XOR και ADD). Για τον λόγο αυτό χρειάζονται CMD_SIZE=2 bits για την κωδικοποίηση του τύπου της εντολής (parameter [CMD_SIZE-1:0]).
- *in1*, *in2*: τιμές καταχωρητών εισόδου πάνω οι οποίες θα χρησιμοποιηθούν από την πράξη που πρόκειται να εκτελεστεί. Το μήκος των καταχωρητών του MicroCPU είναι 16 bits.
parameter WORD_SIZE=16;
Παρόλαυτά έχετε υπόψιν σας ότι μια παράμετρο μπορεί να αλλάξει από το σημείο που δημιουργείται ένα αντικείμενο και άρα να χρησιμοποιηθεί η ίδια ALU με διαφορετικό μήκος καταχωρητών. Επίσης προσέξτε ότι στον σχεδιασμό του MicroCPU έχουμε θεωρήσει ότι το μέγεθος μιας λέξης μνήμης (WORD_SIZE) είναι ίσο με το μέγεθος των καταχωρητών. Αυτό δεν ισχύει για όλους τους μικροεπεξεργαστές.
- *out*, *CF*: Ο *out* είναι καταχωρητής στον οποίο εκχωρείται το αποτέλεσμα της πράξης που εκτελέστηκε από την ALU. Το *CF* είναι ψηφίο κρατουμένου της πρόσθεσης.

Το testbench της ALU


Στο αρχείο *alutb.v* θα βρείτε ένα testbench της ALU που μεταγλωττίζεται στο αντικείμενο MCPU_Alutb το οποίο δοκιμάζει τυχαίες τιμές και εντολές στις εισόδους της ALU.

Προσθέστε στο testbench ένα always block το οποίο θα ελέγχει τις αποκρίσεις της ALU και θα ενημερώνει έναν καταχωρητή *incorrect* για το αν ο υπολογισμός έγινε σωστά από την Alu.

2.3 Η ΜΝΗΜΗ ΤΥΧΑΙΑΣ ΠΡΟΣΠΕΛΑΣΗΣ (RAM) ΤΟΥ MICROCPU

Η μνήμη τυχαίας προσπέλασης είναι το module M_{CPU}_RAMController και θα το βρείτε στο αρχείο *ramcontroller.v*.

Ο MicroCPU έχει μία κοινή μνήμη για εντολές και δεδομένα. Η μνήμη έχει μία δυνατότητα εγγραφής και δύο ταυτόχρονες δυνατότητες ανάγνωσης. Η αρχιτεκτονική του ελεγκτή της μνήμης φαίνεται στο παρακάτω σχήμα:



Εγγραφή δεδομένων: Η εγγραφή θα χρησιμοποιείτε από τα προγράμματα που εκτελούνται στον MicroCPU για να αποθηκεύουν δεδομένα στην μνήμη. Η εγγραφή ελέγχεται από το σήμα *we* (write enable). Τα δεδομένα από το bus *datawr* γράφονται στην θέση μνήμης *addr* όταν το *we* γίνεται λογικό-1.

```
module MCPU_RAMController(we, datawr, re, addr, datard, instraddr, instrrd);
parameter WORD_SIZE=16;
parameter ADDR_WIDTH=8;
parameter RAM_SIZE=1<<ADDR_WIDTH;
```

```
input we, re;
```

```
input [WORD_SIZE-1:0] datawr;
```

```
input [ADDR_WIDTH-1:0] addr;
```

```
input [ADDR_WIDTH-1:0] instraddr;
```

```
output [WORD_SIZE-1:0] datard;
```

```
output [WORD_SIZE-1:0] instrrd;
```


```
reg [WORD_SIZE-1:0] mem[RAM_SIZE-1:0];
```

```
reg [WORD_SIZE-1:0] datard;
```

```
reg [WORD_SIZE-1:0] instrrd;
```

```
always @ (addr or we or re or datawr)
```

```
begin
```



```

if(we)begin
    mem[addr]=datawr;
end
if(re) begin
    datard=mem[addr];
end
end

always @ (instraddr)

begin

    instrrd=mem[instraddr];

end

endmodule

```

Ανάγνωση δεδομένων και εντολών

Η μνήμη του MicroCPU έχει δύο δυνατότητες ανάγνωσης. Η μία χρησιμοποιείται από τα προγράμματα που εκτελούνται στον MicroCPU για να διαβάζουν δεδομένα και η άλλη από την μονάδα ελέγχου του MicroCPU για να διαβάζει τις εντολές που πρόκειται να εκτελέσει. Όπως καταλαβαίνεται ο επεξεργαστής MicroCPU έχει κοινή μνήμη τόσο για δεδομένα όσο και για εντολές. Δεν συμβαίνει όμως αυτό για όλους τους επεξεργαστές. Υπάρχουν αρχιτεκτονικές με διαφορετική μνήμη για κάθε δραστηριότητα.

Ανάγνωση δεδομένων: Η ανάγνωση δεδομένων γίνεται από τον καταχωρητή *darard*. Η μνήμη ανακτά στον καταχωρητή *datard* τα δεδομένα που βρίσκονται στην διεύθυνση *addr* όταν το σήμα *re* (read enable) γίνεται λογικό-1.

Ανάγνωση εντολών: Η ανάγνωση εντολών γίνεται από τον καταχωρητή *instrrd*. Η μνήμη ανακτά στον καταχωρητή *instrrd* την εντολή που βρίσκεται στην διεύθυνση *instraddr*. Η ανάγνωση δεδομένων δεν απαιτεί enable σήμα.

Θυμίζουμε ότι λέξη μνήμης είναι το μέγεθος κάθε γραμμής στον πίνακα της μνήμης. Το μέγεθος λέξης της μνήμης του MicroCPU είναι 16 bits ή αλλιώς 2 bytes.

Το testbench της Μνήμης


Δεν υπάρχει testbench της μνήμης. Γράψτε ένα testbench για την μνήμη το οποίο θα επιβεβαιώνει την σωστή λειτουργία των τριών διαδικασιών της μνήμης (εγγραφή δεδομένων, ανάγνωση δεδομένων και ανάγνωση εντολών). Αρχικά θα χρησιμοποιήσετε την εγγραφή δεδομένων για να γεμίσετε με τυχαίες λέξεις την μνήμη. Τα δεδομένα αυτά θα τα κρατήσετε και σε ένα τοπικό αντίγραφο στο testbench (για να ελέγξετε αργότερα να τα διαβάσατε σωστά από την μνήμη). Στην πορεία θα διαβάσετε με τις διαδικασίες ανάγνωσης δεδομένων και ανάγνωσης εντολών τις λέξεις που έχετε εγγράψει στην μνήμη και θα επιβεβαιώσετε ότι ταυτίζονται με τις τυχαίες λέξεις που γράψατε.

2.4 ΑΡΧΕΙΟ ΚΑΤΑΧΩΡΗΤΩΝ (REGISTER FILE) ΤΟΥ MICROCPU

Το αρχείο καταχωρητών είναι το module `MCPU_Registerfile` και θα το βρείτε στο αρχείο `registerfile.v`.

Πρόκειται για ένα σύνολο από καταχωρητές, μαζί με λογική ελέγχου ανάγνωσης/εγγραφής τους, το οποίο υλοποιείτε από flip-flops για είναι ταχύτατοι στην λειτουργία τους. Χρησιμοποιούνται για να αποθηκεύονται προσωρινά τα δεδομένα των εντολών που εκτελούνται από τον MicroCPU.

Επειδή συνδέονται στενά με τη διαδικασία αποκωδικοποίησης (Decoding) της Μονάδας Ελέγχου, το αρχείο καταχωρητών θα μας απασχολήσει και στο σύνολο-εντολών (Instruction Set) του επεξεργαστή.



Ένα σχεδιάγραμμα εισόδων/εξόδων του αρχείου καταχωρητών φαίνεται στο παραπάνω σχήμα.

Καταχωρητές: έχει 4 καταχωρητές, τους R[0], R[1], R[2] και R[3]. Δεν έχουν όλοι οι μικροεπεξεργαστές μόνο 4 καταχωρητές. Συνήθως έχουν τουλάχιστον 16.

```
//this processor has 4 registers
reg [WORD_SIZE-1:0] R[REGISTERS_NUMBER-1:0];
//this processor has 4 registers //aliases
```


regset_cmd: στον καταχωρητή αυτό η control unit προγραμματίζει το register file κατά το instruction fetch (STATE_IF) γράφοντας την εντολή που πρέπει το register file να εκτελέσει κατά το writeback (STATE_WB). Το WB το αντιλαμβάνεται το register file γιατί τότε το σήμα `regset_wb` γίνεται λογικό-1. Λεπτομέρειες στην παράγραφο περιγραφής συμπεριφοράς (Behavioural) του ακολουθιακού τμήματος του αρχείου καταχωρητών.

op1, op2, op3: τελεστές που εμπλέκονται στις εντολές. Λεπτομέρειες στην παράγραφο τελεστών και στην δομική περιγραφή του αρχείου καταχωρητών.

RegOp1, alu1, alu2: τελεστές που εμπλέκονται στις εντολές. Λεπτομέρειες στην δομική περιγραφή του αρχείου καταχωρητών.

Τελεστές (Operands): οι εντολές που εκτελεί ο MicroCPU συνήθως εμπλέκουν τα δεδομένα που υπάρχουν σε κάποιον καταχωρητή. Μπορεί να εμπλέκουν και περισσότερους καταχωρητές.

Συγκεκριμένα, μια εντολή χρησιμοποιεί το πολύ 3 καταχωρητές. Η κωδικοποίηση των καταχωρητών που απαιτούνται από μια εντολή γίνεται με την χρήση των τριών operands: op1, op2 και op3. Για να καταλάβουμε όμως τους operands, πρέπει να δούμε τον τρόπο με τον οποίο το αρχείο καταχωρητών συμμετέχει στη διαδικασία διοχέτευσης.



Συμμετοχή του register file στη διοχέτευση του MicroCPU

Το αρχείο καταχωρητών συμμετέχει σε όλα τα στάδια της διοχέτευσης του MicroCPU. Αρχικά, κατά το Fetching αναλαμβάνει μέρος της αποκωδικοποίησης των εντολών (Instruction Decode - ID). Συγκεκριμένα, δέχεται τους operands των εντολών και αναλαμβάνει να αποκωδικοποιήσει σε ποιους καταχωρητές αναφέρονται.

Παράδειγμα συμμετοχής του αρχείου καταχωρητών στην αποκωδικοποίηση μιας εντολής/assembly:

ADD 3 2 1

Η συγκεκριμένη εντολή assembly του MicroCPU έχει τρεις operands με τιμή 3, 2 και 1. Αυτό αποκωδικοποιείτε στο εξής: οι καταχωρητές R2 και R1 θα δοθούν στην ALU και το αποτέλεσμα θα γραφτεί στον καταχωρητή R3.

Επίσης, το αρχείο καταχωρητών είναι αυτό που προωθεί καταχωρητές στην ALU για την εκτέλεση των εντολών (Execute - EX) της μορφής:

Εντολή op1 op2 op3

Το επιτυγχάνει αντιγράφοντας στους καταχωρητές alu1 και alu2 τους καταχωρητές που καταδεικνύουν οι operands op2 και op3.

Όμως, την δομική διασύνδεση των σημάτων alu1, alu2 με τις εισόδους της ALU θα την αναλάβει, όπως θα δούμε, η μονάδα ελέγχου του MicroCPU.

Δομική Περιγραφή (Structural) του Συνδυαστικού τμήματος του αρχείου καταχωρητών

Η περιγραφή αυτή αφορά κυρίως την ανάγνωση των καταχωρητών. Το αρχείο καταχωρητών λοιπόν αναλαμβάνει πάντα να αποκωδικοποιήσει τους operands εισόδου σε καταχωρητές. Αυτό το πετυχαίνει το παρακάτω δομικό/structural κομμάτι του κώδικα περιγραφής:

```
assign RegOp1=R[op1];
```

```
assign alu1=R[op2];
```


```
assign alu2=R[op3];
```

Άρα οι έξοδοι RegOp1, alu1 και alu2 είναι η αποκωδικοποίηση/μετάφραση των operands op1, op2 και op3, αντίστοιχα.

Περιγραφή συμπεριφοράς (Behavioural) του ακολουθιακού τμήματος του αρχείου καταχωρητών

Η περιγραφή αυτή αφορά την εγγραφή των καταχωρητών και το μπλοκ κώδικα είναι το παρακάτω:

```
input [1:0] regsetcmd;  
input regsetwb;  
//REGISTER FILE COMMAND (regsetcmd control bits)  
parameter [1:0] NORMAL_EX = 0; //2'b00  
parameter [1:0] MOV_INTERNAL = 1; //2'b01  
parameter [1:0] LOAD_FROM_DATA = 2; //2'b10  
parameter [1:0] DO_NOTHING = 3; //2'b11  
//whenever this unit needs to act - this signal  
//is asserted at WB from the control unit  
always @(posedge regsetwb)  
begin  
    #1 //some delay  
    case(regsetcmd)  
        NORMAL_EX, LOAD_FROM_DATA:  
            begin  
                R[op1[REGS_NUMBER_WIDTH-1:0]]<=datatoload;  
            end  
        MOV_INTERNAL:  
            begin  
                R[op1[REGS_NUMBER_WIDTH-1:0]]<=R[op2[REGS_NUMBER_WIDTH-1:0]];  
            end  
        default:  
            begin  
            end  
        endcase  
    end  
endmodule
```



Όπως και οι υπόλοιπες μονάδες, το αρχείο καταχωρητών δέχεται μια εντολή με το σήμα regset_cmd. Μπορεί να πάρει 4 ειδικές περιπτώσεις: NORMAL_EX, MOV_INTERNAL, LOAD_FROM_DATA και DO_NOTHING. Κάθε μια από τις περιπτώσεις λέει στο αρχείο καταχωρητών τι διαδικασία που πρέπει να εκτελέσει όταν δεχτεί λογικό-1 στο enable σήμα regsetwb. Οι εντολές για το αρχείο καταχωρητών είναι επί της ουσίας 3:

DO_NOTHING: το προφανές, δεν κάνει καμία διαδικασία εγγραφής.

NORMAL_EX, LOAD_FROM_DATA: γράφει στον καταχωρητή που αναφέρεται ο operand1 τα δεδομένα από εξωτερικά δεδομένα που δέχεται με την είσοδο datatoload. Υπάρχουν 2 περιπτώσεις γιατί στην μια περίπτωση:

NORMAL_EX: παίρνει δεδομένα (το datatoload) από την ALU.


LOAD_FROM_DATA: Ενώ στην άλλη στην άλλη δέχεται δεδομένα από την μνήμη.

MOV_INTERNAL: στην περίπτωση αυτή μετακινεί δεδομένα ανάμεσα σε καταχωρητές εσωτερικά στο αρχείο καταχωρητών, δηλαδή αγνοεί το σήμα datatoload που φέρνει εξωτερικά δεδομένα.

2.5 ΜΟΝΑΔΑ ΕΛΕΓΧΟΥ (CONTROL UNIT) ΤΟΥ MICROCPU

Η μονάδα ελέγχου (control unit) είναι το module MCPU και θα το βρείτε στο αρχείο *cpu.v*.


Η μονάδα ελέγχου είναι υπεύθυνη για την αλλαγή των καταστάσεων της διοχέτευσης και την κατάλληλη σηματοδότηση των μονάδων (ALU, registerfile, RAM) την κατάλληλη χρονική στιγμή. Εμπεριέχει ως αντικείμενα όλα τα δομικά modules του MicroCPU. Είναι επίσης το top module του MicroCPU.



2.5.1 Δημιουργία instances των modules από την control unit

Δημιουργία instance της ALU

```
//control signals for ALU
wire [WORD_SIZE-1:0] alu_in1;
wire [WORD_SIZE-1:0] alu_in2;
wire [WORD_SIZE-1:0] alu_out;
wire CARRY;
wire [ALU_CMD_SIZE-1:0] alu_cmd;
MCPU_Alu      #(.CMD_SIZE(ALU_CMD_SIZE),
               .WORD_SIZE(WORD_SIZE))
aluinst (.cmd(alu_cmd),
        .in1(alu_in1),
        .in2(alu_in2),
        .out(alu_out),
        .CF(CARRY));
```




Δημιουργία instance του register file

```
//The Program Counter
reg [ADDR_WIDTH-1:0] pc;
//Control Signals for Register file
reg [1:0] regset_cmd;
reg regset_wb;
wire [WORD_SIZE-1:0]
regdatatoload;
wire [WORD_SIZE-1:0] RegOp1;
```

```
MCPU_Registerfile
#(.WORD_SIZE(WORD_SIZE),
.OPERAND_SIZE(OPERAND_SIZE))
regfileinst (.op1(operand1),
.op2(operand2),
.op3(operand3),
.RegOp1(RegOp1),
.alu1(alu_in1),
.alu2(alu_in2),
```

```
.datatoload(regdatatoload),
.regsetwb(regset_wb),
```

```
.regsetcmd(regset_cmd));
```




Δημιουργία instance της μνήμης

```
//Control signals for RAM
reg RAMWE, RAMRE;
reg [ADDR_WIDTH-1:0] RAMADDR;
wire [WORD_SIZE-1:0] RAMDWRITE;
wire [WORD_SIZE-1:0] RAMDREAD;
```

```
wire [ADDR_WIDTH-1:0] IADDR;
wire [WORD_SIZE-1:0] IREAD;
```

```
MCPU_RAMController
#(.WORD_SIZE(WORD_SIZE),
.ADDR_WIDTH(ADDR_WIDTH))
raminst (.we(RAMWE),
.datawr(RAMDWRITE),
.re(RAMRE),
.addr(RAMADDR),
.datard(RAMDREAD),
.instraddr(IADDR),
.instrrd(IREAD));
```



2.5.2 Δομική Σχεδίαση του Συνδυαστικού τμήματος της μονάδας ελέγχου

```
assign IADDR=pc;
//instruction is always read from the
//IREAD channel pf memory
wire [INSTRUCTION_SIZE-1:0] instruction;
assign instruction=IREAD;
```

```
//structural code for instruction decoding
assign opcode=
instruction[INSTRUCTION_SIZE-1:INSTRUCTION_SIZE-
OPCODE_SIZE];
assign alu_cmd=opcode[ALU_CMD_SIZE-1:0];
assign operand1=instruction[OPCODE_SIZE*3-1:2*OPCODE_SIZE];
assign operand2=instruction[OPCODE_SIZE*2-1:OPCODE_SIZE];
assign operand3=instruction[OPCODE_SIZE-1:0];
```

```
wire [WORD_SIZE-1:0] MemOrConstant;
assign MemOrConstant=
(opcode==OP_SHORT_TO_REG)?
{8'b00000000, operand2, operand3}:RAMDREAD;
assign regdatatoload=
(regset_cmd==regfileinst.NORMAL_EX)?alu_out:MemOrConstant;
```

```
//only data from operand 1 decoding to register are ever written
into memory
assign RAMDWRITE=RegOp1;
```

Η βασική λειτουργία αυτού του τμήματος είναι η αποκωδικοποίηση των εντολών που διαβάζονται από την μνήμη.

Αρχικά η διεύθυνση ανάγνωση εντολής από την μνήμη συνδέεται με τον program counter pc. Επομένως, το τρέχων instruction θα είναι πάντα στα IREAD, το οποίο συνδέεται με το instruction.

Το instruction είναι η εντολή που διαβάζεται από την μνήμη, η οποία σπάει σε 4 στοιχεία των 4ρων bits, τα οποία είναι: το opcode και τα 3 operands, (operand1, operand2, operand3).

Εδώ σχεδιάζεται το κύκλωμα που γράφει τα δεδομένα στο σήμα regdatatoload το οποίο έχει τα δεδομένα που γράφονται στο registerfile. Στο registerfile γράφονται είτε όταν εκτελούνται εντολές επεξεργασίας όπως είναι οι ADD, OR, XOR κτλ (το καταλαβαίνει από το NORMAL_EX ότι πρόκειται για τέτοιες εντολές) είτε όταν γράφονται σταθερές των 8 bits ως **superoperand** από το instruction προς τους καταχωρητές (το καταλαβαίνει από το opcode== OP_SHORT_TO_REG).

Δεδομένα στην μνήμη μέσω του κανονικού καναλιού εγγραφής δεδομένων γράφονται κατά τη λειτουργία του επεξεργαστή, γράφονται μόνο από τον καταχωρητή που βάζουμε στη θέση operand1. Π.χ.

STORE_TO_MEM Rd address

Όπως είναι τώρα ο σχεδιασμός αυτή είναι και η μόνο εντολή που γράφει δεδομένα από τον operand1 προς την μνήμη

2.5.3 Περιγραφική σχεδίαση του Συνδυαστικού τμήματος της μονάδας ελέγχου

```
//parameter CPU_STATES_BITS=2;
//Instruction Fetch State
parameter [1:0] IF_STATE = 2'b00;
//Execute Fetch State
parameter [1:0] EX_STATE = 2'b01;
//WriteBack State
parameter [1:0] WB_STATE = 2'b10;
//HALTED State
```

Αυτές είναι οι καταστάσεις λειτουργίας της μηχανής καταστάσεων της μονάδας ελέγχου. Ταυτίζονται στο σχεδιασμό μας με τα στάδια της διοχέτευσης.

```
parameter [1:0] HLT_STATE = 2'b11;
```

```
reg [1:0] state;  
reg [1:0] next_state;
```

```
always @ (state, opcode)  
begin : MAIN_FSM_ASYNCHRONOUS  
    next_state=0;  
    case(state)  
    IF_STATE:  
        begin  
            //this is a 3 stages pipelining so  
            //IF and DECODE occur on this step  
            case(opcode)  
            OP_BNZ:  
                begin  
                    next_state = IF_STATE;  
                end  
            default:  
                begin  
                    next_state = EX_STATE;  
                end  
            endcase  
        end  
    EX_STATE:  
        begin  
            next_state = WB_STATE;  
        end  
    WB_STATE:  
        begin  
            next_state = IF_STATE;  
        end  
    endcase  
end
```

Καταχωρητές που καταχωρούν την τρέχουσα και την επόμενη κατάσταση

Το μπλοκ αυτό έχει ως αρμοδιότητα να υπολογίσει την επόμενη κατάσταση. Συνήθως η σειρά είναι IF→EX→WB→IF→EX→WB→IF... κοκ. Όμως στην περίπτωση της εντολής BNZ η επόμενη κατάσταση κατά το Instruction Fetch είναι πάλι το Instruction Fetch.

2.5.4 Περιγραφική σχεδίαση του Ακολουθιακού Τμήματος της μονάδας ελέγχου

```
always @ (posedge clk, reset)  
begin : MAIN_FSM  
    if (reset == 1'b1) begin  
        //get the CPU into IF state  
        state <= #1 IF_STATE;  
        //reset the Program Counter PC  
        pc <= #1 0;  
    end else begin  
        case(state)  
        IF_STATE:  
            begin  
                //this is a 3 stages pipelining so  
                //IF and DECODE occur on this step  
                case(opcode)  
                OP_AND,OP_OR,OP_XOR,OP_ADD:  
                    begin  
                        regset_cmd <= #2 regfileinst.NORMAL_EX;  
                    end
```

Αυτό το μπλοκ είναι η καρδιά της μονάδας ελέγχου και είναι σύγχρονο στο reset και στο ρολόι clk του MicroCPU. Αρχικά διαχειρίζεται το σήμα reset μηδενίζοντας τον program counter pc και αρχικοποιώντας την μηχανή καταστάσεων στο IF_STATE όταν το reset ενεργοποιείται.

Όταν το reset είναι λογικό-0, τότε διαχειρίζεται σε κάθε κύκλο πως θα συμπεριφερθεί η μονάδα ελέγχου ανάλογα με την κατάσταση στην οποία βρίσκεται.

Έτσι:

όταν η τρέχουσα εντολή είναι κάποια εντολή επεξεργασίας τότε προγραμματίζει το αρχείο καταχωρητών κατάλληλα (ώστε οι καταχωρητές να περιμένουν να γράψουν το αποτέλεσμα που θα τους έρθει από την ALU κατά το WB)

```

OP_MOV:
begin
  regset_cmd <= #2 regfileinst.MOV_INTERNAL;
end
OP_LOAD_FROM_MEM:
begin
  regset_cmd <= #2 regfileinst.LOAD_FROM_DATA;
  wb_cmd[ADDR_WIDTH-1:0] <= #2 {operand2,operand3};
  wb_cmd[ADDR_WIDTH] <= #2 1'b0; //RAMWE
  wb_cmd[ADDR_WIDTH+1] <= #2 1'b1; //RAMRE
end

```

```

OP_STORE_TO_MEM:
begin
  regset_cmd <= #2 regfileinst.DO_NOTHING;
  //whatever there is in RAMDWRITE,
  //it is going to be written at WB
  //to address {operand2,operand3}
  wb_cmd[ADDR_WIDTH-1:0] <= #2 {operand2,operand3};
  //RAMWE - RAM WRITE ENABLE
  wb_cmd[ADDR_WIDTH] <= #2 1'b1;
  //RAMRE - RAM READ ENABLE
  wb_cmd[ADDR_WIDTH+1] <= #2 1'b0;
end

```

```

OP_SHORT_TO_REG:
begin
  regset_cmd <= #2 regfileinst.LOAD_FROM_DATA;
end

```

```

OP_BNZ:
begin
  if(RegOp1!=0)
  begin
    pc <= #5 {operand2, operand3};
  end else
  begin
    pc <= #5 pc+1;
  end
end
default:
begin
end
endcase
end

```

```

EX_STATE:
begin
end

```

```

WB_STATE:
begin
  RAMADDR <= #1 wb_cmd[ADDR_WIDTH-1:0];
  RAMWE <= #1 wb_cmd[ADDR_WIDTH];
  RAMRE <= #1 wb_cmd[ADDR_WIDTH+1];

  regset_wb <= #2 1'b1;
  regset_wb <= #3 1'b0;

  wb_cmd[ADDR_WIDTH] <= #3 1'b0;
  wb_cmd[ADDR_WIDTH+1] <= #3 1'b0;
  RAMWE <= #3 1'b0;
  RAMRE <= #3 1'b0;

```

όταν η τρέχουσα εντολή είναι MOV τότε προγραμματίζει το αρχείο καταχωρητών κατάλληλα (ώστε να κάνει εσωτερική μεταφορά δεδομένων κατά το WB)

όταν η τρέχουσα εντολή είναι LOAD_FROM_MEM τότε προγραμματίζει το αρχείο καταχωρητών να περιμένει δεδομένα από την μνήμη κατά το WB. Παράλληλα ετοιμάζει και την εντολή wb_cmd που θα εκτελέσει το wb. Στο wb_cmd τοποθετεί τη διεύθυνση μνήμης η οποία θα αναγνωστεί και θέτει το RAMRE σε λογικό-1.

όταν η τρέχουσα εντολή είναι STORE_TO_MEM τότε προγραμματίζει το αρχείο καταχωρητών ότι δεν πρόκειται να γίνει εγγραφή στους καταχωρητές κατά το WB. Παράλληλα ετοιμάζει και την εντολή wb_cmd που θα εκτελέσει το wb. Στο wb_cmd τοποθετεί τη διεύθυνση μνήμης στην οποία θα γίνει η εγγραφή και θέτει το RAMWE σε λογικό-1.

όταν η τρέχουσα εντολή είναι SHORT_TO_REG τότε προγραμματίζει το αρχείο καταχωρητών να περιμένει εξωτερικά δεδομένα κατά το WB. Το συνδυαστικό τμήμα (Παράγραφος 2.5.2) διαχειρίζεται αυτά τα σήματα για να τροφοδοτήσει με τον superoperand τα εξωτερικά δεδομένα του αρχείου καταχωρητών.

όταν η τρέχουσα εντολή είναι BNZ τότε τσεκάρει τον καταχωρητή που υποδεικνύεται από τον operand1 και αν η τιμή του δεν είναι 0 τότε τοποθετεί τον program counter pc στην τιμή των 8 bits του superoperand των {operand2, operand3}.

Στο EX_STATE δεν κάνει κάτι στο ακολουθιακό κύκλωμα, γιατί ό,τι πράξεις είναι να συμβούν, θα συμβούν από την συνδυαστική λογική.

Στην ουσία αποκωδικοποιεί την εντολή wb_cmd που δέχτηκε από το IF_STATE και θέτει τα σήματα της μνήμης ανάλογα..

Στην πορεία θέτει το enable του καταχωρητή αρχείων (regset_wb) για να εκτελέσει και αυτό τις εντολές του.

Έπειτα σταματάει κάθε δραστηριότητα της μνήμης

Στο τέλος αυξάνει τον program counter κατά 1

```
pc <= #5 pc+1;

end
HLT_STATE:
begin
  $display("processor HALTED\n");
  $stop;
end
default:
begin
end

endcase
state<=#8 next_state;
end

end
```

Αν βρεθεί σε αυτήν την κατάσταση τότε ο MicroCPU έχει κολλήσει

Αφού εκτελέσει τις ακολουθιακές δραστηριότητές του ανάλογα με το state που βρίσκεται, τότε μεταβαίνει στην επόμενη κατάσταση. Θα μπορούσαμε να περιμένουμε μια ολόκληρη περίοδο πριν μεταβούμε στην επόμενη κατάσταση, ωστόσο μιας και το ακολουθιακό κομμάτι είναι ακμοπυροδότητο στο ρολόι, είναι θεμιτό να έχει ήδη μπει στο επόμενο state πριν έρθει η επόμενη ακμή του ρολογιού. Η επόμενη ακμή πρόκειται να έρθει σε 10ps. Έτσι επιλέγουμε να αλλάξουμε κατάσταση λίγο νωρίτερα, στα 8ps, για να είναι ήδη στην επόμενη κατάσταση η μηχανή καταστάσεων όταν έρθει η επόμενη ακμή του clk.