

MIPS アーキテクチャ概要

蓬萊 尚幸

1. 命令セット

MIPS CPU は 32 ビット CPU である。すべての命令が、1 ワード=32 ビット(4 バイト)である。MIPS CPU の命令セットは、基本命令(30 個)、乗除算命令(6 個)、浮動小数点数命令(20 個)、その他の命令(3 個)に分類できる。

さらに、基本命令は演算(18 個)、転送(7 個)、実行制御(5 個)に、乗除算命令は演算(4 個)、転送(2 個)、浮動小数点数命令は四則演算(8 個)、転送(4 個)、比較(6 個)、分岐(2 個)に分類できる。その他の命令は、排他制御用(2 個)と例外処理用(1 個)を含む。

1.1 命令形式

命令形式(フォーマット)は、R 形式、I 形式、J 形式、FR 形式、FI 形式の 5 個である。どのフォーマットも 6 ビットのオPCODE と 26 ビットのオペランドから成る。

R 形式のオペランドは、汎用レジスタ 3 個とシフト量(シフト演算で用いる)と演算の種類(オPCODE の下部分類みたいなもの)から成る。I 形式のオペランドは、汎用レジスタ 2 個と 16 ビットの即値から成る。J 形式のオペランドはアドレスである。

FR 形式と FI 形式は浮動小数点数命令(の一部)で用いる。FR 形式のオペランドは、浮動小数点形式(現時点では IEEE 754 単精度浮動小数点と IEEE 754 倍精度浮動小数点の 2 個のみ)と浮動点数レジスタ 3 個と演算の種類から成る。FI 形式のオペランドは、浮動小数点形式と浮動点数レジスタ 1 個と 16 ビットの即値から成る。

2. レジスタ

MIPS CPU は 32 ビット CPU である。レジスタはすべて 1 ワード=32 ビット(4 バイト)である。MIPS CPU は 32 個の汎用レジスタを持つ。専用レジスタには、プログラムカウンタ(PC)と乗除算結果のためのレジスタ 2 個(Hi, Lo)、32 個の浮動小数点数用レジスタ、浮動小数点数の比較結果が格納されるレジスタ(FPcond)、CPU の状態(たとえば、発生した例外の種類や発生場所のアドレスなど)が格納されている制御レジスタ 32 個(実際は、CPU の割込みなどを監視しているコプロセッサ 0 のレジスタ)がある。

3. メモリ配置

MIPS アーキテクチャでは、以下のようなメモリ配置を想定している。

0000 0000₁₆～003F FFFF₁₆：予約領域(未使用)

0040 0000₁₆～0FFF FFFF₁₆：テキスト領域 (プログラム)

1000 0000₁₆～1000 7FFF₁₆：静的データ領域

1000 8000₁₆～：動的データ領域

～7FFF FFFF₁₆：スタック領域

プログラム実行開始時点において、グローバルポインタ\$gp には1000 8000₁₆を、スタックポインタ\$sp には7FFF FFFC₁₆を設定する。

4. エンディアン

MIPS アーキテクチャでは、ビッグエンディアンを採用している。また、ハーフワード(2 バイト)データは偶数バイトアドレスに、ワード(4 バイト)データは 4 の倍数バイトアドレス、ダブルワード(8 バイト)データは 8 の倍数バイトアドレスにアラインメントされる。

以 上