# Project Logbook

PMOS Low-Dropout (LDO) Regulator

Kourosh Nourmohammadi Baygi - 03122174

Started: July 2026

## Περιεχόμενα

**1 Rapid Adoptation Kit (RAK) 2**

05/07/2026: Σχεδίαση ενός Δισταδιακού T.E. . . . . 2

**2 1ο Παραδοτέο 5**

07/07/2026: Σχεδίαση ενός PMOS LDO με Ιδανικά Στοιχεία . . . . . 5

09/07/2026: Αντιστάσεις για Trim Voltages . . . . . 7

21/07/2026: Σχεδίαση Error Amplifier . . . . . 7

22/07/2026: Σχεδιάση Decoder και Sizing . . . . . 7


23/07/2026: Προσομοίωση για PSRR και Loop Gain . . . . . 8

25/07/2026: Sizing . . . . . 8

# 1 Rapid Adoptation Kit (RAK)


## 05/07/2026 Σχεδίαση ενός Δισταδιακού Τ.Ε.

Ξεκινήσαμε σήμερα την εργασία κοιτώντας το RAK που μας δίνεται. Παρακάτω θα δείτε το OpAmp που σχεδιάστηκε στα πλαίσια του RAK:




Σχήμα 1.1: Απλός δισταδιακός OpAmp

Στη συνέχεια σχεδιάσαμε τα δύο κυκλώματα για την Transient και AC προσμοίωση όπου χρησιμοποιούμε τον OpAmp σε συνδεσμολογία Buffer.




Σχήμα 1.2: Κύκλωμα για Transient προσομοίωση




Σχήμα 1.3: Κύκλωμα για AC προσομοίωση

Παρακάτω ακολουθούν τα αποτελέσματα των Transient προσομοιώσεων που τρέξαμε.





Σχήμα 1.4: Transient προσομοίωση

Ως το χειρότερο **Slew Rate** βρίκουμε το 29.3$\frac{V}{us}$. Θα δούμε στη συνέχεια το settling time μαζί με την τελική τιμή και για Rising Edge αλλά και για Falling Edge:




Σχήμα 1.5: Settling time και τελική τιμή για Rising Edge


Όπως βλέπουμε παραπάνω, έχουμε: $t_s^{rising} = 35.217095ns, y_{ss}^{rising} = 1.2918581V$




Σχήμα 1.6: Settling time και τελική τιμή για Falling Edge

Αντίστοιχα: $t_s^{falling} = 32.6593659ns, y_{ss}^{falling} = 696.85077mV$

Όσον αφορά το DC Offset, έχουμε: $DCoffset = V_{OUT}^{DC} - V_{IN}^{DC} = 994.9mV - 1000mV = -5.1mV$



Σχήμα 1.7: AC προσομοίωση

Προκύπτει λοιπόν πως έχουμε κέρδος ανοιχτού βρόχου περίπου ίσο με 40.5006dB ενώ το εύρος ισούται με 38.8669MHz.

Όσον αφορά τώρα τα specs, έχουμε:

| Test | Output | Nominal | Spec | Weight | Pass/Fail |
|---|---|---|---|---|---|
| tran | Vout_tran | | | | |
| tran | Vout_dc | 994.9m | | | |
| tran | Vin_tran | | | | |
| tran | Vin_dc | 1 | | | |
| ac | UGB | 38.87M | > 50M | | fail |
| tran | Slew Rate | 29.8M | > 50M | | fail |
| tran | Settling Time | 25.27n | < 50n | | pass |
| tran | Pdiss | 293.9u | < 200u | | fail |
| tran | Offset | -5.099m | range -10m 10m | | pass |
| ac | Av_ac | | | | |
| ac | Av0 | 40.5 | > 60 | | fail |

Σχήμα 1.8: Specs

Μετά από Tuning:

| Test | Output | Nominal | Spec | Weight | Pass/Fail |
|---|---|---|---|---|---|
| tran | Vout_tran | | | | |
| tran | Vin_tran | | | | |
| tran | Vout_dc | 1 | | | |
| tran | Vin_dc | 1 | | | |
| tran | Slew Rate | 15.82M | > 50M | | fail |
| tran | Settling Time | 46.29n | < 50n | | pass |
| tran | Offset | -5.584u | range -10m 10m | | pass |
| tran | Pdiss | 229.7u | < 200u | | fail |
| ac | Av_ac | | | | |
| ac | UGB | 26.84M | > 50M | | fail |
| ac | Av0 | 52.15 | > 60 | | fail |

Σχήμα 1.9: Specs


# 2 1ο Παραδοτέο

## 07/07/2026 Σχεδίαση ενός PMOS LDO με Ιδανικά Στοιχεία

Αρχικά, θα γράψουμε τα specs που προσπαθούμε να πιάσουμε.

| Παράμετρος | Προδιαγραφή |
|---|---|
| Τάση Τροφοδοσίας ($V_{EXT}$) | 3 V |
| Τάση Αναφοράς ($V_{REF}$) | 1.2 V ±1% |
| Ονομαστική Τάση Εξόδου ($V_{OUT}$) | 2.3 V |
| Trim Voltages | 1.6 V, 2.1 V, 2.3 V |
| Πυκνωτής Αντιστάθμισης ($C_{comp}$) | $< 7$ pF |
| Unity Gain Bandwidth (UGBW) | $< 200$ kHz |
| Συνολική Κατανάλωση (Consumption) | $< 100$ µA |
| Phase Margin (Full Load) | $> 70°$ |
| Phase Margin (No-Load) | $> 60°$ |
| PSRR @ 1 Hz | $> 65$ dB |
| PSRR @ 1 MHz | $> 2$ dB |
| PSRR @ 10 MHz | $> 2$ dB |
| Output Referred Noise @ 10 Hz | $< -115$ dBV/$\sqrt{\text{Hz}}$ |
| Output Referred Noise @ 1 kHz | $< -125$ dBV/$\sqrt{\text{Hz}}$ |
| Output Referred Noise @ 10 kHz | $< -134$ dBV/$\sqrt{\text{Hz}}$ |
| Output Referred Noise @ 100 kHz | $< -143$ dBV/$\sqrt{\text{Hz}}$ |
| Output Referred Noise @ 1 MHz | $< -155$ dBV/$\sqrt{\text{Hz}}$ |
| Ρεύμα Φορτίου ($I_{load}$) | 500 µA |
| Saturation Margin ($V_{sat_marg}$) | $> 50$ mV |
| Ρεύμα Πόλωσης ($I_{bias}$) | 5 µA |

Πίνακας 2.1: Προδιαγραφές Σχεδίασης PMOS LDO




Σχήμα 2.1: PMOS LDO με VCVS

Σχεδιάζουμε τώρα τη διάταξη του PMOS LDO με τη χρήση μιας εξαρτημένης πηγής τάσης VCVS (Voltage Controlled Voltage Source). Επιλέγουμε ως κέρδος την τιμή 10000 που είναι αρκετά μεγάλη. Έτσι λοιπόν στους υπολογισμούς μας μπορούμε να υποθέσουμε ότι έχουμε σχεδόν άπειρο κέρδος.

Όπως φαίνεται και παραπάνω, η διάταξη μας έχει 6 παραμέτρους **vext**, **vref**, **r1**, **r2**, **iload** και **w_pass**. Για την επιλογή των αντιστάσεων, θα χρησιμοποιήσουμε την παρακάτω σχέση:

$$\frac{V_{OUT}}{V_{REF}} = \frac{R_1 + R_2}{R_2} \rightarrow \frac{R_1}{R_2} = \frac{V_{OUT}}{V_{REF}} - 1 = \frac{1.1}{1.2}$$

Αρχικά ξεκινήσαμε με **w_pass** ίσο με 150 nm. Ωστόσο παρατηρήσαμε μετά πως για φορτίο 500 µA, αυτό το πλάτος τρανζίστορ είναι πολύ μικρό. Αυξήσαμε το πλάτος σε 5 µm και καταφέραμε να πιάσουμε τα specs.

Συγκεκριμένα, για τις παρακάτω παραμέτρους:

| **Παράμετρος** | **Τιμή** |
|---|---|
| $V_{EXT}$ | 3 V |
| $V_{REF}$ | 1.2 V |
| $R_1$ | 275 kΩ |
| $R_2$ | 300 kΩ |
| $w_{pass}$ | 5 µm |

Πίνακας 2.2: Παράμετροι Προσομοίωσης

Πήραμε τις παρακάτω τιμές ως αποτέλεσμα της DC προσομοίωσης που τρέξαμε:

| **Name** | **Value (No Load)** | **Value (With Load)** |
|---|---|---|
| $V_{OUT}$ | 2.3 V | 2.3 V |
| $I_{DIV}$ | 4.001 µA | 4.001 µA |
| $V_{GATE}$ | 2.599 V | 2.025 V |
| $V_{SAT-MARGIN}$ | 566.2 mV | 239.8 mV |

Πίνακας 2.3: Αποτελέσματα Προσομοίωσης

Με βάση το $V_{REF}$ και το $V_{EXT}$ που έχουμε εμείς (1.2V και 3V αντίστοιχα) μπορούμε να χρησιμοποιήσουμε και PMOS ΔZ αλλά και NMOS ΔZ. Συγκεκριμένα (και πολύ χονδρικά), θεωρώντας πως $V_{TN} = V_{TP} = 0.4$ και $V_{GS} = V_{SG} = 0.6V$, έχουμε τις παρακάτω σχέσεις.

Για το NMOS:

$$0.8V \leq V_{INN} = V_{REF} \leq 2.8V$$

Για το PMOS:

$$0.2V \leq V_{INN} = V_{REF} \leq 2.2V$$


Θα δούμε το πώς προκύπτουν αυτές οι σχέσεις στην τελική αναφορά της εργασίας που θα υποβληθεί τον Σεπτέμβρη. Βλέπουμε λοιπόν πως ένα PMOS διαφορικό ζεύγος θα μας έδινε καλύτερο headroom. Ωστόσο, επειδή και το NMOS διαφορικό ικανοποίει τις ζητούμενες συνθήκες, επιλέγουμε το NMOS. Αυτό επειδή σύφωνα με το paper που μας δίνεται, το NMOS διαφορικό δίνει καλύτερο PSRR σε χαμηλές συχνότητες.

## 09/07/2026 — Αντιστάσεις για Trim Voltages

Κρατάμε σταθερή την $R_1$ και μεταβάλλουμε μόνο την $R_2$ σύμφωνα με τις παρακάτω σχέσεις.

1. Για $V_{OUT} = 2.3$ όπως δείξαμε προηγουμένως έχουμε $R_1 = 275\,\text{k}\Omega, R_2 = 300\,\text{k}\Omega$.
2. Για $V_{OUT} = 2.1$ έχουμε $R_1 = 275\,\text{k}\Omega, R_2 = 366.667\,\text{k}\Omega$.
3. Για $V_{OUT} = 1.6$ έχουμε $R_1 = 275\,\text{k}\Omega, R_2 = 825\,\text{k}\Omega$.

Για να αλλάξουμε την τάση εξόδου σε μια από τις 3 τάσεις, χρησιμοποιούμε τρια NMOS τρανζίστορ ως διακόπτες και σχηματίζουμε την παρακάτω διάταξη:




Σχήμα 2.2: Διάταξη για Trim Voltages

Σημειώνουμε πως τα NMOS, ακόμα και όταν είναι απενεργοποιημένα, έχουν μια αντίσταση και θα είναι σε σειρά με τις αντιστάσεις $R_{21}$, $R_{22}$ και $R_{23}$. Επίσης, εδώ κάνουμε την υπόθεση πως το EA έχει άπειρο κέρδος, κάτι που στην πραγματικότητα δεν ισχύει. Για αυτούς τους δύο λόγους λοιπόν, οι τιμές των αντιστάσεων αυτών θα είναι λίγο διαφορετικές από εκείνες που βρήκαμε εδώ θεωρητικά.

Τέλος, με βάση το PSSR που έχουμε στο 1 Hz (65 dB), μπορούμε να φτιάξουμε το Error Amplifier με χρήση ενός απλού διαφορικού ζεύγους NMOS. Αν δούμε στη συνέχεια ότι τι κέρδος δεν μας φτάνει, μπορούμε να προσθέσουμε ένα επιπλέον στάδιο κοινής πηγής.

---

## 21/07/2026 — Σχεδίαση Error Amplifier


Σχεδιάζουμε ένα μονοσταδιακό τελεστικό ενισχυτή με έναν NMOS καθρέπτη ρεύματος και ένα NMOS διαφορικό ζεύγος με ενεργό φορτίο. Σκοπός είναι να πάρουμε μεγάλο κέρδος από τον ενισχυτή αυτόν.

---


## 22/07/2026 — Σχεδιάση Decoder και Sizing

Για να μπορέσουμε να κάνουμε εύκολα τις προσομοίωσεις (κάνοντας ένα απλό sweep), σχεδιάσαμε ένα decoder με χρήση VerilogA και το βάλαμε στη θέση των τριών NMOS ενεργοποίησης.

Κάναμε επίσης λίγο sizing τα τρανζίστορ του Error Amplifier με τη μεθοδολογία $g_m/I_D$ που θα την εξηγήσουμε αναλυτικά στην τελική αναφορά τον Σεπτέμβρη. Το EA δίνει ένα Open Loop Gain των 32dB περίπου.




Σχήμα 2.3: Το κύκλωμα μετά από τις σημερινές αλλαγές




Σχήμα 2.4: Κέρδος ανοιχτού βρόχου του απλού Error Amplifier

---

## 23/07/2026 — Προσομοίωση για PSRR και Loop Gain

Καταφέραμε να προσθέσουμε προσομοίωσεις για PSRR (xf στη Cadence) και Loop Gain (stb). Προσθέσαμε και τον πυκνωτή αντιστάθμισης, χωρίς όμως να του υπολογίσουμε την τιμή αναλυτικά.

---

## 25/07/2026 — Sizing

Τελικά καταλήξαμε στο γεγονός ότι μάλλον το απλό NMOS διαφορικό δεν φτάνει. Το θέμα είναι ότι δεν γίνεται να ικανοποιήσουμε και το Spec του PSRR αλλά και εκείνο του UGBW. Για να

ρίξουμε τον πόλο, μιας και έχουμε $C_c < 7\,\mathrm{pF}$, θα πρέπει να αυξήσουμε την αντίσταση εξόδου του ενισχυτή. Για να αυξήσουμε την αντίσταση εξόδου του ενισχυτή όμως θα πρέπει να ρίξουμε το κέρδος και κατά συνέπεια το PSRR.