情報科学実験A レポート4

氏名 山久保孝亮

所属 大阪大学基礎工学部情報科学科ソフトウェア科学コース

学籍番号 09B22084

提出日 2024年1月23日

担当教員 繁田 浩功/桝井 晃基


実験ペアの名前および学籍番号 1

学籍番号	名前
09B22083	安川雄輝

表 1: ペアの学籍番号と名前

2 送受信回路のステート・マシンの概要図

送受信回路のステート・マシンの概要図は以下の図1、図2のようになった.






図 2: 受信回路のステート図

図 1: 送信回路のステート図

送受信回路の設計内容 3

送信回路の設計 3.1

送信回路の設計にあたって使用した変数の名前とその役割の対応は以下の表2のとおりである. 以下では図1のそれぞれのステートにおける処理を記述する. また,Listing1は3.1の末尾に添付したのは 送信回路の

3.1.1 アイドル状態

s0 であるアイドル状態について記述する.32 ビットのベクトルである SW の 8 から 9 ビット目を参照し その値によって次の遷移先を決定する.01 なら s1 に遷移し,11 なら s3 に遷移する. それ以外であれば s0 に とどまり続ける. また,s1 に遷移する際には wadr を 000 に,key2_frag を 0 に,write_in を 0000 に初期化する. これらの変数の具体的な働きは後述する. また, このときに KEY(0) が 0 であるかどうかを判定し 0 であれ ば key2_frag を 1 としているがこれはテストベンチの KEY の切り替わりをステートの遷移後に計測してい るとデータを書き込むのに間に合わなかったので追加した.

3.1.2 書き込み状態

s1である書き込み状態について記述する.KEY(0) が 0 になっている, 即ち KEY(0) が押されると key2 frag という変数が 1 となる. この key2 frag という変数は KEY(2) が押されたことを記憶しておく変数である. そしてこの key2 frag が 1 であれば key2 frag, KEY(3) が押されたかどうかを判定する key3 frag を 0 にして write in に現在の din の値を格納する.din は ram1 の入力であり一度 write in に退避させておくことで次のアドレス変更状態にいる際にデータが変更されても書き込むデータ自体は KEY(2) を押したタイミングでのデータであり続けるからである. そしてその後 s2 に遷移する. また,s0 の時と同様に SW の 8 から 9 ビットが s2 に遷移し、以上どの分岐にも当てはまらない場合には s3 にとどまり続ける.

3.1.3 アドレス変更状態

s2 であるアドレス変更状態について記述する.KEY(2) や KEY(3) が押されるとそれぞれの frag の変数が 1 となる. key3_frag が 1 であるかどうかを判定し,1 であれば key3_frag を 0 にし wadr を 1 だけ増やす. これにより加算される前の wadr の値に対応するデータの値が確定する. そして分岐に当てはまらなければ s2 にとどまり続ける.

3.1.4 送信開始状態

s3 である送信開始について記述する.SW の 8 から 9 ビットが 00 であれば s0 に遷移する. 次に受信側が送ってくる ready が 1 であるかどうかを判定する. ready が 1 でなければ s3 にとどまり続け以降の判定は行わない.ready が 1 のときは KEY(0) が 0 かどうかを判定する.0 であれば radr を 000 に,count を 1 に初期化して s4 に遷移する.

3.1.5 送信状態

s4 である送信状態について記述する.

3.1.6 送信終了状態

s5である送信終了状態について記述する.SW の 8 から 9 ビットが 00 であれば radr,clk_tx_last,count,count_send,count_clk を初期化して s0 に遷移する. それ以外の時は s5 にとどまり続ける.

Listing 1: 送信回路のコード

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.std_logic_unsigned.all;
4 use IEEE.NUMERIC_STD.all;
6 entity tx is
7
    generic(N: integer := 32;
            K: integer := 4;
8
            W: integer := 3);
9
10
   port(
     CLOCK_50, RESET_N: in std_logic;
11
12
      -- KEY(0): start button
      -- KEY(2): write enable
13
      -- KEY(3): address increment
```

```
KEY: in std_logic_vector(3 downto 0);
15
       -- SW(9 downto 8): mode
16
       -- SW(3 downto 0): din
17
       SW: in std_logic_vector(9 downto 0);
18
       -- GPIO_1(3 downto 0): data bits
19
       -- GPIO_1(4): start bit
20
       -- GPIO_1(5): ready bit
21
       GPIO_1: inout std_logic_vector (35 downto 0);
22
       -- LEDR: for debug
23
       LEDR: out std_logic_vector (9 downto 0);
24
       HEXO, HEX1, HEX2, HEX3, HEX4, HEX5: out std_logic_vector(6 downto 0));
25
26
   end tx;
27
  architecture rtl of tx is
28
     constant cnt_max: std_logic_vector(31 downto 0):= X"000003FF";
29
     type state_type is (s0, s1, s2, s3 , s4 , s5);
30
     signal state: state_type;
31
     signal sout: std_logic_vector (3 downto 0);
32
33
     signal clk, xrst: std_logic;
     signal enable: std_logic;
34
     signal clk_tx: std_logic;
35
     signal start: std_logic;
36
37
     signal ready: std_logic;
     signal we: std_logic;
38
     signal wee: std_logic;
39
     signal wadr, radr, adr: std_logic_vector (2 downto 0);
40
     signal din, dout: std_logic_vector (3 downto 0);
41
     signal debug0, debug1, debug2: std_logic_vector (3 downto 0);
42
     signal enter_1, enter_3, enter_5: std_logic_vector (3 downto 0);
43
     signal count_send, count_read, count_write, count_clk, count : integer := 0;
44
     signal clk_tx_last, finish,key2_frag, key3_frag: std_logic;
45
     signal write_in, first: std_logic_vector (3 downto 0);
46
47
     component clock_gen
48
       generic(N: integer);
49
50
       port(clk, xrst: in std_logic;
            enable: in std_logic;
51
            cnt_max: in std_logic_vector (N-1 downto 0);
52
            clk_tx: out std_logic);
53
     end component;
54
55
56
     component ram_WxK
       generic(K: integer;
57
               W: integer);
58
       port(clk: in std_logic;
59
            din: in std_logic_vector (K-1 downto 0);
60
            wadr: in std_logic_vector (W-1 downto 0);
61
62
            radr: in std_logic_vector (W-1 downto 0);
            we: in std_logic;
63
            dout: out std_logic_vector (K-1 downto 0));
64
     end component;
65
66
```

```
component seven_seg_decoder is
67
68
       port(clk: in std_logic;
             xrst: in std_logic;
69
             din: in std_logic_vector(3 downto 0);
70
             dout: out std_logic_vector(6 downto 0));
71
      end component;
72
73
74 begin
      clk <= CLOCK_50;
75
     xrst <= RESET_N;</pre>
76
      din <= SW(3 downto 0);
77
      we \leq not KEY(2);
78
     clk_tx_last <= '0';</pre>
79
     ready <= GPIO_1(5);
80
81
     cg1: clock_gen generic map(N => N) port map(clk => clk, xrst => xrst, enable =>
82
          enable, cnt_max => cnt_max, clk_tx => clk_tx);
     ram1: ram_WxK generic map(K => K, W => W) port map(clk => clk, din => write_in, wadr
83
           => wadr, radr => radr, we => key3_frag, dout => dout);
     ssd0: seven_seg_decoder port map(clk => CLOCK_50, xrst => RESET_N, din => "0000",
84
          dout => HEX0);
     ssd1: seven_seg_decoder port map(clk => CLOCK_50, xrst => RESET_N, din => enter_1,
85
          dout => HEX1);
     ssd2: seven_seg_decoder port map(clk => CLOCK_50, xrst => RESET_N, din => "0000",
86
          dout => HEX2);
      ssd3: seven_seg_decoder port map(clk => CLOCK_50, xrst => RESET_N, din => enter_3,
87
          dout => HEX3);
     ssd4: seven_seg_decoder port map(clk => CLOCK_50, xrst => RESET_N, din => "0000",
88
          dout => HEX4);
     ssd5: seven_seg_decoder port map(clk => CLOCK_50, xrst => RESET_N, din => enter_5,
89
          dout => HEX5);
90
91 process(xrst,clk)
92 begin
     if(xrst = '0')then
93
        state <= s0;
        enable <= '0';</pre>
95
       wadr <= "000";
96
       radr <= "000";
97
       finish <= '0';
98
99
       start <= '0';
100
101
      elsif(clk'event and clk = '1')then
        case state is
102
          when s0 \Rightarrow
103
            enable <= '0';</pre>
104
                finish <= '0';
105
106
107
            if(sw(9 downto 8) = "01")then
                wadr <= "000";
108
109
                key2_frag <= '0';
                write_in <= "0000";
110
```

```
if(KEY(2) = '0')then
111
112
                     key2_frag <= '1';
                     end if;
113
                 state <= s1;
114
             elsif(sw(9 downto 8) = "11")then
115
                 state <= s3;
116
117
             else
                 state <= s0;
118
             end if;
119
120
121
          when s1 =>
122
123
             if(KEY(2) = '0')then
                 key2_frag <= '1';
124
             end if:
125
             if(key2\_frag = '1')then
126
                 key3_frag <= '0';
127
                 key2_frag <= '0';
128
                 write_in <= din;</pre>
129
               if(KEY(3) = '0')then
130
                 key3_frag <= '1';
131
132
               end if;
                     state <= s2;
133
                 elsif(sw(9 downto 8) = "00") then
134
135
               state <= s0;
                 else
136
137
                     state <= s1;
                 end if;
138
139
          when s2 =>
140
141
             if(KEY(3) = '0')then
                 key3_frag <= '1';
142
             end if;
143
             if(KEY(2) = '0')then
144
                 key2_frag <= '1';</pre>
145
146
             end if;
             if(key3\_frag = '1')then
147
                 key3_frag <= '0';</pre>
148
                 wadr <= wadr + 1;</pre>
149
                 state <= s1;
150
151
             else
                 state <= s2;
152
153
             end if;
154
          when s3 =>
155
                 if(sw(9 downto 8) = "00")then
156
                     state <= s0;
157
                 elsif(ready = '1')then
158
                 if(KEY(0) = '0')then
159
                     GPIO_1(4) <= '1';</pre>
160
                     radr <= "000";
161
                     count <= 1;
162
```

```
163
                      state <= s4;
164
                  end if;
             else
165
                    state <= s3;
166
                      end if;
167
168
169
           when s4 \Rightarrow
170
             if(finish = '0')then
171
             enable <= '1';</pre>
172
             if(clk_tx = '1')then
173
                  if(clk_tx_last = '0')then
174
                      clk_tx_last <= '1';</pre>
175
                      start <= '0';
176
                      finish <= '1';
177
                      enable <= '0';</pre>
178
                  end if;
179
             else
180
                  start <= '1';
181
                  clk_tx_last <= '0';</pre>
182
                  count_clk <= count_clk + 1;</pre>
183
             end if;
184
             elsif(count\_send = 8)then
185
186
                  count_send <= 0;</pre>
187
                  state <= s5;
             else
188
189
                  count <= count + 1;</pre>
                  if(count = count_clk -1)then
190
191
                      radr <= radr + 1;</pre>
                      enter_1 <= dout;</pre>
192
193
                      enter_3 <= "0" & radr;
                      enter_5 <= "000" & GPIO_1(4);
194
                      count_send <= count_send + 1;</pre>
195
196
                      count <= 0;
                  end if;
197
198
                  state <= s4;
             end if;
199
200
         when s5 =>
201
             if(SW(9 downto 8) = "00") then
202
                  adr <= "000";
203
                  clk_tx_last <= '0';</pre>
204
                  count <= 0;
205
                  count_send <= 0;</pre>
206
207
                  count_clk <= 0;</pre>
                  state <= s0;
208
209
             else
210
                  state <= s5;
211
             end if;
           end case;
212
213
         end if;
214 GPIO_1(4) <= start;
```

```
215 GPIO_1(0) <= enter_1(0);

216 GPIO_1(1) <= enter_1(1);

217 GPIO_1(2) <= enter_1(2);

218 GPIO_1(3) <= enter_1(3);

219 end process;

220 end rtl;
```

- 3.2 受信回路の設計
- 4 テストベンチによる動作確認内容・結果
- 4.1 送信回路の動作結果
- 4.2 受信回路の動作結果
- 5 非同期通信回路作成における注意点などの考察
- 6 教員・TAによる動作確認時刻

1月23日時分