Digital IC Knowledge

분류	수식	변수 설명
[Ch2] 캐리어 농도	$np = ni^2$	n: 전자 농도, p: 정공 농도, ni: 진성 캐리어 농도
[Ch2] N형 캐리어	$n \approx Nd$, $p = ni^2/Nd$	Nd: 도너 농도
[Ch2] P형 캐리어	$p \approx Na$, $n = ni^2/Na$	Na: 억셉터 농도
[Ch2] 공핍층 두께	$Wd = \sqrt{(2\varepsilon si \cdot \varphi s / qNA)}$	εsi: Si 유전율, φs: 표면전위, NA: 기판 도핑
[Ch2] 반전 전하	$Qinv = Cox(Vg - VTH)$	Cox: 단위면적 산화막 커패시턴스
[Ch2] 문턱 전압	$VTH = VFB + 2\varphi F + \sqrt{(2\varepsilon si \cdot qNA \cdot 2\varphi F)} / Cox$	VFB: 플랫밴드 전압, φF: 페르미 전위
[Ch2] 다이오드 **I-V**	$I = I_0(e^{(qV/kT)} - 1)$	I_0: 역포화 전류, kT/q ≈ 26mV (상온)
[Ch2] 선형 영역 **Ids**	$Ids = \mu nCox(W/L)[(Vgs-Vt)Vds - Vds^2/2]$	μn: 전자 이동도, W/L: 폭/채널길이 비
[Ch2] 포화 영역 **Ids**	$Ids = ½\mu nCox(W/L)(Vgs-Vt)^2$	조건: Vds > Vgs−Vt
[Ch2] 채널길이 변조	$Ids = ½\mu nCox(W/L)(Vgs-Vt)^2(1+\lambda Vds)$	λ: 채널길이 변조 계수
[Ch2] 서브스레숄드 스윙	$S = (kT/q) \cdot \ln(10) \cdot n \geq 60$ mV/dec	이론적 최솟값 60 mV/decade (300K)
[Ch3] 노이즈 마진 **H**	$NMH = VOH - VIH$	VOH: 출력 HIGH 최솟값, VIH: 입력 HIGH 최솟값
[Ch3] 노이즈 마진 **L**	$NML = VIL - VOL$	VIL: 입력 LOW 최댓값, VOL: 출력 LOW 최댓값
[Ch3] 동적 전력	$P = CL \cdot VDD^2 \cdot f$	CL: 부하 커패시턴스, f: 동작 주파수
[Ch3] 정적 전력	$Pleak = Ileak \cdot VDD$	Ileak: 누설 전류
[Ch3] 전파 지연	$tp = 0.69 \cdot CL \cdot (Rp+Rn)/2$	Rp: PMOS ON 저항, Rn: NMOS ON 저항
[Ch3] Pull-up 지연	$tpLH = 0.69 \cdot Rp \cdot CL$	출력 0→1
[Ch3] Pull-down 지연	$tpHL = 0.69 \cdot Rn \cdot CL$	출력 1→0
[Ch4] 게이트 지연	$td = td0 \cdot (p + LE \times f)$	p: 기생 지연, LE: 논리적 노력, f: 전기적 팬아웃
[Ch4] 팬아웃	$f = Cout/Cin$	출력 커패시턴스 / 입력 커패시턴스

[Ch4] Path Effort	PE = G × B × EF	G: Path LE 곱, B: 분기 노력, EF: Cout/Cin
[Ch4] Path 최소 지연	D = N·td0·PE^(1/N) + P	N: 단수, P: 총 기생 지연
[Ch4] 최적 단수	N = $\log_4$(PE)	단당 최적 effort ≈ 4 (γ=1 시 ≈ 3.6)
[Ch4] 최적 단당 **effort**	f̂ = PE^(1/N)	
[Ch4] 분기 노력	b = (Con-path + Coff-path) / Con-path	
[Ch5] 배선 저항	R = R□ × (L/W)	R□ = ρ/H: 면저항 (Ω/□)
[Ch5] 평행판 커패시턴스	C = εdi·WL/T	εdi: 유전체 유전율, T: 절연층 두께
[Ch5] Elmore 지연	TDi = Σk Rki·Ck	Rki: 소스→i와 소스→k 공통 경로 저항
[Ch5] 분산 **RC** 지연	t = RC/2	R: 총 배선 저항, C: 총 배선 커패시턴스
[Ch5] 배선 지연 의존성	twire ∝ L^2	L: 배선 길이 (Rw∝L, Cw∝L)
[Ch5] 최적 리피터 크기	Wopt = √(Rinv·Cw / Rw·Cinv)	
[Ch5] 최적 리피터 수	Nopt = √(Rw·Cw / 2Rinv·Cinv)	
[Ch6] FF 최대 지연 **(setup)**	tpd ≤ Tc − tpcq − tsetup	Tc: 클럭 주기, tpcq: CLK→Q 전파 지연
[Ch6] FF 최대 지연 **(skew** 포함**)**	tpd ≤ Tc − tpcq − tsetup − tskew	tskew: 클럭 스큐
[Ch6] FF 최소 지연 **(hold)**	tcd ≥ thold − tccq	tccq: CLK→Q 오염 지연, tcd: 조합 논리 오염 지연
[Ch6] FF 최소 지연 **(skew** 포함**)**	tcd + tccq ≥ thold + tskew	
[Ch6] Pulsed Latch 최대 지연	tpd ≤ Tc − tpcq − tsetup + Tpw	Tpw: 펄스 폭 (Time Borrowing)
[Ch6] Pulsed Latch 최소 지연	tcd ≥ thold − tccq + Tpw	
[Ch6] Two-Phase 최대 지연	Tc ≥ tpdq1 + tpd1 + tpdq2 + tpd2	setup overhead 없음
[Ch6] Time Borrowing 최대량	tborrow = Tc/2 − tsetup	
[Ch6] Two-Phase 최소 지연	tccq + tcd ≥ thold	매 Tc/2마다 성립해야 함
[Ch8] DRAM 읽기 전압변화 **"1"**	ΔVbl = +Ccell·VDD/2 / (Cbl+Ccell)	Ccell: 셀 커패시턴스, Cbl: 비트라인 커패시턴스
[Ch8] DRAM	ΔVbl =	

읽기 전압변화 **"0"**	−Ccell·VDD/2 / (Cbl+Ccell)	
[Ch8] 전하 공유 전압	V(X2) = VDD × C2/(C1+C2)	내부 노드 프리차지 없을 때 전압 강하
[Ch9] SRAM 셀 크기 비율	NR : XR : PR ≈ 2 : 1 : 1	읽기 안정성과 쓰기 용이성 균형점
[Ch9] DRAM 읽기 **ΔVbl**	ΔVbl = ±Ccell·VDD/2 / (Cbl+Ccell)	SRAM에도 동일 원리 적용

NMOS vs PMOS

항목	NMOS	PMOS
기판	P형	N형
주 캐리어	전자 (Electron)	정공 (Hole)
채널 형성 조건	Vgs > VTH (Gate HIGH)	Vgs < VTH (Gate LOW)
ON 조건 (디지털)	Gate = 1	Gate = 0
이동도	μn (높음)	μp ≈ μn/2 (낮음)
회로 역할	Pull-down Network	Pull-up Network
기호	동그라미 없음	Gate에 동그라미

CMOS 게이트 Logical Effort 비교

게이트	입력 커패시턴스 **Cin**	**LE (입력당)**	기생 지연 **p**
인버터	3Cg (PMOS 2W + NMOS W)	1	1
NAND2	4Cg (PMOS 2W + NMOS 2W)	4/3 ≈ 1.33	2
NOR2	5Cg (PMOS 4W + NMOS W)	5/3 ≈ 1.67	2
NAND3	5Cg	5/3	3
NOR3	7Cg	7/3	3

배선 RC 모델 비교

모델	구조	**Elmore** 지연	평가
분산 RC (실제)	N개 직렬 분할	RC/2	기준
L형	R → C	RC	✖ 2배 과대평가, 사용 금지
π형	C/2 → R → C/2	RC/2	✔
T형	R/2 → C → R/2	RC/2	✔

NMOS 동작 영역 비교

영역	조건	전류 수식	특징
차단 (Off)	Vgs < Vt	Ids ≈ 0 (누설만)	스위치 OFF
	Vgs−Vt >	μnCox(W/L)	

선형 (Linear)	Vds	$[(Vgs-Vt)Vds - Vds^2/2]$	저항처럼 동작
포화 (Saturation)	Vds > Vgs−Vt	$\frac{1}{2}\mu nCox(W/L)(Vgs-Vt)^2$	Vds와 무관

단채널 효과 비교

효과	원인	결과	심해지는 조건
VTH roll-off	Source/Drain 공핍층이 채널 분담	VTH 감소	L↓
DIBL	Drain 전위가 Source 장벽에 영향	VDS 증가 시 VTH 추가 감소	L↓, VDS↑
속도 포화	전기장 강해져 전자속도 vsat 도달	Ids ∝ (Vgs−Vt) 선형화	L↓
서브스레숄드 누설	OFF여도 지수 함수적 전류	정적 전력 증가	Vt↓, T↑

배선 종류 비교

구분	로컬 배선 (Local)	글로벌 배선 (Global)
용도	블록 내부 게이트 연결	멀리 떨어진 블록 연결
공정 스케일링	함께 작아짐 ✅	길이 유지 ❌
지연 추세	공정 발전 시 개선	저항 증가로 악화 가능
리피터 필요성	불필요	주요 대상 ★

클로킹 방식 비교 (Ch6)

항목	FF (Edge-Triggered)	Pulsed Latch	Two-Phase Latch
최대 지연	Tc − tpcq − tsetup	Tc − tpcq − tsetup + Tpw	Tc − tpdq1 − tpdq2
Setup overhead	있음	있음 (Tpw로 완화)	없음 (Time Borrowing으로 대체)
최소 지연 조건	tcd ≥ thold − tccq	tcd ≥ thold − tccq + Tpw	tccq+tcd ≥ thold (매 Tc/2)
Time Borrowing	없음	Tpw만큼	Tc/2 − tsetup만큼
구현 복잡도	단순	보통	복잡 (2개 클럭)
사용 빈도	가장 많음	고성능 설계	특수 설계

D-Latch vs D Flip-Flop (Ch6)

항목	D-Latch	D Flip-Flop
트리거 방식	레벨 감지 (Level-Sensitive)	엣지 트리거 (Edge-Triggered)
CLK=1	투명 (D→Q 통과)	이전 값 유지 (Slave 불투명)
CLK=0	불투명 (Q 유지)	샘플링 준비 (Master 투명)

데이터 캡처	CLK=1인 동안 계속	상승 에지 순간만
구성	단일 래치	마스터(CLK_bar)+슬레이브(CLK) 직렬
더블 샘플링 위험	있음	없음

다이나믹 회로 비교 (Ch7)

항목	Unfooted	Footed	정적 CMOS
PDN 구성	NMOS만	NMOS + 풋 NMOS	NMOS + PMOS PUN
프리차지 입력 조건	반드시 0	제약 없음	해당 없음
LE (논리 노력)	작음 (빠름)	큼 (느림)	중간
충돌 가능성	있음	없음	없음
출력 단조성	0→1만 가능	0→1만 가능	양방향

메모리 종류 비교 (Ch8)

항목	SRAM	DRAM	Flash (NAND)	Flash (NOR)
셀 구성	6T	1T-1C	1T (FG)	1T (FG)
휘발성	휘발성	휘발성	비휘발성	비휘발성
리프레시	불필요	필요 (~64ms)	불필요	불필요
읽기 방식	비파괴	파괴적 (복원 필요)	비파괴	비파괴
셀 면적	큼	작음	매우 작음	작음
속도	빠름	보통	느림	보통
사용처	캐시	메인 메모리	SSD·스토리지	펌웨어·부팅

DRAM vs eDRAM Gain Cell (Ch8)

항목	표준 DRAM (1T-1C)	Gain Cell (3T)
셀 구조	트랜지스터 1 + 커패시터	트랜지스터 3개
읽기 방식	파괴적 (복원 필요)	비파괴적
데이터 저장소	별도 커패시터	트랜지스터 게이트 커패시턴스
누설 특성	NMOS 기판 누설	PMOS 게이트 누설 (더 작음)
집적도	높음	낮음

6T SRAM Art of Balancing (Ch9)

트랜지스터	크게 하면 (장점)	크게 하면 (부작용)	권장 비율
NR (드라이브 NMOS)	읽기 전류↑ → 읽기 속도↑	인버터 트립 전압↓ → 읽기 중 셀 불안정	2
XR (접근 트랜지스터)	읽기/쓰기 속도↑	읽기 중 Q 노드 전압↑ → 데이터 뒤집힘	1
PR (로드 PMOS)	피드백 강화 → SNM↑ 안정성↑	쓰기 시 XL이 PL 이기기 어려움 → 쓰기 실패	1

SRAM 센스 앰프 비교 (Ch9)

항목	차동 쌍 (Differential Pair)	클럭드 (Clocked)
클럭 필요	불필요 (비동기)	필요 (sense_clk)
정적 전력	큼 (바이어스 전류 상시)	작음
속도	보통	빠름 (재생 피드백)
격리 트랜지스터	불필요	필요 (BL 커패시턴스 분리)
현재 사용	제한적	주류

SRAM 안정성 개선 방법 비교 (Ch9)

방법	SNM 개선	쓰기 용이성	면적	복잡도
PMOS 강화	↑	↓	소폭↑	낮음
셀 VDD 높이기	↑	↑ (BL 낮춤)	동일	높음 (이중 전원)
8T SRAM	Read=Standby SNM	무관	↑↑ (면적 33%↑)	보통

6T vs 8T vs 10T SRAM (Ch9)

항목	6T	8T	10T
트랜지스터 수	6	8	10
읽기/쓰기 포트	공유	분리 (단방향 읽기)	분리 (차동 읽기)
Read SNM	< Standby SNM	= Standby SNM	= Standby SNM
읽기 속도	보통	빠름	빠름
셀 면적	기준	크게 증가	매우 크게 증가
사용처	일반 SRAM	고안정성 캐시	특수 설계

용어	영문	정의
가전자 밴드	Valence Band	원자에 묶인 전자가 있는 에너지 밴드. 최상단 = Ev
공핍 영역	Depletion Region	PN 접합에서 캐리어가 사라지고 이온만 남은 영역
공핍층 커패시턴스	Depletion Capacitance (Cd)	공핍층 폭에 의해 결정되는 커패시턴스
기생 지연	Parasitic Delay (p)	부하가 0이어도 존재하는 고유 지연. 접합 커패시턴스 기인
기생 커패시턴스	Parasitic Capacitance	트랜지스터 Source/Drain 접합 커패시턴스. 지연 증가 원인
내장 전위	Built-in Potential (Vbi)	PN 접합 평형 시 자연 형성되는 전위차

논리적 노력	Logical Effort (LE)	게이트 입력 커패시턴스 / 동일 전류 인버터 입력 커패시턴스
노이즈 마진	Noise Margin (NM)	신호가 얼마나 오염되어도 정상 동작하는지 나타내는 여유 전압
단채널 효과	Short Channel Effects (SCE)	채널이 짧아질 때 나타나는 VTH 감소, DIBL, 속도포화 등
도핑	Doping	반도체에 불순물을 주입해 전도성을 높이는 공정
동적 전력	Dynamic Power	스위칭 시 커패시턴스 충방전으로 소모되는 전력. $P=CL\cdot VDD^2\cdot f$
디지털 추상화	Digital Abstraction	연속 아날로그 신호를 0/1로 이진화하는 개념
리피터	Repeater	긴 배선 중간에 삽입하는 인버터. 지연 $L^2 \rightarrow L$로 개선
면저항	Sheet Resistance (R□)	ρ/H. 배선 모양(L/W)과 곱해 실제 저항 계산
문턱 전압	Threshold Voltage (VTH)	채널(반전층)이 형성되기 시작하는 최소 Gate 전압
밀러 효과	Miller Effect	커플링 커패시턴스가 역상 스위칭 시 2배로 느껴지는 효과
반전 조건	Inversion	Vg > VTH 시 게이트 아래 반전층(채널) 형성 상태
반전층	Inversion Layer	Gate 전압으로 형성된 전류 통로. MOSFET 동작의 핵심
분기 노력	Branching Effort (B)	경로에서 분기로 인해 증가하는 구동 부담. b=(Con+Coff)/Con
비저항	Resistivity (ρ)	재료 고유의 전기 저항 특성. 단위 Ω·m
서브스레숄드 스윙	Subthreshold Swing (S)	전류 10배 변화에 필요한 Vgs 변화. 이론 최솟값 60 mV/dec
서브스레숄드 전류	Subthreshold Current	Vgs < VTH에서도 흐르는 누설 전류
속도 포화	Velocity Saturation	강한 전기장에서 전자 속도가 vsat에 수렴하는 현상
전도 밴드	Conduction Band	자유 전자가 존재하는 에너지 밴드. 최하단 = Ec
전압 전달 특성	VTC (Voltage Transfer Characteristic)	인버터 Vin-Vout DC 특성 곡선
전파 지연	Propagation Delay (tp)	입력이 50%를 넘어 출력이 50%에 도달할 때까지의 시간

질량 작용 법칙	Mass Action Law	$np = ni^2$. 도핑에 무관하게 항상 성립
정공	Hole	P형 반도체의 양전하 캐리어. 전자가 빠진 빈자리
채널 길이 변조	Channel Length Modulation	Vds 증가 시 유효 채널 길이 감소로 Ids 미세 증가. 계수 λ
커플링 커패시턴스	Coupling Capacitance (Cc)	인접 배선 사이에 형성되는 커패시턴스. 노이즈 원인
페르미 레벨	Fermi Level (Ef)	전자 점유 확률이 50%인 에너지 레벨
페르미-디랙 분포	Fermi-Dirac Distribution	f(E) = 1/(1+e^((E-Ef)/kT)). 에너지 상태 점유 확률
팬아웃	Fanout (f)	Cout/Cin. 내가 구동하는 부하의 상대적 크기
플랫밴드 전압	Flat Band Voltage (VFB)	에너지 밴드가 평평한 상태의 게이트 전압. 기준점
DIBL	Drain-Induced Barrier Lowering	Drain 전압이 Source 쪽 장벽을 낮춰 VTH 감소시키는 효과
Elmore 지연	Elmore Delay	RC 트리에서 TDi = Σ Rki·Ck. 임펄스 응답 1차 모멘트
MOS 커패시터	MOS Capacitor	Gate-산화막-반도체 구조. MOSFET 동작의 핵심 구조
Pull-down Network	PDN	NMOS로 구성. 출력을 GND로 내리는 네트워크
Pull-up Network	PUN	PMOS로 구성. 출력을 VDD로 올리는 네트워크
VIH	—	입력으로 HIGH를 인식하는 최소 전압. VTC 기울기 −1 점
VIL	—	입력으로 LOW를 인식하는 최대 전압. VTC 기울기 −1 점
VOH	—	출력 HIGH 최솟값
VOL	—	출력 LOW 최댓값
게인 셀	Gain Cell	읽기 경로가 저장 노드와 분리된 eDRAM 셀. 비파괴 읽기 가능
단조성	Monotonicity	다이나믹 회로에서 평가 중 출력이 0→1로만 변할 수 있는 특성
더블 샘플링	Double Sampling	래치 투명 구간에 데이터가 두 번 통과하는 오류
도미노 로직	Domino Logic	다이나믹 게이트 + 정적 인버터. 단조성 문제 해결

리프레시	Refresh	DRAM에서 누설로 사라지는 전하를 주기적으로 재충전하는 동작 (~64ms)
분산 RC	Distributed RC	배선을 무한히 작은 R·C 단위의 연속 구조로 모델링
비파괴 읽기	Non-destructive Read	읽기 후 저장 데이터가 손상되지 않는 읽기 방식
셋업 타임	Setup Time (tsetup)	클럭 에지 이전 데이터가 안정되어야 하는 최소 시간
시간 빌리기	Time Borrowing	래치 투명 구간을 이용해 다음 단계의 시간을 빌려 쓰는 기법
오염 지연	Contamination Delay (tcd)	입력 변화 후 출력이 처음 흔들리기 시작하는 최소 시간
전하 공유	Charge Sharing	다이나믹 회로 내부 노드 간 전하 재분배로 출력 전압 강하
전파 지연 (CLK→Q)	Clock-to-Q Delay (tpcq)	클럭 에지 후 FF 출력이 최종값에 도달하는 시간
컨트롤 게이트	Control Gate	Flash 셀에서 외부 전압을 인가하는 게이트
클럭 스큐	Clock Skew (tskew)	인접 FF 간 클럭 도달 시간 차이
키퍼	Keeper	다이나믹 회로에서 누설 전류를 막는 약한 PMOS
투명 모드	Transparent Mode	D-Latch에서 CLK=1일 때 D가 Q로 그대로 통과하는 상태
파울러-노르트하임 터널링	Fowler-Nordheim Tunneling	Flash 소거 시 전자가 얇은 산화막을 양자 터널링으로 통과하는 현상
파괴적 읽기	Destructive Read	읽기 동작이 저장 데이터를 손상시켜 복원이 필요한 방식 (DRAM)
핫 전자 주입	Hot Electron Injection	Flash 프로그래밍 시 높은 에너지 전자가 터널 산화막을 넘어 FG에 주입
홀드 타임	Hold Time (thold)	클럭 에지 이후 데이터가 안정되어야 하는 최소 시간
플로팅 게이트	Floating Gate	Flash 셀에서 전하를 저장하는 완전 절연된 도체 게이트
CLK-to-Q 오염 지연	CCQ (tccq)	클럭 에지 후 FF 출력이 처음 흔들리기 시작하는 최소 시간
DSL/SSL	Drain/Source Select	NAND Flash에서 스트링의 드레인/소스 선택

	Line	트랜지스터 제어선
FN 터널링	FN Tunneling	→ 파울러-노르트하임 터널링 참조
Vpass	—	NAND Flash 읽기 시 비선택 셀을 강제로 켜는 통과 전압 (~4-5V)
Vread	—	NAND Flash 읽기 시 선택 셀에 인가하는 읽기 판별 전압 (~0V)
WL / BL	Word Line / Bit Line	메모리에서 행 선택선(WL)과 열 데이터선(BL)
계층적 비트라인	Hierarchical Bit Line	로컬·글로벌 BL 분리로 BL 커패시턴스 감소
격리 트랜지스터	Isolation Transistor	센싱 시작 시 BL과 센스 앰프를 분리하는 트랜지스터
비트라인 이퀄라이저	Bit Line Equalizer	BL과 BLb를 같은 전압으로 맞추는 회로
쌍안정	Bi-stable	두 개의 안정 상태 (Q=1/Qb=0, Q=0/Qb=1)를 가지는 특성
읽기 파괴	Read Disturb	읽기 동작 중 접근 트랜지스터로 인해 저장 노드 전압이 교란되는 현상
정적 노이즈 마진	SNM (Static Noise Margin)	SRAM 셀 안정성 지표. 두 VTC 곡선의 눈(Eye) 안 최대 내접 정사각형 한 변 길이
접근 트랜지스터	Access Transistor (XL/XR)	WL 신호로 제어되어 셀과 BL을 연결하는 트랜지스터
컬럼 멀티플렉싱	Column Multiplexing	다수 비트라인 중 일부만 선택해 데이터 입출력
프리디코딩	Predecoding	주소를 미리 부분 디코딩해 최종 단 게이트 수를 줄이는 기법
피치 매칭	Pitch Matching	WL 드라이버 높이를 SRAM 셀 행 높이에 맞추는 설계 제약
Random Vt 변동	Random Vt Fluctuation	공정 미세화로 인한 트랜지스터 간 Vth 불균일 현상. SRAM 불안정 주요 원인
재생 피드백	Regenerative Feedback	센스 앰프에서 작은 차이를 레일-투-레일로 증폭하는 양성 피드백 루프

Ch1. Digital Circuit Introduction

- **트랜지스터**: “Trans+Resistor”. 현대 칩은 MOSFET 사용. 3단자: Gate(제어), Source(출발), Drain(도착)

- **Gate 아래 SiO_2**: 절연체 → 전기장으로만 채널 제어. 직접 전류 흐르지 않음
- **반도체 도핑**: N-type(Donor→전자 과잉), P-type(Acceptor→정공 과잉)
- **NMOS**: Gate HIGH → ON. P형 기판 위 N형 S/D
- **PMOS**: Gate LOW → ON. N형 기판 위 P형 S/D. 이동도 낮아 NMOS의 2배 W 필요
- **CMOS 인버터**: PMOS(위)+NMOS(아래). 항상 하나만 ON → 정적 전력 이론상 0
- **PUN/PDN 법칙**: PDN 직렬 ↔ PUN 병렬 (항상 쌍). NAND: PDN 직렬/PUN 병렬. NOR: PDN 병렬/PUN 직렬
- **Full-Custom 흐름**: 회로도→시뮬→레이아웃→DRC→LVS→추출→Tape-out
- **무어의 법칙**: 2년마다 트랜지스터 2배. 한계: 전력 위기, 누설 전류, 전압 스케일링 어려움
- **FinFET**: 3D 트랜지스터 구조로 누설 전류 감소. 22nm 공정부터 도입

```
[NMOS 단면]                 [PMOS 단면]
      G                           G
      |                           |
  [SiO2]                      [SiO2]
  N+    N+   ← 채널           P+    P+   ← 채널
  S      D                    S      D
  └──P기판──┘                 └──N기판──┘
  Vg>Vth → ON                 Vg<Vth → ON

[인버터]    [NAND2]          [NOR2]
  VDD          VDD              VDD
   |           |  |             |    |
 [PMOS]    [PA][PB] ←병렬  [PA]─[PB] ←직렬
   |           |  |             |    |
 A─+─Y      A─+ +─B─Y       A─+──+─B─Y
   |           |                    |
 [NMOS]    [NA] ←직렬         [NA][NB] ←병렬
   |           |                |    |
  GND        [NB]              GND  GND
               |
              GND
```

Ch2. MOSFET Device Characteristics

- **에너지 밴드**: 전도 밴드(Ec, 자유 전자) ↔ 가전자 밴드(Ev, 묶인 전자). 사이 = 금지 구역(Eg=1.12eV for Si)
- **페르미 레벨**: 전자 점유 확률 50% 에너지. 두 물질 접촉 시 Ef 같아질 때까지 전하 이동
- **MOS 커패시터 3단계**: Flat Band(VFB) → Depletion(공핍층 형성) → Inversion(반전층, 채널 생성)
- **VTH 결정 요소**: VFB, 기판 도핑(NA), 산화막 두께(tox→Cox), 페르미 전위(φF)
- **선형 vs 포화 경계**: Vds = Vgs − Vt (핀치오프 발생 지점)
- **포화 전류**: Vds와 무관 → Gate만으로 전류 제어. 디지털 회로의 핵심 동작점
- **채널 길이 변조**: λ 클수록(짧은 채널일수록) 포화 전류가 Vds에 더 민감
- **속도 포화**: 단채널에서 Ids가 $(Vgs-Vt)^2$ → (Vgs−Vt) 선형으로 변화
- **서브스레숄드 한계**: 60 mV/decade는 CMOS의 근본 장벽. 돌파 시도: 터널 FET, NC-FET
- **접합 커패시턴스**: 역방향 바이어스 유지 필수. 바닥면+측벽으로 구성

```
[MOS 커패시터 3단계]
Vg=VFB          Vg>VFB          Vg>VTH
  G               G               G
  |               |               |
```

```
[SiO2]          [SiO2]            [SiO2]
[P기판 균일]   [공핍층 Wd]      [반전층 채널]  ← N채널 생성!
                [P기판]           [공핍층]
                                   [P기판]

[I-V 특성 그래프]
 Ids
  |         Vgs=2.5V ──────────────── (포화)
  |        /
  |       / Vgs=2.0V ─────────────
  |      /           /
  |     /  Vgs=1.5V ──────────
  |    /            /
  |   /   Vgs=1.0V ──────
  |  /             /
  | /선형영역      /
  |/_______________/_____________ Vds
  0          Vds=Vgs-Vt (포화 경계선)

[서브스레숄드 특성 (로그 스케일)]
log(Ids)
  |                    /  선형
  |                   /
  |               /    S = 60~100mV/dec
  |            /  ← 서브스레숄드 전류
  |__________/_______________ Vgs
             Vth
```

▶ 예시 문제 1 — 동작 영역 판별 및 Ids 계산

> NMOS: $\mu nCox = 200\ \mu A/V^2$, W/L = 10, Vt = 0.5V (a) Vgs=1.5V, Vds=0.5V 일 때 영역과 Ids (b) Vgs=1.5V, Vds=1.5V 일 때 영역과 Ids

```
(a) 영역 판별:
    Vgs − Vt = 1.5 − 0.5 = 1.0V
    Vds = 0.5V < 1.0V  →  선형(Linear) 영역

    Ids = μnCox(W/L)[(Vgs−Vt)Vds − Vds²/2]
        = 200×10⁻⁶ × 10 × [1.0×0.5 − 0.5²/2]
        = 2×10⁻³ × [0.5 − 0.125]
        = 2×10⁻³ × 0.375
        = 0.75 mA

(b) 영역 판별:
    Vgs − Vt = 1.0V
    Vds = 1.5V > 1.0V  →  포화(Saturation) 영역

    Ids = ½ × μnCox(W/L) × (Vgs−Vt)²
        = ½ × 200×10⁻⁶ × 10 × 1.0²
        = ½ × 2×10⁻³ × 1
        = 1.0 mA
```

▶ 예시 문제 2 — 채널 길이 변조 포함

> 위 NMOS에서 $\lambda=0.1V^{-1}$, Vds=2.0V일 때 포화 전류

```
Ids = ½μnCox(W/L)(Vgs−Vt)²(1+λVds)
    = 1.0mA × (1 + 0.1×2.0)
    = 1.0mA × 1.2
    = 1.2 mA
```

```
※ λ 없을 때 1.0mA 대비 20% 증가
```

▶ 예시 문제 3 — 서브스레숄드 스윙 응용

> S = 70 mV/dec인 트랜지스터에서 Vgs를 Vt에서 −140mV로 낮추면 전류는?

```
전류 변화: ΔVgs/S = 140mV / 70mV per decade = 2 decades
전류는 10² = 100배 감소

즉 OFF 상태 누설은 Vt 기준보다 100배 작아짐
이론 최솟값(60mV/dec)이면: 140/60 ≈ 2.33 → 10^2.33 ≈ 214배 감소
→ S가 작을수록 OFF 상태 누설 억제 효과 큼

[MOS 커패시터 3단계]
Vg=VFB         Vg>VFB          Vg>VTH
  G               G                G
  |               |                |
[SiO2]         [SiO2]           [SiO2]
[P기판 균일]   [공핍층 Wd]      [반전층 채널]  ← N채널 생성!
                [P기판]          [공핍층]
                                  [P기판]

[I-V 특성 그래프]
 Ids
  |         Vgs=2.5V ──────────────── (포화)
  |        /
  |       / Vgs=2.0V ─────────────
  |      /           /
  |     /  Vgs=1.5V ──────────
  |    /            /
  |   /   Vgs=1.0V ──────
  |  /             /
  | /선형영역      /
  |/_______________/_____________ Vds
  0          Vds=Vgs-Vt (포화 경계선)

[서브스레숄드 특성 (로그 스케일)]
log(Ids)
  |                    /  선형
  |                  /
  |               /    S = 60~100mV/dec
  |            /  ← 서브스레숄드 전류
  |__________/_______________ Vgs
             Vth
```

Ch3. CMOS Circuit Basics

- **노이즈 원인 3가지**: 유도성 결합, 용량성 결합, 전원/접지 노이즈
- **VTC 5구간**: A(NMOS off)→B(NMOS 약)→C(전환, 기울기 최대)→D(PMOS 약)→E(PMOS off)
- **VIL/VIH**: VTC에서 기울기가 정확히 −1인 두 점
- **재생 특성**: Vin < VIL이면 게이트 체인 통과 시 VOL로 수렴. VIL~VIH 사이면 불확정
- **동적 전력 핵심**: VDD 낮추기가 가장 효과적(제곱 비례). VDD를 1/2로 → 전력 1/4
- **정적 전력**: 서브스레숄드 누설 전류 × VDD. 수백억 트랜지스터 합산 시 무시 불가
- **이상적 인버터**: NMH = NML = VDD/2, VOH=VDD, VOL=0

- **PMOS W = 2×NMOS W**: μp ≈ μn/2이므로 같은 저항을 위해 2배 폭 필요
- **직렬 N개 → W를 N배**: NAND N입력의 PDN이 직렬 N개이므로 각 NMOS W를 N배로
- **인버터 체인 최적 비율**: 각 단 크기 등비수열. 최적 α ≈ e ≈ 2.7, 실용적 단수 3~4

```
[VTC 곡선]                        [노이즈 마진]
Vout                               VOH ──────────────
VDD ──────┐                              ↑ NMH = VOH-VIH
          |  A  B  C  D  E       VIH - - - - - - - - - -
          |     \                      불확정 영역
          |      \                     (VIL~VIH)
          |       \             VIL - - - - - - - - - -
  0 ──────┘        └────               ↓ NML = VIL-VOL
  0   Vtn  VDD/2  VDD   Vin  VOL ──────────────

[RC 지연 모델]          [인버터 체인]
  VDD                   Wi-[×1]-[×4]-[×16]-64Wi
   |                         ↑     ↑      ↑
  [Rp]  ← PMOS ON저항       등비수열 (α=4)
   |
   +──── Vout
   |
  [CL]  ← 부하
   |
  GND    tpLH = 0.69×Rp×CL

[NAND2 사이징]
  VDD
   |
[PMOS 2W][PMOS 2W] ← 병렬
   |          |
 A-+         +-B
    \       /
     +--Y--+
     |
  [NMOS 2W] ← A  직렬
     |
  [NMOS 2W] ← B  (직렬이므로 W×2)
     |
    GND
```

▶ 예시 문제 1 — 노이즈 마진 계산

> VOH=4.5V, VOL=0.1V, VIH=3.5V, VIL=1.2V 일 때 NMH, NML, 정상 동작 여부

```
NMH = VOH - VIH = 4.5 - 3.5 = 1.0V
NML = VIL - VOL = 1.2 - 0.1 = 1.1V

정상 동작 조건: NMH > 0 AND NML > 0  →  둘 다 양수 → 정상 동작

※ 만약 VOH < VIH이면 NMH < 0 → HIGH 신호를 다음 게이트가 인식 불가
```

▶ 예시 문제 2 — 동적 전력 계산 및 VDD 스케일링

> CL=50fF, f=1GHz, VDD=1.0V 인버터의 동적 전력. VDD를 0.7V로 낮추면?

$P_1 = CL \cdot VDD^2 \cdot f = 50\times10^{-15} \times 1.0^2 \times 10^9 = 50\ \mu W$

```
VDD → 0.7V:
P₂ = 50×10⁻¹⁵ × 0.7² × 10⁹ = 50×10⁻¹⁵ × 0.49 × 10⁹ = 24.5 μW

비율: P₂/P₁ = 0.7² / 1.0² = 0.49 → 약 51% 감소

※ 전압을 30% 낮추면 전력은 (0.7)² = 49% 수준으로 감소 (51% 절감)
```

▶ 예시 문제 3 — 인버터 체인 사이징

> 입력 Cin=1, 출력 부하 CL=64, 3단 인버터 체인. 각 단 크기와 지연 계산. 단위 인버터 지연 td0=10ps, γ=1

```
크기 비율: α = (64/1)^(1/3) = 64^(1/3) = 4

단 1: W = 4×1 = 4
단 2: W = 4×4 = 16
단 3: W = 4×16 = 64  (→ 출력 64 구동)

각 단 지연: td = td0 × (γ + f) = 10ps × (1 + 4) = 50ps
총 지연: 3 × 50ps = 150ps

※ 만약 1단으로 직접 구동한다면:
  td = 10ps × (1 + 64) = 650ps → 4배 이상 느림
```

▶ 예시 문제 4 — NAND/NOR 사이징 (인버터와 동일 속도)

> 2입력 NAND 게이트를 인버터(Wp=2, Wn=1)와 동일한 tpHL, tpLH로 만드는 트랜지스터 크기

```
tpHL 동일 조건:
  NAND PDN = NMOS 2개 직렬 → 각 Rn이 2배 → 저항 보상 위해 W를 2배
  → NMOS W = 2

tpLH 동일 조건:
  NAND PUN = PMOS 2개 병렬 → 저항 절반 → 보상 불필요
  → PMOS W = 2  (인버터 PMOS와 동일)

결론: PMOS W=2, NMOS W=2

※ NOR2의 경우:
  PDN = NMOS 2개 병렬 → NMOS W=1 유지
  PUN = PMOS 2개 직렬 + PMOS이동도 절반 → PMOS W = 2×2 = 4
```

```
[VTC 곡선]                        [노이즈 마진]
Vout                               VOH ──────────────────
VDD ──────┐                              ↑ NMH = VOH-VIH
          |  A  B  C  D  E      VIH - - - - - - - - - -
          |     \                      불확정 영역
          |      \                     (VIL~VIH)
          |       \            VIL - - - - - - - - - -
  0 ──────┘        └────              ↓ NML = VIL-VOL
  0   Vtn  VDD/2  VDD   Vin  VOL ──────────────────

[RC 지연 모델]          [인버터 체인]
  VDD                   Wi─[×1]─[×4]─[×16]─64Wi
   |                          ↑     ↑      ↑
  [Rp]  ← PMOS ON저항       등비수열 (α=4)
   |
   +──── Vout
   |
```

```
  [CL]  ← 부하
   |
  GND    tpLH = 0.69×Rp×CL

[NAND2 사이징]
  VDD
   |
[PMOS 2W][PMOS 2W] ← 병렬
   |          |
 A─+         +─B
    \       /
     +──Y──+
      |
  [NMOS 2W] ← A  직렬
      |
  [NMOS 2W] ← B  (직렬이므로 W×2)
      |
    GND
```

Ch4. Logical Effort

- **기생 커패시턴스 포함 지연**: td = td0·(γ + f). γ = Cpar/Cin ≈ 1 (인버터). γ가 최소 고유 지연
- **LE 직관**: 같은 출력 전류를 위해 인버터 대비 몇 배 입력 커패시턴스를 요구하는가
- **LE 계산**: 각 입력의 (PMOS W + NMOS W) / 인버터 등가 Cin(=3Cg)
- **NOR > NAND LE**: PMOS 직렬(NOR) → PMOS 이동도 낮아 더 크게 키워야 함 → 입력 C 증가
- **Path LE 절차 6단계**: ①PE=G·B·EF → ②N=$\log_4$(PE) → ③N단 스케치 → ④D=N·PE^(1/N)+P → ⑤$\hat{f}$=PE^(1/N) → ⑥뒤에서 앞으로 크기 결정
- **최적 단당 effort**: ≈ 4 (γ=0), ≈ 3.6 (γ=1)
- **분기 노력 B**: 분기가 있으면 off-path 부하도 구동 → PE 증가 → 지연 증가
- **LE 한계**: 인터커넥트 무시, 지연만 최적화(전력·면적 제외), 균일 분기 가정, 입력 슬루 무시

```
[LE 계산 예시]
인버터: Cin = PMOS(2W)+NMOS(W) = 3Cg  → LE = 3/3 = 1
NAND2: Cin = PMOS(2W)+NMOS(2W) = 4Cg  → LE = 4/3
NOR2:  Cin = PMOS(4W)+NMOS(W)  = 5Cg  → LE = 5/3

[Path Effort 예시]
  1 −[INV]− X −[NAND2]− Y −[NOR2]− Z −[INV]− 256
  LE=1       LE=4/3         LE=5/3     LE=1

G  = 1 × 4/3 × 5/3 × 1 = 20/9
EF = 256/1 = 256
PE = G × EF = (20/9) × 256

최적 단당 effort: f̂ = PE^(1/4)
뒤에서 앞으로 크기 결정:
  Cin_last = Cout × LE / f̂

[분기 노력]
Wi −[단1]− W1 −[단2]− W2 −→ 64Wi (on-path)
                   └──────────→ W2' (off-path)
b = (W2 + W2') / W2
```

▶ 예시 문제 1 — Path Effort 및 최적 사이징 (단계별 풀이)

> 경로: Cin=1 → [NAND2] → [NOR2] → [INV] → CL=32 td0=10ps, γ=1. 최소 지연과 각 게이트 크기를 구하라.

```
[Step 1] 각 게이트 LE, p 확인
  NAND2: LE=4/3, p=2
  NOR2:  LE=5/3, p=2
  INV:   LE=1,   p=1

[Step 2] Path 파라미터 계산
  G  = (4/3) × (5/3) × 1 = 20/9 ≈ 2.22
  B  = 1 (분기 없음)
  EF = CL/Cin = 32/1 = 32
  PE = G × B × EF = 2.22 × 32 = 71.1
  P  = 2 + 2 + 1 = 5 (기생 지연 합)

[Step 3] 최적 단수 확인
  N = log₄(PE) = log₄(71.1) ≈ 3.1  → N=3단 적절

[Step 4] 최소 지연 계산
  D = N × td0 × PE^(1/N) + P × td0
    = 3 × 10ps × 71.1^(1/3) + 5 × 10ps
    = 3 × 10ps × 4.14 + 50ps
    = 124.2ps + 50ps = 174.2ps

[Step 5] 단당 최적 effort
  f̂ = PE^(1/N) = 71.1^(1/3) ≈ 4.14

[Step 6] 뒤에서 앞으로 크기 결정
  INV:   Cin₃ = CL × LE₃ / f̂ = 32 × 1 / 4.14 ≈ 7.7
  NOR2:  Cin₂ = Cin₃ × LE₂ / f̂ = 7.7 × (5/3) / 4.14 ≈ 3.1
  NAND2: Cin₁ = Cin₂ × LE₁ / f̂ = 3.1 × (4/3) / 4.14 ≈ 1.0 ✓ (입력과
일치)
```

▶ 예시 문제 2 — 분기 노력 포함

> 위 경로에서 NOR2 출력이 on-path(CL=32)와 off-path(Coff=16)로 분기될 때 PE 재계산

```
b = (Con + Coff) / Con = (32 + 16) / 32 = 1.5
B = b = 1.5  (분기가 1곳)

PE_new = G × B × EF = 2.22 × 1.5 × 32 = 106.7
D_new = 3 × 10 × 106.7^(1/3) + 50 = 3×10×4.74 + 50 = 142.2+50 =
192.2ps

※ 분기로 인해 지연이 174ps → 192ps로 약 10% 증가

[LE 계산 예시]
인버터: Cin = PMOS(2W)+NMOS(W) = 3Cg  → LE = 3/3 = 1
NAND2: Cin = PMOS(2W)+NMOS(2W) = 4Cg  → LE = 4/3
NOR2:  Cin = PMOS(4W)+NMOS(W)  = 5Cg  → LE = 5/3

[Path Effort 예시]
  1 —[INV]— X —[NAND2]— Y —[NOR2]— Z —[INV]— 256
  LE=1       LE=4/3         LE=5/3     LE=1

G  = 1 × 4/3 × 5/3 × 1 = 20/9
EF = 256/1 = 256
PE = G × EF = (20/9) × 256

최적 단당 effort: f̂ = PE^(1/4)
```

```
뒤에서 앞으로 크기 결정:
  Cin_last = Cout × LE / f̂

[분기 노력]
Wi −[단1]− W1 −[단2]− W2 −→ 64Wi (on-path)
                   └──────────→ W2' (off-path)
b = (W2 + W2') / W2
```

Ch5. Interconnect Wire

- **배선 문제 3가지**: 저항(R)·커패시턴스(C)→지연·전력 증가. 인덕턴스(L)는 온칩에서 보통 무시
- **AR(Aspect Ratio)**: H/W. 공정 발전 → AR 증가 추세 (저항 관리 목적)
- **면저항(R□)**: ρ/H. 정사각형 수(L/W)와 곱해 총 저항 계산. 형태(모양)만으로 결정됨
- **Low-k 유전체**: 배선 커패시턴스 감소 목적. Gate 유전체(High-k)와 반대 요구
- **커플링 밀러 효과**: 역상 스위칭 시 Ceff = Cself + 2Cc (2배 증폭)
- **쉴드 삽입**: 크리티컬 신호선 양쪽에 GND/VDD 배선 → 커플링 차단. 면적 트레이드오프
- **Elmore 지연 핵심**: 소스에 가까운 저항이 더 많은 C를 충전 → 지연 기여 더 큼
- **L형 모델 금지**: Elmore 지연 = RC (실제 RC/2의 2배). π형·T형은 RC/2로 정확
- **L^2 문제**: Rw∝L, Cw∝L → twire∝L^2. 배선 2배 길면 지연 4배
- **리피터 효과**: N 구간 분할 → 지연 L^2→L로 개선. 단, 전력 증가 트레이드오프
- **글로벌 배선**: 공정 스케일링으로 길이 안 줄어듦 + 저항 증가 → 지연 악화. 리피터 삽입 주요 대상

```
[배선 단면 구조]
  ←W→
  ┌──┐ ↑H(두께)      AR = H/W
  │  │ ↓              R = R□ × (L/W)
──┴──┴──────────      R□ = ρ/H
  ←T→ (절연층)        C = εdi·WL/T

[RC 모델 비교]                [Elmore 지연 RC 트리]
L형: R→C         지연=RC      소스—R1—R2—Ri—노드i
π형: C/2→R→C/2 지연=RC/2          |   |   |
T형: R/2→C→R/2 지연=RC/2        C1  C2  Ci Cj
분산RC:           지연=RC/2
                                 TDi = R1(C1+C2+Ci+Cj)
                                     + R2(C2+Ci+Cj)
                                     + Ri(Ci+Cj)

[리피터 삽입]
긴 배선 (지연 ∝ L²):
[드라이버]──────────────────────────[수신단]

리피터 삽입 (지연 ∝ L):
[드라이버]──[REP]──[REP]──[REP]──[수신단]
           L/N    L/N    L/N
```

▶ 예시 문제 1 — 배선 저항 계산

> Cu 배선: ρ=1.7μΩ·cm, W=0.1μm, H=0.2μm, L=100μm

```
R□ = ρ/H = (1.7×10⁻⁶ Ω·cm) / (0.2×10⁻⁴ cm)
   = 1.7×10⁻⁶ / 2×10⁻⁵ = 0.085 Ω/□
```

```
정사각형 수 = L/W = 100μm / 0.1μm = 1000개

R = R□ × (L/W) = 0.085 × 1000 = 85 Ω
```

▶ 예시 문제 2 — Elmore 지연 계산

> RC 트리: 소스→R1(100Ω)→노드1(C1=10fF)→R2(200Ω)→노드2(C2=20fF) └→R3(150Ω)→노드3(C3=15fF) 노드2까지의 Elmore 지연을 구하라.

```
노드2까지의 경로: 소스→R1→R2→노드2

각 노드의 공통 경로 저항(R_k2):
  노드1: 소스→노드1 경로와 소스→노드2 경로의 공통 = R1 = 100Ω
  노드2: 소스→노드2 경로와 소스→노드2 경로의 공통 = R1+R2 = 300Ω
  노드3: 소스→노드3 경로(R1+R3)와 소스→노드2 경로(R1+R2)의 공통 = R1 =
100Ω

TD2 = R1·2·C1 + (R1+R2)·C2 + R1·C3
    = 100×10×10⁻¹⁵ + 300×20×10⁻¹⁵ + 100×15×10⁻¹⁵
    = 1ps + 6ps + 1.5ps = 8.5ps

※ 소스에 가까운 R1이 모든 커패시턴스(C1+C2+C3)에 영향을 주므로
  R1·(C1+C2+C3) = 100×45×10⁻¹⁵ = 4.5ps 가 지배적
```

▶ 예시 문제 3 — 리피터 최적화

> 배선: Rw=1kΩ, Cw=500fF. 단위 인버터: Rinv=10kΩ, Cinv=5fF

```
Wopt = √(Rinv·Cw / Rw·Cinv)
     = √(10×10³ × 500×10⁻¹⁵ / 1×10³ × 5×10⁻¹⁵)
     = √(5×10⁻⁹ / 5×10⁻¹²)
     = √1000 ≈ 31.6  → W ≈ 32배 크기 인버터 사용

Nopt = √(Rw·Cw / 2Rinv·Cinv)
     = √(1×10³ × 500×10⁻¹⁵ / 2×10×10³ × 5×10⁻¹⁵)
     = √(5×10⁻¹⁰ / 10⁻¹⁰)
     = √5 ≈ 2.2  → N=2개 리피터 삽입

리피터 없을 때 지연: Rw·Cw/2 = 1kΩ×500fF/2 = 250ps
리피터 삽입 후 지연: 대폭 감소 (L²→L 비례)

[배선 단면 구조]
  ←W→
  ┌──┐ ↑H(두께)     AR = H/W
  │  │ ↓             R = R□ × (L/W)
──┴──┴──────────     R□ = ρ/H
  ←T→ (절연층)       C = εdi·WL/T

[RC 모델 비교]              [Elmore 지연 RC 트리]
L형: R→C        지연=RC     소스─R1─R2─Ri─노드i
π형: C/2→R→C/2 지연=RC/2         │   │   │
T형: R/2→C→R/2 지연=RC/2        C1  C2  Ci Cj
분산RC:          지연=RC/2
                                TDi = R1(C1+C2+Ci+Cj)
                                    + R2(C2+Ci+Cj)
                                    + Ri(Ci+Cj)

[리피터 삽입]
긴 배선 (지연 ∝ L²):
[드라이버]──────────────────────[수신단]
```

```
리피터 삽입 (지연 ∝ L):
[드라이버]──[REP]──[REP]──[REP]──[수신단]
           L/N    L/N    L/N
```

Ch6. Clocking Elements

- **D-Latch**: CLK=1 → 투명(D=Q), CLK=0 → 불투명(Q 유지). 레벨 감지 래치
- **D Flip-Flop**: 마스터(CLK_bar)+슬레이브(CLK) 두 래치 직렬. 상승 에지 순간만 캡처
- **FF가 래치보다 선호되는 이유**: 더블 샘플링 문제 방지. 명확한 동기화
- **Setup Time**: 클럭 에지 이전 tsetup 동안 D 안정 필요. 측정: tclk-q가 10% 증가하는 시점
- **Hold Time**: 클럭 에지 이후 thold 동안 D 안정 필요. 측정: tclk-q가 10% 증가하는 시점
- **tpd vs tcd**: tpd = 최악 지연(출력 최종 안정), tcd = 최선 지연(출력 처음 흔들림). tcd ≤ tpd
- **클럭 스큐 영향**: Setup 위반 최악 = 수신 FF 클럭이 먼저 도달. Hold 위반 최악 = 수신 FF 클럭이 늦게 도달
- **Pulsed Latch**: Tpw만큼 최대 tpd 연장(Time Borrowing). 동시에 최소 tcd 조건 강화
- **Two-Phase Latch**: Setup overhead 없음. Time Borrowing = Tc/2 − tsetup. 매 Tc/2마다 Hold 조건 검사
- **Time Borrowing 의미**: 래치 투명 구간 동안 늦게 도착한 데이터도 통과 가능 → 느린 경로 허용

```
[D Flip-Flop 구조 (마스터-슬레이브)]
         CLKb          CLK
D ─→[D-Latch L1]─N1─→[D-Latch L2]─→ Q
    (CLK=0: 투명)    (CLK=1: 투명)
    (CLK=1: 불투명)  (CLK=0: 불투명)
→ Q는 CLK 상승 에지 순간의 D값만 저장

[Setup/Hold Time 타이밍]
D   ──[안정구간]──[새값]──────
          ↑            ↑
     tsetup전      thold후
          │               │
CLK ──────┼───────────────┼──
          ↑ 상승 에지 기준

[FF 파이프라인 타이밍]
Q1──[조합논리 CL]──D2
Tc ≥ tpcq + tpd + tsetup   (최대 지연)
tcd + tccq ≥ thold          (최소 지연)

[Two-Phase Latch Time Borrowing]
CLK  ─┐      ┌──────────
      └──────┘  Tc/2
CLKb ──────┐      ┌──────
           └──────┘

Q1 ────────(느리게 도착)──→
                     ↑ tborrow = Tc/2 - tsetup
```

▶ 예시 문제 1 — 최대 클럭 주파수 계산

> tpcq=0.3ns, tsetup=0.2ns, tpd(조합논리)=1.5ns. 최대 동작 주파수? 클럭 스큐 tskew=0.1ns가 추가되면?

```
스큐 없을 때:
  Tc ≥ tpcq + tpd + tsetup = 0.3 + 1.5 + 0.2 = 2.0ns
  fmax = 1/Tc = 1/2.0ns = 500 MHz

스큐 0.1ns 추가:
  Tc ≥ tpcq + tpd + tsetup + tskew = 2.0 + 0.1 = 2.1ns
  fmax = 1/2.1ns ≈ 476 MHz  (약 5% 감소)
```

▶ 예시 문제 2 — Hold Time 위반 검사

> tccq=0.1ns, thold=0.3ns, tcd(조합논리)=0.15ns, tskew=0.05ns
> Hold Time 위반 여부?

```
스큐 없을 때 조건: tcd + tccq ≥ thold
  0.15 + 0.1 = 0.25ns  <  0.3ns  →  ✖ Hold Time 위반!

스큐 포함 조건: tcd + tccq ≥ thold + tskew
  0.25ns  <  0.3 + 0.05 = 0.35ns  →  더욱 위반

해결책: 조합 논리 경로에 버퍼 삽입하여 tcd 증가
  필요 tcd ≥ thold + tskew - tccq = 0.35 - 0.1 = 0.25ns
```

▶ 예시 문제 3 — Pulsed Latch Time Borrowing

> FF 기반: Tc=2ns, tpcq=0.3ns, tsetup=0.2ns → 최대 tpd=1.5ns
> Pulsed Latch(Tpw=0.4ns)로 교체하면 최대 tpd는?

```
FF 최대 tpd: Tc - tpcq - tsetup = 2.0 - 0.3 - 0.2 = 1.5ns

Pulsed Latch 최대 tpd:
  tpd ≤ Tc - tpcq - tsetup + Tpw = 1.5 + 0.4 = 1.9ns

→ 0.4ns(26%) 추가 허용 → 더 복잡한 조합 논리 수용 가능

단, Hold Time 조건은 강화:
  tcd ≥ thold - tccq + Tpw  (Tpw만큼 더 커야 함)

[D Flip-Flop 구조 (마스터-슬레이브)]
         CLKb          CLK
D ─→[D-Latch L1]─N1─→[D-Latch L2]─→ Q
    (CLK=0: 투명)    (CLK=1: 투명)
    (CLK=1: 불투명)  (CLK=0: 불투명)
→ Q는 CLK 상승 에지 순간의 D값만 저장

[Setup/Hold Time 타이밍]
D   ──[안정구간]──[새값]──────
          ↑           ↑
     tsetup전     thold후
          │               │
CLK ──────┼───────────────┼──
          ↑ 상승 에지 기준

[FF 파이프라인 타이밍]
Q1──[조합논리 CL]──D2
Tc ≥ tpcq + tpd + tsetup   (최대 지연)
tcd + tccq ≥ thold          (최소 지연)

[Two-Phase Latch Time Borrowing]
CLK  ┐      ┌──────────
      └──────┘  Tc/2
CLKb ──────┐      ┌──────
```

```
            └──────┘
Q1 ────────(느리게 도착)──→
                    ↑ tborrow = Tc/2 - tsetup
```

Ch7. Dynamic Circuits

- **다이나믹 기본 동작**: CLK=0 → 프리차지(Y=VDD), CLK=1 → 평가(PDN 동작, 조건부 방전)
- **장점**: PMOS PUN 제거 → LE 감소, 트랜지스터 수 감소, 빠른 방전
- **단조성**: 평가 중 출력은 0→1만 가능. 1→0은 불가 (프리차지로만 1 복원)
- **단조성 문제**: 이전 단 출력이 평가 시작 순간 잠깐 1 → 다음 단 오평가
- **도미노 해결**: 다이나믹 + 인버터 → 출력 항상 0에서 시작 → 0→1만 전파. 비반전 로직
- **Unfooted**: 빠름, 프리차지 중 입력 0 필수. Footed: 안전, LE 나쁨
- **FF 뒤 첫 단**: 반드시 Footed (Q=1 상태에서 프리차지 시작 가능)
- **Keeper**: 약한 PMOS. 누설 전류 > Keeper > 이기면 안 됨 (평가 방해 금지)
- **전하 공유**: 내부 노드 부동 → 전하 재분배 → Vout 강하. 해결: 내부 노드도 프리차지
- **파이프라인**: CL1/CL2 반대 위상 클럭으로 교번 → 전체 클럭 주기 활용
- **차동 도미노**: F와 F' 동시 계산 → 비반전 제약 해소. 트랜지스터 2배
- **현재 위치**: 정적 CMOS에 밀림. 메모리 읽기/쓰기 경로(와이드 OR 구조)에 주로 사용
- **전력 문제**: 매 사이클 프리차지 스위칭 → 정적 CMOS보다 스위칭 활동 높음

```
[Unfooted vs Footed 다이나믹]
  Unfooted:           Footed:
    VDD                 VDD
     |                   |
  [PMOS,CLK=0]       [PMOS,CLK=0]  ← 프리차지
     |                   |
     Y                   Y
     |                   |
  [NMOS PDN]          [NMOS PDN]   ← 논리
     |                   |
    GND               [NMOS,CLK=1]  ← 풋 트랜지스터
                         |
                         GND

[도미노 로직]
    VDD
     |
  [PMOS,CLK=0]
     |
     X ──→ [INV] ──→ Y(출력)
     |           ↑
  [PDN]      Keeper(약한PMOS)
     |
    GND
프리차지: X=1 → Y=0
평가:     X=0 또는 1 → Y=1 또는 0
출력은 항상 0→1 방향만 가능

[전하 공유 문제 및 해결]
  문제:                    해결:
   VDD                     VDD
    |                       |
 [PMOS]                  [PMOS]
    |                       |
```

```
    X2(C2=VDD)             X2
    |                      |
 [NMOS A=1]            [NMOS A=1]
    |                      |
    X1(C1=0) ←부동        X1 ← [약한PMOS 프리차지]
    |                      |
 [NMOS B=0]            [NMOS B=0]
    |                      |
   GND                    GND
V(X2)=VDD×C2/(C1+C2)   X1도 VDD로 프리차지 → 공유 없음
```

▶ 예시 문제 1 — 전하 공유 전압 계산

> 다이나믹 게이트: VDD=1V, C2(출력노드)=20fF, C1(내부노드)=10fF
> 내부 노드 프리차지 없을 때, A=1, B=0이면 출력 전압은?

```
전하 보존: C2·VDD + C1·0 = (C1+C2)·V(X2)

V(X2) = VDD × C2/(C1+C2)
       = 1V × 20fF/(10fF+20fF)
       = 1V × 20/30
       = 0.667V

→ 원래 VDD(1V)에서 0.667V로 강하!
→ 인버터 트립 전압이 0.5V라면 출력이 틀려지진 않지만
  트립 전압이 0.7V라면 출력 오류 발생

해결: C1도 VDD로 프리차지 → V(X2) = VDD × C2/(C2+C2) = VDD (유지)
```

▶ 예시 문제 2 — 도미노 vs 정적 CMOS 전력 비교

> 동일 기능의 인버터: 정적 CMOS vs 도미노 로직. 스위칭 활동(SW) 비교

```
정적 CMOS 인버터 (A=1 고정):
  출력 노드: 변화 없음 → SW = 0
  전력 = 0 (정적 상태)

도미노 인버터 (A=1 고정):
  매 클럭마다 프리차지 트랜지스터 스위칭:
    CLK=0: 출력 노드 VDD로 충전 (1←0)
    CLK=1: A=1이면 즉시 방전 (0→1... 다시 프리차지)
  → 매 사이클 1회 스위칭 → SW=1
  전력 = CL·VDD²·f > 정적 CMOS

결론: 입력이 대부분 1인 경우 도미노가 훨씬 전력 소모 큼

[Unfooted vs Footed 다이나믹]
  Unfooted:           Footed:
    VDD                 VDD
     |                   |
  [PMOS,CLK=0]       [PMOS,CLK=0]  ← 프리차지
     |                   |
     Y                   Y
     |                   |
  [NMOS PDN]          [NMOS PDN]   ← 논리
     |                   |
    GND               [NMOS,CLK=1]  ← 풋 트랜지스터
                         |
                         GND

[도미노 로직]
```

```
    VDD
     |
  [PMOS,CLK=0]
     |
     X ──→ [INV] ──→ Y(출력)
     |           ↑
  [PDN]      Keeper(약한PMOS)
     |
    GND
프리차지: X=1 → Y=0
평가:     X=0 또는 1 → Y=1 또는 0
출력은 항상 0→1 방향만 가능

[전하 공유 문제 및 해결]
  문제:                    해결:
   VDD                      VDD
    |                        |
 [PMOS]                  [PMOS]
    |                        |
    X2(C2=VDD)               X2
    |                        |
 [NMOS A=1]              [NMOS A=1]
    |                        |
    X1(C1=0) ←부동          X1 ← [약한PMOS 프리차지]
    |                        |
 [NMOS B=0]              [NMOS B=0]
    |                        |
   GND                      GND
V(X2)=VDD×C2/(C1+C2)   X1도 VDD로 프리차지 → 공유 없음
```

Ch8. Memory Cell Operations

- **DRAM 구조**: 1T-1C. WL=1로 NMOS 켜서 BL↔C_cell 연결. C_cell 전하가 데이터
- **DRAM Dynamic 의미**: 전하 누설 → 시간 지나면 데이터 소실 → 64ms마다 리프레시 필수
- **DRAM 쓰기**: BL=VDD(쓰기1) 또는 BL=GND(쓰기0), WL=1 → C_cell 충방전
- **DRAM 읽기**: BL 플로팅 → WL=1 → C_cell과 C_BL 전하 공유 → ΔV_BL 발생 (수십~수백 mV)
- **파괴적 읽기**: 읽기 후 C_cell 전하 손상 → 센스 앰프가 증폭 후 반드시 복원
- **ΔV_BL이 작은 이유**: C_BL >> C_cell → 공유 후 전압 변화 미미 → 센스 앰프 필수
- **eDRAM Gain Cell**: 읽기/쓰기 경로 분리 → 비파괴 읽기. PMOS 사용(게이트 누설↓)
- **3T Gain Cell 데이터 유지**: “1” 유지 시간 > “0” 유지 시간 (자기 역방향 바이어스 효과)
- **Flash 구조**: 플로팅 게이트(FG) + 컨트롤 게이트. FG 전하량 → Vth 변화 → 데이터 표현
- **프로그래밍 (쓰기 “0”)**: 핫 전자 주입. 컨트롤 게이트+드레인 고전압 → 뜨거운 전자가 FG로 주입
- **소거 (“1”)**: FN 터널링. 소스 고전압 → 전자가 터널 산화막 통과해 FG 탈출. 블록 단위
- **Flash 내구성 제한**: 고전압 반복으로 터널 산화막 열화 → 통상 10,000~100,000회
- **NAND 구조**: 셀 직렬 연결 → 고밀도. 선택 셀=Vread(0V), 비선택 셀=Vpass(4-5V 강제 통과)
- **NOR 구조**: 셀 병렬 연결 → 임의 접근, XIP 가능. 펌웨어·부팅 코드 저장

```
[DRAM 1T-1C 셀]
  WL ──┤NMOS├──── BL
            |
         [C_cell]  ← 전하 저장
            |
           GND

읽기: BL 플로팅 → WL=1 → 전하 공유
ΔVbl = ±Ccell·VDD/2 / (Cbl+Ccell)  (매우 작음)

[Flash 셀 단면]
  컨트롤 게이트 (외부 접근 가능)
       |
  [인터폴리 유전체]
  [플로팅 게이트]  ← 전자 저장, 완전 절연
  [터널링 산화막] (~10nm)
  N+──────────────N+
  S     P기판      D

FG에 전자 있음 → Vth↑ → 읽기전류 없음 → "0"
FG에 전자 없음 → Vth↓ → 읽기전류 있음 → "1"

[NAND vs NOR Flash 구조]
NAND (직렬):           NOR (병렬):
BL                      BL
|                       |──[셀1]──WL1
[DSL]                   |──[셀2]──WL2
|                       |──[셀3]──WL3
[셀3]─WL3              GND
|
[셀2]─WL2  ← 선택 셀: Vread=0V
|            비선택 셀: Vpass=4~5V
[셀1]─WL1
|
[SSL]
|
SL(GND)
```

▶ 예시 문제 1 — DRAM 읽기 전압 변화 계산

> Ccell=30fF, Cbl=600fF, VDD=1.8V, BL 프리차지=VDD/2=0.9V "1" 읽기 시 ΔVbl과 BL 최종 전압은?

```
ΔVbl("1") = +Ccell·VDD/2 / (Cbl + Ccell)
           = +30fF × 0.9V / (600fF + 30fF)
           = +27 / 630
           = +0.0429V ≈ +43mV

BL 최종 전압 = 0.9V + 0.043V = 0.943V

"0" 읽기 시: ΔVbl = −43mV → BL = 0.857V

센스 앰프 감지 차이: 0.943V − 0.857V = 86mV
→ 이 작은 차이를 VDD 또는 GND로 증폭하는 것이 센스 앰프의 역할

Ccell/Cbl 비율이 클수록 ΔVbl 커짐 → DRAM 설계에서 Ccell 확보가 중요
```

▶ 예시 문제 2 — Flash 읽기 동작 판별

> NAND Flash 4셀 스트링. WL[1]의 셀을 읽으려 한다. 각 WL에 인가할 전압과 판독 원리를 설명하라.

```
WL[0], WL[2], WL[3]: Vpass = 4~5V  → 데이터와 무관하게 강제로 ON
WL[1]:               Vread = 0V     → 이 셀의 Vth에 따라 ON/OFF 결정

판독:
  셀 데이터 "1": FG에 전자 없음 → Vth 낮음(예: -1V)
                 Vread(0V) > Vth(-1V) → 셀 ON → 전류 흐름 → BL 방전 →
"1"

  셀 데이터 "0": FG에 전자 있음 → Vth 높음(예: 2V)
                 Vread(0V) < Vth(2V) → 셀 OFF → 전류 없음 → BL 유지 →
"0"

※ Vpass는 모든 셀의 가능한 Vth 최댓값보다 높아야 함

[DRAM 1T-1C 셀]
  WL ──┤NMOS├──── BL
            |
         [C_cell]  ← 전하 저장
            |
           GND

읽기: BL 플로팅 → WL=1 → 전하 공유
ΔVbl = ±Ccell·VDD/2 / (Cbl+Ccell)  (매우 작음)

[Flash 셀 단면]
  컨트롤 게이트 (외부 접근 가능)
       |
  [인터폴리 유전체]
  [플로팅 게이트]  ← 전자 저장, 완전 절연
  [터널링 산화막] (~10nm)
  N+──────────────N+
  S     P기판      D

FG에 전자 있음 → Vth↑ → 읽기전류 없음 → "0"
FG에 전자 없음 → Vth↓ → 읽기전류 있음 → "1"

[NAND vs NOR Flash 구조]
NAND (직렬):           NOR (병렬):
BL                      BL
|                       |──[셀1]──WL1
[DSL]                   |──[셀2]──WL2
|                       |──[셀3]──WL3
[셀3]─WL3               GND
|
[셀2]─WL2  ← 선택 셀: Vread=0V
|            비선택 셀: Vpass=4~5V
[셀1]─WL1
|
[SSL]
|
SL(GND)
```

Ch9. SRAM Design

- **6T 셀 구조**: NL+PL(왼쪽 인버터) + NR+PR(오른쪽 인버터) + XL+XR(접근 트랜지스터). 교차 피드백으로 쌍안정 유지
- **Hold 동작**: WL=0 → XL/XR 꺼짐 → 셀 고립 → 피드백 루프로 데이터 영구 유지. 리프레시 불필요
- **읽기 동작**: BL=BLb=VDD 프리차지 → WL=1 → Q=0 쪽 BL 방전 → ΔV 발생 → 센스 앰프 증폭

- **읽기 파괴 위험**: XR 통해 BL(VDD)→Q 노드 전류 → Q 전압 상승 → 인버터 트립 전압 초과 시 데이터 뒤집힘
- **쓰기 동작**: BL=0, BLb=1, WL=1 → XL vs PL 전투 → XL이 PL보다 강해야 쓰기 성공
- **Art of Balancing (NR:XR:PR ≈ 2:1:1)**:
  - NR 크게: 읽기 전류↑ 속도↑ / 과하면 트립 전압↓ → 읽기 중 셀 불안정
  - XR 크게: 읽기·쓰기 속도↑ / 과하면 Q 노드 전압↑ → 데이터 뒤집힘
  - PR 크게: SNM↑ 안정성↑ / 과하면 XL이 PL 이기기 어려움 → 쓰기 실패
- **읽기/쓰기 근본 딜레마**: X 크면 쓰기↑·읽기↓, X 작으면 읽기↑·쓰기↓ → 단일 비율로 해결 불가, 8T로 근본 해결
- **센스 앰프**: 클럭드 방식 주류. sense_clk 타이밍 핵심(너무 이르면 오독, 너무 늦으면 느림). 격리 트랜지스터로 BL 커패시턴스 분리
- **비트라인 프리컨디셔닝**: 프리차지(BL=BLb=VDD) + 이퀄라이저(BL=BLb 동일 전압). 이전 읽기 잔류 차이 제거
- **프리디코딩**: 주소를 1-of-4 그룹으로 미리 디코딩 → 최종 단 2입력 게이트만 → 면적·속도 개선
- **계층적 비트라인**: 로컬 BL(소수 셀) + 글로벌 BL 분리 → BL 커패시턴스↓ → ΔV↑ → 읽기 속도·안정성 향상
- **SNM**: 두 VTC의 눈(Eye) 안 최대 내접 정사각형 한 변 길이. 클수록 안정
- **Read SNM < Standby SNM**: 읽기 시 XR이 Q 노드 교란 → VTC 비대칭 → 눈 좁아짐 → 읽기가 안정성 병목
- **Random Vt Fluctuation**: 공정 미세화 → Vt 불균일 심화 → 극단적 경우 셀이 단안정(Mono-stable)으로 전락
- **8T SRAM**: 읽기 포트(RWL/RBL) 분리 → 읽기 시 저장 노드 교란 없음 → Read SNM = Standby SNM. 면적↑ 대가

```
[6T SRAM 셀]
BL          BLb
|            |
[XL]        [XR]  ← WL로 제어
|            |
Q ─┬─[PL+NL]─→ Qb ─┬─[PR+NR]─→ Q
   |    ↑           |    ↑
   VDD  GND         VDD  GND
   (PL) (NL)        (PR) (NR)

       WL ──────────────────────

읽기: BL=BLb=VDD → WL=1 → Q=0이면 BL 방전 → ΔV
쓰기: BL=0, BLb=1 → WL=1 → XL이 PL을 이겨야 함

[SNM 눈(Eye) 다이어그램]
Qb
1.0│╮         STANDBY
   │ ╲  ┌──┐   ← 눈 넓음
   │  └─│  │
   │    └─╮ │
   │       └─┘  READ  ← 눈 좁음 (XR이 Q 교란)
0.0└──────────── Q
   0.0        1.0
   SNM = 내접 정사각형 한 변

[8T SRAM 셀]
쓰기 포트:
WWL −[XL]− Q −[XR]− Qb
WBL              WBLb

읽기 포트 (저장 노드 교란 없음):
Q ──┤RN1├──[RN2]── RBL
```

```
    (게이트)
RWL ──────────────

[클럭드 센스 앰프]
BL    BLb
|      |
[격리 트랜지스터]  ← sense_clk으로 제어
|      |
bit  bit_b
|      |
[N1]  [N2]  ← 입력 차동 쌍
|      |
[재생 피드백 루프]  ← 작은 차이 → rail-to-rail 증폭
|
sense_clk
|
GND
```

▶ 예시 문제 1 — SRAM 읽기 안정성 분석

> 6T SRAM: Q=0 저장. 읽기 중 BL=VDD, WL=1이 켜짐. NR=2k, XR=4k, PR=8k(Ω 단위 ON 저항)일 때 Q 노드 전압과 위험 여부를 분석하라. (인버터 PL-NL 트립 전압=0.4V)

```
읽기 중 Q 노드 전압 (전압 분배):
  BL(VDD=1V) → XR → Q 노드 → NR → GND

  전류 경로: VDD/(XR + NR) = 1V/(4k + 2k) = 0.167mA
  Q 전압 = NR/(XR+NR) × VDD = (2k/6k) × 1V = 0.333V

Q=0.333V < 트립 전압(0.4V) → 안전 ✅

만약 XR을 2kΩ으로 줄이면(XR=NR):
  Q = NR/(XR+NR) × VDD = (2k/4k) × 1V = 0.5V > 0.4V → ❌ 불안정!

결론: NR < XR 조건이 읽기 안정성의 핵심
      NR:XR = 2:1 비율이 이를 보장
```

▶ 예시 문제 2 — 쓰기 성공 조건 분석

> 6T SRAM: Q=1 저장 상태에서 “0”을 쓰려 한다. BL=0, BLb=1, WL=1. XL=2kΩ, PL=8kΩ (ON 저항) 쓰기 성공 여부와 Q 노드 전압?

```
쓰기 중 Q 노드:
  VDD(1V) → PL → Q 노드 → XL → GND

  Q 전압 = XL/(PL+XL) × VDD = (2k/10k) × 1V = 0.2V

  Q가 0.2V로 내려감 → 오른쪽 인버터(PR+NR)가
  Qb를 1로 올림 → 피드백으로 Q가 더 내려감 → 쓰기 성공 ✅

만약 XL=PL=8kΩ이면:
  Q = 8k/16k × 1V = 0.5V = 트립 전압 경계 → 불안정

결론: XL < PL 조건(즉 XL이 PL보다 강해야)이 쓰기 성공 조건
```

▶ 예시 문제 3 — 프리디코딩 게이트 수 절감

> 4비트 주소(16개 WL) 디코더를 직접 디코딩 vs 프리디코딩 비교

```
직접 디코딩:
  16개 × 4입력 AND = 64개 게이트 입력 (트랜지스터 ∝ 128개)
```

```
프리디코딩 (2+2 분할):
  A[1:0] → 1-of-4 프리디코더: 2입력 AND 4개 = 8개 게이트 입력
  A[3:2] → 1-of-4 프리디코더: 2입력 AND 4개 = 8개 게이트 입력
  최종 단: 2입력 AND 16개 = 32개 게이트 입력
  합계: 8 + 8 + 32 = 48개 (직접 대비 25% 절감)

속도 측면:
  직접: 4입력 AND → 느림 (LE 큼)
  프리디코딩: 2입력 AND만 → 빠름 (LE 작음)

[6T SRAM 셀]
BL          BLb
|            |
[XL]        [XR]  ← WL로 제어
|            |
Q ──┬──[PL+NL]──→ Qb ──┬──[PR+NR]──→ Q
    |    ↑                |    ↑
   VDD  GND              VDD  GND
   (PL) (NL)             (PR) (NR)

       WL ──────────────────────────

읽기: BL=BLb=VDD → WL=1 → Q=0이면 BL 방전 → ΔV
쓰기: BL=0, BLb=1 → WL=1 → XL이 PL을 이겨야 함

[SNM 눈(Eye) 다이어그램]
Qb
1.0│╮         STANDBY
   │ ╲  ┌───┐   ← 눈 넓음
   │  └─┤   │
   │    └─╮ │
   │      └─┘  READ  ← 눈 좁음 (XR이 Q 교란)
0.0└──────────── Q
   0.0        1.0
   SNM = 내접 정사각형 한 변

[8T SRAM 셀]
쓰기 포트:
WWL −[XL]− Q −[XR]− Qb
WBL              WBLb

읽기 포트 (저장 노드 교란 없음):
Q ──┤RN1├──[RN2]── RBL
    (게이트)
RWL ──────────────

[클럭드 센스 앰프]
BL    BLb
|      |
[격리 트랜지스터]  ← sense_clk으로 제어
|      |
bit  bit_b
|      |
[N1]  [N2]  ← 입력 차동 쌍
|      |
[재생 피드백 루프]  ← 작은 차이 → rail-to-rail 증폭
|
sense_clk
|
GND
```