

11. 반도체 공정 — 라이트 (설계 직무 기본 상식)

⚠️ 우선순위 낮음. 당신이 지원한 건 **설계(Design)** 직무다. 8대공정·소자물성·양산은 JD상 **별도 직무군** (Photo공정, 소자-ESD/TCAD, NAND공정 등)이다. 따라서 이 문서는 "깊이 파는" 정독서가 아니라, **면접에서 기본 상식으로 한 번쯤 나올 때 1분 안에 막힘없이 답하는** 라이트 레퍼런스다. 시간이 부족하면 이 문서는 가장 마지막에 본다.

단, 후기상 "8대공정 순서", "포토 공정", "식각 공정", "SCE" 는 설계 직무 면접에서도 기본기로 묻힌 사례가 있으므로(★확인), "모른다"는 인상은 주지 않을 정도로만 챙긴다. **핵심은 암기가 아니라 "왜 이 순서인가"를 한 문장으로 설명하는 것.**

1. 8대 공정 — 순서와 "왜"

반도체는 **모래(실리콘)**를 웨이퍼로 만들고 → 그 위에 **회로를 층층이 쌓아** → **검사하고** → **포장**하는 흐름이다. "8대 공정"은 이 흐름을 8단계로 나눈 것이다.

#	공정	한 줄 요약	왜 이 위치인가
1	웨이퍼 제조	실리콘 잉곳을 잘라 원판(웨이퍼) 제작	모든 회로를 올릴 "도화지"가 먼저 있어야 함
2	산화(Oxidation)	웨이퍼 표면에 SiO ₂ 절연막 형성	회로를 그리기 전 보호·절연층이 필요
3	포토 (Photolithography)	빛+마스크로 회로 패턴을 PR(감광액)에 전사	"설계도를 웨이퍼에 베껴 그리는" 핵심 단계
4	식각(Etching)	패턴대로 불필요한 부분을 깎아냄	포토로 그린 패턴을 실제 구조로 "조각"
5	증착(Deposition)/ 이온주입	박막을 입히고(증착), 불순물 주입(도핑)으로 전기적 특성 부여	깎은 구조에 도체/절연/반도체 성질을 넣음
6	금속배선 (Metallization)	소자들을 금속선으로 연결	만든 소자들을 회로로 "배선 연결"
7	EDS(웨이퍼 테스트)	웨이퍼 상태에서 전기적 양·불량 선별	포장 전에 불량을 먼저 걸러 비용 절감
8	패키지(Packaging)	칩을 잘라 외부와 연결·보호 포장	외부에서 쓸 수 있는 "제품"으로 마무리

※ 포토·식각·증착·이온주입은 한 층을 만들 때마다 **여러 번 반복**된다(수십~수백 회). 8단계는 큰 흐름일 뿐.

면접용 한 문장: "웨이퍼 위에 회로를 그리고(전공정: 포토·식각·증착·주입·배선) → 전기적으로 완성하고 → 불량을 걸러(EDS) → 제품으로 포장(패키지)하는 순서입니다. 핵심은 그릴 도화지를 먼저 만들고, 패턴을 그린 뒤 깎고 채우고 연결하고, 마지막에 검사·포장한다는 논리적 순서입니다."

2. 포토 공정 (Photolithography) — 30초 버전

빛으로 회로 패턴을 웨이퍼에 옮기는 반도체 미세화의 심장.

흐름: 감광액(PR) 도포 → 노광(마스크 통과한 빛 조사) → 현상(빛 받은/안 받은 부분 선택 제거). 이후 식각·이온주입의 "본"이 된다.

- **미세화** = 더 짧은 파장의 빛: 불화아르곤(ArF) → EUV(극자외선, 13.5nm). 파장이 짧을수록 더 가는 선을 그릴 수 있다.
- **멀티패터닝**: EUV 전에는 한 번에 못 그리는 미세 패턴을 여러 번 나눠 그림(공정 복잡·비용↑). EUV가 이를 일부 대체.
- **설계자 연결**: 포토의 한계(해상도·overlay 정합)가 곧 **Design Rule**(설계 규칙)이 된다. 설계는 이 규칙 안에서 그려야 한다(DRC).

3. 식각 공정 (Etching) — 30초 버전

포토로 그린 패턴대로 불필요한 막을 깎아내 실제 구조를 만드는 공정.

- **건식(dry, 플라즈마) vs 습식(wet, 화학용액)**. 미세 패턴은 방향성 좋은 건식(이방성 식각)이 주력.
- **종횡비(aspect ratio)**: 3D NAND처럼 깊게 파야 할수록(고종횡비 식각) 난도 급상승 → NAND 단수 경쟁의 핵심 난제.
- **설계자 연결**: 식각 정밀도·균일도가 소자 특성 산포 → 결국 **PVT 변이·코너**로 STA에 반영된다.

4. 설계자가 알아야 할 "공정→설계" 연결고리 (이게 진짜 핵심)

공정 자체를 깊이 알 필요는 없다. 대신 **공정이 설계에 어떤 제약·변수로 들어오는지**만 정확히 안다:

- **미세화(노드 축소)** → SCE·leakage↑ → DRAM retention 악화, 저전력 설계 중요([concepts/01](#) , [08](#))
- **공정 변이(산포)** → **PVT corner / OCV** → STA가 여러 코너를 봐야 하는 이유([concepts/06](#))
- **포토 해상도·overlay 한계** → **Design Rule / DRC** → 배치설계의 제약
- **EUV·멀티패터닝 비용** → PPA·수율 trade-off의 배경
- **3D 적층(Wafer Bonding, 하이브리드 본딩)** → HBM/3D DRAM/3D NAND의 패키징·구조([concepts/04](#))
- **FinFET/GAA** → 미세 노드에서 게이트 제어력 회복([concepts/01](#))

면접 태도: 공정 질문이 깊게 들어오면 — "저는 설계 직무 지원자라 공정은 기본 흐름 수준으로 이해하고 있고, 제가 집중한 건 그 공정 변이가 설계에 PVT corner·Design Rule·retention으로 들어오는 지점입니다" 로

설계자 시각으로 우아하게 착지한다. 모른다고 위축되지 말 것 — 이걸 당신 직무의 핵심이 아니다.

스스로 점검 (라이트)

1. 8대 공정 순서를 "도화지→그리기→깎기→채우기→연결→검사→포장" 논리로 한 문장에 말할 수 있는가?
2. 포토 공정의 3단계(도포·노광·현상)와 EUV가 왜 필요한지 말할 수 있는가?
3. 식각의 건식/습식 차이와 3D NAND 고종횡비 난제를 연결할 수 있는가?
4. "공정 변이 → PVT corner → STA"의 연결고리를 설명할 수 있는가? ← **설계자에겐 이게 1번보다 중요**
5. 공정 질문이 깊어질 때 "설계자 시각"으로 착지하는 멘트가 준비됐는가?

더 깊은 소자/미세화 물리는 `concepts/01_소자_MOSFET_완전이해.md` 에. 이 문서는 여기까지면 충분하다.