

B_HBM — High Bandwidth Memory

🔥 DRAM die를 TSV로 수직 적층하고 1024~2048-bit 초광대역 I/O를 인터포저로 GPU 옆에 붙여 TB/s급 대역폭을 최저 에너지로 공급하는 메모리 · 🗑️ P2 · 🧠 대역폭=IO폭×속도÷8 이라는 한 줄이 곧 버스 설계식 — SerDes 폭/속도 trade-off의 메모리판

핵심 개념

- **왜 HBM:** AI/HPC는 연산보다 **메모리 대역폭이 병목(memory wall)**. HBM은 초광대역 I/O를 moderate 클럭으로 굴려 **bit당 에너지 최저 + 대역폭 최고 + 패키지 내 집적**을 동시에 달성.
- **구조:** DRAM core die들을 TSV(Through-Silicon Via, 다이 관통 구리 via) + micro-bump로 수직 적층. 최하단 **base die(logic die)**가 인터페이스·테스트·(HBM4는 커스텀 로직) 담당, **2.5D 실리콘 인터포저**로 GPU와 연결.
- **스택:** 8-Hi / 12-Hi / 16-Hi (die를 8/12/16층). 같은 높이에 더 쌓으려 die를 40% 박형화.
- **대역폭 공식:** $BW = IO\text{폭} \times \text{per-pin 속도} \div 8(\text{byte})$.
- HBM3: $1024\text{-bit} \times 6.4\text{Gbps} \div 8 = \mathbf{819\ GB/s}$
- HBM3E: $1024\text{-bit} \times 9.6\text{Gbps} \div 8 = \approx \mathbf{1.23\ TB/s}$
- HBM4: $2048\text{-bit} \times 8\text{Gbps}(\text{JEDEC}) \div 8 = \mathbf{2.0\ TB/s}$ (SK하이닉스 10Gbps → $\approx \mathbf{2.5\ TB/s}$)
- **HBM3E:** 1024-bit IO, **9.2~9.6 Gbps/pin**, 12-Hi=**36GB**(12×3GB), $\approx \mathbf{1.2\ TB/s/stack}$. SK하이닉스 세계 첫 12-Hi 36GB 양산, 16-Hi 48GB 샘플.
- **HBM4: JEDEC JESD270-4 (2025.04.16 확정).** 2048-bit IO(2015년 이후 처음 폭 2배), 채널 16→32(채널당 2 pseudo-channel), JEDEC 8Gbps → 2 TB/s, **SK하이닉스 10Gbps → 2.5 TB/s+**. 16-Hi=**48GB**. **2026 양산**(SK하이닉스 개발 완료, 삼성 2026.02 양산 발표). 엔비디아 **Vera Rubin**용. base die를 파운드리 로직 공정으로 제작(SK하이닉스-TSMC).
- **SK하이닉스 위상:** 2025 HBM 점유 $\sim 52\%$, HBM4(2026) $\sim 54\%$ 전망. 엔비디아 HBM의 $\sim 90\%$ 공급, HBM4 물량 $\sim 2/3$ (약 70%) 선점.
- **AI 가속기 관계:** GPU 연산엔진이 데이터를 굶지 않게 HBM이 2.5D로 바로 옆에서 공급. **용량(GB)=모델 크기 한계**, **대역폭(TB/s)=토큰 throughput 한계**.

예상 면접 Q&A

Q1. HBM을 왜 쓰는가? GDDR로는 안 되나?

A. AI/HPC 워크로드는 연산보다 **메모리 대역폭에서 막히는 memory wall** 문제가 큼니다. GDDR도 per-pin 속도를 극단으로 올려 대역폭을 내지만, 그만큼 전력과 핀 수, 보드 면적이 커집니다. HBM은 DRAM die를 TSV로 수직 적층해 **1024~2048-bit의 초광대역 I/O**를 moderate 클럭으로 굴리므로, 같은 대역폭을 **훨씬 낮은 bit당 에너지와 작은 패키지 면적**으로 냅니다. 그래서 GPU 한 패키지에 TB/s급 대역폭과 수십 GB 용량을 인터포저 위에 집적할 수 있습니다. - L, 꼬리질문: HBM의 단점은? → TSV·인터포저·스택 본딩으로 **공정 난도·원가·발열**이 높고 수율 확보가 어렵다. - 🧠 설계 브릿지: "폭을 넓혀 속도를 낮춘다"는 전형적 버스 설계 선택. 광폭은 Si는 쉬워지나 라우팅·면적이 늘고, 협폭 고속은 DFE 등 등화가 필요 — SerDes 설계와 같은 trade-off.

Q2. HBM의 대역폭을 어떻게 계산하나? 예를 들어 설명하라.

A. 대역폭 = I/O 폭 × per-pin 데이터 속도 ÷ 8(byte 환산)입니다. HBM3는 $1024\text{-bit} \times 6.4\text{Gbps} \div 8 = 819\text{ GB/s}$, HBM3E는 $1024\text{-bit} \times 9.6\text{Gbps} \div 8 \approx 1.23\text{ TB/s}$ 가 한 스택당 대역폭입니다. HBM4는 I/O 폭이 **2048-bit로 2배**가 되어, JEDEC 기준 8Gbps에서도 2.0 TB/s, SK하이닉스가 목표하는 10Gbps에서는 약 2.5 TB/s가 나옵니다. 즉 HBM4의 도약은 속도보다 **I/O 폭을 2배로 늘린 것**이 핵심입니다. - L, 꼬리질문: 폭을 늘리는 게 속도를 올리는 것보다 유리한 점? → 같은 대역폭을 낮은 per-pin 클럭으로 내므로 SI·전력 부담이 작다. 단, 인터포저 배선 수와 base die 복잡도가 늘어난다. - 🧠 설계 브릿지: 이 식은 디지털 버스 대역폭 산정식 그대로. 폭(병렬도) vs 클럭(주파수)로 throughput을 맞추는 건 데이터패스 설계의 기본.

Q3. TSV, micro-bump, base die가 각각 무슨 역할인가?

A. TSV는 DRAM die를 수직으로 관통하는 구리 via로, 적층된 die 사이를 위아래로 잇는 전기 통로입니다. die와 die 사이는 **micro-bump**(또는 HBM4 세대의 hybrid bonding)로 물리·전기 접합합니다. 최하단 **base(logic) die**는 스택을 외부와 잇는 인터페이스, 테스트, 전력 분배를 담당하고, HBM4부터는 여기에 **커스텀 로직**을 넣어 파운드리 로직 공정으로 만들 수 있습니다. 이 base die가 2.5D 실리콘 인터포저를 통해 GPU와 연결됩니다. - L, 꼬리질문: 왜 HBM4 base die를 로직 파운드리에서 만드나? → 고속 인터페이스·연산 로직은 로직 공정이 유리. SK하이닉스는 TSMC와 협업해 base die를 제작. - 🧠 설계 브릿지: base die는 사실상 메모리 컨트롤러 인접 로직 SoC — 고속 I/O, 테스트(DFT/BIST), 전력 관리 등 디지털 설계 역량이 직접 쓰이는 지점.

Q4. HBM3E의 스펙을 말해보라.

A. HBM3E는 **1024-bit I/O**에 per-pin **9.2~9.6 Gbps**로, 12-Hi 스택이면 layer당 $3\text{GB} \times 12 = 36\text{GB}$ 용량, 스택당 대역폭 **약 1.2 TB/s**입니다. SK하이닉스가 세계 최초로 12-Hi 36GB를 양산했고, die를 40% 박형화해 8-Hi와 같은 높이에 50% 더 많은 용량을 담았습니다. 엔비디아 Blackwell Ultra, AMD MI325X 같은 가속기에 들어갑니다. 16-Hi 48GB도 샘플 단계입니다. - L, 꼬리질문: 12-Hi가 8-Hi 대비 어려운 점? → 같은 높이 유지를 위한 박형화, TSV 정렬, warpage·발열 관리가 까다롭다. - 🧠 설계 브릿지: 용량은 die 적층으로, 대역폭은 IO폭×속도로 결정 — 두 축을 분리해서 보는 사고가 시스템 메모리 설계의 출발점.

Q5. HBM4는 HBM3E와 무엇이 다른가?

A. 가장 큰 변화는 **I/O 폭이 1024→2048-bit로 2배**가 된 것으로, 2015년 HBM 등장 이후 처음입니다. 독립 채널도 16→32개(채널당 pseudo-channel 2개)로 늘었습니다. JEDEC JESD270-4가 **2025년 4월 확정**됐고 기준 속도 8Gbps에서 2.0 TB/s, SK하이닉스는 **10Gbps로 약 2.5 TB/s+**를 목표합니다. 16-Hi=48GB이고 **2026년 양산**입니다. 또 base die를 **로직 파운드리 공정**으로 만들어 커스텀 로직을 넣는 것이 구조적 전환점이며, 엔비디아 **Vera Rubin**에 채택됩니다. - L, 꼬리질문: HBM4가 속도보다 폭을 키운 이유? → per-pin 속도를 더 올리면 SI·전력 한계에 부딪힘. 폭을 2배로 늘리는 게 같은 대역폭을 더 낮은 에너지로 내는 길. - 🧠 설계 브릿지: 채널 16→32, pseudo-channel 도입은 컨트롤러 측 스케줄링·동시성 설계를 바꾼다 — bank group 분산과 같은 병렬성 관리 문제.

Q6. HBM 시장에서 SK하이닉스의 위치는?

A. SK하이닉스는 **2025년 HBM 시장 점유율 약 52%**로 1위이고, HBM4(2026)에서도 약 54% 점유가 전망됩니다. 특히 **엔비디아 HBM의 약 90%**를 공급하며 차세대 HBM4 물량도 **약 2/3(70%에 근접)**을 선점한 것으로 알려져 있습니다. 세계 최초 12-Hi 36GB HBM3E 양산, HBM4 개발 완료 등 기술 리더십이 점유율로 이어지고 있습니다. - L, 꼬리질문: 경쟁사 대비 SK하이닉스 강점? → MR-MUF 같은 패키징 기술과 양산 수율,

엔비디아와의 선행 협업. - 🧠 설계 브릿지: HBM 리더십은 곧 base die·고속 I/O·테스트 등 설계·검증 인력 수요 — 제 RTL sign-off/검증 자동화 경험이 닿는 영역.

Q7. HBM과 AI 가속기(GPU)의 관계를 설명하라.

A. 대형 모델 추론·학습은 행렬 연산 데이터를 엄청난 속도로 공급받아야 하는데, GPU 연산엔진(텐서코어)은 빠르지만 메모리가 못 따라오면 **연산 유닛이 데이터를 굶는 memory wall**이 생깁니다. HBM은 GPU die 바로 옆 2.5D 인터포저에 올라가 TB/s급 대역폭을 공급해 이 병목을 줄입니다. 시스템 관점에서 **HBM 용량(GB)은 올릴 수 있는 모델 크기를, HBM 대역폭(TB/s)은 초당 토큰 처리량을 결정합니다.** 그래서 가속기 세대마다 HBM 세대가 함께 묶여 발표됩니다(예: Vera Rubin-HBM4). - L, 꼬리질문: 그럼 다음 한계는? → 대역폭을 더 올려도 데이터 이동 자체의 에너지가 병목 → PIM(연산을 메모리 안으로) 같은 접근으로 확장. - 🧠 설계 브릿지: memory wall은 컴퓨터-메모리 인터페이스 설계 문제. 데이터 이동 최소화는 캐시·NoC·데이터패스 설계와 같은 사고이며 PIM으로 이어진다.

30초 암기 요약

- HBM = DRAM die를 TSV+micro-bump로 적층, **base(logic) die** + 2.5D 인터포저로 GPU 옆에 붙임. memory wall 해결.
- **대역폭 = IO폭 × per-pin속도 ÷ 8.** HBM3 819GB/s → HBM3E 1.2TB/s → HBM4 2~2.5TB/s.
- **HBM3E:** 1024-bit, **9.2~9.6Gbps**, 12-Hi **36GB**, ~1.2TB/s. SK하이닉스 세계 첫 12-Hi 36GB 양산.
- **HBM4:** **2048-bit(폭 2배)**, 채널 16→32, **JEDEC 2025.04 확정**, 8Gbps→2TB/s, **SK하이닉스 10Gbps→2.5TB/s+**, 16-Hi **48GB**, **2026 양산**, Vera Rubin.
- HBM4 base die = **로직 파운드리(TSMC) 공정** + 커스텀 로직.
- SK하이닉스 **HBM 점유 ~52%(2025)**, 엔비디아 HBM **~90% 공급**, HBM4 **~2/3 선점**.
- 용량(GB)=모델 크기, 대역폭(TB/s)=토큰 throughput. 스택 8/12/16-Hi.