

J_PROCESS — 설계자가 알 정도의 반도체 공정

🔴 증착·포토·에칭의 반복으로 회로를 새기고, EUV/High-NA로 미세화하며, DRAM은 capacitor 종횡비·NAND는 적층으로 집적, 불량은 redundancy로 repair하는 흐름 · 📄 P3 · 🧠 yield·redundancy·repair는 DFT/MBIST·spare 할당 그 자체 — 설계가 공정 불량을 회로로 구제

핵심 개념

- 3대 단위공정(반복): 증착(Deposition) 막 형성(CVD/ALD/PVD) → 포토(Litho) 패턴 전사(resist 도포→노광→현상) → 에칭(Etch) 불필요부 제거. 이 cycle을 수백 번 반복해 다층 회로 완성. (+이온주입·CMP)
- EUV: 파장 13.5nm 극자외선 노광. 멀티패터닝 횟수를 줄여 미세 패턴을 한 번에 → DRAM 1a~1c 노드에 도입.
- High-NA EUV: 렌즈 개구수 NA 0.33 → 0.55. 더 미세한 해상도 → sub-10nm·차세대 노드용.
- 스케일링(미세화): 최소 피쳐 F를 줄여 같은 면적에 더 많은 소자 → 밀도·원가·성능 개선. 단 물리·Si·열 한계에 점점 부딪힘.
- DRAM 미세화 = capacitor 종횡비 문제: 셀을 줄여도 sensing/retention에 필요한 셀 capacitance(~수~수십 fF)는 유지해야 함 → 캡을 길쭉하게(고종횡비, >100:1 실린더/필러) 만들어야 함 → 제조·기계적 안정성이 극도로 까다로움. = "DRAM은 줄이기 어렵다".
- NAND 미세화 = 적층(stackings): 평면을 줄이는 대신 Z축으로 셀을 쌓음(300단+). 난제는 깊은 channel hole 고종횡비 etch·균일도·warping → hybrid bonding으로 해결.
- 수율(Yield): 웨이퍼당 양품 die 비율. 결함 밀도·공정 산포가 좌우. 메모리는 규칙적 array라 redundancy로 구제 가능.
- Redundancy / Repair: 여분의 spare row/column(DRAM)·spare block/plane(NAND)를 두고, 테스트로 불량 위치를 찾아 fuse(laser/e-fuse)로 spare에 재매핑 → 수율 회복. BIST로 테스트, BISR로 자가 복구.

예상 면접 Q&A

Q1. 반도체 공정의 큰 흐름을 설계자 수준에서 설명하라.

A. 핵심은 증착→포토→에칭의 반복입니다. 먼저 증착으로 절연막/금속막 등을 웨이퍼에 입히고, 포토(리소그래피)로 그 위에 감광제를 바른 뒤 마스크를 통해 빛을 쏘여(노광) 회로 패턴을 전사하고 현상합니다. 이어 에칭으로 패턴 밖의 막을 제거하고, 필요하면 이온주입으로 도핑하고 CMP로 평탄화합니다. 이 cycle을 수백 번 반복하면서 트랜지스터와 다층 배선을 쌓아 칩을 완성합니다. 미세 패턴일수록 노광이 핵심 병목이라 EUV가 중요해집니다. - Q, 꼬리질문: 왜 한 번에 안 만들고 반복하나? → 칩은 수십 층의 소자·배선을 적층한 3차원 구조라, 층마다 패턴닝·에칭을 따로 해야 한다. - 🧠 설계 브릿지: 레이아웃(GDS)의 각 layer가 곧 마스크 한 장 → 내가 그린 회로가 물리적 마스크·공정 step으로 번역되는 접점.

Q2. EUV와 High-NA EUV의 차이는?

A. EUV는 파장 13.5nm의 극자외선을 쓰는 노광 기술로, 기존 ArF(193nm)에서 미세 패턴을 만들 때 필요하던 복잡한 멀티패터닝 횟수를 줄여 한 번의 노광으로 더 작은 피치를 그립니다. High-NA EUV는 같은 13.5nm

파장이되 렌즈 개구수(NA)를 0.33에서 0.55로 키워 해상도를 더 높인 것으로, sub-10nm급 차세대 노드를 겨냥합니다. DRAM은 1a 노드부터 EUV를 본격 도입했고 1c는 EUV layer를 5~6장까지 늘렸습니다. - L, 꼬리질문: EUV의 비용·난점? → 장비가 극도로 비싸고 광원 power·마스크(반사형)·pellicle·throughput이 과제. 그래서 꼭 필요한 layer에만 쓴다. - 🧠 설계 브릿지: 미세 노드일수록 layout이 litho 규칙(멀티패터닝 컬러링, EUV 제약)에 묶임 — DRC/litho-aware 설계는 디지털 P&R 사인오프의 연장.

Q3. DRAM과 NAND의 미세화 방식이 왜 다른가?

A. DRAM은 capacitor의 종횡비가 발목을 잡습니다. 셀을 줄여도 신호 감지와 retention을 위해 필요한 셀 capacitance는 유지해야 하므로, 좁아진 면적에서 용량을 확보하려면 캡을 위로 길쭉하게(종횡비 100:1 이상) 세워야 하고 이게 제조·기계적 안정성에서 극도로 어렵습니다. 그래서 DRAM은 평면 미세화가 더디고 4F²/3D DRAM으로 우회합니다. 반면 NAND는 평면 미세화를 포기하고 셀을 Z축으로 쌓는 3D로 갔습니다. 면적당 비트를 layer 수로 올리니, 난제는 미세 패터닝이 아니라 깊은 channel hole을 균일하게 뚫는 고종횡비 etch입니다. - L, 꼬리질문: DRAM도 NAND처럼 3D로 쌓으면 안 되나? → 가는 중이지만(3D DRAM), 캡과 access tr을 함께 3D로 구현하는 난도가 NAND 셀보다 훨씬 높다. - 🧠 설계 브릿지: 같은 "집적도 향상"을 한쪽은 평면 종횡비, 다른쪽은 적층으로 푸는 것 — 제약이 다르면 해법 축이 달라진다는 설계 일반 원리.

Q4. 수율(yield)이 무엇이고 메모리는 어떻게 끌어올리나?

A. 수율은 웨이퍼에서 만든 die 중 정상 동작하는 양품의 비율로, 결함 밀도와 공정 산포가 낮을수록 높습니다. 메모리는 셀이 규칙적으로 반복되는 array 구조라 redundancy(여분 회로)로 불량률 구제할 수 있다는 점이 로직과 다릅니다. 즉 결함이 있는 die를 버리는 대신, 미리 넣어둔 여분 row/column이나 block으로 불량 위치를 재매핑(repair)해서 양품으로 살립니다. 이 덕에 메모리는 결함이 있어도 상당수 회복돼 수율이 유지됩니다. - L, 꼬리질문: redundancy를 무한정 넣으면? → 여분 회로가 면적·원가를 먹고, 그 자체도 불량 날 수 있어 적정량 trade-off. - 🧠 설계 브릿지: 수율·면적·redundancy 균형은 floorplanning·면적 예산 결정과 같은 설계 trade-off 문제.

Q5. Redundancy/repair는 구체적으로 어떻게 동작하나? (설계 연결)

A. array에 미리 spare row/column(DRAM), spare block/plane(NAND)을 넣어 둡니다. 웨이퍼 테스트에서 BIST(built-in self-test)가 불량 셀의 주소를 찾아내면, fuse(레이저 fuse 또는 전기적 e-fuse)를 프로그램해서 해당 불량 주소가 들어오면 디코더가 spare로 우회하도록 재매핑합니다. 이걸 칩 스스로 수행하면 BISR(built-in self-repair)입니다. 즉 공정에서 생긴 물리적 불량을 회로(디코더+fuse+테스트 로직)로 덮어 양품을 만드는 것입니다. - L, 꼬리질문: repair 정보는 어디 저장되나? → fuse array에 비휘발적으로 저장, 부팅 시 로드해 주소 재매핑을 활성화. - 🧠 설계 브릿지: BIST/BISR·fuse·spare 디코더는 전형적 DFT 디지털 회로 — 제 검증/sign-off 방법론이 직접 닿고, 공정 불량과 설계가 만나는 정확한 접점.

30초 암기 요약

- 공정 = 증착→포토→에칭 반복(+이온주입·CMP), GDS layer 1장 = 마스크 1장.
- EUV 파장 13.5nm, High-NA = NA 0.33→0.55(sub-10nm). DRAM 1a~1c에 EUV 도입.
- DRAM 미세화 = capacitor 고종횡비(>100:1) 난제 → 4F²/3D로 우회. "줄이기 어렵다".
- NAND 미세화 = Z축 적층(300단+), 난제는 channel hole 고종횡비 etch.
- 수율 = 양품 die 비율, 메모리는 규칙적 array라 redundancy로 구제.
- Repair = spare row/col·block + fuse(laser/e-fuse) 재매핑, BIST 검출 → BISR 자가복구 = DFT 디지털 회로.

