

SK하이닉스 2026 Talent hy-way 신입 지원서 (제출본)

제출일: 2026-06-25 원본: 지원서_20260625.pdf (SK Careers 출력) 용도: 면접 대비용 정리본 — 제출본 그대로 옮긴 뒤 면접 질문 예상·답변 준비

1. 인적사항·지원정보

항목	내용
이름	이관표 (남, 1998-09-05, 만 27세)
연락처	010-3705-5984 / kwanpyo98@gmail.com
국적	대한민국
주소	(16507) 경기 수원시 영통구 의의동 1331 202-312
병역	군필 / 현역병 / 육군 (2019-01 입소 / 2020-08 제대)
장애·보훈	비대상 / 비대상
지원 공고	[6월] Talent hy-way 신입 (이천/분당/청주) — 신입 정규
지원 분야 (1지망)	Tech R&D 설계
지원 분야 (2지망)	Tech R&D Product Engineering
근무지역 (1·2지망)	경기/인천 이천/분당
지원 경로	채용공고 지원

2. 학력

대학(학사) 졸업 — 한양대학교 (서울특별시) - 재학기간: 2017.03 ~ 2023.02 - 전공: 공학계열 / 전기·전자 / 전자공학과 - 편입·복수전공·부전공: 없음 - 평균 학점: **3.81 / 4.50** - 총 이수학점: 134.00

학년별 전공 성적

학 년	주요 이수 과목	학점	평균
1학 년	일반화학및실험(A+), 일반전자물리1(B+), 미분적분학1·2(B+), 디지털논리설계(B+), 확률통계론(B), 일반전자물리2(B)	22. 00	3.50
2학 년	고체전자물리개론(A), 공업수학1(A), 회로이론1·2(B+/A), 자료구조론(B+), 전자기학(B+), 선형대수(B+), 공업수학2(B+), 신호와시스템(B+), 반도체소자(B+)	31. 00	3.65
3학 년	직접회로소자(A+), 광전자공학(A+), 전자회로1·2(A), 알고리즘(A), 디지털신호처리(A), 컴퓨터구조(B+), VLSI공학(B+)	28. 00	4.02
4학 년	융합전자공학종합설계2(A+), 융합멀티미디어시스템(B+), SOC설계(B+)	8.0 0	3.63
계		89. 00	3.73 (전공)

증빙: 이관표-국문-성적증명서-202606201344.pdf

3. 경력

경력 1 — 삼성전자 / Design Technology팀 (S.LSI)

- 근무 기간: 3년 5개월 (2023.02 입사 ~ 2026.06 현재 재직중)
- 직무: Design Methodology 개발 (RTL Signoff)
- 최종 직위: CL2

담당 업무

1. RTL Sign-off Methodology 개발·운영 (Lint·CDC·RDC) - AI 기반 RTL Sign-off Agent 설계·구현 - → 실 과제 Pilot false violation 20%↓ - RDC Reset Dependency Analysis 방법론 개발 - → False Violation 87.7%↓
2. EDA Tool Evaluation·도입 - Backend Workflow 자동화 → PI/PD TAT 20%↓, Front-end 10%↓ - SDC Sign-off 솔루션 비교 - EDA AI Solution 평가·도입
3. SoC 설계 통합 환경 개발·운영 - IP/BLK/TOP Bottom-up Flow - 파일리스트 표준 작성 정책 + RTL symbol conflict 자동 분석 도구 운용·디버깅 - → SoC 설계 TAT 20%↓, Human Error 50%↓, 해외 연구소 첫 양산 과제 Kick-off 일정 내 달성

4. 경험 / 수상 / 어학

경험 1 — 한양대학교 ESSLAB (임베디드 보안 연구실)

- 기간: 10개월 (2022-01 ~ 2022-10)
- 역할 및 직위: 학부 연구생

활동 내용

1. 암호 모듈 HW 설계 — DES·AES·ECC + UART 통합 SoC - Virtex-4 FPGA 검증, 180nm Magnachip 라이브러리 pre-verification - PPA 최적화
 - Timing report 분석으로 critical path 상 불필요 MUX 제거
 - S-box 256-byte LUT 을 logic gate 로 재구현, 메모리 비용 제거
2. 1저자 논문 — 대한전자공학회 2022 추계학술대회 ("완전동형암호 TFHE 스킴 키 스위칭 HW 구현") - 응용 맥락: 의료·금융 sensitive data 의 암호 상태 처리를 가능케 하는 FHE 의 핵심 병목 (Key Switching) 을 HW 가속 대상으로 분리 - Key Switching IP 를 Verilog HDL 로 설계 - 구조적 contribution: KeySwitch 본 연산을 LWE dimension 단위가 아닌 단일 cycle 단위로 단축

수상 1 — 2024 Dream Fair 최우수상 (삼성전자)

[2024] 삼성전자 DS 부문장 수여 — 신입사원 성장 공모전 최우수상 - 수상 주제: Platform-Based 설계 방법론 — SoC 설계 스펙 (SFR) 자동생성·검증 - 평가 기준: 신입 (석/박사 포함) 대상 주도적 업무 개선활동 - 정량 성과: SFR 문서 생성 TAT 12일 → 수초, Error revision 47 → 3회 (93.6%↓), 인원 20+명 → 1명 - 외부 인정: 동일 방법론 DVCon abstract 채택 (1저자) - 수상일: 2024.10 - 증빙: 수상증빙.pdf

어학 1 — OPIc (영어)

- 점수: Intermediate High
- 취득일: 2025.10
- 증빙: 이관표_오픽.pdf

5. AI 활용 경험 기술

질문: AI를 활용한 프로젝트/공모전/논문/연구/학습/활동/문제해결경험 등을 작성해 주세요.

도입

칩 설계 워크플로우와 검증 방법론에 AI 를 활용해 False violation·Human effort·TAT 를 함께 줄여본 경험이 있습니다. AI 를 통한 자동화뿐만 아니라 자율화를 가능케하는 RTL Sign-off 방법론을 개발했고, EDA AI 솔루션 평가·도입도 맡고 있고 있습니다. 또한, 본인이 만든 Agent Skill 공유 플랫폼을 사업부 전체로 확장해 사내 AI Transformation 의 한 축을 담당하고 있습니다. 이 경험을 SK하이닉스 메모리 R&D 에 옮겨 AI 기반 검증·자동화 솔루션 안착·확산에 보태고 싶습니다.

1 | 사업부 최초의 서비스 단위 RTL Sign-off Agent 개발, false violation 20% 감소

[역할] Agent Framework 설계, EDA Tool 연결 MCP/Skill 구현, EDA AI Solution 비교 평가

저는 사업부 표준 RTL Sign-off Flow 를 담당했는데, 기존 흐름은 설계 담당자에게 수백 가지 violation 의 이해를 요구하고 false violation 이 섞인 리포트 분석에 시간을 소모시켰습니다. 이를 풀기 위해 도메인 지식 기반 RTL Sign-off Agent 를 개발했습니다.

Agent 를 도메인 전문가처럼 동작시키기 위해 Lint Rule 특성에 따라 분석 방법을 달리했습니다. 구조적으로 명확한 판정이 가능한 Rule 은 **Tool DB 기반 deterministic logic** 으로 판단했고, 설계 의도가 들어가는 Rule 은 **RAG 로 도메인 지식을 주입한 LLM** 혹은 **LLM 단독 추론**으로 분기시켰습니다. 판단 신뢰성을 위해 근거 출처에 따라 결과 신뢰도에 **스코어링**을 두어, Agent 의 "왜 그렇게 판단했는가" 를 사람이 검증할 수 있는 형태로 남겼습니다. Tool 과 Agent 연결은 MCP 기반 Skill 로 통일된 인터페이스로 묶고, Framework 에는 step-by-step planning 과 결과 검증을 두어 잘못된 분석이 누적되지 않게 했습니다.

실제 과제 RTL Lint Pilot 결과 **false violation 20% 감소**로 human effort 감소 효과를 확인했고, 신입 설계 엔지니어로부터 분석 출발점을 빠르게 잡을 수 있어 유용하다는 피드백을 받았습니다. 본 프로젝트는 Agent 를 과제에 pilot 한 **사업부 최초 사례**이며, 이를 인정받아 최신 EDA AI Solution(Synopsys LintAdvisor·Cadence ChipStack AI 등) 비교 평가·도입 과제에도 참여하고 있습니다.

2 | AI 보조 자동화로 SFR-to-HW CDC noise 95% 감소, 사람 review 5% 로 축소

[역할] CSR spec 표준화 flow 도입 설계, AI 방법론 정의 (register 속성 추론·spec field 보조·CDC report 클러스터링), PoC 주관

CDC 검증의 false violation 을 AI 로 풀어보려는 시도는 처음이 아니었습니다. 약 2년 전 ML 기반 CDC 위반 자동 분류 솔루션을 EDA Vendor 와 공동 개발했지만, static 검증이 정확성 100% 일 때만 sign-off 로 넘어갈 수 있는데 ML 의 잔여 오류를 어떻게 신뢰할 것이냐가 풀리지 않았습니다.

이후 **범용 LLM 의 보급**으로 이를 **다른 방식으로 풀어냈습니다**. 한 SoC 의 W_DATA 위반 약 23% 를 차지하는 SFR-to-HW path 를 대상으로, RTL flow 안에 **CSR spec 표준화 단계**를 끼워 path 별 의도를 spec 으로 전달하고 거기서 CDC constraint·assertion 자동 생성까지 가는 방향을 PoC 로 추진했습니다. 다만 표준화는 IP 설계자에게 register 별 속성을 일일이 채우는 부담을 지우는 일이라, 그 부담을 덜어줄 자리에 AI 를 묶었습니다.

1. Legacy IP 의 register 속성을 RTL 과 SW 사용 패턴 기반으로 **LLM 추론**
2. 추론 결과를 **CSR spec field 초안**으로 채워 spec 작성을 보조
3. CDC report 의 violation path 도 동일 register 단위로 **클러스터링**해 review 단위를 묶음

AI 를 sign-off 대체가 아니라 **설계자가 표준화 flow 안으로 들어오기 쉽게 만들어주는 보조도구**의 자리에 명확히 두었습니다.

결과적으로 **SFR-to-HW path 의 약 95% 를 확실한 CDC noise path 로 분류**하여 human effort 감소를 달성했습니다.

3 | 개인 도구로 시작한 AI 플랫폼, 사업부 500명 이상이 사용 중

[역할] Agent Skill 공유 플랫폼 및 AI 관련 뉴스레터 발송 시스템 개발·운영

입사 직후부터 Python 기반 In-house Tool 개발을 담당했는데, 시간이 지나면서 담당 업무는 늘고 개발 인력은 줄어 유지보수 effort 가 같이 늘었습니다. 이를 LLM API·AI Coding Agent·사내 개발망 인프라를 묶어 **자체 CI/CD 파이프라인**과 **hazard 조기 탐지 시스템**으로 풀었고, 본인 업무 처리 속도를 크게 끌어올렸습니다.

이 과정에서 만든 Agent Skill 로 목표 작업을 평소보다 **70% 이상 빠르게** 마치게 되자, 동료들이 같은 Skill 을 쓰면 사업부 차원 효율이 크게 올라갈 거라는 판단이 섰습니다. Skill 공유 플랫폼을 직접 만들고 Infra 조직과 협업해 수천 명 규모에서도 안정적으로 동작하는 운영 체계를 잡았으며, 현재 **500명 이상**이 플랫폼을 사용 중입니다. 이후 EDA Tool 활용·하드웨어 설계 관련 Skill 커뮤니티도 자발적으로 운영해 **사업부 단위 조직 혁신 상**을 받았습니다.

두 시스템을 운영하며 AI 도구 도입이 조직의 작업 방식 자체를 바꿀 수 있고, 안정적 확산에는 **Infra 협업·권한 관리·결과 신뢰도 보장**이 함께 따라야 함을 배웠습니다. 같은 경험을 SK하이닉스 메모리 R&D 에서도 AI 솔루션 확산에 활용하고 싶습니다.

6. 직무 경험 기술

질문: 지원 분야 및 직무 역량과 관련된 프로젝트/공모전/논문/연구/학습/활동/경험 등을 작성해 주세요.

도입

칩 설계 Design Methodology 영역의 업무를 맡아왔습니다. 주요 경력으로는 **Backend EDA Tool Chain 자동화, Static Verification (CDC·RDC) 방법론, SoC 설계 통합 환경 개발, CPU IP Integration 환경 자동화, EDA Tool 평가·도입**이 있고, 그 과정에서 **TAT 감축·Human Error 감소·유휴 EDA 라이선스 활용 개선·대규모 설계 무결성 보장**을 함께 만들었습니다. 이 경험을 토대로 SK하이닉스 메모리 R&D 의 **CAD/Methodology 환경**에서 Design Sign-off 방법론 운영과 AI 기반 솔루션 개발·도입으로 설계·검증 효율을 한 단계 더 끌어올리고 싶습니다.

1 | Backend EDA Tool Chain 자동화 Flow 의 Evaluation·도입·전사 횡전개 — PI/PD TAT 20%↓

[역할] Backend Workflow 자동화 EDA Tool Evaluation·도입 주도, Backend Tool 간 의존성·자동화 방법론 설계, Front-end 영역 확장 적용

[문제 정의] - 칩 사이즈·복잡도 증가로 Backend EDA Tool 단일 runtime 증가로 전체 과제 TAT 가 지속 증가

[주요 활동] - Backend Workflow 자동화 EDA Tool (Altair FlowTracer) Evaluation 주도 — 사내 실 디자인 기반 PoC 설계, 사용 시나리오·기존 Flow 호환성 비교 후 도입 결정 - PI/PD 단계 의존성 그래프 작성 후 병렬화 가능 구간을 식별, FDL 작성을 통한 자동 trigger 로 hand-off idle 시간 최소화

[주요 성과] - **PI/PD TAT 20%↓** — Backend Tool hand-off 자동화·병렬화에 따른 직접 효과

2 | Static Verification 방법론 개발 — Reset Dependency Analysis 를 통한 RDC False Violation 88% 감소

[역할] Reset Dependency 판단 알고리즘 설계·구현, RDC 방법론 가이드로 문서화·횡전개

[문제 정의] - 신규 과제에서 고객사가 RDC review 를 필수로 요구했고 초기에 error 약 **4.7만 건 규모의 false alarm 폭증** - 사용 중인 RDC Tool 이 multiple scenario 분석을 기본값으로 두어 별도 제약 없이는 noise 가 양산되는 구조적 한계

[주요 활동] - 핵심 판단 알고리즘 설계 - Reset source 식별 → 의존성 시뮬레이션 → 의존 관계 Matrix 구축 → Matrix 로부터 RDC Tool 용 TCL constraint 자동 생성 → 설계 변경 시 Matrix 자동 갱신, **5단계 절차로 표준화**

[주요 성과] - RDC error 4.7만 건 → **5,795 건 (87.7%↓)** - 동일 절차를 RDC 방법론 가이드로 문서화, 후속 과제 표준 recipe 로 채택

3 | SoC 설계 통합 환경 개발·운영·횡전개 (3개 해외 SITE 방법론 통일)

[역할] Perforce 기반 칩 설계 통합 환경 개발, 관련 해외 연구소 인력 트레이닝

[문제 정의] - 설계 작업물을 로컬에서 관리하면서 버전 관련 사고가 종종 발생 - IP 전달부터 Top RTL 생성까지의 일관된 Bottom-up Flow 부재 + RTL Sign-off 단계 Constraint 관리 방법론 미비

[주요 활동] - Perforce 기반 Workspace 자동 생성·재동기화·Config 기반 RTL Release 모듈 개발, 파일리스트 작성 정책 정의 - 동일 방법론을 3개 해외 연구소에 전파 및 해외 담당 인력 1년 이상 트레이닝 (3주간 해외 연구소 긴급 셋업 출장, Jira Action item·PoC 지정 운영)

[주요 성과] - RTL 설계 TAT 20%↓, Human Error 50%↓ - 고객사의 양산 과제 방법론 통일 요구 만족 → 해외 연구소 첫 양산 과제 Kick-off 일정 내 성공

4 | CPU IP Hardening 단계 RTL Equivalence Check 환경 구축

[역할] Restructuring Tool 변환 결과 검증을 위한 Formality 환경 설계·운영

[문제 정의] - 도입한 최신 CPU IP 구조 문제로 수동 Integration 한계 → Restructuring Tool 도입 결정 - Restructuring 과정에서 디자인 변형 위험 — RTL EQ Flow 의 부재

[주요 활동] - Full EQ (전체 계층 검증, sign-off 용) / Quick EQ (변형 하위 계층 black-box, 정합성 조기 확인) 이중화 환경 설계로 디버그 TAT 단축

[주요 성과] - 설계 인력 **5명 → 2명 축소** 상황에서도 Quick/Full EQ 이중화로 약 **1,760만 line 규모 설계의 반복 수정주기 단축** 및 무결성 검증 방법 확보

5 | SDC 검증·관리 신규 EDA 방법론 평가

[역할] Gencellicon (Siemens) 담당 — 신규 기능 (MCP/FP assertion 생성·SDC promotion) 평가·PoC 주관, 사내 Formal 기반 동일 기능 Pilot (Xcelium TCV) 평가 인력으로 동참

[문제 정의] - MCP·False path 등 SDC Constraint 자체의 정합성 검증 방법론이 미비, silicon 단계까지 SDC bug 가 누락되는 사례 존재 → 신규 방법론 확보 필요

[주요 활동] - Gencellicon — MCP/FP assertion 생성 기능 평가, 실 timing bug 이력이 있는 디자인을 포함한 실 과제 RTL·SDC 로 PoC 셋업·검증

[주요 성과] - 신규 SDC 관련 방법론 모두 실 과제 디자인 기준 기능 동작 확인 — 사업부 SDC sign-off 도입 시 활용 가능한 평가 데이터 확보 - **pin-point 솔루션 과제 횡전개로 유휴 EDA 라이선스(Gencellicon) 활용 개선**

7. 자기소개서

자소서 1 — 직무 전문성

질문: 지원하신 직무 분야의 전문성을 키우기 위해 꾸준히 노력한 경험에 대해 서술해주세요.

"재밌어서 하는 설계 자기계발"

학부 컴퓨터구조 실습에서 5-stage MIPS 를 구현하며 디지털 설계가 재밌어졌고, 이후 학부 연구를 하며 암호 모듈 설계 과정 중 Timing report 를 보며 critical path 를 잡고 로직 최적화로 칩 면적을 줄이는 등 **PPA 최적화 영역에 깊은 흥미**를 느꼈습니다.

이 흥미를 현업에서 이어가 설계 방법론 업무를 맡았습니다. 다만 업무가 Tool 평가·자동화 중심이라 설계 자체를 들여다볼 기회가 많지 않았고, 갈증 해소를 위해 **주도적으로 선배님들께 스터디를 요청해 SRAM 포함 로직 단위 설계·검증을 직접 해봤습니다**. 추가로 DC, FC 환경 구축 및 PrimeTime 으로 timing closure 까지 직접 돌려보며 **sign-off 감을 익혔고**, 과제마다 CDC bug report 의 원인을 분석하기도 했습니다.

이렇게 쌓은 설계 감각으로, 설계자의 시각에서 고민하여 **RDC false alarm 약 88%↓, RTL Sign-off Agent 과제 적용**의 결과를 만들 수 있었습니다. 이 자세를 SK하이닉스 메모리 R&D 의 Design Methodology 와 AI 기반 솔루션 개발로 이어가고 싶습니다.

자소서 2 — 팀워크

질문: 팀워크를 발휘해 사람들을 연결하고 공동 목표 달성에 기여한 경험에 대해 서술해주세요.

"소통 창구 개설로 해외 연구소 첫 양산 과제 Kick-off 일정 내 성공"

양산 과제 경험이 없는 해외 연구소 설계팀이 과제를 맡아 Kick-off 해야 하는데, 개발 환경이 셋업되어 있지 않아 일정에 차질이 있던 적이 있습니다. 당시 설계 시스템을 담당하고 있던 저는 연구소 법인장 요청으로 3주간 출장을 다녀왔습니다.

현지 개발망은 본사와 달라서 툴 수행 환경 셋업이 필요했고, 엔지니어들 또한 본사 설계 방법론 및 시스템에 익숙하지 않은 것과 **업무별 명확하지 않은 PoC 에 따른 어려움**이 있었습니다. 상황 해결을 위해 문제들을 **Jira Action item** 으로 생성하고 담당자 협의 후에 Assignee 를 지정하였습니다. 또한, 본사 및 현지 관리자 분들께

명확한 RnR 확립과 PoC 지정을 요청하여 소통 창구를 마련했고 결과적으로 일정 내 성공적인 과제 Kick-off 가 가능했습니다.

이 경험을 통해 다른 환경에 있는 사람들을 연결할 때는 **가시화된 Task 와 명확한 책임자가 가장 빠른 협업 도구**라는 것을 배웠고, SK하이닉스의 글로벌 R&D 환경에서도 본사·해외 연구소를 잇는 Methodology 전파·운영에 이 경험을 활용하고 싶습니다.

자소서 3 — 도전

질문: 도전적인 목표를 세우고 성취하기 위해 끈질기게 노력한 경험에 대해 서술해 주세요.

"근거 있는 패기로 신입사원 최우수상 수상"

SoC 설계 flow 의 SFR 생성 과정에 있어 RTL ↔ SFR 불일치가 나면 여러명의 엔지니어를 거치는 디버깅으로 어려움이 있다는 걸 알게되었습니다. 이후 직접 해결해보겠다고 자청했고, IP-XACT 기반 스펙으로부터 SFR 문서와 검증 환경이 자동 생성되도록 기존 flow 자체를 변경하는 아이디어를 냈습니다.

가장 큰 어려움은 신입이 기존 flow 를 바꾼다는 점이었습니다. IP 설계·검증·SW 까지 20여 명이 얹여 있는 단계라 모든 팀의 작업 방식이 같이 바뀌어야 했기에, **핵심 IP 한 건으로 스펙으로부터 SFR 문서가 수초 만에 RTL 과 정합성을 맞추는 모습을 회의에서 시연하며** 동의를 얻었습니다.

개선 이후 SFR 생성 TAT 는 12일 → 수초, 관련 인원은 20여 명 → 1명, Error revision 은 47회 → 3회로 93.6% 줄었고, 이 프로젝트를 바탕으로 DVCon abstract 채택 또한 받았습니다. 이 과정을 정리해 발표한 결과 **신입 성장 공모전 최우수상**까지 수상하였고 이를 통해 절차 안에서도 최고 수준을 끝까지 찾는 자세가 조직 전체 효율로 이어진다는 것을 배웠습니다.

자소서 4 — 자기 소개 (선택 문항)

질문: 지원자님은 어떤 사람인가요? 지원자님을 가장 잘 나타낼 수 있는 해시태그(#)를 포함하여, 남들과는 다른 특별한 가치관, 개성, 강점 등을 자유롭게 표현해주세요.

#프로야근러

저는 '즐거움'을 느낄 때 행복합니다. 회사에서의 즐거움은 다양한 부분에서 느낄 수 있겠지만 결국엔 일에서 가장 즐거움을 찾게 됩니다. 특히 저는 **남들의 고민, 공통의 고민 해결이 저의 일로 다가오고, 그 일을 해결하고 성과를 냈을 때 가장 큰 즐거움**을 느낍니다. 최근에는 AI 를 접하게 되면서 AI 를 사용해서 어떻게 업무 효율화 혹은 설계 방법론 개선을 이끌어낼 수 있을 지 고민하는 시간이 집에 가서도 계속되기도 합니다.

#변화속_안정추구

저의 또 다른 행복은 변화 속에서 안정을 추구하는 것입니다. 내면의 안정을 추구하면서 동시에 환경의 변화를 때로는 기대하기도 합니다. 이런 성향때문에 **무엇이든 도전하는 편이고, 도전 속에서 꾸준히 노력하면서 안정감을 얻습니다.**

8. 추가자료

현 거주지 정보 - 질문: 현재 거주하고 계신 지역을 선택 부탁드립니다, 해당 정보의 경우 면접 운영에 활용됩니다. -
답변: 서울/경기/인천

9. 핵심 정량·시그널 한눈에 (면접 카드)

정량 임팩트

#	항목	정량
1	RDC False Violation	4.7만 → 5,795 건 (87.7%↓)
2	RTL Sign-off Agent Pilot	false violation 20%↓ + 사업부 1호 사례
3	Backend EDA Tool Chain (FlowTracer)	PI/PD TAT 20%↓ / Front-end 10%↓
4	SoC 설계 통합 환경	TAT 20%↓ / Human Error 50%↓ / 해외 연구소 양산 Kick-off 일정 내
5	CPU IP Hardening Quick/Full EQ	1,760만 line / 인력 5→2 명에서도 무결성
6	CSR spec PoC (SFR→HW CDC)	SFR-to-HW path 95% noise 분류 / human review 5%
7	Skill 공유 플랫폼	500명+ 사용 / 70% 빠르게 / 조직 혁신 상
8	학부 AES 면적	27,000 → 10,000 GE (63%↓)
9	TFHE Key Switching IP	1 cycle 단위로 단축 / 대한전자공학회 2022 1저자
10	SFR Platform	TAT 12일→수초 / 47회→3회 (93.6%↓) / 20+명→1명 + DVCon abstract + 부문장 수여 최우수상

핵심 시그널 (자소서 / 면접 톤)

- 자소서 1: "재밌어서 하는 설계 자기계발" — 학부 PPA 호기심 → 현업 설계 갈등을 주도적 스터디·SRAM 실습·DC/FC/PrimeTime 직접 돌리기로 채움
- 자소서 2: "소통 창구 개설" — 가시화된 Task + 명확한 책임자 = 가장 빠른 협업 도구
- 자소서 3: "근거 있는 패기" — 신입이 기존 flow 자체를 IP-XACT 기반으로 바꾸겠다 자청, 한 IP 시연으로 확산
- 자소서 4: #프로야근러 (공통의 고민 해결이 즐거움) + #변화속_안정추구 (도전 속 안정감)
- AI 활용 #1: deterministic / RAG-LLM / LLM 단독 분기 + 신뢰도 스코어링 = AI 자리를 사람 판단 위에 둔다
- AI 활용 #2: CDC noise 의 진짜 원인은 분류 알고리즘이 아니라 "설계 의도가 EDA Tool 까지 전달되지 않는다" = 본질 재정의
- AI 활용 #3: 개인 효율 → 조직 효율로 옮기는 패턴 (500명+ 플랫폼, 조직 혁신 상)

10. 면접 예상 질문 후보 (자가 준비용)

직무·기술 영역

- RDC false violation 87.7%↓ — 부분집합 판단 알고리즘을 본인이 직접 설계했다 했는데, 알고리즘의 정확성 (false negative 없음) 을 어떻게 검증했는가?
- RTL Sign-off Agent — Rule 별로 deterministic / RAG-LLM / LLM 단독으로 가르는 기준이 구체적으로 무엇인가? 잘못 분류된 case 가 있었다면?
- CSR spec 표준화 PoC — SystemRDL / IP-XACT 중 어느 표준을 채택했고 그 이유는?
- "SFR-to-HW path 의 95% noise 분류" 라는 수치는 어떤 dataset 기준이고 정확성을 어떻게 측정했는가?
- 메모리 (DRAM/HBM/NAND) Peri RTL 에 본인 방법론을 적용한다면 어떤 부분이 그대로 가고 어떤 부분이 바뀌어야 하는가?
- CPU IP Hardening — Restructuring Tool 은 어떤 것이고 Vendor 협업에서 어떤 bug fix 까지 받았는가?
- Backend FlowTracer — FDL 언어로 의존성 그래프를 그릴 때 가장 까다로웠던 단계는?
- SDC Gencellicon vs Xcelium TCV — 두 솔루션의 결정적 차이 한 줄로?
- 학부 TFHE 1저자 논문 — 1 cycle 처리가 왜 의미 있고 한계는 무엇인가?

인성·동기

- 4년차에 신입 hy-way 로 응시한 이유?
- 현 회사 vs SK하이닉스 — 어떤 점에서 메모리 R&D 가 더 맞다고 생각하는가?
- 본인이 자소서에서 "재밌어서" 라고 표현했는데, 재미가 떨어지는 일은 어떻게 다루는가?
- 신입이 사업부 표준 flow 를 바꾸겠다고 자청했을 때 가장 큰 반발이 어디에서 왔는가? 어떻게 설득했는가?
- #프로야근러 — 워라밸과의 균형은 어떻게 가져가는가?
- 본인의 약점은?

회사·산업

- SK하이닉스 SUPEX·VWBE 정신과 본인 경험을 어떻게 연결하는가?
- 메모리 설계와 로직 (S.LSI) 설계의 차이를 어디까지 알고 있는가?
- AI Transformation 시대에 CAD/Methodology 엔지니어의 역할 변화에 대한 본인 생각?