

소자의 뿌리 — MOSFET 완전이해

📖 이 문서의 성격: 암기 카드(`daily_study/I_circuit.md`)나 면접 키폰트(`03_interview_job_qbank.md` B섹션)와 완전히 다른 글이다. 거기서는 "cutoff·triode·saturation, 전류식 외워" 하고 끝낸다. 여기서는 왜 그 전류식이 그렇게 생겼는지, 채널이라는 게 물리적으로 무엇이 모여서 만들어진 것인지, 그리고 그 모든 게 왜 DRAM의 retention과 refresh로 이어지는지를 1st-principles로 끝까지 파고든다. 시간 날 때마다 정독해서 머릿속에 그림이 그려지게 만드는 게 목적이다. 외우려 하지 말고, 이해해서 잊을 수 없게 만들자.

0. 왜 디지털 설계자가 MOSFET을 알아야 하는가

솔직하게 시작하자. 나(지원자)는 RTL Sign-off, CDC/RDC, STA, 검증, AI-EDA 자동화를 4년 했다. 이 일들은 트랜지스터를 단 한 번도 직접 그리지 않고 할 수 있다. STA를 돌릴 때 나는 .lib (Liberty) 파일에 적힌 cell delay 숫자를 믿고 쓰지, 그 숫자가 어디서 왔는지 캐묻지 않았다. 그래도 timing closure는 났다. 그러면 왜 굳이 MOSFET을 알아야 하나?

세 가지 이유가 있고, 셋 다 면접에서 정확히 찌르는 지점이다.

첫째, STA의 cell delay·전력 숫자의 뿌리가 MOSFET이다. .lib 의 delay table은 "input slew × output load → delay"를 적어놓은 표다. 그 표를 만든 사람은 SPICE로 MOSFET 전류식을 풀어서 채웠다. cell delay가 본질적으로 무엇이나 — "출력 노드의 부하 커패시턴스 C를, 트랜지스터가 흘리는 전류 I로 충·방전하는 데 걸리는 시간"이다. 거칠게 보면 $delay \approx C \cdot \Delta V / I$. 여기서 I가 바로 MOSFET의 saturation 전류 $\frac{1}{2} \mu C_{ox}(W/L)(V_{gs}-V_{th})^2$ 다. 그래서 "Vth가 왜 delay에 영향을 주나?", "전압을 낮추면(DVFS) 왜 느려지나?" 같은 질문은 전부 이 한 줄의 전류식에서 답이 나온다. 라이브러리 특성화(characterization) 관점을 안다는 건, 내가 쓰던 숫자의 출처를 안다는 뜻이다.

둘째, 전력 모델 전체가 MOSFET 물리에서 나온다. dynamic power(CV^2f), short-circuit power, leakage power — 이 셋 중 뒤의 둘은 순수하게 소자 현상이다. short-circuit은 입력 전이 중 PMOS·NMOS가 잠깐 동시에 켜지는 현상, leakage는 꺼야 할 트랜지스터가 안 꺼지는 현상이다. 저전력 설계(power gating, multi-Vt)를 "왜" 하는지 설명하려면 leakage가 어떤 물리 때문에 생기는지 알아야 한다.

셋째 — 이게 메모리 지원자로서 가장 중요하다 — DRAM의 심장인 access transistor가 MOSFET이고, DRAM이 refresh를 하는 이유가 그 트랜지스터의 leakage다. DRAM 셀은 1T1C, 즉 트랜지스터 1개 + 커패시터 1개다. 커패시터에 담긴 전하(=데이터)가 새어나가는 가장 큰 통로가 바로 그 access TR의 누설 — 특히 GIDL(Gate-Induced Drain Leakage) 과 subthreshold leakage다. 그래서 "DRAM은 왜 refresh하나?"라는 ★기출 질문의 진짜 답은 "MOSFET의 leakage 때문"이고, 이걸 소자 수준에서 설명할 수 있으면 신입 지원자 중에서 확실히 뚝다.

정리하면: 나는 그동안 MOSFET을 블랙박스로 쓰고도 잘 살았다. 하지만 메모리 설계는 그 블랙박스를 열어야 하는 곳이다. 셀 어레이는 소자·아날로그의 세계이고, 내가 강한 Peri(주변회로) 디지털도 결국 그 소자 위에서 돈다. 이 문서는 그 블랙박스를 완전히 여는 작업이다.

🧠 브릿지 한 문장(미리 보기): "삼성 로직에서는 cell delay를 숫자로 받아 썼다면, 메모리에서는 그 숫자가 셀 트랜지스터의 전류와 leakage에서 나온다는 걸 이해하고 retention-refresh까지 연결한다."

1. 반도체 기초 — 전자가 흐른다는 것의 의미부터

MOSFET을 이해하려면 그 안에서 무슨 일이 일어나는지를 알아야 하고, 그러려면 "반도체"가 도대체 무엇인지부터 차근차근 쌓아야 한다. 급하게 넘어가지 말자. 여기가 모든 것의 1층이다.


1.1 도체·부도체·반도체 — 밴드갭이라는 단 하나의 차이

세상의 고체를 전기적으로 나누는 기준은 의외로 단순하다. "전자가 자유롭게 돌아다닐 수 있느냐" 다. 그런데 전자는 아무 에너지나 가질 수 없다. 양자역학에 따르면 고체 안의 전자는 허용된 에너지 띠(band)에만 존재할 수 있고, 그 사이에는 전자가 존재할 수 없는 금지된 틈(band gap)이 있다.

두 개의 중요한 띠가 있다:

- **valence band(가전자대)**: 전자가 원자에 묶여 있는, 결합에 참여하는 상태. 여기 있는 전자는 *자리에 붙어 있어서* 전류를 만들지 못한다.
- **conduction band(전도대)**: 전자가 원자의 속박을 벗어나 결정 전체를 자유롭게 돌아다닐 수 있는 상태. 여기 올라온 전자만 전류를 만든다.

그 사이의 틈이 **밴드갭(Eg)** 이다. 전자가 valence band에서 conduction band로 건너뛰려면 최소 Eg만큼의 에너지를 받아야 한다.



도체: $\text{gap} \approx 0$ (두 띠가 겹침) → 전자 천지, 항상 흐름
반도체: $\text{gap} \approx 1\text{eV}$ ($\text{Si} \approx 1.12\text{eV}$) → 평소엔 막혀 있지만 열/빛/전압으로 깰 수 있음
부도체: gap 큼 ($>5\text{eV}$) → 도저히 못 넘음 ($\text{SiO}_2 \approx 9\text{eV}$)

핵심 직관: 반도체의 밴드갭은 "넘기 어렵지만 불가능하진 않은" 절묘한 크기다. 도체는 항상 흘러서 *제어가 안 되고*, 부도체는 절대 안 흘러서 *쓸모가 없다*. 반도체만이 "평소엔 막혀 있다가, 내가 조건(전압)을 걸면 흐르는" 스위치가 될 수 있다. 트랜지스터가 가능한 이유의 근원이 여기 있다. 그리고 이 문장 — " SiO_2 의 밴드갭이 약 9eV"는 나중에 **gate oxide가 왜 전류를 안 통하게 하는 절연체인지**, 그런데 **왜 너무 얇아지면 tunneling으로 새는지**를 설명할 때 그대로 다시 나온다. 기억해 두자.

1.2 진성 반도체와 캐리어 — 전자와 정공(hole)

순수한 실리콘(진성, intrinsic)을 보자. 실리콘은 최외각 전자가 4개라서 이웃 4개와 공유결합을 이뤄 딱 찬 구조를 만든다. 절대영도에서는 모든 전자가 결합에 묶여 있어 전류가 0이다.

온도가 올라가면(상온이면 충분) 열에너지가 일부 결합을 끊어 전자 하나를 conduction band로 튕겨 올린다. 그러면 두 가지 "운반체(carrier)"가 생긴다:

- **자유전자(electron)**: conduction band로 올라간, 음(-)의 전하를 나르는 입자.
- **정공(hole)**: 전자가 빠져나간 빈자리. 주변 전자가 이 빈자리로 옮겨오면 빈자리가 반대로 이동하는 것처럼 보인다. 마치 극장 맨 앞줄에 빈 좌석 하나가 있고 사람들이 한 칸씩 당겨 앉으면 빈자리가 뒤로 이동하는 것과 같다. 정공은 양(+)의 전하를 나르는 가상의 입자로 다루면 편하다.

진성 반도체에서는 전자와 정공이 항상 쌍으로 생긴다($n = p = n_i$, 실리콘 상온 $n_i \approx 1.5 \times 10^{10}/\text{cm}^3$ 수준). 문제는 이 농도가 너무 낮아서 — 실리콘 원자 밀도가 $\sim 5 \times 10^{22}/\text{cm}^3$ 인데 캐리어가 $10^{10}/\text{cm}^3$ 이면 1조 개 중 하나꼴 — 사실상 절연체에 가깝다는 것이다. 쓸모 있게 만들려면 캐리어를 대량으로 공급해야 한다. 그 방법이 도핑이다.

1.3 도핑 — n형과 p형, 의도적 불순물

도핑(doping)은 순수 실리콘에 다른 원자를 소량 섞어 캐리어를 인위적으로 늘리는 일이다.

- **n형(negative)**: 최외각 전자 5개짜리 원소(인 P, 비소 As 등)를 넣는다. 4개는 결합에 쓰이고 남는 1개 전자가 거의 공짜로 conduction band로 풀린다. 이 불순물을 **donor(전자를 기증)**라 부른다. → 다수 캐리어 = 전자, 소수 캐리어 = 정공.
- **p형(positive)**: 최외각 전자 3개짜리 원소(붕소 B 등)를 넣는다. 결합 하나가 전자 부족이라 정공이 생긴다. 이 불순물을 **acceptor(전자를 받아들임)**라 부른다. → 다수 캐리어 = 정공, 소수 캐리어 = 전자.

직관: 도핑은 "이 영역을 전자가 많은 동네로 만들까(n), 정공이 많은 동네로 만들까(p)"를 정하는 일이다. 도핑 농도가 높을수록 캐리어가 많아 더 잘 통한다. 농도를 위첨자 +/-로 표기하기도 한다(n^+ = 고농도 n형). 이 "동네 나누기"가 모든 소자의 기본 재료다. PN 접합도, MOSFET의 source/drain/body도 전부 n형 동네와 p형 동네를 어디에 배치하느냐로 만들어진다.


💡 잠깐 정리: 여기까지가 "재료"다. **밴드갭**(흐르지 말지의 본질) → **캐리어**(흐르는 주체: 전자·정공) → **도핑**(전자 동네 n / 정공 동네 p 만들기). 이 셋만 손에 쥐면 다음 단계로 갈 수 있다.

1.4 PN 접합 — 모든 능동소자의 원자

n형과 p형을 맞붙이면 무슨 일이 일어날까. 이게 다이오드이자, MOSFET의 source/drain이 body와 만나는 경계이자, 나중에 junction leakage·GIDL을 설명하는 무대다. 천천히 보자.

붙이는 순간, 경계에서 **확산(diffusion)**이 일어난다. n쪽은 전자가 바글바글하고 p쪽은 전자가 거의 없으니, 농도 차이 때문에 전자가 n→p로 흘러넘친다(정공은 반대로 p→n). 마치 잉크 한 방울이 물에 번지듯 자연스러운 흐름이다.

그런데 전자가 n쪽을 떠나면, 전자를 기증했던 donor 원자(+로 고정된 이온)가 남는다. 정공이 p쪽을 떠나면 acceptor 음이온(-)이 남는다. 그래서 경계 근처에는:



캐리어가 빠져나가 고정된 이온만 남은 이 영역을 **공핍층(depletion region)** 이라 한다. 양이온(n쪽)과 음이온(p쪽)이 마주 보고 있으니 그 사이에 **전기장**이 생기고, 이 전기장은 **더 이상의 확산을 막는 방향으로** 작용한다 (전자가 n→p로 더 가려 하면 이 전기장이 도로 밀어낸다). 확산하려는 힘과 전기장이 밀어내는 힘이 균형을 이루는 지점에서 멈추는데, 이때 형성된 전위 장벽을 **내부전위(built-in potential, V_{bi})** 라 한다(실리콘에서 대략 0.6~0.7V).

직관으로 잡자: **공핍층은 "전자도 정공도 청소되어 비어 있는, 캐리어가 못 흐르는 절연 장벽"이다.** 그리고 그 두께는 **바깥에서 거는 전압에 따라** 변한다.

- **역방향 바이어스**(n에 +, p에 -): 캐리어를 경계에서 더 멀리 끌어당겨 공핍층이 **두꺼워지고** 더 안 통한다. (다이오드 OFF)
- **순방향 바이어스**(p에 +, n에 -): 내부 전기장을 상쇄해 공핍층이 **얇아지고** 캐리어가 다시 흐른다. (다이오드 ON)

이 "전압으로 공핍층 두께를 조절한다"는 개념은 다음 장 MOSFET에서 **결정적으로** 재등장한다. MOSFET의 채널을 만드는 것 자체가 게이트 전압으로 body 표면에 공핍층을 만들었다가 더 밀어붙여 반전층으로 바꾸는 일이기 때문이다. 그러니 이 그림을 머릿속에 확실히 새기고 가자.

2. MOSFET의 구조 — 게이트는 커패시터다

이제 본론이다. MOSFET = **Metal-Oxide-Semiconductor Field-Effect Transistor**. 이름을 풀면 그대로 구조 설명이 된다: 금속(Metal, 게이트) / 산화막(Oxide, 절연체) / 반도체(Semiconductor, 채널이 생길 몸통) — 이 3층 샌드위치가 **전계효과(Field Effect)**, 즉 **전기장으로** 전류를 제어하는 트랜지스터다.

2.1 네 개의 단자와 그 역할

NMOS를 기준으로 그리자(전자가 캐리어인 쪽). p형 실리콘 몸통(body/substrate) 위에 만든다.



- **Gate(G)**: 위에 얹힌 금속(또는 폴리실리콘) 판. **직접 전류를 흘리지 않는다**. 단지 전압을 걸어 아래 채널을 제어할 뿐이다. 밸브의 손잡이라고 보면 된다.
- **Oxide**: 게이트와 몸통 사이의 **아주 얇은** 절연막(SiO₂는 밴드갭 ~9eV의 부도체). 게이트와 채널을 **전기적으로 분리**해서 게이트로 전류가 새지 않게 한다. 두께를 **tox** 라 부른다.
- **Source(S) / Drain(D)**: 몸통과 반대 타입으로 고농도 도핑한 두 영역(NMOS면 p형 body에 n⁺ 두 개). 전류의 입구와 출구다. 채널이 만들어지면 이 둘이 연결된다.
- **Body/Substrate(B)**: 채널이 생기는 몸통. NMOS는 p형. 보통 가장 낮은 전압(GND)에, PMOS의 body(n형, n-well)는 가장 높은 전압(VDD)에 묶는다.

NMOS와 PMOS — 거울상이다. NMOS는 p형 body + n⁺ S/D, 전자로 동작, 게이트에 양(+) 전압을 걸어 켜다. PMOS는 n형 body(n-well) + p⁺ S/D, 정공으로 동작, 게이트에 음(-) 전압(VDD 기준으로 GND 쪽)을 걸어 켜다. 전류·전압·캐리어 부호가 모두 반대인 한 쌍이다. CMOS는 이 둘을 짝지어 쓴다(7장).

2.2 "게이트 = 커패시터"라는 관점 — 이게 핵심이다

여기서 반드시 붙잡고 가야 할 직관 하나. **게이트-산화막-몸통은 구조 그 자체가 평행판 커패시터다.**

평행판 커패시터가 뭐였나? 두 도체판 사이에 절연체(유전체)를 끼운 것. MOSFET을 보라 — 게이트(도체판) + 산화막(유전체) + 몸통 표면(도체 역할) = **정확히 커패시터다**. 이 커패시터의 단위면적당 용량을 **Cox**(oxide capacitance)라 하고,

$$C_{ox} = \epsilon_{ox} / t_{ox} \quad (\epsilon_{ox} = \text{산화막 유전율}, t_{ox} = \text{산화막 두께})$$

이 식이 말하는 바를 음미하자: **산화막이 얇을수록(tox↓) Cox가 커진다**. 커패시터는 $Q = C \cdot V$ 이므로, 같은 게이트 전압 V를 걸어도 Cox가 크면 **더 많은 전하 Q를 채널로 끌어모은다**. 채널의 전하가 많다는 건 전류를 더 잘 흘린다는 뜻이다.

그래서 미세화의 역사는 한마디로 **"tox를 줄여 게이트 제어력을 키워온 역사"** 다. 더 얇은 oxide → 더 큰 Cox → 더 강한 채널 제어 → 더 빠른 트랜지스터. 하지만 무작정 얇게 하면? oxide가 절연막 노릇을 못 하고 전자가 **tunneling**으로 뚫고 새기 시작한다(gate leakage). 이 한계를 푼 게 high-k 물질이다(10장). 모든 것이 "게이트는 커패시터"라는 이 한 줄에서 가치를 친다.

전류식 $\frac{1}{2} \mu C_{ox}(W/L)(V_{gs}-V_{th})^2$ 에 Cox가 딱하니 들어 있는 이유가 바로 이것이다. 전류를 결정하는 채널 전하량이 곧 게이트 커패시터에 모인 전하량이니깐.

3. 동작 원리 — 축적·공핍·반전, 그리고 채널의 탄생

이제 게이트에 전압을 조금씩 올려가며 몸통 표면에서 무슨 일이 일어나는지를 영화처럼 따라가 보자. NMOS(p형 body) 기준이다. p형 body에는 정공이 다수, 전자가 소수임을 기억하자. 게이트 전압 V_{gs} (게이트-소스 전압)를 0에서 점점 올린다.

3.1 1단계 — 축적(Accumulation): $V_{gs} < 0$

게이트에 음(-) 전압을 걸면, 게이트 판이 음전하를 띤다. 그러면 p형 body의 다수 캐리어인 정공(+)이 게이트 쪽 표면으로 끌려와 쌓인다(accumulate). 표면에 정공이 더 많아질 뿐, 새로운 일은 없다. 채널도 없고 전류도 없다. NMOS 입장에서 "완전히 꺼진" 상태다. (이 영역은 NMOS를 켜는 데는 안 쓰지만, MOS 커패시터의 C-V 특성을 이해할 때 나온다.)

3.2 2단계 — 공핍(Depletion): $0 < V_{gs} < V_{th}$


게이트에 약한 양(+) 전압을 걸기 시작하면, 게이트의 양전하가 p형 body 표면의 정공(+)을 밀어낸다. 정공이 표면에서 쫓겨나면, 그 자리에는 정공을 잃은 acceptor 음이온(-, 고정)만 남는다. 즉 표면에 공핍층이 생긴다 — 1.4절에서 본 그 공핍층과 똑같은 원리다. 캐리어가 비워진 절연 영역이 표면에 깔린 것이다.

아직 전자는 모이지 않았다. 게이트 전압이 정공을 밀어내기엔 충분해도, 소수 캐리어인 전자를 표면으로 끌어올리기엔 부족하기 때문이다. 그래서 여전히 S와 D를 잇는 전자 통로(채널)는 없고, 전류는 흐르지 않는다 (이상적으로는). V_{gs} 를 더 올리면 공핍층이 더 깊어진다.

3.3 3단계 — 반전(Inversion): $V_{gs} \geq V_{th}$, 채널 탄생

게이트 전압을 계속 올려서 어느 문턱(threshold)을 넘으면 극적인 변화가 일어난다. 게이트의 양전하가 충분히 강해져서, body 깊은 곳에 있던 소수 캐리어 전자들을 표면으로 끌어올리기 시작한다. 표면에 전자가 모인다.

여기가 핵심이다: p형 body의 표면인데, 거기에 전자가 깔린다. 표면 영역이 마치 n형처럼 뒤바뀐다 — 그래서 반전(inversion)이라 부르고, 이 전자층을 반전층(inversion layer) 또는 채널(channel)이라 한다. 이제 n^+ source — (전자 채널) — n^+ drain이 하나의 n형 통로로 연결된다. 비로소 전류가 흐를 준비가 된 것이다.



3.4 문턱전압 V_{th} 의 진짜 의미

이제 V_{th} (threshold voltage, 문턱전압)를 한 문장으로 정의할 수 있다: "표면이 반전되어 채널이 형성되기 시작하는 최소 게이트 전압." 더 물리적으로는 "표면의 전자 농도가 body의 정공 농도와 같아지는(완전히 뒤집힌) 순간의 게이트 전압"으로 정의한다(strong inversion 기준).

직관적으로 V_{th} 는 "이 밸브를 열려면 손잡이를 최소 얼마나 돌려야 하는가" 다. V_{gs} 가 V_{th} 보다 작으면 채널이 없어 꺼짐(cutoff), 크면 채널이 생겨 켜짐(on). 그래서 디지털 회로에서 V_{th} 는 0과 1을 가르는 기준선 역할을 한다.

여기서 아주 유용한 한 가지 양을 정의하자. **overdrive voltage(과구동 전압)**:

$$V_{ov} = V_{gs} - V_{th} \quad (\text{"문턱을 얼마나 초과해서 켜는가"})$$

V_{ov} 가 곧 채널을 얼마나 강하게 켜는지를 나타낸다. V_{ov} 가 클수록 채널에 전자가 많고 전류가 세다. 모든 전류식이 V_{th} 단독이 아니라 $(V_{gs} - V_{th}) = V_{ov}$ 의 형태로 나오는 이유가 이것이다. `daily_study`에서 V_{ov} 로 줄여 쓴 그 양이 바로 이거다.

3.5 두 전압의 분업 — V_{gs} 는 채널을 만들고, V_{ds} 는 전류를 흘린다

여기서 초보가 가장 헷갈리는 지점을 못 박자. MOSFET에는 두 개의 전압이 작용하고, **역할이 완전히 다르다**.

- **V_{gs} (게이트-소스)**: 수직 방향 전기장. 채널을 만드는 일을 한다. "얼마나 굵은 수도관을 깔지" 결정.
- **V_{ds} (드레인-소스)**: 수평 방향 전기장. 만들어진 채널을 통해 전자를 밀어 흘리는 일을 한다. "그 수도관에 얼마나 센 수압을 걸지" 결정.

비유: V_{gs} 가 수도관의 굵기를 정하고(V_{ov} 가 클수록 굵음), V_{ds} 가 그 관 양 끝의 수압 차를 정한다. 관이 없으면 ($V_{gs} < V_{th}$) 아무리 수압을 걸어도 물이 안 흐르고, 관이 굵어도 수압(V_{ds})이 0이면 흐름이 없다. **이 분업을 이해하면 다음 장의 세 동작 영역이 저절로 풀린다.** triode와 saturation의 차이가 결국 " V_{ds} 라는 수압이 채널이라는 관에 어떤 영향을 주느냐"의 문제이기 때문이다.

4. 세 동작 영역 — cutoff / triode / saturation을 유도하며 이해

`daily_study`에는 전류식 세 개가 그냥 적혀 있다. 여기서는 그 식이 왜 그렇게 생겼는지를 채널 그림으로 유도한다. 외우는 게 아니라 그려서 이해하자. NMOS, $V_{ov} = V_{gs} - V_{th}$.

4.1 Cutoff — $V_{gs} < V_{th}$: 관이 없다

채널이 안 만들어졌다. 통로가 없으니 전류도 없다. $I_D \approx 0$.

단, "이상적으로" 0이다. 실제로는 V_{gs} 가 V_{th} 보다 살짝 낮아도 전자 일부가 통로를 비집고 흐르는 **subthreshold leakage**가 있다(9장에서 깊게 다룬다). 이 미세한 누설이 메모리에서는 결코 무시할 수 없는 양이 된다는 걸 미리 기억해 두자. 디지털 설계자가 "OFF면 전류 0"이라고 단순하게 보던 그 가정이, 메모리 셀에서는 깨진다.

4.2 Triode(linear) — $V_{gs} > V_{th}$ 이고 $V_{ds} < V_{ov}$: 관이 끝까지 뚫려 저항처럼

채널이 만들어졌고, V_{ds} 가 작다. 채널은 source부터 drain까지 고르게 깔려 있다. 이때 작은 V_{ds} 를 걸면 전자가 채널을 따라 흐르는데, V_{ds} 가 작을 동안에는 **전류가 V_{ds} 에 거의 비례한다** — 옴의 법칙처럼, 즉 **저항처럼** 동작한다. 그래서 이 영역을 linear(선형) 또는 triode 영역이라 한다.

$$I_D = \mu \cdot C_{ox} \cdot (W/L) \cdot [(V_{gs} - V_{th}) \cdot V_{ds} - V_{ds}^2 / 2]$$

이 식을 *읽어보자*. μ 는 전자의 이동도(얼마나 잘 미끄러지나), $C_{ox} \cdot (W/L)$ 은 "단위면적 게이트 용량 $\times$ 폭/길이 비율"로 채널을 얼마나 잘 만드느지의 척도(W 넓을수록·L 짧을수록 전류↑), 대괄호 안이 본체다. V_{ds} 가 아주 작을 때는 V_{ds}^2 항이 무시되어 $I_D \approx \mu C_{ox}(W/L) \cdot V_{ov} \cdot V_{ds}$ — V_{ds} 에 깔끔하게 비례(저항). V_{ds} 가 커질수록 $-V_{ds}^2/2$ 가 점점 깎아내려 곡선이 휘다. *왜 휘는가?* 다음 절이 그 답이다.

직관: triode의 MOS는 **전압 제어 가변저항**이다. $V_{ov}(=V_{gs}-V_{th})$ 가 클수록 채널이 굵어 저항이 작다. 디지털 게이트가 ON일 때 트랜지스터가 바로 이 상태(낮은 R_{on})로 출력을 빠르게 끌어당긴다.

4.3 Pinch-off — saturation으로 넘어가는 결정적 순간

Triode에서 V_{ds} 를 점점 키우면 무슨 일이? 여기가 MOSFET 이해의 *하이라이트*다. 천천히 보자.

채널을 만드는 건 게이트-채널 사이의 국소 전압이다. source 쪽 채널 전압은 0(source가 기준), drain 쪽 채널 전압은 V_{ds} 다. 따라서 채널 각 지점에서 "실제로 채널을 만드는 데 쓰이는 전압"은:

- source 끝: $V_{gs} - 0 = V_{gs}$ (V_{th} 초과분 = V_{ov} , 채널 굵음)
- drain 끝: $V_{gs} - V_{ds}$ (V_{th} 초과분 = $V_{ov} - V_{ds}$, 채널 얇음)

즉 drain 쪽으로 갈수록 채널이 *얇아진다*. V_{ds} 를 키우면 drain 쪽이 점점 더 얇아지다가, **$V_{ds} = V_{ov}$ 가 되는 순간** drain 끝의 게이트-채널 전압이 정확히 V_{th} 가 되어 *채널이 그 지점에서 사라진다*. 이 현상을 **pinch-off(채널 조임)**라 한다.



4.4 Saturation — $V_{ds} \geq V_{ov}$: 왜 전류가 일정해지는가

pinch-off 이후 V_{ds} 를 더 키워도 전류가 거의 *늘지 않는다*. 왜? 직관이 중요하다.

채널이 drain 직전에서 끊겼지만 전류는 멈추지 않는다. source에서 출발한 전자가 채널을 타고 오다가, pinch-off 지점에 도달하면 그 좁은 틈의 강한 전기장에 *휩쓸려* drain으로 쏟아져 들어간다(공핍 영역을 가로질러). 마치 강물이 폭포 끝에서 떨어지는 것과 같다 — **폭포 아래로 떨어지는 물의 양을 결정하는 건, 폭포 위 강의 유량이지 폭포의 낙차가 아니다**. 여기서 "강의 유량"은 source~pinch-off 구간의 채널이 결정하고, 그 구간은 $V_{gs}(=V_{ov})$ 로 정해진다. V_{ds} (낙차)를 더 키워도 위쪽 유량은 안 변하니 전류가 *포화(saturation)* 된다.

그래서 saturation 전류는 V_{ds} 에 거의 무관하고 V_{ov} 에만(거의) 의존한다:

$$I_D = \frac{1}{2} \cdot \mu \cdot C_{ox} \cdot (W/L) \cdot (V_{gs} - V_{th})^2 \cdot (1 + \lambda \cdot V_{ds})$$

$(V_{gs}-V_{th})^2$ — overdrive의 제곱에 비례한다(채널이 굵어지면서 동시에 더 잘 미는 효과가 겹쳐 제공). 그리고 $(1+\lambda V_{ds})$ 항: 이상적으론 전류가 완전히 평평해야 하지만, 현실에선 V_{ds} 를 키우면 pinch-off 지점이 source 쪽으로 *조금씩* 이동해 유효 채널 길이가 미세하게 줄어 전류가 *살짝* 증가한다. 이걸 **channel length modulation(채널 길이 변조)**이라 하고 λ 로 표현한다. (이게 이상적 전류원이 아닌, 유한한 출력저항을 만드는 원인이다 — 아날로그 증폭기 이득과 직결.)

왜 아날로그는 saturation을 쓰나? 전류가 V_{ds} 에 둔감하고 V_{ov} 에 민감하니, "입력 전압(V_{gs}) → 출력 전류"의 깨끗한 증폭소자로 동작한다. sense amp, 차동증폭기, op-amp 입력단이 모두 saturation 바이어스다. 왜 디지털은 triode/cutoff인가? 스위치는 "확 켜짐(저항 작은 triode)" 아니면 "확 꺼짐(cutoff)"의 두 극단만 필요하기 때문이다.

한 줄 요약: cutoff(관 없음) → triode(관 뚫림, 저항, V_{ds} 에 비례) → pinch-off(drain 끝 채널 소멸) → saturation(폭포, 전류 포화, V_{ov}^2 에 의존). 경계는 $V_{ds} = V_{ov} = V_{gs} - V_{th}$. 이 경계 조건 하나가 모든 걸 가른다.

5. V_{th} 를 결정하는 것들 — body effect와 설계 손잡이

V_{th} 를 "정해진 상수"로 보면 안 된다. V_{th} 는 여러 물리 인자가 합쳐진 결과이고, 그중 일부는 회로 동작 중에 변한다. 이것을 알아야 라이브러리에 multi-Vt cell이 왜 있는지, body bias가 무엇인지 설명할 수 있다.

5.1 V_{th} 를 정하는 인자들 — 직관으로

V_{th} 는 대략 "표면을 반전시키는 데 드는 전압"이고, 다음 요소들이 더하고 빼며 결정한다:

- 산화막 두께 tox : 두꺼우면(C_{ox} 작음) 같은 채널 전하를 모으는데 더 큰 게이트 전압이 필요 → $V_{th} \uparrow$. 얇으면 $V_{th} \downarrow$. (게이트가 채널과 가까울수록 적은 전압으로 제어)
- body 도핑 농도 N_a : 도핑이 진하면(정공이 많으면) 표면을 반전시키려고 더 많은 정공을 밀어내야 해서 $V_{th} \uparrow$. 이온주입(channel implant)으로 이 농도를 조절해 V_{th} 를 조정한다 — 공정에서 V_{th} 를 튜닝하는 주 손잡이.
- 게이트 재료의 일함수(work function)와 oxide 내 고정전하: 게이트와 반도체의 에너지 정렬 차이가 V_{th} 를 더하거나 뺀다. high-k metal gate에서 metal의 일함수를 골라 V_{th} 를 맞춘다.
- body-source 전압(V_{sb}): 다음 절의 body effect.

설계 관점: 공정팀은 channel implant(도핑)로 동일 칩 안에 여러 Vt 종류를 만든다. LVT(저 V_{th}) = 빠르지만 leakage $\uparrow$, HVT(고 V_{th}) = 느리지만 leakage $\downarrow$. 합성-STA에서 critical path엔 LVT, 한가한 경로엔 HVT를 깔아 속도와 누설을 맞바꾼다(multi-Vt 최적화). 내가 timing closure 하면서 만지던 그 cell 종류의 정체가 바로 이 V_{th} 튜닝이다.

5.2 Body effect(기판 효과) — V_{sb} 가 V_{th} 를 끌어올린다

지금까지는 body와 source가 같은 전압(보통 GND)이라 가정했다. 그런데 source가 GND보다 높은 경우가 있다 (예: 직렬로 쌓인 트랜지스터의 위쪽 — NAND 게이트의 stack, 또는 pass transistor). 이때 body는 GND, source는 +가 되어 $V_{sb} > 0$ 이 된다.

V_{sb} 가 양수면 source-body 접합이 역바이어스되어 표면 공핍층이 더 깊어지고, 반전을 일으키려면 더 많은 전압이 필요해져 V_{th} 가 올라간다. 이게 body effect(또는 back-gate effect) 다.

$$V_{th} = V_{th0} + \gamma \cdot (\sqrt{2\phi_F + V_{sb}} - \sqrt{2\phi_F}) \quad (\gamma = \text{body effect 계수})$$

직관: **body를 제2의 게이트처럼 쓸 수 있다**. V_{sb} 를 키우면(또는 body bias를 음으로 걸면) V_{th} 가 올라가 leakage가 줄고(reverse body bias, RBB $\rightarrow$ standby 저전력), 반대로 forward body bias(FBB)를 걸면 V_{th} 가 내려가 속도가 빨라진다. 5장 1절에서 말한 "body bias로 leakage 줄이기"가 이 메커니즘이다.

회로적 함의: NAND 게이트처럼 트랜지스터를 직렬로 쌓으면 위쪽 TR은 $V_{sb} > 0 \rightarrow V_{th} \uparrow \rightarrow$ 느려진다. stack이 깊을수록 성능 손해가 누적되는데, 역설적으로 이 stack effect는 leakage를 줄이는 데는 도움이 된다(직렬 누설 경로의 저항 증가). 저전력 설계의 "stacking" 기법(섹션 D)의 물리적 근거다.

6. (간주) 지금까지를 하나의 그림으로

한 호흡 쉬며 1~5장을 꿰어보자. 면접에서 "MOSFET 동작원리를 설명하라"가 나오면 이 흐름 그대로 말하면 된다.


반도체는 밴드갭이 절묘해서 평소 막혔다 조건 걸면 흐른다(스위치 가능). 도핑으로 전자 동네(n)/정공 동네(p)를 만들고, 그 배치로 MOSFET을 짠다. 게이트-산화막-몸통은 **커패시터**라서, 게이트에 V_{th} 이상의 전압을 걸면 몸통 표면이 반전돼 **전자 채널**이 생겨 source-drain이 연결된다(V_{gs} 가 채널을 만듦). 거기에 V_{ds} 를 걸면 전류가 흐르는데, V_{ds} 가 작으면 저항처럼(triode), V_{ds} 가 V_{ov} 를 넘으면 drain 쪽 채널이 끊겨(pinch-off) 전류가 포화한다(saturation). V_{th} 는 산화막 두께·도핑·전압(body effect)으로 정해진다.

이 한 문단이 입에서 막힘없이 나오면 ★기출 "MOSFET 동작원리"는 끝이다. 이제 응용으로 간다: CMOS, 미세화의 부작용(SCE), 누설, 그리고 메모리.

7. CMOS — 두 트랜지스터의 협업과 전력의 세 얼굴

7.1 인버터 — pull-up과 pull-down의 시소

CMOS(Complementary MOS)는 NMOS와 PMOS를 **상보적으로** 짝지은 구조다. 가장 단순한 예가 인버터:



PMOS는 게이트(=입력)가 **낮을 때** 켜지고, NMOS는 입력이 **높을 때** 켜진다 — 상보적이다. 따라서:

- **입력 = 0(Low):** PMOS ON(V_{DD} 를 출력에 연결), NMOS OFF. $\rightarrow$ **출력 = V_{DD} (High)**.
- **입력 = 1(High):** PMOS OFF, NMOS ON(출력을 GND로). $\rightarrow$ **출력 = GND(Low)**.

입력을 반전시킨다. PMOS는 위에서 끌어올리는 **pull-up network**, NMOS는 아래로 끌어내리는 **pull-down network**다(일반 게이트는 이 두 네트워크를 논리식대로 구성).

7.2 정적 전류가 0인 이유 — CMOS가 표준이 된 단 하나의 이유

위 표를 다시 보라. **정상 상태**(입력이 0이든 1이든)에서는 PMOS와 NMOS 중 항상 하나가 OFF다. 입력 0이면 NMOS off, 입력 1이면 PMOS off. 그러므로 VDD에서 GND로 직접 흐르는 DC 경로가 존재하지 않는다. → 정적(static) 전류 ≈ 0 .

이게 어마어마한 사건이다. 옛날 NMOS-only 로직(또는 bipolar)은 출력이 0이든 1이든 **항상 전류가 흘러** 가만히 있어도 전력을 태웠다. CMOS는 "값이 안 바뀌면 전력을 거의 안 쓴다." 수십억 게이트를 한 칩에 넣을 수 있게 된 근본 이유가 이 정적 0 전류다. **CMOS = 디지털 표준**이 된 물리적 근거를 한 문장으로 말하면 "한쪽이 항상 꺼져 DC 경로가 없다."

덤으로: 출력이 항상 VDD 또는 GND까지 **완전**히 도달하므로(full swing) 0과 1 사이 간격이 최대 — **noise margin**이 크다. 약간의 잡음이 끼어도 0/1 판정이 안 흔들린다.

7.3 전력의 세 성분 — 직관으로 완전히 분해

"정적 전류 0"이라면서 왜 칩이 뜨거운가? 전력은 다른 데서 온다. 세 성분으로 깔끔하게 나뉜다.

① **Dynamic power = CV^2f (스위칭 전력)** — 보통 가장 큼 출력이 0→1로 바뀔 때 출력 노드의 커패시터 C를 VDD까지 충전한다. 이때 VDD가 공급한 에너지 CV^2 중 절반은 C에 저장($\frac{1}{2}CV^2$), 절반은 PMOS 저항에서 열로 소모. 다시 1→0이면 C에 저장된 $\frac{1}{2}CV^2$ 이 NMOS에서 열로 빠진다. 한 번 toggle(0→1→0)에 CV^2 이 열로 사라진다. 초당 f번 토글하고, 모든 노드가 매번 바뀌는 건 아니니 활동을 α 를 곱하면:

$$P_{\text{dynamic}} = \alpha \cdot C \cdot V^2 \cdot f$$

이게 "값을 바꾸는 데 드는 전력"이다. clock gating(안 바뀌는 블록의 클럭을 끊어 불필요한 토글 제거), voltage scaling(V^2 이라 전압 낮추면 제곱으로 절감), DVFS가 전부 이 식을 공략한다. 전압 V가 **제곱**으로 들어오는 게 핵심 — 그래서 저전력의 왕도는 전압 낮추기다(단, V를 낮추면 V_{ov} 가 줄어 느려지는 trade-off).

② **Short-circuit power (관통 전류)** — 보통 작음 입력이 0→1로 **전이**하는 도중, 입력 전압이 $V_{th_n} < V_{in} < V_{DD} - |V_{th_p}|$ 구간을 지나는 짧은 순간엔 PMOS와 NMOS가 **둘 다 켜진다**. 그 찰나에 VDD→GND로 관통 전류가 흐른다. 입력 전이가 빠를수록(slew가 가파를수록) 이 구간을 짧게 지나가 손실이 작다 → 그래서 "신호를 날카롭게 유지하라"가 저전력 격언. STA에서 slew(transition) 관리가 전력 과도 연결되는 지점이다.

③ **Leakage power (누설 전력)** — **미세화로 점점 비중↑** 트랜지스터를 켜는데도 새는 전류(subthreshold, gate tunneling, junction, GIDL — 9장). 회로가 가만히 있어도, 심지어 클럭이 멈춰도 계속 흐른다. 미세화로 V_{th} 와 tox 가 줄면서 이 누설이 폭증해, 최신 공정에선 전체 전력의 상당 부분(때로 절반 안팎, 공정·설계 의존)을 차지한다. multi-Vt, power gating, body bias가 이걸 잡는 기법이다.

🧠 메모리 브릿지: 메모리 Peri도 CMOS라 정적전력은 leakage가 좌우한다. 그런데 메모리에서 leakage는 단순히 "전력 낭비"가 아니라 — **셀의 leakage는 곧 데이터 소실**이다. 같은 물리 현상이 로직에선 전력 문제, 메모리 셀에선 retention(저장 수명) 문제가 된다. 이 연결이 9장의 핵심이다.

7.4 노이즈 마진(Noise Margin) — 디지털이 잡음에 안 무너지는 이유 ★설계 빈출

7.2에서 "full swing이라 noise margin이 크다"고 한 줄로 넘어갔다. "설계에서 노이즈 마진을 설명하라"는 단골 질문이니, 여기서 **정식으로** 잡고 가자. 핵심 질문은 단 하나: "**신호에 잡음이 얼마나 끼어도 0/1 판정이 안 흔들리나?**" 그 여유분이 노이즈 마진이다.

(1) 네 개의 전압 — 출력 두 개, 입력 두 개

게이트는 **출력으로 내보내는 레벨**과 **입력으로 받아들이는 기준**이 다르다. 인버터의 전달특성(VTC, Voltage Transfer Characteristic: **입력 전압 → 출력 전압 곡선**) 위에서 네 점을 정의한다:

- **VOH** (Output High): 출력이 1일 때 내보내는 전압. CMOS는 full swing이라 $\approx VDD$.
- **VOL** (Output Low): 출력이 0일 때 내보내는 전압. $\approx 0(GND)$.
- **VIH** (Input High): 입력을 "확실한 1"로 받아들이는 최소 전압. (VTC 기울기 = -1이 되는 위쪽 점)
- **VIL** (Input Low): 입력을 "확실한 0"으로 받아들이는 최대 전압. (VTC 기울기 = -1이 되는 아래쪽 점)

VIL~VIH 사이는 **불확정 구간**(0도 1도 아닌 회색지대)이다. 잡음이 신호를 이 구간으로 밀어 넣으면 판정이 흔들린다.

(2) 노이즈 마진의 정의 — 출력과 입력 사이의 "여유"

한 게이트의 출력이 다음 게이트의 입력으로 들어간다. 그 사이 배선에서 잡음이 낀다. 노이즈 마진은 "**보내는 레벨**"과 "**받아들이는 경계**" 사이의 거리다:

NMH (High 쪽 노이즈 마진) = $VOH - VIH$ ← 1을 보냈는데 잡음으로 떨어져도 VIH 위면 안전
NML (Low 쪽 노이즈 마진) = $VIL - VOL$ ← 0을 보냈는데 잡음으로 올라가도 VIL 아래면 안전

이 둘 중 **작은 쪽**이 그 게이트의 실효 노이즈 내성이다. NMH·NML이 클수록 잡음을 많이 흡수하고도 멀쩡하다.

(3) 왜 CMOS는 노이즈 마진이 크다 — 두 가지 이유

1. **Full swing**: $VOH \approx VDD$, $VOL \approx 0$ 으로 출력이 양 끝까지 완전히 도달 → 0과 1의 출발 간격이 **최대**.
2. **VTC가 가파르다(high gain)**: 전이 구간(VIL~VIH)이 좁고, 스위칭 문턱이 대략 $VDD/2$ 부근에 위치 → $NMH \approx NML \approx$ **약 $VDD/2$ 에** 근접하는 큰 값. 게다가 게이트를 통과할 때마다 신호가 0/1 쪽으로 다시 밀려 (regenerative) 잡음이 누적되지 않는다.

대비: 옛 NMOS-only/다른 로직은 VOH가 VDD까지 못 가거나 VTC가 완만해 마진이 좁았다. CMOS의 큰 노이즈 마진이 "수십억 게이트를 직렬로 이어도 잡음에 안 무너지는" 신뢰성의 토대다.

(4) 설계에서 노이즈 마진을 갉아먹는 것들 — 이게 실무 포인트

노이즈 마진은 "공짜로 큰" 게 아니라 **설계가 지켜내야 하는 예산**이다. 깎아먹는 요인: - **VDD 다운스케일**: 저전력 위해 전압을 낮추면 절대 마진($\approx VDD/2$)도 같이 줄어 잡음에 취약 → 저전압 설계의 근본 긴장. - **크로스토크**·**ground bounce**·**IR drop**·**SSN**: 인접 배선 결합과 전원 흔들림이 신호·기준 전압을 동시에 흔들어 마진을 잠식(→ SI/PI, 09·08 문서). - **전압 도메인 경계**: 낮은 VDD 도메인 신호가 높은 VDD 도메인 게이트를 못 켜는 문제 → **level shifter** 필요(08 voltage island). - **공정 산포(PVT)**: V_{th} 가 흔들리면 VIH/VIL도 흔들려 마진이 코너마다 달라짐 → STA·검증이 worst corner에서 마진을 봐야 하는 이유.

(5) "마진"의 세 얼굴 — 헛갈리지 말 것

면접에서 "노이즈 마진"이 어느 마진인지 맥락을 구분하면 고수처럼 보인다: - **정적 디지털 노이즈 마진**(이 절): $V_{OH}/V_{OL}/V_{IH}/V_{IL}$ 기반, 게이트가 잡음에 안 흔들리는 DC 여유. - **DRAM sensing margin**(02 문서): sense amp가 수십 mV 미세 차동 신호를 잡아내는 아날로그 여유. - **고속 I/O eye/timing margin**(06·09 문서): 아이 다이어그램의 전압·시간 여유, jitter·ISI가 잠식.

셋은 다른 층위지만 본질은 같다 — "0과 1을 안전하게 가르는 여유를 끝까지 지키는 일".

면접 골격 (30초): "노이즈 마진은 신호에 잡음이 끼어도 0/1 판정이 안 틀리는 전압 여유입니다. 출력 레벨 V_{OH} · V_{OL} 과 입력 경계 V_{IH} · V_{IL} 을 정의하면, $NMH=V_{OH}-V_{IH}$, $NML=V_{IL}-V_{OL}$ 이고 작은 쪽이 실효 내성입니다. CMOS는 full swing에 VTC가 가팔라 마진이 거의 $V_{DD}/2$ 에 가깝게 큼니다. 다만 V_{DD} 를 낮추거나 크로스토크·IR drop·PVT 산포가 끼면 이 마진이 줄어, 결국 설계·검증이 지켜내야 하는 예산입니다."

 **설계 브릿지:** 노이즈 마진을 지키는 일은 제가 STA에서 timing 마진을, SI/PI에서 신호 마진을 sign-off하던 일과 같은 사고입니다 — 전압축이나 시간축이냐만 다릅니다. 메모리 Peri·고속 I/O에서 저전압화로 마진이 빠듯해질수록 이 검증이 핵심이 됩니다.

8. Short Channel Effect(SCE) — 미세화의 그림자 ★기출

채널 길이 L 을 줄이는 게(=미세화) 좋은 일이었다(빠르고 작고 싸짐). 그런데 L 이 짧아지면 **게이트의 제어력이 약해지는** 일련의 부작용이 한꺼번에 터진다. 이것이 **Short Channel Effect**다. 면접 단골 ★기출이니 메커니즘까지 정확히 잡자.

8.1 근본 원인 — "누가 채널을 지배하는가"의 싸움

긴 채널에서는 채널 전하를 **게이트가 거의 독점적으로 제어**한다. drain은 멀리 있어서 영향이 미미하다. 그런데 L 을 줄이면 drain이 채널에 **바짝** 다가온다. 이제 **drain의 전기장이 채널에 직접 손을 뻗치기** 시작한다 — 게이트와 drain이 채널의 지배권을 두고 **경쟁**하는 구도가 된다.

근본 비유: 긴 복도(긴 채널)는 입구의 문지기(게이트)가 혼자 통제할 수 있다. 복도가 짧아지면(짧은 채널) 반대쪽 끝(drain)에서 부는 바람이 복도 전체에 영향을 미쳐, 문지기 혼자선 통제가 안 된다. **게이트의 통제권을 drain에게 빼앗기는 것** — 이 한 문장이 SCE 모든 현상의 뿌리다.

8.2 V_{th} roll-off — 짧을수록 V_{th} 가 낮아진다


채널 양 끝의 source/drain 공핍층이 채널 일부를 **미리** 비워놓는다. 채널이 길면 이 끝부분 공핍이 전체에서 차지하는 비율이 작아 무시할 만하다. 그런데 채널이 짧아지면 양 끝 공핍이 채널의 **상당 부분**을 차지해, 게이트가 반전시켜야 할 일을 source/drain이 이미 **대신** 해준 꼴이 된다. 그래서 더 적은 게이트 전압으로 채널이 만들어진다 → **V_{th} 가 떨어진다(roll-off)**. 짧은 트랜지스터일수록 V_{th} 가 낮아지는 현상이다. 문제: 이러면 OFF가 잘 안 돼서 leakage가 늘고, 공정 산포로 채널 길이가 조금만 변해도 V_{th} 가 크게 흔들려(변동성↑) 설계가 까다로워진다.

8.3 DIBL — Drain-Induced Barrier Lowering (정확한 메커니즘)

이게 SCE에서 가장 자주 묻는 항목이다. 정확히 짚자.

OFF 상태($V_{gs} < V_{th}$)의 source-channel 경계에는 전자가 채널로 넘어오지 못하게 막는 **전위 장벽(potential barrier)** 이 있다. 이 장벽 높이가 곧 "트랜지스터가 얼마나 잘 꺼져 있나"를 결정한다(장벽 높을수록 누설 적음).

짧은 채널에서 drain에 높은 전압(V_{ds})을 걸면, **drain의 전기장이 source 쪽 장벽까지 침투해 그 장벽을 낮춘다**. 장벽이 낮아지니 OFF여야 할 상태에서 전자가 source→drain으로 슬금슬금 넘어온다 → **OFF 누설 증가**. 게다가 V_{ds} 가 클수록 장벽이 더 낮아지므로 V_{ds} 를 키우면 실효 V_{th} 가 더 떨어지는 것처럼 보인다. 이것이 **DIBL(Drain-Induced Barrier Lowering, 드레인 유도 장벽 감소)** 이다.



한 줄 정의: "**drain 전압이 source 쪽 전위 장벽을 낮춰 OFF 누설을 키우는 short-channel 현상.**" 면접에서 DIBL을 물으면 이 메커니즘(장벽을 drain이 낮춘다)을 **그림으로** 말하면 만점이다.

8.4 Punch-through, velocity saturation, hot carrier

Punch-through(펀치스루): 채널이 더 짧아지면 source 공핍층과 drain 공핍층이 **지하에서 맞닿아** 버린다. 그러면 게이트와 무관하게 source~drain이 body 깊은 곳으로 직접 연결돼 제어 불능의 큰 전류가 흐른다 — 트랜지스터가 사실상 망가진 상태. halo/pocket implant(채널 양 끝을 진하게 도핑)로 공핍층 확장을 막아 대응한다.

Velocity saturation(속도 포화): 전류는 "전자 속도 × 전자 수"인데, 채널이 짧으면 같은 V_{ds} 라도 전기장($=V_{ds}/L$)이 매우 강해진다. 전자가 너무 빨라지면 결정 격자와 충돌이 잦아져 속도가 더 이상 안 올라가고 **한계 속도(saturation velocity)** 에 묶인다. 결과: 전류가 V_{ov}^2 이 아니라 V_{ov} 에 선형으로 가까워지고(제곱 이득 손실), 단채널 소자의 실제 전류가 long-channel 식 예측보다 작아진다. 이게 "L을 줄여도 기대만큼 빨라지지 않는" 한 이유다.

Hot carrier(고온 캐리어, HCI): 짧은 채널의 강한 전기장에 **과가속된** 전자가 큰 에너지("뜨거운" 캐리어)를 얻어, drain 근처에서 격자에 충돌해 추가 캐리어를 만들거나, 심하면 **gate oxide로 튀어 들어가 갇힌다**. oxide에 갇힌 전하는 V_{th} 를 **영구적으로 변화시켜** 소자를 서서히 열화시킨다 → 신뢰성(aging) 문제(섹션 D의 HCI). 시간이 지날수록 트랜지스터 특성이 변해 timing margin을 갉아먹는다.

8.5 종합 — SCE가 메모리로 가는 길

SCE를 한 묶음으로: $L \downarrow$ → 게이트 제어권을 drain에 빼앗김 → V_{th} roll-off / DIBL / punch-through / velocity saturation / hot carrier가 **동시 발생** → OFF 누설↑·변동성↑·열화↑. 대응은 "게이트 제어력을 되찾기"(10장: high-k, FinFET, GAA)와 "공핍층 단속"(halo implant)이다.


🧠 메모리 브릿지(★중요): SCE의 결과인 **leakage 증가**가 DRAM에서는 곧장 **retention 악화** → **refresh 부담 증가**로 이어진다. 특히 DRAM cell의 access TR은 미세화 압박을 정통으로 받아, DIBL과 GIDL이 셀

전하를 새게 한다. "SCE → leakage → retention → refresh"는 로직 출신이 메모리 면접에서 *바로 써먹을 수* 있는 인과 사슬이다.

9. Leakage 4종 — 그리고 DRAM retention/refresh로의 직결 ★★

이 장이 이 문서의 *클라이맥스*다. 로직 설계자에게 leakage는 "전력 낭비"지만, 메모리 설계자에게 leakage는 "**데이터가 새는 구멍**"이다. 같은 물리, 다른 의미. 네 가지 누설을 각각의 물리로 이해하고, 메모리로 연결하자.

DRAM 셀을 다시 떠올리자: **1T1C = access TR 1개 + storage capacitor 1개**. 워드라인(WL)으로 access TR을 켜면 비트라인(BL)과 통하고, 끄면 커패시터에 전하(=데이터)를 가둔다. *가둔 전하가 새는 모든 경로가 곧 retention의 적*이다.



"TR을 끄면 cap의 전하가 갇혀야 하는데, 새는 길이 4개 있다"

9.1 Subthreshold leakage — OFF인데 흐르는 전류

물리: $V_{gs} < V_{th}$ 라도 채널은 "딱" 끊이지 않는다. 약하게 반전된(weak inversion) 전자 일부가 여전히 통로를 비집고 흐른다. 이 전류는 V_{gs} 에 **지수적(exponential)**으로 의존한다:

$$I_{sub} \propto \exp((V_{gs} - V_{th}) / (n \cdot kT/q))$$

기울기를 **subthreshold slope(SS)**라 하고, 이상적으로 "전류를 10배 줄이려면 V_{gs} 를 몇 mV 낮춰야 하나"가 상온에서 **약 60mV/decade**가 한계다($kT/q \cdot \ln 10$). SS가 작을수록 OFF가 깔끔하다. 지수적이므로 **온도에 매우 민감(kT)** — 뜨거우면 누설이 급증한다.

메모리 직결: access TR이 OFF여도 subthreshold로 cell 전하가 BL 쪽으로 샌다. 미세화로 V_{th} 가 낮아지면(SCE의 roll-off) subthreshold가 커져 retention이 나빠진다. 고온에서 누설 급증 → **고온일수록 refresh를 자주 해야 함** (temperature-compensated refresh의 물리적 근거). 60mV/dec 한계가 **저전압 동작을 막는 근본 벽**이기도 하다 (전압을 낮추려면 V_{th} 도 낮춰야 하는데 그러면 누설 폭증).

9.2 Gate (tunneling) leakage — 절연막을 뚫는다

물리: 게이트 산화막은 절연체(SiO_2 , 밴드갭 ~9eV)라 전류를 막아야 한다. 그런데 미세화로 t_{ox} 를 1~2nm까지 얇게 하면, 양자역학적 **tunneling(터널링)**으로 전자가 그 얇은 장벽을 그냥 뚫고 게이트로 새 나간다. 두께가 얇을수록 지수적으로 급증한다.

메모리·로직 직결: gate leakage는 standby 전력의 주범이 됐고, 이 때문에 SiO_2 를 더 얇게 못 하게 됐다. 해법이 **high-k metal gate**(10장) — **물리적으로** 두껍게 해서 tunneling을 막되 **전기적 효과(C_{ox})는 유지**하는 묘수. DRAM 셀의 access TR gate에서도 이 leakage 관리가 중요하다.

9.3 Junction leakage — 역바이어스 PN 접합의 새는 전류

물리: source/drain과 body가 만드는 PN 접합은 OFF 상태에서 역바이어스된다. 1.4절에서 역바이어스 다이오드는 "거의" 안 통한다고 했지만 *완전히* 0은 아니다 — 공핍층에서 열적으로 생성된 소수 캐리어가 미세하게 흐른다(reverse saturation current). 온도에 민감하고, 공정 결함이 있으면 더 커진다.

메모리 직결: DRAM의 storage node(커패시터가 붙은 n^+ 영역)와 body 사이 접합으로 전하가 새 나간다. 이 junction leakage가 retention 시간을 결정하는 주요 인자 중 하나다. 셀 트랜지스터의 접합 품질·공정 결함이 곧 weak cell(빨리 새는 셀)을 만들고, refresh 주기는 *가장 약한 셀*에 맞춰야 하므로 전체 성능·전력에 영향을 준다.

9.4 GIDL — Gate-Induced Drain Leakage ★DRAM 핵심

왜 GIDL을 따로, 강조해서 다루나? DRAM access TR에서 *가장 치명적인* 누설이기 때문이다. 면접에서 "GIDL이 DRAM에서 왜 중요한가"는 메모리스러운 ★질문이다.

물리: access TR을 *확실히* 끄려고 게이트에 음전압(또는 0)을 걸고 drain(=storage node)에 양전압이 걸린 상태를 생각하자. 그러면 **gate와 drain이 겹치는 영역**에서 둘 사이 전압 차가 매우 커진다. 이 강한 전기장이 drain 표면(특히 게이트-드레인 overlap)의 에너지 띠를 심하게 휘게 만들어, **band-to-band tunneling**(가전자대 전자가 전도대로 직접 터널링)이 일어난다. 이렇게 생긴 캐리어가 누설 전류가 된다.

핵심 역설: 트랜지스터를 더 *확실히* 끄려고(게이트를 더 음으로) 할수록 gate-drain 전계가 커져 GIDL이 *오히려* 늘어난다. 그래서 "꼭 끄는 게" 능사가 아니다.

메모리 직결(이게 ★): DRAM storage node가 drain에 붙어 있으니, GIDL은 *저장된 전하*를 직접 *빠가는* 경로다. 미세화로 게이트-드레인 overlap의 전계가 강해져 GIDL이 retention의 주된 한계로 떠올랐다. 그래서 DRAM 셀 트랜지스터 설계는 GIDL 억제에 사활을 건다 — WL의 OFF 전압(negative wordline 등)을 *적절히* 조절(너무 음으로 가면 GIDL↑), 채널/접합 도핑 프로파일 최적화, **buried channel array transistor(BCAT)** 처럼 게이트를 땅 밑에 묻어 전계를 분산시키는 구조 등이 모두 GIDL·SCE를 잡기 위한 셀 트랜지스터 진화다.

9.5 종합 — "leakage = retention = refresh"

네 누설을 한 그림으로:

DRAM cell 전하가 새는 4개의 구멍:

- ① subthreshold : access TR OFF인데 채널로 샘 ($V_{th} \downarrow$ · 고온에 악화)
- ② gate tunneling: 게이트 oxide 통해 샘 ($t_{ox} \downarrow$ 에 악화)
- ③ junction : storage node PN 접합으로 샘 (결함 · 고온에 악화)
- ④ GIDL : gate-drain overlap에서 band-to-band tunneling ★주범

↓
storage cap 전하 소실 → retention time 단축

↓
retention 다하기 전에 다시 읽어 써줘야 함 = REFRESH

↓
미세화로 누설 ↑ · 고온일수록 누설 ↑ → refresh 주기 ↓ · 부담 ↑

↓
refresh 제어 로직 / 온도보상 / TRR = Peri 디지털 (★내 영역)

이 사슬이 머릿속에 통째로 그려지면, "DRAM은 왜 refresh하나?"(★A2), "GIDL이 왜 치명적?"(★B7), "SCE가 메모리에 주는 영향?"(★B3)이 *전부 하나의 이야기*로 답해진다. 그리고 마지막 칸 — refresh 스케줄러,

temperature-compensated refresh, TRR — 이게 바로 내가 강한 **디지털 제어 로직 + 타이밍 검증** 영역이다.
소자(leakage) → 현상(retention) → 시스템 대응(refresh 로직)으로 내려오면서, 끝에서 내 전문성과 만난다. 이
"소자에서 시작해 내 영역에서 끝나는" 서사가 면접의 결정타다.

10. 미세화 대응 소자 — 게이트 제어력을 되찾는 세 가지 진화

SCE의 본질은 "게이트가 채널 제어권을 drain에 빼앗김"이었다. 그렇다면 해법의 본질은 단순하다 — **게이트가 채널을 더 강하게, 더 가까워서 감싸게 만들어 제어권을 되찾는 것**. 소자 구조의 진화가 정확히 이 방향으로 흘러왔다.

10.1 High-k Metal Gate (HKMG) — 두껍지만 효과는 같게

문제: 9.2의 gate tunneling 때문에 SiO_2 를 더 얇게 못 한다. 그런데 게이트 제어력(C_{ox})을 키우려면 얇아야 한다. 딜레마.

해법: $C_{ox} = \epsilon_{ox}/t_{ox}$ 를 다시 보자. t_{ox} 를 줄이는 대신 **유전율 ϵ_{ox} 가 큰(high-k) 물질**(HfO_2 등, $k \approx 20+$, SiO_2 의 $k \approx 3.9$ 대비)을 쓰면, **물리적으로 두꺼워도 전기적 C_{ox} 는 크게 유지된다**. 두꺼우니 tunneling은 막고, ϵ_{ox} 가 크니 채널 제어는 강하게 — 두 마리 토끼. 그리고 high-k와 궁합을 맞추려 게이트를 폴리실리콘에서 **metal**로 바꿔 (일함수 조절로 V_{th} 튜닝 + poly depletion 제거) 함께 도입했다. 그래서 묶어서 **HKMG**.


직관: "전기적으로 얇고, 물리적으로 두꺼운" 게이트. *equivalent oxide thickness(EOT)* 라는 개념 — "이 high-k 막이 SiO_2 였다면 몇 nm에 해당하나"로 환산한다.

10.2 FinFET — 채널을 3면에서 감싸기


문제: 평면(planar) MOSFET은 게이트가 채널을 위에서 한 면만 누른다. 단채널에선 이 한 면 제어로 drain을 못 이긴다.

해법: 채널을 **지느러미(fin)**처럼 수직으로 세우고, 게이트가 그 fin을 **3면(양옆 + 위)에서 감싼다**. 채널이 게이트에 둘러싸인 면적이 늘어 **정전기적 제어력**이 크게 강해진다 — drain이 침투할 틈이 줄어 DIBL·누설이 억제된다. 채널 두께(fin 폭)를 얇게 해 게이트가 채널 전체를 장악하게 만드는 게 핵심이다. 약 22/16nm 세대부터 로직의 표준이 됐다.

Planar(평면): 게이트가 채널 위 1면만 제어

 ← drain이 옆구리로 침투하기 쉬움(SCE 취약)

FinFET: 게이트가 fin을 3면 포위

 = 세운 채널(fin)
게이트가 양옆+위 감싸 제어력 ↑ (SCE 억제)

10.3 GAA (Gate-All-Around) — 채널을 4면 완전 포위

다음 진화: FinFET도 3면이라 바닥(fin이 기판과 붙은 쪽)은 게이트가 못 감싼다. **GAA는 채널을 나노시트(nanosheet)/나노와이어로 만들어 게이트가 4면 전부(채널을 빙 둘러) 감싼다.** 정전기적 제어력의 *이론적 최대*다. drain이 침투할 자리가 없어 SCE를 가장 잘 억제하고, nanosheet 폭을 조절해 구동 전류(effective W)를 유연하게 키울 수 있다. 약 3nm/2nm 세대의 로직 구조로, 삼성·TSMC가 도입/추진 중이다(세대별 명칭·시점은 회사·로드맵별 상이, 변동).

한 줄 진화사: planar(1면) → FinFET(3면) → GAA(4면). 게이트가 채널을 더 많이 감쌀수록 SCE를 더 잘 이긴다. 모든 게 "게이트 제어력 회복"이라는 한 방향이다.

🧠 **메모리 연결:** 이 진화는 주로 로직 트랜지스터 이야기지만, DRAM도 셀 트랜지스터에서 같은 싸움(SCE·leakage 억제)을 한다. DRAM은 면적·커패시터 제약 때문에 FinFET/GAA를 그대로 쓰기보다 **BCAT(buried channel array transistor)** 같은 **메모리 특화 구조**로 채널을 땅에 묻어 실효 채널 길이를 늘리고 전계를 분산해 GIDL·SCE를 잡는다. "구조로 게이트 제어력을 회복한다"는 사상은 로직과 메모리가 공유하되, 구현은 각자의 제약에 맞춰 갈라진다. 그리고 base die(HBM)·컨트롤러처럼 로직 공정으로 만드는 부분은 FinFET/GAA를 그대로 쓴다 — HBM4 base die를 로직 파운드리로 가져가는 이야기(qbank E1)가 여기 닿는다.

11. 면접 연결 — 이 개념이 시험장에서 어떻게 나오나

이제 지식을 *말로* 꺼내는 훈련이다. ask(인적성·구술)와 직무 면접에서 이 챕터는 ★MOSFET 동작원리 / ★SCE / ★회로설계 고려요소 / leakage로 직접 출제된다. 구술 골격을 30초·1분 두 버전으로 준비하자(끝에 항상 *브릿지한 문장*).

11.1 ★ "MOSFET 동작 원리를 설명하라"

30초 골격: "게이트-산화막-몸통은 커패시터입니다. 게이트에 V_{th} 이상 전압을 걸면 몸통 표면이 반전돼 전자 채널이 생기고, source-drain이 연결됩니다. 즉 V_{gs} 가 채널을 만들고 V_{ds} 가 전류를 흘립니다. V_{ds} 가 작으면 저항처럼(triode), V_{ds} 가 $V_{ov}(=V_{gs}-V_{th})$ 를 넘으면 drain 쪽 채널이 끊겨(pinch-off) 전류가 포화합니다(saturation)."

1분 확장: 위에 + "반전 전에 축적·공핍 단계를 거치고, V_{th} 는 산화막 두께·도핑·body effect로 정해집니다. saturation 전류가 V_{ov}^2 에 비례하는 게 cell delay와 전력의 뿌리입니다." → **브릿지:** "제가 STA에서 쓰던 cell delay 숫자가 결국 이 saturation 전류로 C를 충방전하는 시간이라, 소자를 이해하니 라이브러리 특성화 관점이 잡혔습니다."

11.2 ★ "Short Channel Effect를 설명하라"

30초 골격: "채널이 짧아지면 drain이 채널에 바짝 붙어, 게이트가 갖던 채널 제어권을 drain에 빼앗깁니다. 그 결과 V_{th} roll-off, DIBL — drain 전계가 source 쪽 전위 장벽을 낮춰 OFF 누설이 늘어남 —, punch-through, velocity saturation, hot carrier가 한꺼번에 생깁니다. 대응은 high-k metal gate, FinFET, GAA로 게이트가 채널을 더 많이 감싸 제어력을 되찾는 겁니다."

브릿지(★핵심): "SCE의 결과인 leakage 증가는 DRAM에선 곧 retention 악화·refresh 부담입니다. 특히 셀 access TR의 GIDL이 storage node 전하를 빼가서, 소자 미세화가 곧 refresh 정책 문제로 올라옵니다. 저는 그 refresh 제어 로직·타이밍 검증이 제 CDC/STA 영역과 만나는 지점을 압니다."

11.3 ★ "회로 설계 시 고려 요소는?" (소자 관점 보강)

PPA(성능·전력·면적) 축에 + "leakage(미세화로 비중↑, multi-Vt·power gating), Vth 산포·PVT corner(SCE로 변동성↑), 신뢰성(hot carrier·NBTI aging guard band), SI/PI" — 소자 현상을 설계 제약으로 *번역*해 말한다.
브릿지: "PPA trade-off와 PVT corner 마진은 제가 timing closure로 직접 돌리던 일이고, 학부 AES에서 critical path 정리로 면적 63%↓(27k→10k GE)를 했습니다."

11.4 "Leakage 종류와 메모리 영향" (leakage 단골)

"subthreshold(Vth↓·고온에 지수적), gate tunneling(tox↓), junction, GIDL — 네 종류입니다. DRAM에선 이 누설이 곧 데이터 소실이라, 특히 GIDL이 access TR에서 retention을 좌우합니다." **브릿지:** "로직에선 leakage가 전력 문제였지만 메모리에선 retention·refresh 문제로, 같은 물리가 다른 시스템 대응으로 이어진다는 걸 이해했습니다."

11.5 삼성 로직 → SK하이닉스 메모리 브릿지 (1~2문장)

- "삼성 S.LSI에서 저는 cell delay·전력을 숫자로 받아 sign-off 했는데, 그 숫자의 뿌리가 MOSFET 전류와 leakage라는 걸 이해하니, 메모리에서 그게 retention·refresh로 이어지는 그림이 한 사슬로 보입니다."
- "셀 어레이(소자)는 제가 보강 중인 영역이고, 그 위의 Peri — refresh 제어·DLL·MBIST·ECC의 RTL·CDC·STA·검증 — 는 제가 4년간 하던 바로 그 일입니다. 소자를 *이해해* 셀과 Peri를 잇는 엔지니어가 되겠습니다."

12. 스스로 점검 — 덮고 답해보기

아래 질문에 *그림과 함께* *입으로* 답할 수 있으면 이 챕터는 내 것이다. 막히는 항목은 해당 절로 돌아가자.

- 도체·부도체·반도체를 가르는 단 하나의 물리량은? 반도체의 밴드갭이 "절묘하다"는 게 무슨 뜻인가? (1.1)
- 정공(hole)이 *실제 입자가 아닌데*도 전류를 나른다고 다루는 이유를 극장 좌석 비유로 설명하라. (1.2)
- PN 접합에서 공핍층과 내부전위(Vbi)가 *왜* 생기나? 역/순방향 바이어스로 공핍층 두께가 어떻게 변하나? (1.4)
- "게이트는 커패시터다"가 왜 MOSFET 이해의 핵심인가? $C_{ox} = \epsilon_{ox}/tox$ 에서 미세화가 tox를 줄여온 이유와 그 부작용은? (2.2, 9.2)
- 게이트 전압을 0→Vth→그 이상으로 올릴 때 몸통 표면에서 축적→공핍→반전이 어떻게 일어나는가? 채널은 무엇이 모인 것인가? (3.1~3.3)
- "Vgs는 채널을 만들고 Vds는 전류를 흘린다"를 수도관 비유로 설명하라. 이걸로 triode/saturation 차이를 어떻게 유도하나? (3.5, 4)
- Pinch-off가 정확히 *무엇이 사라지는* 현상인가? saturation에서 Vds를 키워도 전류가 안 느는 이유를 폭포 비유로 설명하라. (4.3, 4.4)
- DIBL의 메커니즘을 "전위 장벽"이라는 단어로 그림과 함께 설명하라. 왜 Vds가 클수록 누설이 느냐? (8.3)
- Leakage 4종을 각각의 물리로 구분하고, 그중 GIDL이 *DRAM에서 특히* 치명적인 이유를 storage node와 연결해 설명하라. (9.1~9.4)

10. "SCE → leakage → retention → refresh → Peri 제어 로직"의 인과 사슬을 꿰김 없이 말하고, 그 끝에서 *내 강점*(CDC/STA/검증)과 어떻게 만나는지 한 문장으로 브릿지하라. (8.5, 9.5, 11.5)
11. CMOS 정적 전류가 0인 이유와, 그럼에도 칩이 뜨거운 이유(전력 3성분)를 각각의 발생 조건으로 설명하라. (7.2, 7.3)
12. planar→FinFET→GAA 진화가 *하나의 방향*("게이트 제어력 회복")으로 꺾어지는 이유는? DRAM은 왜 그대로 안 쓰고 BCAT 같은 구조로 가나? (10)



마무리: 이 문서의 처음 질문 — "디지털 설계자가 왜 MOSFET을 아는가" — 으로 돌아가자. 답은 명확해졌다. **MOSFET은 내가 쓰던 cell delay·전력 숫자의 뿌리이고, 그 누설은 DRAM의 retention과 refresh의 뿌리다.** 소자에서 출발해 셀을 거쳐 Peri의 디지털 제어 로직(내 영역)으로 내려오는 *하나의 사슬*. 이 사슬을 입으로 그릴 수 있으면, "메모리를 몰라서 지원했다"가 아니라 "소자를 이해하고 셀과 Peri를 잇겠다"는 지원자가 된다. 정독을 반복해 이 사슬이 *반사적으로* 나오게 만들자.