**ĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH**
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA ĐIỆN – ĐIỆN TỬ
**BỘ MÔN ĐIỆN TỬ**

—————o0o—————




**TIỂU LUẬN MÔN HỌC**

# KIẾN TRÚC MÁY TÍNH NÂNG CAO

**GVHD:** PGS. TS. TRẦN HOÀNG LINH

**HVTH 1:** LÊ QUỐC CƯỜNG - 2570001

**HVTH 2:** PHAN HUY KHÁNH - 2570434

**TP. HỒ CHÍ MINH, THÁNG 10 NĂM 2026**

# MỤC LỤC

**1 Basic Processor Datapath** **1**

1.1 Bộ cộng 32-bit . . . . . 1

1.2 Bộ so sánh 32-bit . . . . . 1

1.3 Bộ dịch 32-bit . . . . . 1

1.4 Khối logic và số học - ALU . . . . . 1

1.5 Khối thanh ghi - Register file . . . . . 1

1.5.1 Đặc tả thiết kế . . . . . 1

1.5.2 Kiến trúc khối thanh ghi . . . . . 1

1.5.3 Triển khai thiết kế RTL . . . . . 1

1.5.4 Mô phỏng và kiểm chứng . . . . . 1

1.6 Khối bộ nhớ bất đồng bộ - Asynchoronous memory . . . . . 1

1.7 Khối bộ nhớ đồng bộ - Synchoronous memory . . . . . 1

**2 Single Cycle Processor** **2**

# DANH SÁCH HÌNH MINH HỌA

# DANH SÁCH BẢNG SỐ LIỆU

# MILESTONE 1. BASIC PROCESSOR DATAPATH

## 1.1 Bộ cộng 32-bit

## 1.2 Bộ so sánh 32-bit

## 1.3 Bộ dịch 32-bit

## 1.4 Khối logic và số học - ALU

## 1.5 Khối thanh ghi - Register file

### 1.5.1 Đặc tả thiết kế

### 1.5.2 Kiến trúc khối thanh ghi

### 1.5.3 Triển khai thiết kế RTL

### 1.5.4 Mô phỏng và kiểm chứng

## 1.6 Khối bộ nhớ bất đồng bộ - Asynchoronous memory

## 1.7 Khối bộ nhớ đồng bộ - Synchoronous memory

# MILESTONE 2. SINGLE CYCLE PROCESSOR

# TÀI LIỆU THAM KHẢO