ĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA ĐIỆN – ĐIỆN TỬ
BỘ MÔN ĐIỆN TỬ

—————o0o—————



TIỂU LUẬN MÔN HỌC

KIẾN TRÚC MÁY TÍNH NÂNG CAO

GVHD: PGS. TS. TRẦN HOÀNG LINH

HVTH 1: LÊ QUỐC CƯỜNG - 2570001

HVTH 2: PHAN HUY KHÁNH - 2570434

TP. HỒ CHÍ MINH, THÁNG 10 NĂM 2026

MỤC LỤC

1 Basic Processor Datapath **1**

1.1 Bộ cộng 32-bit . . . 1
1.2 Bộ so sánh 32-bit . . . 1
1.3 Bộ dịch 32-bit . . . 1
1.4 Khối logic và số học - ALU . . . 1
1.5 Khối thanh ghi - Register file . . . 1
1.5.1 Đặc tả thiết kế . . . 1
1.5.1.1 Tín hiệu vào, ra . . . 1
1.5.1.2 Đọc dữ liệu . . . 2
1.5.1.3 Ghi dữ liệu . . . 2
1.5.1.4 Đặt lại giá trị . . . 2
1.5.1.5 Thanh ghi x0 . . . 3
1.5.2 Kiến trúc khối thanh ghi . . . 3
1.5.3 Triển khai thiết kế RTL . . . 3
1.5.4 Mô phỏng và kiểm chứng . . . 3
1.6 Khối bộ nhớ bất đồng bộ - Asynchoronous memory . . . 3
1.6.1 Đặc tả thiết kế . . . 3
1.6.2 Kiến trúc bộ nhớ bất đồng bộ . . . 3
1.6.3 Triển khai thiết kế RTL . . . 3
1.6.4 Mô phỏng và kiểm chứng . . . 3
1.7 Khối bộ nhớ đồng bộ - Synchoronous memory . . . 3
1.7.1 Đặc tả thiết kế . . . 3
1.7.2 Kiến trúc bộ nhớ đồng bộ . . . 3
1.7.3 Triển khai thiết kế RTL . . . 3
1.7.4 Mô phỏng và kiểm chứng . . . 3

2 Single Cycle Processor **4**

Tài liệu tham khảo **5**

DANH SÁCH HÌNH MINH HỌA

DANH SÁCH BẢNG SỐ LIỆU

Bảng1.1 Mô tả danh sách các tín hiệu của khối thanh ghi 2

MILESTONE 1. BASIC PROCESSOR DATAPATH

1.1 Bộ cộng 32-bit

1.2 Bộ so sánh 32-bit

1.3 Bộ dịch 32-bit

1.4 Khối logic và số học - ALU

1.5 Khối thanh ghi - Register file

1.5.1 Đặc tả thiết kế

Khối thanh ghi (register file) là khối lưu trữ dữ liệu tạm thời, được sử dụng để cung cấp các toán hạng và lưu trữ kết quả xử lý trong bộ vi xử lý RISC-V. Trong kiến trúc RISV-V, khối sẽ chứa tổng cộng 32 thanh ghi từ x0 đến x31 nhằm cân bằng giữa hiệu năng xử lý, độ phức tạp phần cứng và khả năng mã hóa lệnh [1]. Bên cạnh đó, mỗi thanh ghi có độ rộng 32-bit theo yêu cầu thiết kế.

Chức năng chính của khối thanh ghi gồm:

- **Đọc dữ liệu**: Hai đầu ra 32-bit, cho phép xuất dữ liệu độc lập từ địa chỉ thanh ghi mà không phụ thuộc xung clock.
- **Ghi dữ liệu**: Dữ liệu 32-bit được ghi vào thanh ghi đích tại cạnh lên của xung clock với điều kiện tín hiệu cho phép ghi được kích hoạt.
- **Đặt lại giá trị (reset)**: Đưa giá trị của tất cả các thanh ghi về giá trị 0 khi tín hiệu reset ở mức thấp và không phụ thuộc xung clock.
- **Thanh ghi x0**: Thanh ghi luôn có giá trị bằng 0, dù có ghi vào giá trị khác.

1.5.1.1 Tín hiệu vào, ra

Các tín hiệu vào, ra của khối thanh ghi được mô tả như bảng 1.1 dưới đây:

Bảng 1.1. Mô tả danh sách các tín hiệu của khối thanh ghi

Tín hiệu	Độ rộng (bit)	Hướng	Chức năng
`i_clk`	1	Input	Tín hiệu clock điều khiển cổng ghi.
`i_rstn`	1	Input	Reset bất đồng bộ, tác động mức thấp.
`i_rs1_addr`	5	Input	Địa chỉ thanh ghi cần đọc tại cổng đọc thứ nhất.
`i_rs2_addr`	5	Input	Địa chỉ thanh ghi cần đọc tại cổng đọc thứ hai.
`i_rd_addr`	5	Input	Địa chỉ thanh ghi đích cần ghi dữ liệu.
`i_rd_data`	32	Input	Dữ liệu cần ghi vào thanh ghi đích.
`i_rd_wren`	1	Input	Tín hiệu cho phép ghi dữ liệu.
`o_rs1_data`	32	Output	Dữ liệu đọc từ thanh ghi được chọn bởi `i_rs1_addr`.
`o_rs2_data`	32	Output	Dữ liệu đọc từ thanh ghi được chọn bởi `i_rs2_addr`.

1.5.1.2 Đọc dữ liệu

Register file có hai cổng đọc dữ liệu bất đồng bộ, không phụ thuộc xung `i_clk`. Dữ liệu đầu ra được xác định bởi:

```
o_rs1_data[i] = i_rs1_addr[i]
o_rs2_data[i] = i_rs2_addr[i]
```

Dữ liệu đầu ra được cập nhật liên tục theo tín hiệu đầu vào. Hơn nữa, hai đầu ra có thể truy xuất trên cùng một giá trị thanh ghi trên một thời điểm.

1.5.1.3 Ghi dữ liệu

Register file có một cổng ghi đồng bộ, được điều khiển bởi tín hiệu `i_clk` và `i_rd_wren`. Tại cạnh lên của xung `i_clk`, nếu `i_rd_wren = 1` và địa chỉ đích `i_rd_addr` khác 0, dữ liệu tại `i_rd_data` được ghi vào thanh ghi tương ứng.

Khi `i_rd_wren` $= 0$, toàn bộ thanh ghi giữ nguyên giá trị hiện tại. Nếu `i_rd_addr` $=$ 0, việc ghi bị bỏ qua.

1.5.1.4 Đặt lại giá trị

Sử dụng tín hiệu đầu vào `i_rstn` tích cực mức thấp.

Khi `i_rstn = 0`, toàn bộ các giá trị thanh ghi được đưa về giá trị $32h00000000$ mà không phụ thuộc cạnh clock.

Khi `i_rstn = 1`, Register File hoạt động bình thường theo chức năng đọc và ghi đã mô tả.

1.5.1.5 Thanh ghi x0

Theo quy tắc của kiến trúc tập lệnh RISV-V, thanh ghi $x0$ luôn có giá trị cố định là $32h00000000$. Mọi thao tác ghi vào $x0$ đều bị bỏ qua giúp đảm bảo giá trị này không thay đổi trong quá trình hoạt động.

1.5.2 Kiến trúc khối thanh ghi

1.5.3 Triển khai thiết kế RTL

1.5.4 Mô phỏng và kiểm chứng

1.6 Khối bộ nhớ bất đồng bộ - Asynchoronous memory

1.6.1 Đặc tả thiết kế

1.6.2 Kiến trúc bộ nhớ bất đồng bộ

1.6.3 Triển khai thiết kế RTL

1.6.4 Mô phỏng và kiểm chứng

1.7 Khối bộ nhớ đồng bộ - Synchoronous memory

1.7.1 Đặc tả thiết kế

1.7.2 Kiến trúc bộ nhớ đồng bộ

1.7.3 Triển khai thiết kế RTL

1.7.4 Mô phỏng và kiểm chứng

MILESTONE 2. SINGLE CYCLE PROCESSOR

TÀI LIỆU THAM KHẢO

[1] RISC-V International, “The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture,” RISC-V International, Tech. Rep. Version 20260120, 2026. [Online]. Available: https://docs.riscv.org/reference/isa/unpriv/unpriv-index.html