



### ${\bf UNICAMP}$ - Instituto de Computação

MC613 - Laboratório de Circuitos Lógicos

# Tutorial - Escrita em vídeo VGA

Monitores: Caio Hoffman & George Gondim

Professores: Mario Lúcio Côrtes & Guido Costa Souza de Araújo

# Sumário

1	Intr	oduça	0	2
	1.1	Comp	onente VGACON	2
		1.1.1	Por dentro do componente	2
		1.1.2	Sinais de Entrada	2
		1.1.3	Sinais de Saída	3
2	Exe	mplo		5
3	Exe	rcício	Propostos	6
$\mathbf{A}$	Cód	ligos V	THDL	7
	A.1	Comp	onente VGACON	7
	A.2	Exemp	plo	13
$\mathbf{L}_{i}$	ista	de '	Tabelas	
	1	Associ	iação de Pinos de Entrada do <i>vgacon</i>	3
	2	Associ	iação de Pinos de Saídas do <i>vgacon</i>	4
	3	Associ	ação de Pinos do Exemplo.	5

# Conteúdo do Tutorial

- 1. Utilização o VGA
  - (a) Componente VGACON
  - (b) Sinais de entrada e saida.
- 2. Exemplo de utilização
- 3. Exercícios propostos.

## Materiais

• Quartus 9.1 sp2 da Altera.

## 1 Introdução

O objetivo desse tutorial é fazer uma descrição muito breve de como escrever em um monitor de vídeo usando a saída VGA da placa DE1 da Altera, por meio do componente *vgacon*. Primeiramente, será apresentado o componente, seus sinais de entrada e saída. Por conseguinte, será exibido um pequeno exemplo.

### 1.1 Componente VGACON

Tem-se dizer que a utilização do componente não é compulsória, isto é, é apenas uma facilidade e com fim específico de escrever na tela de um monitor com entrada analógica. Em geral, o componente é satisfatório para os propósitos da maioria dos projetos desenvolvidos nesta disciplina.

#### 1.1.1 Por dentro do componente

A maior vantagem de sua utilização é não requer do usuário cuidados com temporização e sincronização. Em poucas palavras, pode-se resumir a utilidade do componente como um "escritor" de *pixels*. No código 1 está a implementação do componente.

Há um detalhe importante. O *vgacon* utiliza uma memória cuja instanciação requer um arquivo .mif que é um arquivo de descrição de memória. Por causa do tamanho do arquivo ele não é mostrado neste documento, mas está em disponível para download no site da disciplina.

#### 1.1.2 Sinais de Entrada

Os sinais de entrada do componente estão descritos entre as linhas 84 e 89 do código 1. Eles são os clocks clk27M e write\_clk, reset ativo baixo rtsn, permissão de escrita na memória de vídeo write\_enable, endereço de escrita write\_addr e, finalmente, a cor do pixel data\_in que tem apenas 8 opções. Vale dizer que é possível usar o mesmo valor do clk27M para o write\_clk.

Embora a entidade conte com sinais de entrada generic que permitem alterar a

resolução horizontal e vertical da tela, uma simples alteração desses valores não irá funcionar como esperado. Isso, por que o valor da resolução corresponde proporcionalmente ao tamanho da memória de vídeo e, esta, por sua vez, está descrita no arquivo .mif. Além disso, a memória usada no componente é bem pequena, menor do 20 KiB. É possível usar outras memórias disponíveis na placa DE1, o que permitiria aumentar a resolução e o número de cores, mas para tanto, é necessário alterar o código 1.

Para escrever o pixel desejado, além da cor escolhida no sinal data\_in, deve-se calcular a posição desejada (enviada através do sinal write\_addr), que nada mais é do que um número da natural resultante do produto das posições vertical e horizontal do pixel na tela. A Tabela 1 descreve a associação dos sinais de entrada e os pinos.

Tabela 1: Associação de Pinos de Entrada do *vgacon*.

Sinal de Entrada	Pino
clk27M	D12
$\operatorname{rstn}$	R22

#### 1.1.3 Sinais de Saída

O sinal  $vga\_clk$  é um sinal que não precisa ser associado a pino de saída algum da placa DE1, portanto, sua não utilização não compromete o funcionamento do componente. Seu usa fica restrito a leitura de sinal, o que normalmente não apresenta necessidade.

Os sinais de saída conforme as linhas 90 e 91 do código 1 serão associados ao pinos de saída da placa DE1 conforme a Tabela 2. Os sinais hsync e vsync são sinais de sincronização e calculados pelo componente a partir do clock de entrada. Como pode-se ver, existem 12 bits para cores (4 bits para cada: Red, Green e Blue), ou seja, 4Ki cores. A despeito disso, o vgacon só trabalha com 8 cores por conta do uso de uma memória limitada.

Tabela 2: Associação de Pinos de Saídas do *vgacon*.

Sinal de saída	Pino
red[3]	B7
red[2]	A7
red[1]	C9
red[0]	D9
green[3]	A8
green[2]	B9
green[1]	C10
green[0]	B8
blue[3]	B10
blue[2]	A10
blue[1]	D11
blue[0]	A9
hsync	A11
vsync	B11

## 2 Exemplo

O exemplo é mostrado no código 2. Seu funcionamento é bem simples: uma linha azul percorre a tela preta enquanto a chave (switch) 0 da placa DE1 não está ativa. Quando ativada, a linha para de percorrer a tela e um pixel verde é pintado na posição de parada.

Observando as linhas 31, 32, 41 e 42 nota-se que a resolução da tela não é a padrão do componente **vgacon**, isto é, o arquivo **.mif** original foi alterado. As linhas 57 à 75 descrevem um processo para divisão da frequência do sinal *clk27M* da entidade **test**. Esse novo *clock* (*slow\_clock*) é usado para escrever os *pixels* azuis no vídeo.

O processo descrito entre as linhas 78 e 93 controla o funcionamento do exemplo. A cada borda de subida do  $slow\_clock$  o endereço é acrescido de uma posição e um pixel azul é escrito. Para executar o exemplo é necessário a atribuição dos pinos mostrada na Tabela 3, ou importar o arquivo **vga\_tutorial\_pin\_assignments.csv** no Quartus.

Tabela 3: Associação de Pinos do Exemplo.

Sinal	Pino	Tipo
clk27M	E12	Entrada
reset	T21	Entrada
switch	L2	Entrada
$VGA_R[3]$	B7	Saída
$VGA_R[2]$	A7	Saída
$VGA_R[1]$	C9	Saída
$VGA_R[0]$	D9	Saída
$VGA_{-}G[3]$	A8	Saída
$VGA_{-}G[2]$	B9	Saída
$VGA_{-}G[1]$	C10	Saída
$VGA_{-}G[0]$	B8	Saída
$VGA_B[3]$	B10	Saída
$VGA_B[2]$	A10	Saída
$VGA_B[1]$	D11	Saída
$VGA_B[0]$	A9	Saída
$VGA\_HS$	A11	Saída
VGA_VS	B11	Saída

# 3 Exercício Propostos

- 1. Altere o exemplo para que a linha azul percorra a tela na vertical, ao invés de percorrer a tela na horizontal.
- 2. Altere o exemplo para que a linha percorra a tela de forma oblíqua e, além disso, altere as cores das linhas em algum momento.

# A Códigos VHDL

### A.1 Componente VGACON

Código VHDL 1: vgacon.vhd

```
1
       Title
                    : VGA Controller for DE1 boards
2
3
       Project
 4
       File
5
                    : \ \ vgacontop.vhd
 6
       Author
                    : Rafael Auler
 7
       Company
       Created
                    : 2010-03-21
9
        Last update: 2010-03-26
       Platform
10
       Standard
                    : VHDL'2008
11
12
13
    -- Description:
14
     - Copyright (c) 2010
15
16
17
        Revisions
                     Version
18
       Date
                               Author
                                                 Description
19
       2010-03-21
                     1.0
                               Rafael Auler
                                               Created
                               Rafael Auler
    -- 2010-03-26
                                                 Working 64x60 display w/ internal mem.
20
                     1.1
21
    -- 2010-03-26
                               Rafael\ Auler
                                                 Working with arbitrary res. (up to
22
                                                 640x480, tied to on-chip memory
23
                                                 a\,v\,a\,i\,l\,a\,b\,i\,l\,i\,t\,y). D\,efa\,u\,l\,t\,s to 128\,x\,96.
24
25
26
     - How sync signals are generated for 640x480
28
    -- Note: sync signals are active low
29
30
       Horizontal sync:
31
32
33
34
35
           640
36
37
           660
38
39
           756
40
41
           800
42
        Vertical\ sync:
44
45
46
47
48
           480
49
50
           494
51
52
           495
53
54
           525
55
56
57
58
    - write_clk, write_addr, write_enable and data_in are input signals used to
60
    - write to this controller memory and thus altering the displayed image on VGA.
61
```

```
62 — "data_in" has 3 bits and represents a single image pixel.
63 — (high bit for RED, middle for GREEN and lower for BLUE - total of 8 colors).
64
65
    -- These signals follow simple memory write protocol (we=1 writes
    - data_in to address (pixel number) write_addr. This last signal may assume
    -- NUM_HORZ_PIXELS * NUM_VERT_PIXELS different values, corresponding to each
67
68
    -- one of the displayable pixels.
69
70
    library ieee;
71
72
    use ieee.std_logic_1164.all;
73
74
    entity vgacon is
      generic (
75
         -- When changing this, remember to keep 4:3 aspect ratio
76
77
            Must also keep in mind that our native resolution is 640x480, and
            you can't cross these bounds (although you will seldom have enough
78
         -- on-chip memory to instantiate this module with higher res).
79
         NUM_HORZ_PIXELS : natural := 128; — Number of horizontal pixels NUM_VERT_PIXELS : natural := 96); — Number of vertical pixels
80
81
82
83
      port (
84
         clk27M, rstn
                                    : in std_logic;
         write_clk, write_enable : in std_logic;
85
86
         write_addr
                                    : in integer range 0 to
87
                                        NUM_HORZ_PIXELS * NUM_VERT_PIXELS - 1;
88
         data_in
                                    : in std_logic_vector(2 downto 0);
89
         vga_clk
                                    : buffer std_logic;
                                                                -- Ideally 25.175 MHz
90
         red, green, blue
                                    : out std_logic_vector(3 downto 0);
                                    : out std_logic);
91
         hsync, vsync
92
    end vgacon;
93
94
     architecture behav of vgacon is
      - Two signals: one is delayed by one clock cycle. The monitor control uses
95
96
      — the delayed one. We need a counter 1 clock cycle earlier, relative
97
      -- to the monitor signal, in order to index the memory contents
      - for the next cycle, when the pixel is in fact sent to the monitor.
      signal h_count, h_count_d : integer range 0 to 799; — horizontal counter signal v_count, v_count_d : integer range 0 to 524; — vertical counter
99
100
       -- We only want to address HORZ*VERT pixels in memory
101
       signal read_addr : integer range 0 to NUM_HORZ_PIXELS * NUM_VERT_PIXELS - 1;
102
103
       signal h_drawarea, v_drawarea, drawarea : std_logic;
104
      signal data_out : std_logic_vector(2 downto 0);
105
             -behav
106
      -- This is our PLL (Phase Locked Loop) to divide the DE1 27 MHz
107
108
       - clock and produce a 25.2MHz clock adequate to our VGA controller
109
      divider: work.vga_pll port map (clk27M, vga_clk);
110
111
      - This is our dual clock RAM. We use our VGA clock to read contents from
112
      - memory (pixel color value). The user of this module may use any clock
      -- \ \ to \ \ write \ \ contents \ \ to \ \ this \ \ memory, \ \ modifying \ \ pixels \ \ individually \, .
113
114
      vgamem : work.dual_clock_ram
115
       generic map (
         MEMSIZE => NUM_HORZ_PIXELS * NUM_VERT_PIXELS)
116
       port map (
117
         read_clk
118
                        => vga_clk,
119
                        => write_clk,
         write_clk
120
                        => read_addr,
         read_address
121
         write_address => write_addr,
122
                         => data_in,
         data in
123
         data_out
                        => data out.
124
                        => write_enable);
125
      -- purpose: Increments the current horizontal position counter
126
127
      --type:sequential
      128
129
      horz_counter: process (vga_clk, rstn)
130
131
      begin -- process horz_counter
```

```
if rstn = '0' then
132
                                       -- asynchronous reset (active low)
133
          h_count <= 0;
           h_count_d <= 0;
134
135
         elsif vga_clk'event and vga_clk = '1' then — rising \ clock \ edge
          h_count_d <= h_count;
                                                 - 1 clock cycle delayed counter
136
          if h_count = 799 then
137
138
            h_count <= 0;
139
           else
140
            h_count <= h_count + 1;
          end if;
141
142
         end if:
143
       end process horz_counter;
144
      -- purpose: Determines if we are in the horizontal "drawable" area
145
146
      --type:combinational
      -- inputs : h\_count\_d -- outputs: h\_drawarea
147
148
149
      horz_sync: process (h_count_d)
       begin -- process horz_sync
150
151
         if h_count_d < 640 then</pre>
152
          h_drawarea <= '1';
153
         else
154
          h_drawarea <= '0';
155
         end if;
156
       end process horz_sync;
157
      -- purpose: Increments the current vertical counter position
158
159
      --type:sequential
160
      --inputs : vga\_clk, rstn
      -- outputs: v\_count, v\_count\_d
161
162
       vert_counter: process (vga_clk, rstn)
163
       begin -- process vert_counter
         if rstn = '0' then
                                          -- asynchronous reset (active low)
164
165
          v_count <= 0;</pre>
166
           v_count_d <= 0;</pre>
         elsif vga_clk'event and vga_clk = '1' then — rising \ clock \ edge
167
168
           v_count_d <= v_count;</pre>
                                                 - 1 clock cycle delayed counter
           if h_count = 699 then
169
170
            if v_count = 524 then
              v_count <= 0;
171
172
             else
173
               v_count <= v_count + 1;</pre>
174
            end if;
175
          end if;
176
         end if;
177
      end process vert_counter;
178
      -- purpose: Updates information based on vertical position
179
      -- type : combinational \\
180
      --inputs : v\_count\_d
181
182
        - outputs: v\_drawarea
183
       vert_sync: process (v_count_d)
       begin -- process vert_sync
184
         if v_count_d < 480 then
185
186
          v_drawarea <= '1';</pre>
187
         else
188
          v_drawarea <= '0';
189
         end if;
190
      end process vert_sync;
191
192
      -- purpose: Generates synchronization signals
      -- type : combinational
193
      --inputs : v\_count\_d, h\_count\_d
194
195
       -- outputs: hsync, vsync
196
       sync: process (v_count_d, h_count_d)
197
       begin — process sync
198
         if (h_count_d \ge 659) and (h_count_d \le 755) then
199
          hsync <= '0';
200
201
       hsync <= '1';
```

```
202
         if (v_count_d \ge 493) and (v_count_d \le 494) then
203
204
          vsync <= '0';
205
206
          vsync <= '1';
207
         end if;
208
       end process sync;
209
210
       - determines whether we are in drawable area on screen a.t.m.
211
       drawarea <= v_drawarea and h_drawarea;</pre>
212
213
       --- purpose: calculates the controller memory address to read pixel data
214
        -type:combinational
      --inputs: h\_count, v\_count
215
216
      -- \quad outputs: \quad read\_addr
217
       gen_r_addr: process (h_count, v_count)
218
       \verb|begin| -- process gen_r_addr|
219
        read_addr <= h_count / (640 / NUM_HORZ_PIXELS)
220
                       + ((v_count/(480 / NUM_VERT_PIXELS))
221
                          * NUM_HORZ_PIXELS);
       end process gen_r_addr;
223
224
       --- Build color signals based on memory output and "drawarea" signal
      - (if we are not in the drawable area of 640x480, must deassert all
225
226
      -- color signals).
      red <= (others => data_out(2) and drawarea);
green <= (others => data_out(1) and drawarea);
227
228
229
       blue <= (others => data_out(0) and drawarea);
230
231
    end behav;
232
233
234
235
    -- The following entity is a dual clock RAM (read operates at different
    - clock from write). This is used to isolate two clock domains. The first
236
    — is the 25.2 MHz clock domain in which our VGA controller needs to operate.
237
    - This is the read clock, because we read from this memory to determine
    - the color of a pixel. The second is the clock domain of the user of this
239
240
    - module, writing in the memory the contents it wants to display in the VGA.
241
242
243
    library ieee;
244
    use ieee.std_logic_1164.all;
245
246
    entity dual_clock_ram is
247
248
       generic (
249
        MEMSIZE : natural);
250
       port (
                                 : in std_logic; — support different clocks
251
        read_clk, write_clk
         data_in : in std_logic_vector(2 downto 0);
write_address, read_address : in integer range 0 to MEMSIZE - 1;
we : in std_logic; — write enable
252
253
254
255
                                       : out std_logic_vector(2 downto 0));
         data_out
256
257
    end dual_clock_ram;
258
259
    architecture behav of dual_clock_ram is
260
      -- we only want to address (store) MEMSIZE elements
261
       subtype addr is integer range 0 to MEMSIZE - 1;
       type mem is array (addr) of std_logic_vector(2 downto 0);
262
       signal ram_block : mem;
263
       -- we don't care with read after write behavior (whether ram reads
264
      -- old or new data in the same cycle).
265
266
      attribute ramstyle : string;
267
      attribute ramstyle of dual_clock_ram : entity is "no_rw_check";
      attribute ram_init_file : string;
268
269
       attribute ram_init_file of ram_block : signal is "vga_mem.mif";
270
```

```
272
273
       -- purpose: Reads data from RAM
      - type : sequential
- inputs : read_clk, read_address
274
275
       -- outputs: data_out
276
       read: process (read_clk)
277
278
       \verb"begin" -- process read"
279
        if read_clk'event and read_clk = '1' then -- rising clock edge
280
          data_out <= ram_block(read_address);</pre>
281
         end if;
282
       end process read;
283
284
        - purpose: Writes data to RAM
285
       --type : sequential
286
       -- \quad inputs \quad : \quad write\_clk \ , \quad write\_address
287
        - outputs: ram_block
288
       write: process (write_clk)
289
       begin -- process write
290
        if write_clk'event and write_clk = '1' then -- rising clock edge
           if we = '1' then
291
292
            ram_block(write_address) <= data_in;</pre>
293
           end if:
294
         end if;
295
       end process write;
296
297
    end behav;
298
299
    — The following entity is automatically generated by Quartus (a megafunction).
300
301 — As Altera DE1 board does not have a 25.175 MHz, but a 27 Mhz, we
    -- instantiate a PLL (Phase Locked Loop) to divide out 27 MHz clock
302
303
    — and reach a satisfiable 25.2MHz clock for our VGA controller (14/15 ratio)
304
305
306
    LIBRARY ieee;
307
    USE ieee.std_logic_1164.all;
309
    LIBRARY altera_mf;
310
    USE altera_mf.all;
311
312
    ENTITY vga_pll IS
     PORT
313
314
      (
       inclk0 : IN STD_LOGIC := '0';
315
316
        cO : OUT STD_LOGIC
     );
317
318
    END vga_pll;
319
320
321
    ARCHITECTURE SYN OF vga_pll IS
322
323
       SIGNAL sub_wire0 : STD_LOGIC_VECTOR (5 DOWNTO 0);
       SIGNAL sub_wire1 : STD_LOGIC ;
324
       SIGNAL sub_wire2 : STD_LOGIC;
SIGNAL sub_wire3 : STD_LOGIC_VECTOR (1 DOWNTO 0);
325
326
327
       SIGNAL sub_wire4_bv : BIT_VECTOR (0 DOWNTO 0);
328
       SIGNAL sub_wire4 : STD_LOGIC_VECTOR (0 DOWNTO 0);
329
330
331
332
       COMPONENT altpl1
       GENERIC (
333
                           : NATURAL;
: NATURAL;
: NATURAL
: STRING;
: STRING;
334
         clk0_divide_by
335
         clk0_duty_cycle
336
                               : NATURAL;
         clk0_multiply_by
337
         clk0_phase_shift
         compensate_clock
338
         inclk0_input_frequency : NATURAL;
intended_device_family : STRING;
339
340
341
         lpm_hint : STRING;
```

```
342
          lpm_type : STRING;
          operation_mode : STRING;
port_activeclock : STRING;
343
          port_activeclock
344
          port_activectock . STRING;
port_areset : STRING;
port_clkbad0 : STRING;
port_clkbad1 : STRING;
port_clkloss : STRING;
port_clkswitch : STRING;
port_configupdate : STRING;
345
346
347
348
349
350
          port_fbin : STRING;
port_inclk0 : STRING;
351
352
353
          port_inclk1 : STRING;
          port_locked : STRING;
port_pfdena : STRING;
354
355
356
          {\tt port\_phase counterselect}
                                          : STRING;
          port_phasedone : STRING;
357
          358
359
360
          port_pllena : STRING;
          port_scanaclr : STRING;
port_scanclk : STRING;
361
362
363
          port_scanclkena : STRING;
364
          port_scandata : STRING;
          port_scandataout : STRING;
365
          port_scandone : STRING;
port_scanread : STRING;
port_scanwrite : STRING;
366
367
368
369
          port_clk0 : STRING;
                       : STRING;
: STRING;
370
          port_clk1
371
          port_clk2
372
          port_clk3 : STRING;
          port_clk4 : STRING;
port_clk5 : STRING;
373
374
375
          port_clkena0 : STRING;
                             : STRING;
: STRING;
          port_clkena1
376
377
          port_clkena2
          port_clkena3
                           : STRING;
378
                           : STRING;
: STRING;
          port_clkena4
379
380
          port_clkena5
                           : STRING;
          port_extclk0
381
                           : STRING;
: STRING;
382
          port_extclk1
383
          port_extclk2
                           : STRING
: STRING
384
          port_extclk3
       );
385
386
             inclk : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
387
388
             clk : OUT STD_LOGIC_VECTOR (5 DOWNTO 0)
389
        ):
390
        END COMPONENT:
391
392
     BEGIN
        sub_wire4_bv(0 DOWNTO 0) <= "0";
393
        sub_wire4 <= To_stdlogicvector(sub_wire4_bv);
sub_wire1 <= sub_wire0(0);</pre>
394
395
        sub_wire1
396
        c0 <= sub_wire1;
397
        sub_wire2 <= inclk0;</pre>
398
                     <= sub_wire4(0 DOWNTO 0) & sub_wire2;</pre>
        sub_wire3
399
400
        altpll_component : altpll
401
        GENERIC MAP (
402
          clk0_divide_by => 15,
          clk0_duty_cycle => 50,
403
404
           clk0_multiply_by => 14,
          clk0_phase_shift => "0"
405
           compensate_clock => "CLKO",
406
407
           inclk0_input_frequency => 37037,
           intended_device_family => "Cyclone_II",
408
           lpm_hint => "CBX_MODULE_PREFIX=vga_p11",
409
           lpm_type => "altpll",
410
411
          operation_mode => "NORMAL",
```

```
port_activeclock => "PORT_UNUSED",
412
413
         port_areset => "PORT_UNUSED"
         port_clkbad0 => "PORT_UNUSED"
414
         port_clkbad1 => "PORT_UNUSED",
415
         port_clkloss => "PORT_UNUSED",
416
         port_clkswitch => "PORT_UNUSED"
417
418
         port_configupdate => "PORT_UNUSED",
         port_fbin => "PORT_UNUSED",
419
         port_inclk0 => "PORT_USED"
420
421
         port_inclk1 => "PORT_UNUSED"
         port_locked => "PORT_UNUSED",
422
         port_pfdena => "PORT_UNUSED",
423
424
         port_phasecounterselect => "PORT_UNUSED",
         port_phasedone => "PORT_UNUSED",
425
         port_phasestep => "PORT_UNUSED"
426
         port_phaseupdown => "PORT_UNUSED",
427
         port_pllena => "PORT_UNUSED"
428
429
         port_scanaclr => "PORT_UNUSED",
         port_scanclk => "PORT_UNUSED",
430
431
         port_scanclkena => "PORT_UNUSED",
         port_scandata => "PORT_UNUSED";
432
         port_scandataout => "PORT_UNUSED",
port_scandone => "PORT_UNUSED",
433
434
         port_scanread => "PORT_UNUSED"
435
         port_scanwrite => "PORT_UNUSED",
436
437
         port_clk0 => "PORT_USED"
         port_clk1 => "PORT_UNUSED"
438
         port_clk2 => "PORT_UNUSED",
439
         port_clk3 => "PORT_UNUSED",
440
         port_clk4 => "PORT_UNUSED",
441
         port_clk5 => "PORT_UNUSED"
442
         port_clkena0 => "PORT_UNUSED",
443
         port_clkena1 => "PORT_UNUSED",
444
445
         port_clkena2 => "PORT_UNUSED",
         port_clkena3 => "PORT_UNUSED",
446
         port_clkena4 => "PORT_UNUSED",
447
448
         port_clkena5 => "PORT_UNUSED",
         port_extclk0 => "PORT_UNUSED",
449
         port_extclk1 => "PORT_UNUSED",
450
         port_extclk2 => "PORT_UNUSED",
451
        port_extclk3 => "PORT_UNUSED"
452
453
       PORT MAP (
454
455
         inclk => sub_wire3,
456
         clk => sub_wire0
457
458
459
460
461
    END SYN;
```

### A.2 Exemplo

Código VHDL 2: Exemplo, arquivo: test.vhd.

```
LIBRARY ieee;
   USE ieee.std_logic_1164.ALL;
3
4
   ENTITY test IS
     PORT (
5
                     : IN STD_LOGIC;
6
       switch
7
                      : IN STD_LOGIC;
        clk27M
                   : IN STD_LOGIC;
8
       reset
       VGA_R, VGA_G, VGA_B : OUT STD_LOGIC_VECTOR (3 DOWNTO 0);
9
10
                        : OUT STD_LOGIC
       VGA_HS, VGA_VS
     );
11
12
   END ENTITY;
13
```

```
14
   ARCHITECTURE behavior OF TEST IS
     COMPONENT vgacon IS
15
        GENERIC (
16
         17
18
19
20
        PORT (
21
         clk27M, rstn
                                    : IN STD_LOGIC;
22
          write_clk, write_enable : IN STD_LOGIC;
23
                                    : IN INTEGER RANGE O TO NUM_HORZ_PIXELS * NUM_VERT_PIXELS -
         write_addr
            1:
24
         data_in
                                   : IN STD_LOGIC_VECTOR (2 DOWNTO 0);
25
         red, green, blue
                                    : OUT STD_LOGIC_VECTOR (3 DOWNTO 0);
                                 : OUT STD_LOGIC
26
         hsync, vsync
27
       );
28
     END COMPONENT;
29
30
     CONSTANT CONS_CLOCK_DIV : INTEGER := 1000000;
31
      CONSTANT HORZ_SIZE : INTEGER := 160;
32
      CONSTANT VERT_SIZE : INTEGER := 120;
33
34
     SIGNAL slow_clock : STD_LOGIC;
35
36
     SIGNAL clear_video_address ,
37
       normal_video_address
38
        video address
                        : INTEGER RANGE O TO HORZ_SIZE * VERT_SIZE - 1;
39
40
     SIGNAL clear_video_word
41
       normal_video_word
                         : STD_LOGIC_VECTOR (2 DOWNTO 0);
42
        video_word
43
44
     TYPE VGA_STATES IS (NORMAL, CLEAR);
     SIGNAL state : VGA_STATES;
45
   BEGIN
46
47
     vga_component: vgacon
48
      GENERIC MAP (
49
      NUM_HORZ_PIXELS => HORZ_SIZE,
50
       NUM_VERT_PIXELS => VERT_SIZE
51
     ) PORT MAP (
52
       clk27M
                    => clk27M
       rstn => reset
write_clk => clk27M
53
       rstn
54
       write_enable => '1'
55
       write_addr => video_address,
data_in => video_word ,
56
57
                 => VGA_R
58
       red
59
        green
                 => VGA_G
60
       blue
                 => VGA_B
                 => VGA_HS
61
       hsync
62
                 => VGA_VS
       vsync
63
     );
64
     video_word <= normal_video_word WHEN state = NORMAL ELSE clear_video_word;</pre>
65
66
67
      video_address <= normal_video_address WHEN state = NORMAL ELSE clear_video_address;
68
69
      clock_divider:
70
      PROCESS (clk27M, reset)
71
       VARIABLE i : INTEGER := 0;
72
      BEGIN
73
       IF (reset = '0') THEN
74
         i := 0:
          slow_clock <= '0';</pre>
75
76
        ELSIF (rising_edge(clk27M)) THEN
         IF (i <= CONS_CLOCK_DIV/2) THEN</pre>
77
           i := i + 1;
78
           slow_clock <= '0';</pre>
79
          ELSIF (i < CONS_CLOCK_DIV-1) THEN
80
           i := i + 1;
81
82
           slow_clock <= '1';</pre>
```

```
83
           ELSE
 84
             i := 0;
85
           END IF;
86
         END IF;
       END PROCESS;
87
88
89
       vga_clear:
90
       PROCESS(clk27M, reset, clear_video_address)
91
       BEGIN
92
         IF (reset = '0') THEN
           state <= CLEAR;
93
94
            clear_video_address <= 0;</pre>
95
            clear_video_word <= "000";</pre>
         ELSIF (rising_edge(clk27M)) THEN
96
97
           CASE state IS
98
              WHEN CLEAR =>
                clear_video_address <= clear_video_address + 1;
clear_video_word <= "000";</pre>
99
100
101
                IF (clear_video_address < HORZ_SIZE * VERT_SIZE-1) THEN</pre>
102
                  state <= CLEAR;
103
                  state <= NORMAL;</pre>
104
105
                END IF;
              WHEN NORMAL =>
106
                state <= NORMAL;
107
108
           END CASE;
109
         END IF:
110
       END PROCESS;
111
112
       vga_writer:
113
       PROCESS (slow_clock, reset, normal_video_address)
114
       BEGIN
         IF (reset = '0') THEN
115
116
           normal_video_address <= 0;</pre>
            normal_video_word <= "000";</pre>
117
118
         ELSIF (rising_edge(slow_clock)) THEN
119
            CASE switch IS
              WHEN '1' =>
120
                normal_video_address <= normal_video_address + 1;</pre>
121
                normal_video_word <= "001";</pre>
122
123
              WHEN OTHERS =>
124
                normal_video_word <= "010";</pre>
           END CASE;
125
126
         END IF;
127
       END PROCESS;
    END ARCHITECTURE;
128
```