
Архитектура процессоров ARM



История появления

ARM (Advanced RISC Machine, усовершенствованная RISC-машина; иногда Acorn RISC Machine) — система команд и семейство описаний и готовых топологий 32-битных и 64-битных микропроцессорных/микроконтроллерных ядер разрабатываемых компанией ARM Limited.

Готовые топологии ядер ARM лицензируют компании:

AMD, Apple, Analog Devices, Atmel, Xilinx, Cirrus Logic, Intel (до 27 июня 2006 года), Marvell, NXP, STMicroelectronics, Samsung, LG, MediaTek, Qualcomm, Sony, Texas Instruments, Nvidia, Freescale, Миландр, ЭЛВИС, HiSilicon, Байкал электроникс.

Значимые семейства процессоров: ARM7, ARM9, ARM11 и Cortex.

Многие лицензиаты проектируют собственные топологии ядер на базе системы команд ARM:

DEC StrongARM, Freescale i.MX, Intel XScale, NVIDIA Tegra, ST-Ericsson Nomadik, Krait и Kryo в Qualcomm Snapdragon, Texas Instruments OMAP, Samsung Hummingbird, LG H13, Apple A6 и HiSilicon K3.

Официальный проект Acorn RISC Machine был начат в октябре 1983 года. Представлена в 1985

Архитектура ARM

Архитектура развивалась с течением времени и, начиная с ARMv7, были определены 3 профиля:

- A (application) для устройств, требующих высокой производительности (смартфоны, планшеты);
- R (real time) для приложений, работающих в реальном времени;
- M (microcontroller) для микроконтроллеров и недорогих встраиваемых устройств.

Профили могут поддерживать меньшее количество команд (команды определенного типа).

Справочное руководство по архитектуре ARM, разграничивает все типы интерфейсов, которые поддерживает ARM, так как детали реализации каждого типа процессора могут различаться.

Чтобы сохранить устройство простым и быстрым, оригинальное изготовление ARM было исполнено без микрокода.

Архитектура ARM. Режимы

Процессор может находиться в одном из следующих операционных режимов:

- **User mode** обычный режим выполнения программ. В этом режиме выполняется большинство программ.
- Fast Interrupt (FIQ) режим быстрого прерывания (меньшее время срабатывания).
- Interrupt (IRQ) основной режим прерывания.
- System mode защищённый режим для использования операционной системой.
- **Abort mode** режим, в который процессор переходит при возникновении ошибки доступа к памяти (доступ к данным или к инструкции на этапе prefetch конвейера).
- Supervisor mode привилегированный пользовательский режим.
- **Undefined mode** режим, в который процессор входит при попытке выполнить неизвестную ему инструкцию.

Переключение режима процессора происходит при возникновении соответствующего исключения или же модификацией регистра статуса.

Архитектура ARM. Регистры

31 РОН разрядностью 32 бит.

В зависимости от режима и состояния процессора пользователь имеет доступ только к строго определённому набору регистров.
В ARM state разработчику постоянно

- доступны 17 регистров: 13 **POH** (r0..r12).
- Stack Pointer (r13, SP) содержит указатель стека выполняемой программы.
- Link register (r14, LR) содержит адрес возврата в инструкциях ветвления.
- **Program Counter** (r15, PC) биты [31:1] содержат адрес выполняемой инструкции.
- Program Status Register (PSR) содержит флаги, описывающие текуще состояние процессора.
 Модифицируется при выполнении многих инструкций: логических, арифметических, и др.

Имя	Второе	Использо	ование									
регистра	обозначение											
R0	-	Младши	й банк регистр	ов Нет никаких ограничений в								
R1	-	общего н	азначения ЦПУ	использовании этих регистров и								
R2	-			качестве операндов-источников или								
R3	-			операндов-приемников								
R4	-											
R5	-											
R6	-											
R7	-											
R8	-	Старший	і банк регистр	ов Для некоторых команд имеютс								
R9	-	общего н	азначения ЦПУ	ограничения в использовании (см								
R10	-			приложение 1).								
R11	-											
R12	-											
R13	SP	Stack poi	гистр-указатель стека									
		Состоит	из двух регистр	ов:								
		PSP		SP_process – указатель стека процесса								
				льзователя (программ нижнего уровня)								
		MSP		SP_main – указатель стека обработчиков								
				исключений и программ верхнего уровня								
R14	LR			стр, регистр связи								
		_		та в основную программу после команд								
		_	одпрограммы									
R15	PC			раммный счетчик (счетчик команд) Всегд								
	nan			й, подлежащей выполнению команды.								
	PSR			- Регистр статуса программы								
			из трех регистр									
		APSR		rogram Status Register – регистр статуса								
		IDCD	программы-п									
		IPSR		gram Status Register – регистр статуса								
		EDGE		ываний/исключений								
		EPSR	Execution Pro	ogram Status Register – регистр статуса								

системы выполнения команд

Архитектура ARM. Счетчик команд


Peructp r15, pc (Program Counter) – указатель на исполняемые команды.

Над его содержимым можно выполнять разные арифметические и логические операции, тем самым исполнение программы будет переходить на другие адреса.

Кроме собственно указателя на исполняемые команды содержится информация:

- Биты 31:28 флаги результата выполнения арифметической или логической операции { Negative, Zero, Carry, oVerflow }
- Биты 27 маска IRQ прерывания, прерывания запрещены, когда бит установлен.
- Биты 26 маска FIRQ прерывания, быстрые прерывания запрещены, когда бит установлен.
- Биты 25:2 собственно указатель на команды программы занимает только 26 бит.
- Биты 1:0 текущий режим работы процессора.
 - 3 Supervisor
 - 2 Interrupt
 - 1 Fast Interrupt
 - 0 User

В старших процессорах ARM все флаги и служебные биты расположены в отдельных регистрах Current Program Status Register (cpsr) и Saved Program Status Register (spsr), для доступа к которым есть отдельные специальные команды. Это сделано для того, что бы расширить доступное адресное пространство для программ.



Режим 32-разрядного набора команд

ARM Base Instruction Set:

ADC, ADD, AND, B/BL, BIC, CMN, CMP, EOR, LDM, LDR/LDRB, MLA, MOV, MUL, MVN, ORR, RSB, RSC, SBC, STM, STR/STRB, SUB, SWI, SWP, TEQ, TST

Набор команд Thumb

Для улучшения плотности кода. Альтернативный набор 16-битных команд. Уменьшение длины команды за счёт сокрытия некоторых операндов и ограничения возможностей адресации.

Меньшие коды операций обладают меньшей функциональностью. Ветвления могут быть только условными. Многие коды операций имеют ограничение в виде доступа только к половине главных регистров процессора.

Более короткие коды операций в целом дают большую плотность кода, но требуют дополнительных команд.

Набор команд Jazelle

Позволяет байткоду Java исполняться прямо в архитектуре ARM в качестве 3-го состояния исполнения (и набора команд) наряду с обычными командами ARM и режимом Thumb. Поддерживается, начиная с архитектуры ARMv6.

Мнемоника	Команда	Действие
ADC	Сложение с переносом	Rd := Rn + Op2 + перенос
ADD	Сложение	Rd := Rn + Op2
AND	Логическое И	Rd := Rn AND Op2
В	Переход	R15 := адрес
BIC	Очистить бит	Rd := Rn AND NOT Op2
BL	Переход со ссылкой	R14 := R15, R15 := адрес
ВХ	Переход и переключение режима ядра	R15 := Rn, T бит := Rn[0]
CDP	Обработать данные сопроцессором	(зависит от типа сопроцессора)
CMN	Сравнить с отрицательным операндом	CPSR флаги := Rn + Op2
СМР	Сравнение	CPSR флаги:= Rn - Op2
EOR	Исключающее ИЛИ	Rd := (Rn AND NOT Op2) OR (op2 AND NOT Rn)
LDC	Загрузить в сопроцессор из памяти	Загрузить в сопроцессор
LDM	Загрузить сразу несколько регистров	Манипуляции со стеком (Рор)
LDR	Загрузить регистр из памяти по указанному адресу	Rd := (адрес)
MCR	Скопировать регистр СРU в регистр сопроцессора	cRn := rRn { <op>cRm}</op>
MLA	Умножение со сложением	Rd := (Rm * Rs) + Rn
MOV	Загрузить в регистр константу	Rd : = Op2
MRC	Скопировать регистр сопроцессора в регистр CPU	Rn := cRn { <op>cRm}</op>
MRS	Переместить регистр статуса/флагов PSR в регистр Rn	Rn := PSR
MSR	Загрузить в PSR статус/флаги указанный регистр	PSR := Rm
MUL	Умножение	Rd := Rm * Rs
MVN	Загрузить регистр отрицательной константой	Rd := 0xFFFFFFF EOR Op2
ORR	Логическое ИЛИ	Rd := Rn OR Op2
RSB	Обратное вычитание	Rd := Op2 - Rn
RSC	Обратное вычитание с переносом	Rd := Op2 - Rn - 1 + Перенос
SBC	Вычитание с переносом	Rd := Rn - Op2 - 1 + Перенос
STC	Сохранить регистр сопроцессора в памяти	адрес := CRn
STM	Сохранить сразу несколько регистров	Манипуляции со стеком (Push)
STR	Сохранить регистр в памяти	<адрес> := Rd
SUB	Вычитание	Rd := Rn - Op2
SWI	Программное прерывание	Вызывается операционной системой
SWP	Обменять местами содержимое регистра и памяти	Rd := [Rn], [Rn] := Rm
TEQ	Побитовая проверка на равенство	CPSR флаги := Rn EOR Op2
TST	Проверка битов	CPSR флаги := Rn AND Op2

Набор команд ARM 64 бит (ARMv8)

Назван: набор команд А64.

Поддержка 32-битных команд названа **A32** и исполняется на архитектурах AArch32. Инструкции **Thumb** поддерживаются в режиме **T32**, только для 32-битных архитектур.

Допускается исполнение 32-битных приложений в 64-битной ОС, и запуск виртуализованной 32-битной ОС при помощи 64-битного гипервизора.

Особенности AArch64:

- Новый набор команд А64
- 31 регистр общего назначения, каждый длиной 64 бит
- Отдельные регистры SP и PC
- Инструкции имеют размер 32 бит и многие совпадают с командами А32
- Большинство инструкций работают как с 32, так и с 64-разрядными аргументами
- Адреса имеют размер 64 бит
- Улучшения Advanced SIMD (NEON) enhanced
- Количество 128-битных регистров увеличено с 16 до 32
- Вычисления с плавающей запятой двойной точности
- Полная совместимость с IEEE 754
- Новая система обработки исключений

Архитек-	Процессоры	Разряд-	Поддерживаются	я наборы команд	83	100
тура		ность	ARM-32 bit ISA	Thumb -16 bit ISA	Thumb2	ARM
v4	ARM7TDMI	32	V	V		
	SC100					
v5	ARM946	32	V	٧		
	ARM968					
	ARM926	0 8		8	B	ba a
v6	ARM1156T2	32	V	V	V	
	ARM1136					
	ARM1176					
	ARM11MP			8	8	N .
v7	Cortex-R4	32	V		V	
	Cortex-R5					
	Cortex-R7					
	Cortex-A5					
	Cortex-A8					
	Cortex-A9					
	Cortex-A12					
	Cortex-A15					
v6-M	Cortex-M0	32		V		
	Cortex-M1					
	SC000			4		
v7-M	Cortex-M3	32		V	٧	
	Cortex-M4					
	SC300					
v8	Cortex-A53	64		V	V	٧
	Cortex-A57					

Архитектура ARM. Формат команд

	31 – 28	27 – 25	24 - 21	20	19 – 16	15 – 12	11 – 0
С	ondition	Operand type	()n(:nde	Set Condition Codes			Immediate Operand

Архитектура ARM. Формат команд

	31 30 29 28	27	26	25	24	23	22	21	20	19	18	17 1	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Обработка данных и передача FSR	Условие	0	0	1		Код	, on	n. S Rn							Rd Операнд 2														
Умножение	Условие	0	0	0	0	0	0	Α	s		R	d			F	₹n		Rs					0	0	1		F	Rm	
Длинное умножение	Условие	0	0	0	0	1	U	Α	s		Rd	Hi			R	dLo			R	n		1	0	0	1		F	Rm	
Одиночный обмен данными	Условие	0	0	0	1	0	В	0	0		R	n			F	Rd	0	0	0	0	1	0	0	1		F	ζm		
Переход и обмен	Условие	0	0	0	1	0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	1		F	₹n	
Передача полу- слова данных, смещ. в регистре	Условие	0	0	0	Р	U	0	w	L		R	n			F	Rd		0	0	0	0	1	s	н	1		F	Rm	
Передача полу- слова данных, пост. смещен.	Условие	0	0	0	Р	U	1	w	L		R	n			F	₹d		Cn	леш	ени	ie	1	s	н	1	ľ	Сме	ще	ние
Одиноч.передача данных	Условие	0	1	1	Р	U	В	w	L		R	n			F	Rd		Смещен							ие				
Неопред.	Условие	0	1	1														1								1			
Передача блока данных	Условие	1	0	0	Р	U	s	w	L		R	n							Сг	ис	эκ β	oen	4CT	ров	3				
Переход	Условие	1	0	1	L											Cı	мец	цен	ие										
Передача данных сопроцессора	условие	1	1	0	Р	U	N	w	L		R	n			С	Rd		CP#							Ме	еще	щение		
Операция над данными со- процессора	Условие	1	1	1	0	(CP	Ор	С		CRn			CRd				CP#			CP			0		С	Rm		
Передача регистра сопроцессора	Условие	1	1	1	0	CI	P 0	рс	L		CRn				F	Rd		CP#			CP		1		С	Rm			
Программное прерывание	Условие	1	1	1	1					И гнорируется процессором																			

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Архитектура ARM. Поле условия

													_	_		_															_					
	Type	31	30	29	28	27	26	25	24	23	22	21	20	0	19 1	В	17	16	15	14	13	12	11	10	91	8	7	6	5	4	3	2	1	0		
Data Processing	REGOP		Со	nd		0	0	1		Opcode S Rn Rd									shifter_operand																	
Multiply	MULT		Co	nd		0	0	0	0	0	0	Α	S	3	Rd				F	?n		Rs				1	0	0	1		F	m				
Single Data Swap	SWAP		Со	nd		0	0	0	1	0	В	0	0)		Rr	1			F	₹d		0	0	0	0	1	0	0	1		F	m			
Single Data Transfer	TRANS		Co	nd		0	1	1	Р	U	В	W	L			Rr	1			F	₹d							Of	set							
Block Data Transfer	MTRANS		Со	nd		1	0	0	Р	U	S	W	L			Rr	1								Re	egist	ter L	ist								
Branch	BRANCH		Со	nd		1	0	1	L									Offset																		
Coprocessor Data Transfer	CODTRANS	Г	Co	nd		1	1	0	Р	U	N	W	L			Rr	1			С	Rd			CF	#					Of	Offset					
Coprocessor Data Operation	COREGOP	Г	Co	nd		1	1	1	0	C	PO	рсос	de		(CR	n			C	Rd			CF	#			CP		0		C	Rm			
Coprocessor Register Transfer	CORTRANS	Г	Co	nd		1	1	1	0	0	CP		L			CR	n	n Rd CP# C						CP		1		C	Rm							
Software Interrupt	SWI		Co	nd		1	1	1	1					_						Ig	nore	d by	y processor													
		31	30	29	28	27	26	25	24	23	22	21	20)	19 1	8	17	16	15	14	13	12	ш	10	9	8	7	6	5	4	3	2	1	0		

Архитектура ARM. Формат команд

Флаг	Название. Порядок формирования
N	Флаг отрицательного результата N (Negative). Устанавливается в 1 (N=1), если в результате операции получено число, старший бит которого (31-й, знаковый) равен 1. Если старший бит равен нулю, то флаг N сбрасывается в 0 (N=0).
Z	Флаг нуля Z (Zero). Если в результате арифметической или логической операции получен нулевой результат (все 32 бита результата нулевые), то флаг выставляется (Z=1), в противном случае – сбрасывается (Z=0).
С	Флаг переноса С (Carry). Устанавливается (C=1), если в результате операции сложения двух 32-разрядных чисел произошел перенос за пределы разрядной сетки. В противном случае — сбрасывается (C=0). Свидетельствует о переполнении при сложении чисел без знака. Сбрасывается (C=0), если в результате операции вычитания двух 32-разрядных чисел произошел «заем» и выставляется (C=1) в противном случае (нет «заема»).
V	Флаг переполнения V (Overflow). Выставляется (V=1) в том случае, когда при выполнении арифметической операции сложения или вычитания чисел, рассматриваемых процессором как числа со знаком в дополнительном коде, возникло переполнение, т.е. полученный 32-разрядный результат вышел за пределы диапазона 32-разрядных чисел со знаком, в противном случае — сбрасывается (V=0).
Q	Флаг насыщения Q (saturation). Вырабатывается только двумя командами процессора — насыщение содержимого регистра как числа без знака USAT и насыщение содержимого регистра как числа со знаком SSAT. Если насыщение (ограничение на уровне максимального значения) имело место, то флаг устанавливается ($Q=1$), в противном случае — сбрасывается ($Q=0$).

Архитектура ARM. Поле условия

Все команды выполняются в зависимости состоянию регистра PSR и поля условия самой команды (биты 31:28), содержащее условие, при которых команда будет выполнена. Если флаги **C**, **N**, **Z**, **V** *установлены* (сброшены) согласно коду поля условия, то команда будет *выполнена*, в противном случае эта команда будет *проигнорирована*.

Существуют 16 вариантов условий, каждое из которых определяется двухсимвольным суффиксом, добавляемым к мнемонике команды. Например, команда переход (Branch - "В" в ассемблере) становится командой перейти, если равно - BEQ (Branch if Equal), которая означает, что переход будет выполнен, если установлен флаг Z.

Практически можно использовать 15 различных условий, 16-е условие (1111) зарезервировано и не применяется.

При отсутствии в мнемонике команды условия выполнения или установлен суффикс AL, то эта команда будет выполнена безусловно, независимо от состояния флагов условия (регистр CPSR).

Архитектура ARM. Поле условия


C 11	A	n
Суффико	Флаги	Значение
EQ	Z=1	«Эквивалентно» (Equal)
NE	Z=0	«Не эквивалентно» (Not Equal)
HS или	C=1	«Выше или то же самое» (Higher or same) или
CS		«Флаг Carry установлен» (Carry Set)
		Больше или равно (≥) при сравнении чисел без знака (unsigned)
LO или	C=0	«Ниже»(Lower) или
CC		«Флаг Carry сброшен» (Carry Clear)
		Строго меньше (<) при сравнении чисел без знака (unsigned)
MI	N=1	«Минус» (Negative) - Отрицательное
PL	N=0	«Плюс» (Positive or Zero) – Положительное или ноль
VS	V=1	«Переполнение знаковое» (Overflow)
VC	V=0	«Нет знакового переполнения» (No Overflow)
HI	(C=1) and (Z=0)	«Выше» (Higher)
		Строго больше (>) при сравнении чисел без знака (unsigned)
LS	(C=0) or (Z=1)	«Ниже или то же самое» (Lower or same)
		Меньше или равно (≤) при сравнении чисел без знака (unsigned)
GE	N=V	«Больше или эквивалентно» (Greater then or equal)
		Больше или равно (≥) при сравнении чисел со знаком (signed)
LT	N!=V	«Меньше чем» (Less then)
		Строго меньше (<) при сравнении чисел со знаком (signed)
GT	(Z=0) and (N=V)	«Строго больше» (Greater then)
		Строго больше (>) при сравнении чисел со знаком (signed)
LE	(Z=1) or (N!=V)	«Меньше чем или эквивалентно» (Less then or equal)
		Меньше или равно (≤) при сравнении чисел со знаком (signed)
AL	Любые значения	«Всегда». Суффикс по умолчанию, который используется всегда,
	флагов	когда код условного выполнения не специфицируется.

Архитектура ARM. Команды обработки данных

Команда формирует результат, выполняя указанную арифметическую или логическую операцию с одним или двумя операндами.

Первый операнд - всегда регистр (Rn). Второй операнд может быть регистром со сдвигом (Rm), или 8-битной константой с циклическим сдвигом (Imm) (в зависимости от значения бита "I" в команде). Флаги CPSR могут оставаться без изменений (S = 0) или выставлены в зависимости от результата выполнения этой команды (S = 1).

Некоторые операции в команде (TST, TEQ, CMP, CMN) не записывают результат в регистр Rd. Они используются только для того, чтобы в зависимости от результата установить/сбросить флаги CPSR (только при S = 1).



Архитектура ARM. Команды обработки данных


SUB, RSB, ADD, ADC, SBC, RSC, CMP, CMN обрабатывают каждый операнд как 32-битное целое число (беззнаковое или знаковое с дополнением до 2-х, что). Если "\$" установлен (и Rd не R15) и произойдет переполнение, то флаг "V" в PSR будет установлен. Его можно игнорировать, если операнды беззнаковые, но нужно учитывать для знаковых операндов.

Флаг "С" будет установлен при переносе бита 31 из ALU (переполнение).

Флаг "**Z**" будет установлен, только если результат нулевой. Флаг "N" будет установлен в зависимости от значения бита 31 результата операции (указывает на отрицательный результат, если операнды знаковые с дополнением до 2-х).

	1	
Мнемоника ассемблера	Код	Действие
AND	0000	операнд1 AND операнд2
EOR	0001	операнд1 EOR операнд2
SUB	0010	операнд1 - операнд2
RSB	0011	операнд2 - операнд1
ADD	0100	операнд1 + операнд2
ADC	0101	операнд1 + операнд2 + перенос
SBC	0110	операнд1 - операнд2 + перенос - 1
RSC	0111	операнд2 - операнд1 + перенос - 1
TST	1000	как AND, но результат не будет записан
TEQ	1001	as EOR, но результат не будет записан
CMP	1010	as SUB, но результат не будет записан
CMN	1011	as ADD, но результат не будет записан
ORR	1100	операнд1 OR операнд2
MOV	1101	операнд2 (операнд1 игнорируется)
BIC	1110	операнд1 AND NOT операнд2 (бит сброшен)
MVN	1111	NOT операнд2 (операнд1 игнорируется)

Архитектура ARM. Команды сдвига



Второй операнд определен как сдвиговый регистр. Операцией регистрового циклического сдвига управляет поле Shift в самой команде, указывая тип сдвига: логический сдвиг влево или вправо, арифметический сдвиг право, циклический сдвиг вправо.

Число бит, на которое будет произведен сдвиг, находится или в старшей части операнда 2 (сдвиг регистра кроме R15 при I = 0) или его в старших 4-х битах (сдвиг константы при I = 1).

Архитектура ARM. Особенности ассемблера

Команды с одним операндом: MOV, MVN

<opcode>{cond}{S} Rd,<0p2>

Команды без записи результата (без Rd): (CMP,CMN,TEQ,TST)

<opcode>{cond} Rn,<0p2>

Команды AND,EOR,SUB,RSB,ADD,ADC,SBC,RSC,ORR,BIC

<opcode>{cond}{S} Rd,Rn,<0p2>

- <Op2> это Rm{,<shift>} или {,<#выражение>}
- {cond} двухсимвольная мнемоника условия (см. Табл. слайд 16).
- {S} разрешить условное выполнение (для команд CMP, CMN, TEQ, TST).
- Rd, Rn и Rm выражения, результат вычисления которых номер регистра общего назначения.
- <#выражение> если это поле используется, то ассемблер попытается сгенерировать команду сдвига 8- битной константы с соответствии с указанным выражением. Если это невозможно, то возникнет ошибка.
- <shift> <тип_сдвига> <регистр> или <тип_сдвига> #выражение, или RRX (расширенный циклический сдвиг вправо).
- <shiftname> ASL, LSL, LSR, ASR, ROR. (так как ASL синоним LSL, то для обеих команд будет сгенерирован одинаковый машинный код).

```
; умножение на 9 — это умножение числа на 8
; путем сдвига влево на 3 бита плюс еще число
add r0, r1, r1, lsl #3; r0= r1+(r1<<3) = r1*9
; умножение на 15 — это умножение на 16 минус число
rsb r0, r1, r1, lsl #4; r0=(r1<<4)-r1=r1*15
; доступ к таблице 4-х байтовых слов, где
; r1 — это базовый адрес таблицы
; r2 — это индекс элемента в таблице
ldr r0, [r1, r2, lsl #2]
```

```
ADDEQ R2,R4,R5
                        ; Если Z = 1, то R2:=R4+R5
TEOS R4,#3
                        ; Проверить R4 на равенство 3
                        ; (ассемблер автоматически установит
                         ; в единицу бит S)
SUB
      R4,R5,R7,LSR R2
                        ; Логический сдвиг вправо R7 на число бит,
                        ; которое указано в старшем байте регистра R2,
                        ; затем вычесть результат из R5 и разместить
                         ; его в R4.
      PC,R14
MOV
                         ; Возврат из подпрограммы.
      PC,R14
MOVS
                         ; Возврат из исключения и восстановление PSR.
```

```
; Применение условий для логического ИЛИ
    CMP
             Rn,#p
                       ; Если Rn=p OR Rm=q то перейти на Label.
    BE<sub>0</sub>
             Label
    CMP
             Rm,#q
    BE<sub>0</sub>
             Label
; Эквивалентный код:
    CMP
             Rn,#p
    CMPNE
                       ; Если условие не выполнено, то другой тест.
             Rm,#q
             Label
    BE0
; Абсолютное значение
TE0
       Rn,#0 ; Проверить знак
RSBMI
       Rn,Rn,#0 ; и, если необходимо, дополнить до 2-х.
```

; Алгоритм Евклида:

```
; проверка условий NE (i != j),
loop CMP Ri, Rj
                           ; GT (i > j),
                           ; u LT (i < j);
                          ; если GT, выполняется i = i-j;
     SUBGT Ri, Ri, Rj
     SUBLT Rj, Rj, Ri
                          ; если LT - j = j-i;
     BNE loop
                           ; если NE – переход на
                                       метку Тоор.
```

Используемые источники


Википедия. ARM (архитектура): https://ru.wikipedia.org/wiki/ARM_(архитектура)


Изучение системы команд процессора ARM: https://marsohod.org/index.php/prodmarsohod2/amber-arm-soc/226-arm-instr

Система команд в режиме ARM http://www.gaw.ru/html.cgi/txt/doc/micros/arm/asm/asm_arm/

Практический курс микропроцессорной техники на базе процессорных ядер ARM-Cortex-M3/M4/M4F [электронный ресурс]: учебное пособие — электрон. текстовые дан. (12 Мб) / В.Ф. Козаченко, А.С. Анучин, Д. И. Алямкин и др.; под общ. ред. В.Ф. Козаченко. — М.: Издательство МЭИ, 2019.

Используемые источники





Козаченко В.Ф., Алямкин Д.И., Анучин А.С., Жарков А.А., Лашкевич М.М., Савкин Д.И., Шпак Д.М.



Практический курс

микропроцессорной техники на базе процессорных ядер ARM-Cortexма/м4/м4F

Архитектура, система команд, разработка и отладка программного обеспечения на Ассемблере в интегрированной среде Keil uVision

apress*

Цифровая схемотехника и архитектура компьютера



Цветное издание







Дэвид М. Харрис, Сара Л. Харрис
Цифровая схемотехника и архитектура компьютера. — М.: ДМК Пресс, 2018. — 792 с.

Дэвид М. Харрис, Сара Л. Харрис
Цифровая схемотехника и архитектура компьютера.
Дополнение по архитектуре ARM –