100 V / 40 A laboratorieforsyning

Dansk udviklingsmanual – uafsluttet konstruktionsudkast

Projektstatus: 10.10.2026

Indgang: 230 V AC / 32 A. Målet er en galvanisk isoleret og flydende udgang med justerbar spænding og strømgrænse.

Denne revision indeholder måle-/testkort, chassisdiagram for to isolerede netmoduler og et fuldt routet LTC3779-enkeltfaseudkast omkring 100 V / 10 A samt diagram og routet styrekort for eksperimentel analog CV/CC. Den samlede 0–100 V / 40 A-regulering, beskyttelser og systemintegration er ikke færdige. CAD-routingen er kontrolleret; ingen hardwarevalidering eller frigivelse til fremstilling er udført.

Indhold

Kravgrundlag – laboratorieforsyning 100 V / 40 A 4

Isoleret AC/DC-front-end — dokumenteret konstruktionsvalg 6

Effektfase: LTC3779, fast 99,6 V og 10 A som udviklingsmål 13

Analogt CV/CC-styrekort: funktion og fejlfinding 20

Dansk manual – måle- og testkort 29

Arkitektur og dimensionering — 100 V / 40 A laboratorieforsyning 35

Fire LTC3779-faser med fælles ITH — afgrænset forundersøgelse 42

Små strømme, udgangsenergi og betydningen af 0 V / 0 A 46

Beskyttelse, små belastninger og fysisk testplan 48

Styrekortets placering og routing 53

Effektfase: fysisk layout og CAD-kontrol 56

Effekt-, ripple- og reguleringsanalyse 62

Fire uafhængige fasestrømsservoer 72

Dynamisk undersøgelse af et separat lavstrømstrin 81

Busbeskyttelse for den valgte 110 V front-end 83

DC-afbryder med fast serieimpedans — betinget designforslag 89

Komponentdata, pinout og åbne indkøbsvalg 96

Ændringer og tekniske beslutninger 101

Afsluttende afleveringsstatus 103

Kontrolstatus og åbne konstruktionspunkter 106

Samlet komponentoversigt 108

Supplerende komponentliste: fasestrømstudie 121

Originale datablade og referencekredsløb 124

Native KiCad-diagrammer 126

Kravgrundlag – laboratorieforsyning 100 V / 40 A

Bekræftet af brugeren

- Indgang: 230 V AC, dedikeret 32 A kreds.

- Udgang: 0–100 V, op til 40 A gennem spændingsområdet.

- Justerbar strømbegrænsning, så små prøveprint kan forsynes i CC/CV.

- Galvanisk isoleret og flydende udgang.

- KiCad-diagram og PCB, komponentliste med værdier og dansk funktions-/fejlfindingsmanual med testpunkter.

Det dimensionerende punkt er samtidig 100 V og 40 A = 4.000 W. Der dimensioneres foreløbigt til kontinuerlig drift; dette er ikke en målt kapabilitet.

Arbejdsvalg og åbne konstruktionsbeslutninger

- Nettopologi: 2 × MEAN WELL RSP-3000-48, hver trimmet til 55 V, er nu det dokumenterede arbejdsvalg. Den nominelle bus er 110 V; serieintegration, flydende offset og busbeskyttelse er endnu ikke kvalificeret.

- Beregningsreference for DC-regulator: 120 V bus som dimensioneringspunkt, fire interleavede faser, 10 A per fase, 100 kHz, 150 µH. Det konkrete enkeltfaseudkast bruger LTC3779; firefasestyring og strømfordeling er endnu ikke realiseret.

- 0 V og 0 A skal undersøges praktisk. Slukket/afladt udgang adskilles fra aktiv 0 V-regulering og fra strømabsorption; det aktuelle kredsløb dokumenterer kun positiv regulering fra omkring 1,2 V.

- Lavstrømsundersøgelsen omfatter særskilte 20 mA- og 200 mA-områder med større shunter samt et 40 A-område. Dette er dimensioneringsforslag, ikke implementerede eller ekstra brugerbekræftede specifikationer.

- Nøjagtighed, ripple, lasttransienter, mekanik og kølingsstøj er ikke specificeret. Foreløbige testmål mærkes særskilt.

- Batteriopladning, tilbageført energi og aktivt strømsink er ikke bekræftede funktioner og er ikke tilladt i den første prototype.

- Der skal fastlægges en konkret udgang-til-PE arbejds- og transientspænding; 'flydende' betyder ikke ubegrænset isolation mod jord.

Effektbudget

P_out = 100 V × 40 A = 4.000 W. Ved 95 % effektivitet i DC-regulatoren bliver dens input 4.211 W og dens tab 211 W. Det oprindelige regneeksempel med 95 % AC/DC og PF = 0,98 gav 4.432 W, 432 W varme og 19,7 A. For det aktuelle Mean Well-valg giver databladets 91,5 % typiske effektivitet og PF = 0,95 i stedet cirka 4.602 W, 602 W samlet varme og 21,06 A ved 230 V. Dette er et budget med typiske data, ikke en målt eller garanteret performance ved modulers faktiske belastning. Den valgte 32 A kreds giver effektmargin; startstrøm, netfilter, stik, kabler, kredsbeskyttelse og front-end-derating skal stadig dimensioneres særskilt.

Aktuel leverance og frigivelsesstatus

Det passive måle-/testkort er CAD-kontrolleret. Måleprintet kan måle via 40:1 delere og Kelvin-filter; det regulerer ikke spænding eller strøm, har ingen egen galvanisk isolation og fører ikke 40 A. Det placeres på den isolerede sekundærside. Det separate LTC3779-effektfaseudkast har fast 99,6 V nominelt og 10 A som udviklingsmål. Det er fuldt routet i fire lag med bestået ERC/DRC og nul åbne forbindelser; det opfylder ikke 40 A eller justerbar laboratorie-CV/CC. Det separate analoge styrekort er CAD-routet og kontrolleret, men regulering og fysisk integration er utestet. Netmodulernes chassisdiagram er tegnet i

`design/frontend/`, men busbeskyttelse og integration er uafsluttet. Datablade fra Analog Devices, TI, Mean Well og Infineon er hentet og gemt. DFLS1200-fabrikantdata, endelige magnetiske/passive effektdele, programmerbar styring og systembeskyttelser mangler fortsat helt eller delvist; se de enkelte delprojekters aktuelle status. Ingen hardware er fremstillet eller testet ved 4 kW.

Isoleret AC/DC-front-end — dokumenteret konstruktionsvalg

Status pr. 9. oktober 2026: **2 × MEAN WELL RSP-3000-48 i serie, hver trimmet til 55,0 V, er valgt som arbejdsgrundlag for systemdiagram og prototypeintegration.** Den nominelle bus er 110 V. Fabrikantens officielle specifikation og generelle serieforbindelsesvejledning er nu hentet og læst. Modelspecifik afklaring af serie-/flydende anvendelse, konkrete beskyttelseskomponenter, installation og fysisk kvalifikation resterer; kombinationen er ikke frigivet som en færdig laboratorieforsyning eller fabrikationsklar konstruktion.

Dette er projektets arkitekturvalg inden for brugerens bekræftede 230 V AC / dedikerede 32 A kreds og isolerede/flydende 0–100 V / op til 40 A. Netmodulerne leverer en fast bus. De efterfølgende CC/CV-, lavstrøms-, udgangsafbryder- og beskyttelseskredsløb skal stadig udvikles. RSP-modulernes strømbegrænsning alene kan ikke beskytte et lille opamp-print eller indstille laboratorieudgangen til 0 V.

KiCad-diagram og alle viste chassisdele

Åbn `design/frontend/frontend.kicad_pro`; hoveddiagrammet er `frontend.kicad_sch`, og de uafhængige kontrolforbindelser er på `control.kicad_sch`. Det to-siders PDF-diagram findes i `exports/frontend/frontend.pdf`, og alle 14 komponentreferencer står i `bom/frontend.csv`. Projektet tegner kabelforbindelser mellem købte moduler; det indeholder ingen 230 V-PCB. A1A/A1B er to symbolenheder af samme fysiske modul A1, tilsvarende for A2; modulet skal kun tælles én gang.

Reference	Værdi eller faktisk valg	Hvad delen gør
A1, A2	RSP-3000-48, 55,0 V SVR-setpunkt hver	Nederste/øverste seriemodul; AC-indgangene er parallelle på nettet, DC-udgangene i serie
J1	L, N, PE; kontakt og kabel endnu ikke valgt	Netindgang til kabinet; kredsens 32 A er et installationskrav
SW1	To-polet AC-afbryder, rating/varenummer mangler	Afbryder L og N; PE føres ubrudt til FG og chassis
F1, F2	Separat AC-grensikring; størrelse/karakteristik/brydeevne mangler	Beskytter hver moduls netgren; hverken en 32 A gruppesikring eller et tilfældigt 16 A tal er indsat som færdigt valg
D1, D2	Reverse-diodekrav ≥200 V VRRM og IFSM >62,5 A; varenummer mangler	Beskytter mod negativ spænding over et seriemodul; dette er ikke de små bootstrap-dioder på effektkortet
J2	BUS_POS / BUS_NEG, 110 V nominelt; terminalvalg mangler	Bus til sekundærregulatoren; ingen direkte DUT-tilslutning
R1, R2	1 kΩ, ±1 %, mindst 0,25 W som foreløbigt krav	Egen AUX12 til RC på hvert modul. Nominelt 144 mW ved 12 V og 1 kΩ; tolerance/temperatur skal indgå i endelig rating
K1, K2	Separate potentialfrie normalt åbne kontaktfunktioner; relæ og driver mangler	Lukket kontakt aktiverer eget modul; åben slukker. Diagrammet viser ikke endnu en komplet relæspole-/fault-driver
J3	To separate P_OK-kontaktpar	Statusforbindelser til fremtidig supervision; kontakterne må ikke erstatte præcis modul-/busmåling

PV–PS og OLP–OL-SD på kontrolarket repræsenterer beholdte fabriksbroer, ikke ekstra modstande. De ubrugte CS og den dublerede −S er markeret som no-connect. ERC og uafhængig netlistekontrol er bestået for 63 terminalforbindelser; modulernes interne pins er passive funktionssymboler, så kontrollen viser ikke elektrisk kvalifikation af modulets indre eller isolation. Det er ikke et byggeklart netdiagram, mens de eksplicit manglende komponentvalg og busbeskyttelser står åbne.

Verificerede fabrikantdata

Kilde: `references/MEANWELL_RSP-3000_SPEC.pdf`, revision **2026-07-20**, især side 2–5 og 9–10. Værdier gælder under databladets betingelser; typiske værdier er ikke worst-case-grænser.

Egenskab	RSP-3000-48, per modul
Nominel DC-udgang / mærkestrøm / mærkeeffekt	48 V / 62,5 A / 3.000 W
Indbygget potentiometer, tilladt trimområde	43–56 V
Indgang	180–264 V AC, 47–63 Hz; AC/L og AC/N til samme enfasede net
Virkningsgrad	91,5 % typisk
Power factor	0,95 typisk ved 230 V AC og fuld last
AC-strøm / startstrøm	16 A typisk ved 230 V AC / 60 A typisk ved 230 V AC
Lækagestrøm	< 2,0 mA ved 240 V AC
Udgangstolerance	±1,0 %, inklusive setup-, line- og load-regulation ifølge note 3
Ripple/noise	Højst 200 mV p-p under databladets 20 MHz-målemetode
OVP-grænse	**57,6–67,2 V**, shutdown; AC-genindkobling kræves
Overlast	100–112 % rated output power; kontinuerlig CC eller CC med shutdown efter 5 s
Temperatur	−20 til +70 °C, med derating; 100 % load til 50 °C, faldende til 50 % ved 70 °C ved vandret installation
Temperaturskoefficient	±0,05 %/°C, angivet for 0–50 °C
Remote sense	Kompenserer op til 0,25 V ledningsfald per modul
AUX	12 V / 0,1 A, kun til remote ON/OFF-styring
Dielektrisk prøvespænding	I/P–O/P 3 kV AC, I/P–FG 2 kV AC, O/P–FG 0,5 kV AC
Mekanik	278 × 177,8 × 63,5 mm; 4 kg; indbygget ventilator

Dielektrisk prøvespænding er en testværdi. Den fastlægger ikke den tilladte kontinuerlige DC-offset mellem et moduls udgang og chassis/PE. Denne arbejds-/transientspænding skal afklares for den konkrete serieforbindelse og den ønskede flydende laboratorieudgang.

Valgt bus og effektmargin

Begge moduler trimmes med deres indbyggede SVR til **55,0 V**; dette ligger under databladets 56 V maksimum. PV-funktionen aktiveres ikke i denne iteration. Fabriksbroen PV–PS beholdes på hvert modul. Outputtrim og spænding kontrolleres først enkeltvis uden effektregulator tilsluttet; ingen justering udføres på eksponerede net-/effektdele under last.

Beregning ved 100 V / 40 A	Resultat
Laboratorieudgang	4.000 W
Busbehov med antaget 95 % DC-regulatorvirkningsgrad	4.211 W
Nominel bus	55 V + 55 V = 110 V
Busstrøm	38,28 A
Effekt per seriemodul	2.105 W

Beregning ved 100 V / 40 A	Resultat
Effektandel af 3 kW per modul	70,18 %
Ideal buck-duty ved 100 V ud	90,91 %
Nominel margin over 100 V	10 V

Ved en antaget DC-regulatorvirkningsgrad på 90 % bliver busbehovet 4.444 W, busstrømmen 40,40 A og effekten 2.222 W per modul. Disse tal er beregninger, ikke målte virkningsgrader.

62,5 A må ikke kombineres med 55 V og behandles som den kontinuerlige rating: 55 V × 62,5 A = 3.438 W, over modulets 3.000 W. Effektloftet alene giver højst 54,55 A ved 55 V, før yderligere derating. Databladets PV-diagram kræver også reduceret strøm ved hævet spænding; det er ikke et løfte om konstant 62,5 A over hele trimområdet. Den planlagte belastning på 38,28–40,40 A ligger betydeligt lavere. Endelig strømgrænse ved SVR = 55 V skal verificeres i modelafklaringen og belastningstesten; tabellen gør ikke 54,55 A til en ny fabrikantgaranteret rating.

Kabinettets luftindløb til modulerne skal holdes **højst 50 °C ved fuld systemlast** som konstruktionsmål, og begge fabriksventilatorer/luftveje beholdes. Ved 60 °C viser den lineære deratingkurve omkring 75 % effekt = 2.250 W per modul; marginen til 2.222 W per modul er da for lille til at ignorere hjælpelast, tolerancer og tab. Modulernes automatiske termiske genstart må ikke automatisk genindkoble laboratorieudgangen efter en termisk fejl; systemets fault skal låses.

±1 % modultolerance giver en nominelt beregnet busvariation på ±1,10 V før temperaturdrift, ripple og DC-kabeltab. Ved 25 °C temperaturændring er ±0,05 %/°C en yderligere beregnet mulighed for op til cirka ±1,375 V på den trimmede 110 V-bus, hvis begge modulers drift falder i samme retning. Dette er et konservativt budget ud fra koefficienten, ikke en målt worst-case-kombination.
Remote-sense-/ledningstab og de efterfølgende kraftkomponenters spændingsfald skal indgå i den belastede busminimumgrænse. LTC3779-forskningsfasen kan både bucke og booste, men det dokumenterer ikke 100 V / 40 A-regulering, strømfordeling eller stabilitet.

Det ældre regneeksempel med 95 % AC/DC-virkningsgrad og PF 0,98 er **ikke den valgte front-ends databladsværdier**. Bruger man i stedet modulets 91,5 % typiske effektivitet som budgetantagelse og 95 % DC-regulator, fås cirka 4.602 W fra AC, 21,06 A ved 230 V / PF 0,95 og cirka 602 W samlet varme. Disse typiske full-load-data er ikke verificeret ved hvert moduls faktiske 70 % loadpunkt. Samlet 32 A mærkestrøm for to fuldt belastede moduler giver ingen margin på brugerens 32 A gruppe; systemet dimensioneres og begrænses til den faktiske 4 kW-udgang plus tab, ikke fri adgang til to modulers fulde 6 kW.

Serieforbindelse og flydende signaler

MEAN WELLs officielle FAQ, **Q39: “What are the applications with serial connection?”**, viser to isolerede udgange i serie for øget spænding. Fabrikanten kræver en diode antiparallelt over hver udgang for at undgå skade ved opstart. Diodens spændingsrating skal være større end V1 + V2, og peak forward surge current-rating større end rated current. FAQ'en anbefaler isolerede kontrolsignaler, fordi dele af signalground er forbundet til outputground.

RSP-3000-databladet har en modelanvisning for parallelkobling, men **ingen særskilt modelbeskrivelse af seriedrift**. Den generelle FAQ er derfor dokumenteret serieevidens; den erstatter ikke afklaring af RSP-3000-48's tilladte output-til-FG-offset, opstartssekvens og arbejde ved 55 V i dette system. Modelafklaring/integrationstest er et åbent frigivelsespunkt, ikke en brugerpræference, der skal besvares igen.

Forbindelserne i systemdiagrammet er:

- Nederste modul: −V → `BUS_NEG`, +V → `BUS_MID`.

- Øverste modul: −V → `BUS_MID`, +V → `BUS_POS`.

- Begge AC/L og AC/N forsynes fra samme 230 V net gennem den dimensionerede netbeskyttelse; begge FG og kapslingen går til PE.

- BUS_NEG og BUS_MID forbindes ikke permanent til PE. Chassisjord er fortsat påkrævet for net-/kapslingsdelene.

- Hver beskyttelsesdiode har **anode på modulets −V og katode på dets +V**. Dioden er normalt spærret, men klemmer en negativ moduludgang ved asymmetrisk opstart/stop.

- Ingen CS-, AUXG-, RCG-, TTL-status- eller sense-ledning forbindes direkte mellem de to moduler. Kontrol og overvågning udføres med dokumenteret isolering eller separate korrekt ratede potentialfrie kontakter.

- Senseforbindelser beholdes lokalt: hvert +S til eget +V og hvert −S til eget −V. Et moduls sense må ikke lægges over den samlede 110 V bus. Laboratoriets eventuelle remote sense ligger i sekundærregulatorens eget kredsløb.

Diodekrav til et senere konkret komponentvalg: VRRM mindst 200 V som foreløbigt projektniveau, IFSM > 62,5 A efter FAQ-kravet og tilstrækkelig gentagen/steady-state-strøm og termisk kapacitet til den faktisk mulige start-/fejlstrøm. En “1 A / 200 V” bootstrapdiode fra ADI's converterreference er ikke en dokumenteret 40 A reverse-beskyttelsesdiode. Der er endnu ikke valgt diodevarenummer, sikring eller kontaktor.

OVP: 110 V nominelt er ikke maksimal busspænding

Hvert modul har et OVP-interval på **57,6–67,2 V**. To moduler kan derfor i et worst-case-grænsebudget nærme sig **2 × 67,2 V = 134,4 V**, før deres indbyggede OVP nødvendigvis udløser. Hvis kun ét modul er højt, kan summen eksempelvis være 67,2 + 55 = 122,2 V. Databladet dokumenterer ikke den dynamiske oversvingstop under disse fejl; 134,4 V er heller ikke et sikkert transientloft.

55 V-setpunktet ligger under den laveste angivne 57,6 V OVP-grænse, men setupdrift, remote sense og temperaturvariation skal verificeres. Trim må ikke hæves helt til 56 V for at hente marginal ekstra headroom uden denne analyse.

Dette front-endvalg overholder ikke automatisk forskningsfasens proceduregrænse på 120 V input. Systemdiagrammet skal vise en endnu uimplementeret uafhængig BUS_0VP/fejllåsning med shutdown af begge moduler, regulatorshutdown og en passende DC-/AC-afbrydelse. RUN = OFF slukker regulatoren; det klemmer ikke i sig selv front-endens bus. En langsom netkontaktor kan heller ikke alene bevise, at inputkondensatorer og MOSFETs aldrig overskrider deres spændingsgrænse.

LTC3779's 150 V driftområde og et 150 V MOSFET-varenummer giver ikke dokumenteret margin til 134,4 V plus kabelføring/switch-node-ringing. Endelig oversvings-/clampanalyse, busafbryderens responstid og højere spændingsratede MOSFETs/kapacitorer, hvor nødvendigt, skal afklares før dette system forbindes til effektfasen. Beskyttelsesdiode-rating beregnes mod fejlbus/transienter, ikke blot 110 V-setpunktet.

Verificerede terminaler og kontrolben

RSP-3000-specifikationens side 9–10 indeholder følgende:

Fysisk forbindelse	Ben	Funktion
TB1	1	AC/L
TB1	2	AC/N
TB1	3	FG, beskyttelsesjord
DC-effektterminaler	mærket +V og −V	Moduludgang; ingen numerisk pin-identitet angivet
CN1 / CN2	1	RCG, remote ON/OFF ground
CN1 / CN2	2	RC, remote ON/OFF
CN1 / CN2	3	PV, output voltage programming

Fysisk forbindelse	Ben	Funktion
CN1 / CN2	4	PS, reference voltage terminal
CN1 / CN2	5 og 7	−S, lokal negativ remote sense
CN1 / CN2	6	CS, current sharing, ikke anvendt i serie
CN1 / CN2	8	+S, lokal positiv remote sense
CN3	1	P OK GND
CN3	2	P OK, relay contact
CN3	3	P OK GND2
CN3	4	P OK2, TTL/open-collector status
CN3	5	RCG
CN3	6	RC
CN3	7	AUXG
CN3	8	AUX, 12 V / 0,1 A til remote-control
CN3	9	OLP
CN3	10	OL-SD

CN1 og CN2 er internt forbundet. Headerne er HRS DF11-8DP-2DS og DF11-10DP-2DS eller tilsvarende; mating housings er DF11-8DS og DF11-10DS med passende DF11-kontakter. Den præcise kontaktvariant og ledningsdimension skal vælges ved kabelfremstilling. Fakta om headernavn/pinout giver ikke en færdig kabelstykliste.

Valgt enable-princip er side 5, eksempel 3.2(C), default OFF: på hvert modul går dets egen AUX (CN3-8) gennem en ekstern 1 kΩ til RC (CN2-2); dets RCG (CN2-1) forbindes til egen AUXG (CN3-7). En separat potentialfri kontakt mellem RC og RCG giver ON, når den lukker; åben kontakt giver OFF. Begge modulers kontakter skal slippe ved controllerreset, fault eller manglende hjælpeforsyning. Kontakternes coil-/kontrolside og indbyrdes isolation skal ratedes til de faktiske potentialer. 1 kΩ er angivet af fabrikanten; modstandens effekt-/spændingsrating er ikke fastlagt i fabrikantfiguren og skal vælges i styklistearbejdet.

Fabriksbroen CN2-3/PV til CN2-4/PS beholdes, når PV ikke bruges. CN3-9/OLP til CN3-10/OL-SD er fabriksbroen for CC med shutdown efter fem sekunder ifølge funktionsteksten. Side 6 har modstridende figurtekst om “Insert/Remove”; fabriksfunktion og fysisk variant skal verificeres før en bro ændres. Ingen broer ændres i systemdiagrammets standardopsætning.

P OK relay-signalet er low ved modulets udgang over 80 % af rated voltage og high/open ved power fail. Fabrikanten angiver højst 20 V / 500 mA, samlet 10 W, for den eksterne kreds. P OK2 er en anden, ikke tilsvarende isoleret TTL/open-collector-vej med højst 30 V / 10 mA. Brug af relay-signalet foretrækkes til isoleret status i systemdiagrammet. Kontrollér kontaktisolation for den konkrete variant; den viste interne isolering er ikke en fuld working-voltage-specifikation. “P OK” ved 80 % af 48 V er cirka 38,4 V per modul og er derfor **ikke** bevis for, at en 55 V-enhed eller den samlede bus er inden for regulatorens inputvindue. Begge modulspændinger og samlet bus skal måles særskilt.

Installation og systemtest, der endnu mangler

- Dimensionér og vælg netfilter, sikringer, AC-kontaktor, kabling og kapsling efter den faktiske installation. To gange 60 A typisk inrush er et samlet startstrømsproblem; simpel addition er et budget, ikke en målt bølgeform eller garanteret maksimum.

- Hold alle FG/kapslingsforbindelser på PE og dokumentér continuity, leakage/touch current, primær/sekundær-isolation og tilladt flydende offset. Begge modulers <2 mA-databladsgrænser skal

vurderes sammen med resten af systemet.

- Verificér 55 V under kold/varm drift, begge modules current-limit ved trim, load steps, ujævn opstart, enkeltmodulshutdown, AC-brownout og genindkobling. Test de antiparallelle dioders temperatur og energi uden at bruge den færdige belastning som prøvegenstand.

- Verificér den uafhængige bus-OVP og de faktiske maksimale DC-/switch-node-spændinger før 100 V drift. Modulerne må ikke kobles på det uafsluttede effektprint alene på grund af dette dokument.

- Verificér faultlåsning og udgangsafbryder, så automatisk front-end-recovery ikke genforsyner et prøveprint.

- Udfør temperaturtest ved 4 kW med kabinet, blæsere, luftvej og endelig omgivelsetemperatur. Fabrikantens ventilatorkøling/EMC-certificering af netmoduler er ikke systemets 4 kW-validering.

Fabrikantens generelle installationmanual er også hentet. Den skal bruges sammen med den modelspecifikke specifikation; hvor terminaltorque/tabeller er forskellige, skal modelafklaring afgøre den endelige værdi. Der er ikke indsat en vilkårlig torque i kabelmanualen.

Andre dokumenter og fravalg

De allerede hentede ADI/TI-kilder indeholder ingen dokumenteret enfaset isoleret 4,5 kW AC/DC-front-end:

- LTC3895 er afvist som direkte 100 V-regulator: angivet output 0,8–60 V og SENSE-ben med 65 V absolute maximum.

- LTC3779 og DC2456A er DC/DC-kilder. DC2456A-manualen dokumenterer 16–120 V input og 48 V / højst 10 A ud, med fuld strøm angivet fra 21 V input. Den er en 480 W reference, ikke en isoleret 4 kW netdel. Dens ADI-stykliste indeholder verificerede reference-komponentnavne, men output-kondensatorer på 63 V og 60 V MOSFETs i 48 V-området må ikke kopieres til 100 V udgang.

- UCC21520's galvaniske signal-/gatedriver-isolation er ikke 4 kW energi-isolation eller en AC/DC-front-end.

- RSP-2400-48 undersøges ikke videre nu; RSP-3000-48 har den ønskede nominelle effektmargin. Der fremsættes ingen nye verificerede RSP-2400-specifikationer.

- Et enkelt 110–130 V / mindst 4,5 kW AC/DC-modul er ikke udvalgt; to dokumenterede 3 kW-moduler er den konkrete arbejdsarkitektur.

Kilder og bevis for adgang

Normal HTTPS med miljøets eksisterende proxy og bevaret TLS-verifikation lykkedes den 9. oktober 2026 til producentens **meanwell.com** uden `www`. Tidligere forsøg mod `www.meanwell.com` gav HTTP 403; de blev ikke gentaget uændret. Den fungerende bare-host-rute er en almindelig officiel fabrikant-URL og ændrer ikke proxy eller netværkskontrol. Det gættede `RSP-3000-MANUAL.PDF` gav HTTP 404; funktionmanualen findes i stedet inde i specifikations-PDF'en, og dens klikbare installationslink blev fulgt på samme officielle host.

Verificerede filer og SHA-256 ligger i `references/frontend-sources.json`:

Officiel kilde, HTTP 200	Lokal fil	SHA-256
<https://meanwell.com/Upload/PDF/RSP-3000/RSP-3000-SPEC.PDF>	`MEANWELL_RSP-3000_SPEC.pdf`	`1dd3a8d722ecb0de772aac083baca471db785b7f5e90079450b290bc0e7fc7a9`
<https://meanwell.com/Upload/PDF/Enclosed_Type_EN.pdf>	`MEANWELL_Enclosed_Type_EN.pdf`	`3e40e59123e5c23d498a468e851f89e5a9d89d99fdbdc82fe8c19348294e4940`
<https://meanwell.com/qa.aspx>, Q39	`MEANWELL_FAQ.html`	`d51fe7c94abcf1bc5e79f84d2a4b2a3dfe12851cdfd7c388ddb58ce1ae916c8a`

Tekstudtræk er gemt sammen med originalerne. SHA-256 identificerer den faktisk læste fil; det er ikke en fabrikant-signatur eller en separat certificering. Offentlige datablade kræver ingen brugerhemmeligheder. Producentadgang er nu løst for dette valg; fysisk kvalifikation og de uimplementerede systemkredsløb er de resterende begrænsninger.

Effektfase: LTC3779, fast 99,6 V og 10 A som udviklingsmål

Denne del er et konkret **forskningsudkast til én effektfase**. Diagrammet er i `design/power/power_phase.kicad_sch`, controllerdelen i `control.kicad_sch`, og den komplette stykliste i `bom/power-phase.csv`. PDF-diagrammet er `exports/power/power_phase.pdf`. Printfilen indeholder komponentplacering og netnavne, men **ingen kobberforbindelser**. Den kan ikke fungere eller fremstilles som et færdigt effektprint.

Brugerens slutmål er stadig en galvanisk isoleret/flydende 230 V AC → **0–100 V / 0–40 A** laboratorieforsyning. Dette udkast regulerer nominelt **fast 99,6 V**, har et uverificeret udviklingsmål på **10 A**, og har en intern, fast middelstrømsgrænse på cirka **12,5 A**. Det har endnu ingen justerbar CV/CC, aktiv 0 V-regulering, milliampereområde til små opamp-print, isoleret AC/DC-indgang, udgangsafbryder eller verificeret strømfordeling mellem faser. Fire kopier af printet dokumenterer ikke en 40 A forsyning.

Dokumenteret controller og reference

LTC3779 understøtter 4,5–150 V indgang og 1,2–150 V udgang, fire N-kanal MOSFETs og både buck- og boost-drift. Den officielle DC2456A-reference leverer **48 V / 10 A**, og dens dokumenterede egenskaber må ikke overføres direkte til dette ændrede 99,6 V-kredsløb.

Egenskab	Verificeret i LTC3779-databladet	Betydning for udkastet
VIN og VOUT	150 V spændingsområde; se absolutte grænser og elektriske specifikationer, s. 2–3	En 100 V udgang er inden for controllerens område
VFB-reference	1,2 V nominelt, 1,188–1,212 V; s. 3	Referencen alene bidrager ±1 % til udgangsspændingen
Gateforsyning	DRVSET vælger 6–10 V; s. 11	DRVSET = V5 giver nominelt 10 V DRVCC
Middelstrømsgrænse	IAVGSNSP–IAVGSNSN = 47,5–52,5 mV, typisk 50 mV; s. 3, 17, 21	4 mΩ giver cirka 12,5 A; der findes ingen justerbar CC-pin
Buck-strømgrænse	Valley-strømgrænse 70–110 mV, typisk 90 mV; s. 3 og 18–21	6 mΩ kræver spole- og MOSFET-dimensionering efter værste grænse
Frekvens	50–600 kHz; PLLIN kan synkronisere til ekstern clock; s. 12, 22	37,4 kΩ giver omtrent 101,8 kHz efter databladets approksimation
Parallelle faser	Ekstern clock er dokumenteret; en strømfordelingsbus er ikke dokumenteret	Firefasekobling er en separat reguleringsopgave
Soft start	SS lades med nominelt 5 µA og påvirker referencen under opstart; s. 11, 15, 17	100 nF giver cirka 24 ms til 1,2 V; SS er ikke dokumentation for permanent 0 V-regulering

LTC3895 er fravalgt til direkte 100 V udgang: dens officielle datablad angiver 0,8–60 V udgang og en 65 V absolut grænse på strøm-sense-benene. En høj indgangsspændingsrating er ikke en høj udgangsspændingsrating.

Controllerens lokale footprint er afledt af KiCads HTSSOP-38, 4,4 × 9,7 mm, 0,5 mm pitch og 2,74 × 4,75 mm exposed pad. **Positionerne 23, 25, 27, 29, 31, 33 og 35 er fysisk fjernet**, som databladets FE38(31)-tegning på s. 36 angiver. Exposed pad er **ben 39, PGND**. Der er 31 fysiske ledere plus exposed pad, i alt 32 elektriske ben. Den lokale pinmap bruger de korrigerede switch-/gate-ben i Rev A, s. 12.

Landpattern, loddepasta, varmevias og fabtolerancer kræver stadig review.

Tilslutninger

Alle nedenstående GND-forbindelser tilhører den **flydende DC-sekundærside**. Et jordet instrument, USB-interface eller en PE-forbindelse kan ophæve den flydende udgang.

Stik	Ben	Signal	Funktion
J1	1	VIN	Ekstern galvanisk isoleret DC-indgang; udviklingspunkt 110–115 V, højst 120 V
J1	2	PGND	DC-indgangens retur og fasejord; ikke PE
J2	1	VOUT	Fast nominelt 99,6 V efter middelstrømsshunten
J2	2	PGND	Udgangsretur i dette enkeltfaseudkast
J3	1	AUX12	Ekstern isoleret 12 V hjælpeforsyning på samme flydende side
J3	2	PGND	Hjælpeforsyningens retur
J4	1	ENABLE	3,3 V enable fra en ekstern fixture; lav betyder shutdown
J4	2	SYNC	Valgfri ekstern clock til PLLIN, inden for V5-pinens grænser
J4	3	PGOOD	Open-drain status, trukket op til **V5 ≈ 5,5 V**; ikke direkte 3,3 V-kompatibel
J4	4	PGND	Interface-reference
L1's terminaler	1 / 2	SWA / SWB	Tilslutning til en ekstern 150 µH spole; footprint er en foreløbig terminalplacering

J1, J2 og L1 bruger foreløbige terminal-footprints. Der er endnu ikke valgt og verificeret et konkret stik til spænding, strøm, kontaktmodstand og temperatur. L1-symboler og terminaler repræsenterer **én ekstern spole**, ikke en printvikling.

12 V hjælpen skal være til stede før høj spænding/enable og fortsætte, indtil effektbussen er fjernet. En automatisk hardware-interlock ved tab af AUX12 er **ikke implementeret**. Det interne VIN-forsynede LDO må ikke antages at kunne levere gateeffekten fra 120 V uden en termisk beregning.

Hvad delene gør

Referencer	Faktiske værdier i diagrammet	Funktion og begrænsning
U1	LTC3779EFE#PBF	Fire-switch controller med spændings- og middelstrømsregulering. Ingen integreret isolation
Q1–Q4	BSC110N15NS5, referencekandidater	Q1/Q2 danner indgangens halvbro; Q3/Q4 udgangens halvbro. Infineons eget datablad er nu hentet: 150 V, RDS(on) højst 11 mΩ ved VGS = 10 V og Tj = 25 °C; gate ben 4, source ben 1–3, drain ben 5–8. Anvendelse på begge broer ved 99,6 V er fortsat ikke termisk verificeret
L1	150 µH, ekstern; Irms ≥15 A, varm Isat ≥25 A som krav	Lagrer energi mellem SWA og SWB. Fabrikant, kernetab, DCR, varm mætningsgrænse og fysisk opbygning mangler

Referencer	Faktiske værdier i diagrammet	Funktion og begrænsning
R1, R2	12 mΩ hver, ±1 %, ≥2 W; parallelkoblet til 6 mΩ	Lavside-shunt til hurtig cycle-strømmåling. Kelvin-traces kræves. Begge nederste MOSFETs returnerer via denne shunt
R3, R4	8 mΩ hver, ±1 %, ≥2 W; parallelkoblet til 4 mΩ	Udgangsshunt til den interne middelstrømsgrænse, nominelt 12,5 A. Dette er en overlastgrænse, ikke brugerens justerbare strømindstilling
C1, C2	47 µF / 200 V hver; ≥105 °C som krav	Indgangens bulk-kondensatorer. Samlet ripple-rating ≥5 A ved relevant temperatur/frekvens kræves; serie/ESR/MPN mangler
C3, C4	47 µF / 200 V hver; ≥105 °C som krav	Udgangens bulk-kondensatorer. ESR, ripple, levetid og dynamik mangler
C5–C8	1 µF / 250 V X7R, Murata GRM55DR72E105KW01L fra ADI-BOM	Lokal højspændingsafkobling. Den effektive kapacitet falder med DC-bias
R5	0 Ω	Binder NDRV til DRVCC for at deaktivere den eksterne NDRV-pass-regulator som beskrevet i databladet
R6, R7	100 kΩ RUN-pulldown; 100 Ω enable-serie	Default shutdown; 2,5 µA intern pull-up giver cirka 0,25 V over 100 kΩ, under shutdown-grænsen
R8	100 kΩ	Holder PLLIN lav, når ingen ekstern clock er tilsluttet
R9	37,4 kΩ / 1 %	Programmerer omtrent 101,8 kHz; frekvens skal måles
R10	10 kΩ	PGOOD pull-up til 5,5 V V5
R11–R14	0 Ω gate-jumpere	Forbinder TG1/BG1/BG2/TG2 til Q1/Q2/Q3/Q4. Endelige gate-modstande kræver ringing-, switchingtab- og deadtime-målinger
R15, R16, C15	100 Ω i hver sensevej; 220 pF / 100 V C0G differentialt	Filter for den hurtige cycle-strømmåling, direkte Kelvin fra shunten
R17, R18, C16	100 Ω / 150 Ω; 1 µF / 250 V X7R differentialt	Filter for middelstrømsmåling. De forskellige modstande kompenserer førsteordens biasstrømme på 15/10 µA ved common mode over cirka 4 V; s. 21
R19	1 kΩ	Fører VOUTSNS til Q4's drain PREOUT, som databladets pinfunktion kræver
R20, R21, R22	410 kΩ + 410 kΩ / 0,1 %; 10 kΩ / 0,1 % bundmodstand	Fast feedback: 1,2 × (1 + 820 kΩ/10 kΩ) = **99,6 V nominelt**. Referencetolerance, ratiofejl og kalibrering er separate bidrag
R23, R24, R25	499 kΩ + 499 kΩ / 0,1 %; 10 kΩ / 0,1 % bundmodstand	VINOV-divider: nominelt 129,0 V. Comparatorens tolerance giver cirka 118,94–139,10 V før dividerfejl. Dette er ingen præcis uafhængig overspændingsbeskyttelse
R26, C17, C18	10 kΩ; 10 nF / 50 V; 100 pF / 50 V	Startværdier for ITH-kompensation fra ADI-demo. Det ændrede L/C/VOUT kræver ny sløjfeanalyse; værdierne dokumenterer ikke stabilitet
C9, C10, C11	4,7 µF / 16 V; 4,7 µF / 10 V; 1 µF / 50 V	Afkobler henholdsvis DRVCC, V5 og AUX12
C12	100 nF / 50 V	Soft start, nominelt 24 ms til 1,2 V
C13, C14	220 nF / 16 V X7R	Bootstrap-kondensatorer BST1–SWA og BST2–SWB
D1, D2	DFLS1200-7, 1 A / 200 V, PowerDI-123	Lader bootstrap-kondensatorerne fra DRVCC. ADI-demo angiver delen og rating; eget fabrikant-/footprint-review mangler
TP1–TP19	Testpunkt-pad Ø2 mm, 1 mm hul	Planlagt adgang til spændinger og kontrolsignaler; de åbne TP-forbindelser er med i den delvise routingrapport

Topologien anvender samme PGND-net til signal- og effektretur, men den endelige routing skal give adskilte strømbaner og en kontrolleret Kelvin-reference. Ét fælles netnavn betyder ikke, at en vilkårlig ground-pour er korrekt.

Beregninger, der styrer næste komponentvalg

Ved 120 V ind og 99,6 V ud er ideel buck-duty 0,83. Med 150 µH og 101,8 kHz er spoleripple cirka **1,11 A p-p**. Det maksimale idealiserede ripple over buckområdet ved 120 V er cirka **1,96 A p-p**, omkring 60 V ud. Det sidstnævnte er et dimensioneringscheck; denne revision har fast 99,6 V, ikke en dokumenteret indstilling til 60 V.

Størrelse	Beregning / resultat	Begrænsning
Cycle-shunt ved 10 A	Spændingsmagnituden er 6 mΩ × 10 A = 60 mV; samlet 0,60 W; 0,30 W pr. modstand	Layout, tolerance og varm rating kræves
Typisk valley-strømloft	90 mV / 6 mΩ = 15 A	Ikke samme som middel- eller peakstrøm
Højeste specified valley-loft	110 mV / 6 mΩ = 18,33 A; med 1 % lav shunt og 1,96 A ripple cirka **20,5 A peak**	Beregning efter databladets strømgrænse; ikke en transientgaranti eller SOA-test
Udgangsshunt ved 10 A	4 mΩ × 10 A = 40 mV; samlet 0,40 W; 0,20 W pr. modstand	Den interne CC-grænse nås først over 10 A
Nominelt middelstrømsloft	50 mV / 4 mΩ = 12,5 A	Controlleren har ingen direkte justerbar CC-pin
CC-grænse med specificeret threshold og 1 % shunt	47,5 mV / 4,04 mΩ = 11,76 A; 52,5 mV / 3,96 mΩ = 13,26 A	Bias-/filterfejl og drift kommer oveni
Input-capacitor RMS ved 99,6 V / 10 A	10 × √(0,83 × 0,17) ≈ 3,76 A	Værste ideelle buckpunkt giver 5 A; cap-bank skal dimensioneres efter dette
Nominel udgangskapacitet	2 × 47 µF + 2 × 1 µF = 96 µF før tolerance/bias	Ikke 98 µF; kun to af de fire 1 µF-kondensatorer sidder på udgangen
Energi ved 99,6 V	½ × 96 µF × 99,6² ≈ **0,476 J**	Kan afgives til et lille print før buckens CC reagerer
10 A lastspring i 100 µs, kun kondensatoren	10 A × 100 µs / 96 µF ≈ 10,4 V	Illustrerer behov for sløjfevalidering og ændret C; ikke en målt performance
Spoleenergi ved 20,5 A	½ × 150 µH × 20,5² ≈ 31,5 mJ	Varm mætning og fejlstrøm skal testes

MOSFET-kandidaternes 150 V klasse og controllerens 150 V grænser giver højst 30 V mellem 120 V DC og mærkegrænsen. Denne margin inkluderer endnu ingen målte oversving. En snubber, clamp eller lavere busspænding må vælges efter faktisk switch-node-måling og fabrikantdata; ingen komponentrating eller tidsbudget gør udkastet verificeret.

Ved den valgte 110 V front-end er 100/110 = 90,91 % ideal duty tæt på LTC3779's 91,67 % buck-only-grænse på s. 15. Busfald, tolerancer og tab kan derfor føre driften ind i buck/boost-området, hvor begge halvbroer skifter. Ideelle buckripple- og tabstal er referenceberegninger, ikke en beskrivelse af alle switchforløb ved den højeste laboratorieindstilling. Dette skal indgå i MOSFET-tab, kompensation og den endnu uløste firefasestrømfordeling.

Infineons **BSC110N15NS5 Rev. 2.6, 7. november 2022** er nu kontrolleret direkte. Databladets s. 1 angiver PG-TDSON-8 og pinout: source 1–3, gate 4, drain 5–8. Det fælles drain er repræsenteret som pad 5 i KiCad-footprintet. S. 3 angiver RDS(on) typisk 9 mΩ, højst 11 mΩ ved VGS = 10 V, ID = 38 A og Tj = 25 °C; maksimum bliver 12,7 mΩ ved 8 V under den angivne test. VGS-grænsen er ±20 V og maksimal Tj er 150 °C. En ideelt konstant 10 A gennem én fuldt tændt transistor giver allerede 1,1 W med 25 °C-maksimumsværdien, før temperaturstigning og switchingtab.

RθJC er højst 1 K/W. RθJA = 50 K/W gælder kun databladets 40 × 40 × 1,5 mm FR4-testkort med 6 cm², 70 µm kobber på drain, lodret i stille luft. De 76 A gælder TC = 25 °C; ved TC = 100 °C angives 48 A.

SOA-kurven på s. 5 gælder TC = 25 °C og enkeltpuls, D = 0, og skelner mellem DC og pulslængder. Disse tal frigiver ikke det uafsluttede PCB til 10 A eller fejldrift. Det opdaterede package-outline på s. 9, PG-TDSON-8-U08, skal stadig sammenholdes med landpattern og fabrikantens montagekrav.

Ved IAVGSNS-common-mode under cirka 4 V ændrer biasstrømmene sig og kan nå cirka −300 µA ved 0 V; se databladets s. 21–22. Derfor må denne fast-CC-løsning ikke omtales som verificeret strømbegrænsning ved kortslutning eller som en præcis lavstrømsforsyning. Til små opamp-print mangler både et passende måleområde og en begrænser/afbryder efter den energilagrende bulk-kapacitans.

Testpunkter og forventede signaler

Tabellen beskriver **teoretiske udviklingsmålinger efter en fuldt routet og gennemgået prototype**. Det eksisterende print er ikke forbundet og skal ikke spændingssættes. Brug måleudstyr, hvis spændings- og common-mode-rating passer til den flydende del. High-side gate måles i forhold til sin egen source; almindelig scope-ground på PGND kan forbinde udgangen til PE.

Testpunkt	Net	Forventning / fejlfinding
TP1	VIN	110–115 V udviklingspunkt, aldrig over 120 V; se busfald og oversving
TP2	VOUT	Cirka 99,6 V i CV efter soft start, med reference-/dividerfejl; 10 A-funktion ikke bevist
TP3	PGND	Reference på den flydende DC-side, ikke PE
TP4	SWA	Buck-switch-node, pulser mellem cirka CS-retur og VIN; ringing skal måles differentialt
TP5	SWB	Tæt ved udgangsspændingen i ren buckdrift; skifter i buck/boost-overgang og boostdrift
TP6	DRVCC	Nominelt 10 V i forhold til PGND; start og droop er vigtige ved gatefejl
TP7	V5	Cirka 5,5 V; under cirka 4,35 V typisk controller-UVLO ved opadgående forsyning
TP8	SS	Cirka 5 µA / 100 nF = 50 V/s ramp; 24 ms til 1,2 V, fortsætter derefter højere
TP9	VFB	Cirka 1,2 V i korrekt CV; højere/lavere med OVP, CC eller fejl
TP10	ITH	Dynamisk analog reguleringssignal inden for pinens V5-grænser; ingen fast forventet spænding. Intern CC trækker ITH ned
TP11	CS	Buck-freewheel gennem Q2: CS er cirka **−60 mV** mod PGND ved 10 A, med ripple; begge lowside-switches slukkede: nær 0 V. Under boost/lowside-retur er polariteten positiv. Mål mod shuntens egen PGND-Kelvin-retur; sense-benene må ikke byttes
TP12 / TP13	IAVGP / IAVGN	Høj common mode nær 99,6 V; differentialt omtrent 40 mV ved 10 A og 50 mV ved nominelt CC-loft, med filter-/biasfejl
TP14	RUN	Default cirka 0,25 V; lavere end 1,1 V shutdown, højere end 1,2 V typisk enable; ekstern fixture bruger 3,3 V
TP15	PGOOD	Cirka 5,5 V når open-drain ikke trækker lav; lav uden for VFB-vinduet ±10 %. Ikke en uafhængig OVP
TP16	GA, Q1 gate	Omtrent 10 V over Q1's egen SWA-source, med switching; aldrig vurder kun i forhold til PGND
TP17	GB, Q2 gate	Gate-source måles mod Q2's CS-source; lavside switching/deadtime

Testpunkt	Net	Forventning / fejlfinding
TP18	GC, Q3 gate	Gate-source måles mod Q3's CS-source; normalt lav i ren buck, aktivitet ved buck/boost
TP19	GD, Q4 gate	Omtrent 10 V over Q4's egen SWB-source i buck; måles differentialt

Fejlsøgning og udviklingsrækkefølge

1. **Før en hardwareprototype:** fremskaf manglende databladssæt; vælg spole, bulk-kondensatorer, shunter, stik, køling og beskyttelser. Rout alle strøm-, sense-, bootstrap- og gateforbindelser og gennemfør review. Den medfølgende placering kan ikke bruges direkte.

2. Verificér med effektbussen fjernet, at ENABLE holdes lav, at AUX12 er korrekt isoleret, og at controlleren ikke utilsigtet starter. Auxiliary-interlock skal konkret implementeres.

3. Kontroller DRVCC/V5, gate-reference, korrekt fysisk pinout, polaritet, Kelvin-ledninger og fravær af gate-overlap på en gennemgået fixture. Første funktionstest skal bruge begrænset energikilde og lasten passende til designet.

4. Efter gradvis energiøgning kontrolleres CV, middel- og cycle-strømloft, input-OVLO, soft start, både CV/CC-sløjfestabilitet, lastspring og fejlgenstart. R26/C17/C18 er kun startværdier; loop-måling skal bestemme de endelige værdier.

5. Fuld spænding, 10 A, kontinuerlig drift, varm spole, MOSFET-tab, blæserfejl og kortslutning kræver fysisk test. Denne cloudopgave har ikke gennemført disse test.

6. Før 4 kW-udvidelse skal 0–100 V, præcis justerbar 0–40 A CC, lavstrømsbeskyttelse, udgangsafbryder, discharge, uafhængig OVP/OCP/OTP, AC/DC-isolation og dokumenteret fasestrømfordeling designes og testes særskilt.

Kontrolleret filstatus

- KiCad 9.0.2 indlæser og eksporterer det native to-siders diagram og printplaceringen.

- ERC med alle alvorligheder: **0 fejl/advarsler** i denne revisionsrapport.

- Eksporteret netliste og samtlige fysiske padnumre stemmer: **75 komponenter, 175 logiske pin/pad-forbindelser, 38 net**. Controllerens 32 forbindelser og 7 fjernede positioner stemmer med den lokale footprintdefinition.

- PCB er nu **135 × 90 mm i fire lag** med **1551 sporsegmenter og 111 vias**. Hovedstrøm, gate-/bootstrap-forbindelser og Kelvin-grene er routet; **nul åbne forbindelser, nul geometriske overtrædelser og nul paritetsfejl**, samlet **DRC PASS**. Se `docs/power-layout.md` og `exports/power/layout_summary.json`. Controllerens landpattern er rettet efter originalt fabrikantdatablad; pinpitch og nummerering bevares. Ingen fabrikationsfrigivelse; funktion, termik og komponenternes fysiske egnethed er utestet.

- Hardwaretest, termisk test, stabilitet, isolation, 10 A og 4 kW er **ikke gennemført**.

- Der er ikke frigivet Gerber- eller borefiler.

ERC og logisk pin-overensstemmelse fortæller, at filerne er konsistente. De viser ikke, at strømforsyningen fungerer eller er klar til produktion.

Primære kilder

1. Analog Devices, **LTC3779 Rev A**, officielt datablad, lokalt `references/LTC3779.pdf`: https://www.analog.com/media/en/technical-documentation/data-sheets/ltc3779.pdf — s. 2–4 grænser/pinout; s. 11–12 pinfunktioner; s. 15–18 drift/CV/CC; s. 19–23 dimensionering/strømfiltre/frekvens; s. 25–26 feedback/OVLO; s. 36 package; s. 38 typisk kredsløb.

2. Analog Devices, **DC2456A demo manual**, lokalt `references/LTC3779_DC2456AF.pdf`: https://www.analog.com/media/en/technical-documentation/user-guides/DC2456AF.PDF — s. 1 performance 48 V / 10 A, s. 2 termiske begrænsninger og current-loop-opsætning, s. 8–9 komponentliste, s. 10–11 kredsløb.

3. Analog Devices, **DC2456A-4 schematic**, lokalt `references/LTC3779_DC2456A4_schematic.pdf`: https://www.analog.com/media/en/technical-documentation/user-guides/DC2456A-4-SCH.PDF — MOSFET/pinforbindelser, bootstrap og kompensationsstartværdier.

4. Analog Devices, **LTC3779 produktoversigt**: https://www.analog.com/en/products/ltc3779.html — officielle dokumentlinks.

5. Analog Devices, **LTC3895**, lokalt `references/LTC3895.pdf`: https://www.analog.com/media/en/technical-documentation/data-sheets/3895fa.pdf — udgangsområde og absolut SENSE-grænse; fravalgt til 100 V udgang.

6. Infineon, **BSC110N15NS5 Rev. 2.6**, lokalt `references/BSC110N15NS5.pdf` og `.txt`: https://www.infineon.com/assets/row/public/documents/24/49/infineon-bsc110n15ns5-datasheet-en.pdf — s. 1 pinout, s. 3 spænding/modstand/termiske grænser, s. 5 SOA, s. 9 package-outline. Fundet via den officielle produktside https://www.infineon.com/part/BSC110N15NS5 og hentet med normal HTTPS den 9. oktober 2026. SHA256: `ba0b880c5ae9919b1b32bdae90ea848e70739c4be5f2247b96e3c1b86fa45576`.

Direkte fabrikantdatablade for **Diodes Incorporated DFLS1200-7** og enkelte valgte passivdele er endnu ikke hentet/verificeret. Normale HTTPS-forsøg til `https://diodes.com/part/view/DFLS1200` og `https://diodes.com/assets/Datasheets/DFLS1200.pdf` den 9. oktober 2026 omdirigerede til `www.diodes.com` og gav HTTP 403. Infineons aktuelle produkt- og assets-adresser ovenfor virker nu; ældre eller omdirigerede adresser etablerer ikke databladets tilgængelighed. Kritiske krav til **150 µH-spolen, 47 µF/200 V-kondensatorerne, shunterne og effektterminalerne** har endnu ingen endelig fabrikant/MPN. ADI-reference-BOM'en erstatter ikke de endnu manglende producentdatablade; det hentede MOSFET-datablad erstatter ikke elektrisk, termisk eller fysisk validering.

Analogt CV/CC-styrekort: funktion og fejlfinding

Dette dokument beskriver et **eksperimentelt styrekort til én LTC3779-effektfase**. Native KiCad-diagram, komponentliste og PCB findes i design/control, bom/control.csv og exports/control. Den aktuelle routingstatus står i control-layout.md og routing_summary.json. Kortets PCB er routet og CAD-kontrolleret; det dokumenterer ikke en færdig 230 V AC → 0–100 V / 40 A laboratorieforsyning eller verificeret hardware. Den eksisterende effektfase beskrives i power-phase.md.

Alle signaler og hjælpeforsyninger her tilhører samme flydende sekundærside. Kortet indeholder ingen netspændingsisolation. Et isoleret AC/DC-trin, sikkerhedsafstande, chassis/PE, køling og en fysisk udgangsafbryder er separate nødvendige dele af den samlede forsyning.

Reguleringens signaler

Signal	Nominelt område eller værdi	Funktion
AUX5	5 V	Ekstern reguleret hjælpeforsyning til opamps, comparatorer og reference; må ikke komme fra LTC3779 V5, som forsvinder i shutdown
PGND	Sekundærsidejord	Fasejord og reference for styrekortet; ikke beskyttelsesjord
VFB	1,2 V under normal CV-drift	LTC3779-feedback; måles på fasens eksisterende divider
VCMD	0–1,2 V fra en ekstern lavimpedant kilde	Omvendt spændingskommando: højere VCMD giver lavere udgangsspænding
INJ_NODE	Cirka VFB + VCMD	Faktisk injektionsspænding ved modstanden til VFB
VDIFF	Cirka 1,25 V ved korrekt CV-servo	Kontrol af forskellen INJ_NODE − VFB − VCMD
ISET	0,1–0,6 V	Strømkommando; matematisk 0–10 A, men det lave område er ikke anvendeligt som præcis laboratoriebegrænsning
IMON	0,1 V + 0,05 V/A × IOUT	Målt udgangsstrøm fra INA240A2 og ekstern 1 mΩ shunt
CC_OUT	Opamp-udgang	Kan gennem en diode trække ITH ned og reducere strømmen
ENABLE	Cirka 2,38 V med ARM og alle kontrolsignaler gyldige	Enable til fasens eksisterende RUN-interface; comparatorer kan trække signalet lavt
REF25	2,5 V	LM4040-reference for lokale dividergrænser; overvåges separat af TPS3700

VCMD og ISET skal komme fra en lavimpedant, dokumenteret ekstern indstilling. Et DAC-interface, brugerknapper, display og firmware er endnu ikke en del af denne reguleringsstudie. En manglende VCMD trækker en lokal 100 kΩ modstand mod REF25 og skal give fejl; en manglende ISET trækkes mod jord og skal give shutdown.

CV: positiv injektion med lokal servo

OPA4192 kanal A sammenligner to dividerknudepunkter. Den ikke-inverterende indgang forbindes gennem to lige 1 MΩ modstande til henholdsvis VFB og VCMD. Den inverterende indgang måler INJ_NODE gennem en 1 MΩ / 1 MΩ divider mod PGND. Opamp-udgangen driver INJ_NODE gennem en **DFLS1200-7** med **anode ved opamp-udgangen og katode ved INJ_NODE**. INJ_NODE forbindes til VFB gennem 10 kΩ. Dioden er samme referencekandidat og PowerDI-123-footprint som i ADI-effektfasens stykliste; dens producentdata for denne anvendelse er endnu ikke verificeret.

Når dioden leder, og sløjfen regulerer, giver de lige modstande:

```
(VFB + VCMD)/2 = INJ_NODE/2
INJ_NODE = VFB + VCMD
```

Dermed løber en positiv strøm fra INJ_NODE til VFB, som reducerer den spænding, effektfasen behøver at levere. Dioden skal blokere, hvis opamp-udgangen går lavt. En lav eller strømløs opamp-udgang kan derfor ikke gennem denne diode aktivt trække VFB ned og kræve cirka 198 V, som en direkte, tovejs spændingsinjektion med 10 kΩ kunne gøre. **En kortsluttet diode ophæver denne egenskab.**

Hvis injektionen bortfalder, vender fasen mod dens høje, faste grundindstilling. Derfor er positiv injektion alene ikke tilstrækkelig beskyttelse af en belastning indstillet til eksempelvis 5 V. RUN-shutdown og måling af den faktiske udgang er nødvendige.

OPA4192 kanal D overvåger servoen. Den ikke-inverterende indgang forbindes gennem tre lige 1 MΩ modstande til INJ_NODE, VMID = 1,25 V og PGND. Den inverterende indgang forbindes gennem tre lige 1 MΩ modstande til VFB, VCMD og kanalens egen udgang VDIFF. Ideelt giver det:

```
VDIFF = INJ_NODE − VFB − VCMD + VMID
```

VDIFF skal derfor ligge omkring 1,25 V, når den lokale CV-servo fungerer. Denne overvågning er nyttig ved en fastlåst injektionsudgang eller en afbrudt injektionsvej. Den overvåger ikke alle fejl i en fælles opamp, reference, jord eller connector og må ikke betegnes som verificeret enkeltfejlsbeskyttelse.

Feedback-belastning og kalibrering

1 MΩ-netværkene belaster den eksisterende feedback-divider. Med ideelle opamp-indgange og VMID = 1,25 V er den ekstra strøm ud af VFB:

```
Iextra = (7 × VFB − 5 × VCMD − 2,5 V)/(6 MΩ)
VOUT = 83,9566667 × VFB − 82,6833333 × VCMD − 0,3416667 V
```

Med LTC3779's nominelle VFB = 1,2 V:

```
VOUT = 100,406333 V − 82,6833333 × VCMD
```

VCMD	Beregnet VOUT	Praktisk betydning
0 V	100,406 V	Over 100 V allerede i den ideelle beregning; kræver kalibrering og separat vurdering af maksimum
Cirka 0,004914 V	100 V	Ideelt kalibreringspunkt; ingen garanti for 100 V med komponenttolerancer
Cirka 1,153876 V	5 V	Lav spænding kræver stadig måling af stabilitet, ripple og lasttransienter
1,2 V	1,186 V	Under controllerens dokumenterede minimum på 1,2 V; ikke et verificeret driftspunkt
Cirka 1,21435 V	0 V matematisk	Ingen dokumentation for fysisk 0 V-regulering; må ikke bruges som en specifikation

Beregningen udelader opamp-offset, inputbias, modstandsratiofejl, VCMD-kildens impedans, VMID-belastning og lækstrømme. En passiv VMID-divider belastes også af kanal D og skal indgå i den endelige model. LTC3779's referenceinterval 1,188–1,212 V alene ændrer den beregnede udgang cirka ±1,007 V. Ved VCMD = 0 og den højeste reference er den beregnede udgang cirka 101,414 V.

CV-reguleringen skal derfor kalibreres mod en målt udgang; en DAC-kode eller beregning er ikke en selvstændig spændingsmåling. Permanent regulering helt ned til 0 V samt en defineret afladning eller aktiv sink-funktion mangler.

CC: udgangsshunt og sink-only ITH-kontrol

En ekstern **1 mΩ Kelvin-shunt** placeres i belastningens retur. INA240A2 måler med IN+ på belastningens retur og IN− på fasens PGND, så normal udgangsstrøm giver et positivt signal. Alle strømførende returveje skal gå gennem shunten. Et instrumentjord-, USB- eller chassisforbindelse, som omgår shunten, gør strømmålingen forkert.

Begge INA240-referenceben tilføres en bufferet 0,1 V reference. Den dannes nominelt af REF25 gennem 240 kΩ over 10 kΩ. Med gain 50 V/V bliver:

```
IMON = 0,1 V + 50 × 0,001 Ω × IOUT
IOUT = (IMON − 0,1 V)/0,05 V/A
```

OPA4192's CC-kanal har ISET på den ikke-inverterende indgang og IMON gennem 20 kΩ på den inverterende indgang. En seriekobling på **10 kΩ og 1 nF** fra CC_OUT til den inverterende indgang er en foreløbig PI-kompensation. ITH forbindes gennem **470 Ω** til en **DFLS1200-7**-diodes anode; katoden forbindes til CC_OUT. Når IMON overskrider ISET, falder CC_OUT, og dioden trækker ITH ned. Ved strøm under indstillingen går CC_OUT højt, og dioden blokerer, så den ikke forsøger at hæve ITH. Forward drop, lækstrøm og opampens strømkapacitet skal verificeres; tilstrækkelig ITH-kontrol kan ikke garanteres ud fra et generisk Schottky-symbol.

Den passive ensretning mellem CC-sløjfen og ITH er et reguleringsprincip; den dokumenterer ikke stabilitet. Kompensationsværdierne er startværdier. Opampens mætning, genindkobling, oversving ved CV/CC-overgang, diodekapacitans, ITH-strøm og samspillet med fasens eksisterende kompensation skal måles. Der er endnu ingen særskilt anti-windup eller dokumenteret mætningstilbagekobling.

Begrænsning ved små strømme

INA240's maksimale inputoffset på ±25 µV svarer med 1 mΩ til **±25 mA** før shuntfejl, referencedrift, temperatur og andre kredsløbsfejl. Offsetdrift kan bidrage yderligere. En 10 mA belastning giver kun 10 µV over shunten, mindre end den maksimale offset. Dette område kan derfor ikke bruges til at love beskyttelse af en lille TL072-opstilling.

Den foreslåede hardwaregrænse ved **ISET ≈ 0,11062 V** slukker RUN. Det svarer matematisk til cirka **0,2124 A**. Indstillinger derunder er et slukområde, ikke et dokumenteret 0–212 mA CC-område. Et separat lavstrømsområde med egnet shunt, gain, udgangskapacitans og beskyttelse kræves for brugerens ønske om milliamperebegrænsning.

Shunten skal have verificeret Kelvin-opbygning, temperaturkoefficient, effektrating og terminaler. Ved 10 A er dens tab nominelt 0,1 W; ved 40 A 1,6 W. Disse beregninger dokumenterer ikke termisk egnethed eller en 40 A effektfase.

Hardware-shutdown og referenceovervågning

To **TLV1704** giver otte comparatorer med open-collector udgange. De forbindes til en fælles ENABLE-knude sammen med **TPS3808G50's aktive-lave RESET** og **TPS3700's to open-drain udgange**. Der er ingen LVC-logikgate i dette kredsløb. Der må ikke kobles push-pull udgange på denne fælles knude. TPS3808's RESET skal være modelleret som open-drain i KiCad; et generisk biblioteksymbol med almindelig output-type beskriver ikke den faktiske elektriske funktion.

En manuel ARM-jumper forbinder AUX5 til ENABLE gennem **10 kΩ**. Styrekortets egen **10 kΩ pulldown** og fasens eksisterende **100 kΩ RUN-pulldown** giver uden fejl nominelt cirka 2,38 V, før intern pull-up og øvrige lækstrømme medregnes. Den interne RUN-pull-up ændrer denne værdi lidt. Uden ARM er den kombinerede pulldown cirka 9,09 kΩ, og LTC3779's interne 2,5 µA pull-up giver cirka 23 mV. ARM er en manuel aktivering, ikke et verificeret udgangsrelæ.

LTC3779 skal have RUN under 1,1 V for shutdown; dens turn-on tærskel er specificeret til 1,1–1,3 V. Comparatorernes lave udgangsspænding og strøm under alle fejltilstande skal derfor verificeres mod den fælles knudes belastning. ENABLE må ikke samtidig drives fra en separat spændingskilde, som omgår eller overbelaster fault-gaten.

Overvågning	Foreløbig grænse	Hvad den kan opdage
INJ_NODE høj	2,5 V	For høj faktisk injektionsspænding
IMON lav	Cirka 0,07485 V	Sensorudgang under normal nulstrømsbias; ikke fuld åben-sense-diagnose

Overvågning	Foreløbig grænse	Hvad den kan opdage
VCMD høj	Cirka 1,2315 V	Manglende indstilling, som trækkes mod REF25, eller for høj kommando
VDIFF lav/høj	1,15–1,35 V	Afvigelse fra INJ_NODE = VFB + VCMD
ISET lav	Cirka 0,11062 V	Manglende strømkommando og indstilling i slukområdet
ISET høj	Omkring 0,625 V som foreløbigt loft	For høj eller forkert strømkommando; endelig divider skal fremgå af stykliste/diagram
Uafhængig VOUT-divider	Cirka 101,75 V nominelt	Overspænding målt på den faktiske udgang, separat fra fasens VFB-net
AUX5 supervisor	4,65 V nominelt	Hjælpeforsyning under det fastlagte driftsområde
REF25 monitor	Cirka 2,396 / 2,64 V positive tærskler	Referencefejl med separat intern 400 mV reference

OPA4192 kræver mindst 4,5 V. TPS3808G50's 4,65 V tærskel har op til ±2 % tolerance over hele temperaturintervallet, hvilket giver cirka 4,557–4,743 V før yderligere forhold. Den laveste tærskel giver kun cirka 57 mV margin til opampens minimum. Forsyningsripple, comparatorforsinkelse, reset-timing og opstart skal indgå i valideringen; en nominel tærskel alene garanterer ikke korrekte signaler under spændingsfald.

REF25 dannes af **LM4040AIM3-2.5/NOPB** med **2,49 kΩ bias fra AUX5 og 100 nF afkobling**. Biasstrømmen er nominelt cirka 1,004 mA ved 5 V. Alle divider-, reference- og inputbelastninger skal trækkes fra, så LM4040's minimumsstrøm fortsat overholdes.

TPS3700 anvender en separat intern 400 mV reference. Med **49,9 kΩ / 10 kΩ** til undervoltindgangen og **56 kΩ / 10 kΩ** til overvoltindgangen er de positive tærskler 2,396 V og 2,64 V. Intern hysterese betyder, at undervolt ved faldende reference typisk først asserts ved cirka **2,363 V**, og overvolt efter en fejl typisk frigives omkring **2,604 V**. De nævnte 2,396–2,64 V er derfor ikke en præcis, symmetrisk fejlgrænse. Databladets tærskeltolerance, hystereseinterval, biasstrømme og modstandstolerancer skal med i grænseberegningen.

De otte TLV1704-kanaler er fordelt som følger: U6 overvåger VCMD høj, INJ_NODE høj, ISET lav og ISET høj; U7 overvåger IMON lav, VDIFF lav, VDIFF høj og VOUT overspænding. U2 er INA240-sensoren. IMON-low bruger 324 kΩ / 10 kΩ fra 2,5 V, hvilket giver cirka 74,85 mV. Normal nulstrømsbias på 100 mV passerer. Åben eller kortsluttet shunt-sense er ikke dokumenteret dækket; der er ingen ledig comparator eller skjult softwarebeskyttelse.

Separat udgangsoverspænding

Den foreslåede VOUT-divider har **130 kΩ + 130 kΩ + 137 kΩ** i toppen og **10 kΩ** i bunden. VMON = VOUT/40,7. Sammenligning med REF25 = 2,5 V giver **101,75 V nominelt**. Divideren skal forbindes til udgangsspændingen gennem en separat målevej fra fasens almindelige VFB-divider.

Dette er **ingen hård 100 V grænse**. Comparatoroffset, referencetolerance og temperaturdrift samt modstandsratiofejl flytter tripspændingen. Den beregnede maksimale CV-spænding på cirka 101,414 V før øvrige fejl ligger kun cirka 0,336 V under den nominelle OVP. Disse områder kan overlappe med tolerancer og give utilsigtet shutdown ved høj indstilling. Kalibrering og et samlet grænsebudget er nødvendigt før en fuldskalaindstilling kan accepteres.

OVP-comparatoren bruger her samme REF25 som flere lokale grænser. TPS3700 overvåger referencefejl med sin egen reference, men en tilladt ændring inden for referencevinduet flytter stadig OVP. Kredsløbet er en separat udgangsmåling; det er ikke dokumenteret som fuldstændig uafhængig, enkeltfejlssikker beskyttelse.

Der er **ingen fejllås**. Når fejlen forsvinder og ARM stadig er monteret, kan forsyningen automatisk forsøge at starte igen. Automatisk genstart og mulige gentagne energipulser skal vurderes særskilt. Et sikkert udgangsrelæ eller en elektronisk afbryder med specificeret DC-brydeevne mangler.

Opstart ved lav eller ingen udgangsspænding

Den tidligere absolutte INJ_NODE-lav comparator ved 1,1 V gav en opstartslåsning fra afladt udgang ved VCMD nær 0. Den er fjernet i den aktuelle native revision og erstattet med IMON-low. Når VOUT = 0 og den ideelle servo arbejder, er INJ_NODE omtrent VFB + VCMD, så den dynamiske kontrol VDIFF fortsat ligger nær 1,25 V. Sensorens 0,1 V nulstrømsbias ligger over IMON-low. Den konkrete statiske startblokering er dermed fjernet; dette er en DC-kontrol af forbindelserne, ikke en målt opstartstransient.

Opampens mætning, referenceopstart, hjælpeforsyningssekvens, supervisorforsinkelse og soft-start skal stadig afprøves med en afladt udgang ved flere kommandoer. Der bruges ingen blanking eller manuel foropladning til at skjule en CV-fejl. Den aktuelle hardware har ingen fejllås og kan genstarte automatisk, når signalerne igen er gyldige.

Fejlanalyse før nogen effektprøve

Fejl	Forventet eller mulig virkning	Nødvendig afprøvning
VCMD-ledning åben	100 kΩ til REF25 giver høj kommando og skal trække ENABLE lavt	Afbryd ved controllerconnectoren; bekræft faktisk lokal spænding og RUN-shutdown
VCMD kortsluttet til PGND	Gyldig høj-spændingskommando; efterspørger cirka 100,4 V nominelt	Denne fejl kan ikke skelnes fra brugerens fuldskalaindstilling med dette interface; ekstern kommandoovervågning eller ændret kodning kræves ved lavspændingsbelastninger
CV-opamp udgang lav/strømløs	Injektionsdiode skal blokere; høj grundspænding kan blive efterspurgt	Mismatch, INJ_NODE og faktisk OVP skal testes; undersøges først ved lav, strømbegrænset DC-bus
Injektionsdiode kortsluttet	Lav opamp-udgang kan aktivt trække VFB ned	Denne fejl ophæver sink-blokering; verificer direkte shutdown og analyser effekttrinnets transient
Injektionsmodstand eller forbindelse åben	Fasen kan vende tilbage mod cirka 99,6 V og/eller ændret feedbackbelastning	Afbryd hver connectorvej; mål VFB, INJ_NODE, VDIFF og ENABLE
VFB-måleledning åben	CV-servo og mismatch kan måle noget andet end den virkelige fasefeedback	Selvstændig VMON og default shutdown kræves; åben måleledning kan ikke antages altid at give lav udgang
ISET-ledning åben/til jord	Lokal pulldown giver RUN-shutdown	Bekræft slukgrænsen og at ingen anden signalvej holder ISET oppe
Shuntledninger ombyttet	IMON falder ved stigende strøm; CC kan miste sin begrænsning	Verificer polaritet før tilslutning af effekt; kan ikke dækkes alene af ISET-vinduet
Shunt-senseledninger kortsluttet sammen	IMON kan forblive omkring 0,1 V og se plausibelt ud	Denne fejl har ingen demonstreret dækning; brug anden beskyttelse og separat ledningsdiagnose
Jord- eller returforbindelse omgår shunten	Belastningsstrøm måles for lavt	Kontroller alle eksterne forbindelser og galvaniske broer
CC-opamp eller sink-diode åben	Justerbar CC kan forsvinde	Fasens faste middelstrømsloft er kun en grov overlastgrænse; afprøv særskilt beskyttelse
CC_OUT fast lav	Kan begrænse ITH og forhindre normal drift	Bekræft om RUN stadig kan slukke, og mål strømmen; diodefald gør ikke dette til sikker 0 A
AUX5 falder eller forsvinder	Supervisor skal holde ENABLE lavt; passive pulldowns skal overtage	Sweep spændingen og afprøv brat afbrydelse, med og uden levende effektbus
Start med uopladet udgang og VCMD nær 0	Den gamle INJ-low startlåsning er fjernet; dynamisk mismatch og IMON-low skal passere i ideal DC	Afprøv reference/servo/reset/soft-start i tid; endnu ingen fysisk opstartstest

Fejl	Forventet eller mulig virkning	Nødvendig afprøvning
Inputdiode-backfeed ved AUX5 slukket	VOUT-divider og andre måleveje kan sende strøm til en strømløs forsyningsrail	TLV1704/OPA-indgange har beskyttelsesdioder; beregn og mål injektion, railspænding og ENABLE før nogen påstand om rail-off sikkerhed
Reference ændrer sig eller bryder sammen	Flere lokale grænser og OVP flytter sig samtidig	Afprøv TPS3700 med en separat varierbar referencesimulator; inkluder hysterese og opstart
RUN eller ENABLE kortsluttes højt	Converter kan forblive aktiv trods comparatorfejl	En separat fysisk udgangsafbryder og dokumenteret sikkerhedsanalyse mangler

Denne tabel er en arbejdsliste, ikke en komplet FMEA. Connectorfejl, jordløft, alle komponentkortslutninger, ESD, temperatur, signalforsinkelser og fælles fejl skal behandles yderligere.

Testpunkter og målerækkefølge

Kortet har 16 mærkede testpunkter; deres aktuelle net og forventede værdier fremgår af docs/control.md. VMID måles på R14/R15 og har ikke eget testpunkt i denne revision. Shunten skal have separate Kelvin-sensepunkter. Switchknudepunkter og gateknudepunkter på effektfasen kræver egnede differentialprober; et oscilloskopjordklip må ikke forbindes til en flydende switchknude.

1. **Styrekort alene, ARM fjernet:** forsyn med strømbegrænset 5 V. Mål reference og railstrømme. Brug lavspændingskilder som simulator for VFB, VMON, IMON og kommandoer. Ingen effektbus tilsluttes.

2. **CV-servo:** simulér VFB = 1,2 V og sweep VCMD. Kontrollér INJ_NODE ≈ VFB + VCMD og VDIFF ≈ 1,25 V; mål faktiske fejl fra modstandsbelastning og offset. Afbryd og kortslut de relevante lavspændingssignaler enkeltvis.

3. **CC-sløjfe:** simulér IMON omkring ISET og mål CC_OUT samt sink-retningen ved ITH. Brug en begrænset testkilde på ITH; opampens mætning og genindkobling registreres. Dette måler kontrolfunktionen, ikke en færdig belastningsregulering.

4. **Fault-gate:** med simulatorer på alle input, kontrollér hver comparatorgrænse, hysterese hvor relevant, ARM, supervisorens forsinkelse og ENABLE's lave værdi. Sweep AUX5 gennem hele opstart/nedlukning og gentag med signalerne fortsat aktive for at opdage backfeed.

5. **Lille effektprøve:** efter verificeret routet effektprint og afsluttet komponentreview bruges en isoleret, strømbegrænset lav DC-bus og en egnet testlast. Mål CV/CC-overgang, korte lastpulser, shutdown, faktisk udgangsafladning og sløjfestabilitet før højere spænding eller strøm.

6. **Udvidelse:** efter nye beregninger og målinger kan spænding, strøm og temperatur øges trinvist. 100 V / 40 A kontinuerligt kræver endnu en særskilt effekt-, isolation-, strømfordelings- og termisk validering.

RUN slukker switching, men fjerner ikke energien fra udgangskondensatorerne. De eksisterende to 47 µF kondensatorer lagrer nominelt **0,47 J ved 100 V**, før yderligere kapacitet og belastningskapacitet medregnes. Denne energi kan løbe ind i et lille print med strøm større end den indstillede CC, inden converteren når at reagere. En dokumenteret afladning, belastningstilslutning og passende udgangsbeskyttelse kræves for følsomme kredsløb.

Datablad- og frigivelsesstatus

Primære kilder er de officielle lokale referencer: [LTC3779](../references/LTC3779.pdf), [OPA192/OPA2192/OPA4192](../references/OPA2192.pdf), [INA240](../references/INA240.pdf), [TLV1704](../references/TLV1704.pdf), [TPS3808](../references/TPS3808.pdf), [TPS3700](../references/TPS3700.pdf) og [LM4040-N](../references/LM4040.pdf). [TI SLAAE22](../references/TI_SLAAE22.pdf) dokumenterer principper for feedback-injektion med en anden DAC og en anden forsyning; det validerer ikke denne positive-injektionsservo eller dens dynamik.

INA240A2 i **SOIC-8** bruger IN− ben 1, GND ben 2, REF2 ben 3, NC ben 4, OUT ben 5, VS ben 6, REF1 ben 7 og IN+ ben 8. TSSOP-8 har en anden pinmap og må ikke udskiftes uden korrekt symbol/footprint-review. OPA4192 SOIC/TSSOP-14 har V+ ben 4 og V− ben 11; hvert kanalben skal kontrolleres mod databladet.

TPS3700 SOT-6 og WSON-6 har også forskellige pinmaps.

DFLS1200-7 producentdatablad, forward drop, lækstrøm, kapacitans og det konkrete footprint/pinmap er fortsat frigivelsesblokeringer. PowerDI-123-repræsentationen følger den tidligere ADI-reference med pad 1 katode og pad 2 anode, men det erstatter ikke producentreview. Den tidligere overvejede BAT54 er ikke valgt i dette kredsløb. En generisk KiCad-diode eller en anden producents lignende navn dokumenterer ikke den indkøbte komponent.

Yderligere frigivelsesblokeringer er loopstabilitet, tolerancebudget for CV/CC/OVP, opstart i hele indstillingsområdet, manglende fejllås/udgangsafbryder, manglende lavstrømsområde, reference- og rail-off backfeed, connectorfejl, routet PCB/DRC, effektkomponenternes termiske review og hardwarevalidering. Fire parallelle faser kræver aktiv, dokumenteret strømbalancering; en fælles clock eller fire kopier af denne regulator opfylder ikke dette krav. **0 V-regulering, milliamperebeskyttelse og 40 A kontinuerlig drift er endnu ikke dokumenteret.**

De faktiske stik og testpunkter

Alle værdier refereres til styrekortets PGND. Kortet ligger på samme flydende sekundærside som effektfasen; PGND må ikke automatisk forbindes til PE, USB-jord eller et jordet oscilloskopklip.

Stik	Pin	Net / funktion
J1	1 / 2	Ekstern reguleret AUX5 / PGND
J2	1 / 2 / 3	VCMD / ISET / PGND
J3	1 / 2 / 3 / 4	VFB / ITH / ENABLE / PGND
J4	1 / 2 / 3	KS_HIGH fra DUT-retur / KS_LOW fra fase-PGND / PGND
J5	1 / 2	VOUT_SENSE / PGND; højspændingssense, ingen belastningsstrøm
JP1	1 / 2	AUX5 / ARM_FEED; normalt åben jumper

J3 er et integrationsinterface, ikke en godkendt færdig ledningsadapter. Den faste effektfase har VFB på TP9, ITH på TP10 og ENABLE på J4.1 gennem sin 100 Ω RUN-seriemodstand. Der må ikke samtidigt være en anden enable-driver tilsluttet. Feedback, sense- og returkabler skal gennemgås, før den uændrede effektfase kobles til et programmerbart forsøgssetup.

Testpunkt	Net	Forventet ved gyldig normal drift
TP1	AUX5	Ekstern 5 V; nominelt driftskrav 4,75–5,25 V
TP2	PGND	Lokal flydende reference
TP3	REF25	Cirka 2,5 V; referencebias og alle belastninger skal kontrolleres
TP4	VCMD	0–1,2 V, højere kommando giver lavere udgangsspænding
TP5	INJ_NODE	Cirka VFB + VCMD, når servo og diode arbejder
TP6	VFB	Cirka 1,2 V under CV efter soft-start; lavere under andre driftsforhold
TP7	ISET	0,1 V + 0,05 V/A × ønsket strøm; hardware slukker under cirka 0,11062 V
TP8	IREF	Cirka 0,1 V bufferet til begge INA240-referencepins
TP9	IMON	Cirka 0,1 V + 0,05 V/A × faktisk positiv DUT-strøm
TP10	CC_OUT	Dynamisk, lavere når CC-sløjfen kræver strømreduktion; ingen fast normalværdi
TP11	ITH	Dynamisk current-command; pin-grænser følger lokal LTC3779 V5

Testpunkt	Net	Forventet ved gyldig normal drift
TP12	ENABLE	Cirka 2,38 V med ARM og alle grænser gyldige; under 1,1 V kræves ved fault
TP13	VDIFF	Cirka 1,25 V; nominelt vindue 1,14679–1,35501 V
TP14	VMON	VOUT/40,7; cirka 2,457 V ved 100 V og 2,5 V ved nominel OVP
TP15	REF_UV	REF25/5,99; cirka 0,4174 V ved korrekt reference
TP16	REF_OV	REF25/6,6; cirka 0,3788 V ved korrekt reference

VMID findes på R14/R15 og har ikke eget TP i denne revision. KS_HIGH/KS_LOW findes på J4. Test først sensorpolariteten med kendt lav strøm eller en millivoltsimulator. Ved 1 A skal IMON stige cirka 50 mV over sin nulstrømsværdi; omvendt fortegn eller konstant nulpunkt betyder, at reguleringen ikke må aktiveres.

Tab af styreforsyning er stadig et frigivelsespunkt

Med AUX5 reelt på 0 V og intakte jordforbindelser giver R25 parallelt med fasens 100 kΩ en nominel ENABLE-værdi omkring 23 mV fra LTC3779's 2,5 µA pull-up. Dette er en statisk beregning. Supervisorens RESET og comparatorerne er ikke funktionelt specificeret i hele området ned til 0 V.

TLV1704-databladets note til absolute maximum beskriver inputclamps til forsyningsrails og højst 10 mA injektion. Den separate VOUT-divider kan derfor ved levende 120 V udgang sende strøm ind i en slukket AUX5. Gennem dens 397 kΩ øvre kæde er strømmen under 0,303 mA ved en antaget clamp nær jord, før bundmodstanden og faktisk diode-/railspænding medregnes. Det er under den nævnte pin-strømgrænse, men kan stadig oplade en let belastet rail og ændre ENABLE. En pin-strøm under absolute maximum er ikke bevis for korrekt fejlrespons.

ITH kan også gennem 470 Ω, D2 og opampens outputbeskyttelse sende strøm mod en slukket AUX5. Diodens VF, ITH's faktiske kildeegenskaber og opampens strømløse output gør, at denne vej endnu ikke har en kvalificeret øvre strøm-/railspændingsgrænse. VFB- og kommandoindgange har yderligere passive veje. Der er ingen implementeret, uafhængig rail-off signalafbrydelse eller kvalificeret udgangsfejllås.

Afprøv derfor AUX5-sweep og brat afbrydelse med signalerne fortsat aktive på en energibegrænset simulator. Registrer railspænding, clampstrømme, ENABLE, RUN, ITH og udgang samtidigt. Live-bus prøver og tilslutning af følsomme DUT er ikke frigivet på grundlag af den statiske pulldownberegning.

CC-kompensation og layoutstatus

R8 = 20 kΩ, R9 = 10 kΩ og C8 = 1 nF er fortsat foreløbige værdier. Den parameteriserede model i `docs/power-analysis.md` finder omkring 5,9° og −0,4° fasemargin i to antagne plant-scenarier. Modellen er ikke en identificeret LTC3779-sløjfe, men viser, at værdierne ikke kan krediteres som robuste. 10 nF og 100 nF undersøges som følsomhedsændringer, uden at der påstås en valideret erstatning.

Mål eller identificér den faktiske strømplant, diodens clampautoritet, strøm-sensorens filter og opampens mætning/anti-windup; beregn derefter kompensation og mål sløjfen både i CV, CC og overgangen. Kortets bestående CAD-DRC løser ingen af disse reguleringsspørgsmål.

Efterprøvet reference- og grænseberegning

`scripts/control_limits.py` læser de aktuelle modstandsværdier fra BOM og kontrollerer dividerbelastning, ideelle statiske startpunkter, ENABLE og kommandovinduer. REF25's nominelle belastning ved VCMD = 0 er cirka 694,2 µA, inklusive VMID-belastning. Med den oprindelige R13 = 2,49 kΩ bliver shuntreferencens resterende strøm cirka 309,8 µA ved AUX5 = 5 V og 209,4 µA ved 4,75 V.

Et konservativt brownout-scenarie bruger AUX5 = 4,557 V, REF25 = 2,525 V som en bred antagelse, 1 % høj biasmodstand, 0,1 % lave dividerkæder, 5 % lav R5 og 0,5 µA ekstra belastning. Det giver cirka 104,3 µA tilbage mod en 65 µA minimumsstrømsgrænse over temperatur. Der er cirka 39,3 µA statisk reserve i

dette scenario. R13 beholdes derfor på 2,49 kΩ; en tidligere summeringsfejl gav cirka 796 µA belastning; den blev rettet ved en uafhængig ledger over alle aktuelle REF25-grene.

De nominelle comparatorgrænser er ikke præcise strøm-/spændingsindstillinger. Med den angivne comparatoroffset, bias og dividerfejl giver det lave ISET-vindue som eksempel cirka 92–333 mA i stedet for én fast 212 mA grænse; referencedrift, sensor- og kommando-kildefejl er ikke alle med i intervallet. Det er yderligere grund til at holde små prøveprint uden for denne revisions strømområde.

De statiske cold-start-punkter passerer VDIFF og IMON-low ved VCMD = 0, 0,6 og 1,2 V i den ideelle model. Det beviser, at den konkrete gamle DC-startlåsning er fjernet; tidsforløb, backfeed og faktisk load-start er stadig utestede. Resultaterne ligger i `exports/analysis/control_limits.json`.

Dansk manual – måle- og testkort

Revision: konstruktionsudkast opdateret 10. oktober 2026.

1. Hvad denne revision indeholder

Dette er manualen til det konkrete passive måle-/testkort, som indgår i projektet for en isoleret, flydende 0–100 V / 0–40 A laboratorieforsyning med 230 V AC / 32 A indgang. Kortet har ingen regulator, ADC, strømbegrænsning, nettilslutning eller egen isolation. Det er ikke det færdige 4 kW-effektprint. Det kan klargøres og afprøves ved lav spænding, mens netdel, buck-regulator, CV/CC-sløjfer og hardwarebeskyttelser færdigprojekteres.

Kortet må kun befinde sig på den isolerede DC-sekundærside. AGND er den isolerede DC-bus' retur, på den lave side af en ekstern strømshunt. AGND er ikke beskyttelsesjord, og et jordet oscilloskop eller USB-interface kan ophæve den ønskede flydende udgang. PC-/instrumentforbindelser skal indgå i det endelige isolationsdesign.

2. Hvordan den samlede strømforsyning skal fungere

Den projekterede energivej er:

1. 230 V AC gennem en dimensioneret netbeskyttelse, netfilter og startstrømsbegrænsning.

2. En galvanisk isoleret AC/DC-del leverer en mellemspænding; 120 V er indtil videre kun et beregningspunkt.

3. Fire forskudte buck-faser skal dele op til 40 A og regulere udgangen til den indstillede spænding.

4. CV-reguleringen holder spændingsindstillingen, indtil lasten vil trække mere end strømgrænsen. CC-reguleringen sænker derefter udgangsspændingen for at holde den indstillede strøm.

5. Hardwarebeskyttelser skal kunne slukke gates og afbryde udgangen uafhængigt af software. Udladning reducerer resterende terminalspænding efter afbrydelse.

Disse fem blokke er krav og arkitektur. Et separat, uafsluttet LTC3779-effektfaseudkast findes nu i `design/power/`; det er fast indstillet omkring 100 V, designpunkt 10 A og uafsluttet PCB. Blokkene er endnu ikke en komplet 4 kW konstruktion i dette projekts KiCad-filer. Målekortet nedenfor leverer kun filtrerede målesignaler; det håndhæver ingen af grænserne.

3. De konkrete komponenters funktion

Referencer	Værdi / udførelse	Funktion
R1, R2, R3	130 kΩ, 0,1 %, 1206	Serieforbundet øverste del af spændingsdeleren for OUT+. Fordeler spændingen og begrænser strømmen efter inputstikket.
R4	10 kΩ, 0,1 %, 1206	Nederste del af OUT+-deleren mod AGND. Sammen med 390 kΩ giver den 40:1 deling.
R5, R6, R7	130 kΩ, 0,1 %, 1206	Samme funktion for OUT−.
R8	10 kΩ, 0,1 %, 1206	Nederste del af OUT−-deleren.
R9, R10	1 kΩ, 1 %, 0603	Seriemodstande mellem delere og spændingsmåleudgange. Indgår sammen med delerens impedans i filtreringen.
C1, C2	10 nF, 50 V, 0603	Filtrerer hver spændingsmåleudgang mod AGND. Brug en serie med dokumenteret kapacitans ved den aktuelle bias; C0G foretrækkes til reproducerbar filtrering.
R11, R12	1 kΩ, 1 %, 0603	Modstand i hver Kelvin-signalvej. De fører kun målestrøm.
C3	10 nF, 50 V, 0603	Differentialfilter mellem de filtrerede Kelvin-signaler.

Referencer	Værdi / udførelse	Funktion
J1	2-polet spændings-sense-stik	OUT+ og OUT− måles via separate tynde, beskyttede senseledninger. Ikke en effektforbindelse.
J2	3-polet Kelvin/reference-stik	Shuntens to målepunkter og AGND. Ikke en effektforbindelse.
J3	6-polet signalheader	Filtrerede spændings- og strømsignaler til højimpedant måleelektronik, som endnu ikke er valgt.
TP1–TP11	Testpads	Adgang til noderne i tabellen nedenfor.
Ekstern shunt	1 mΩ, fire terminaler, ≥10 W, ≥50 A DC	Fører belastningsstrøm uden for målekortet og omsætter den til en lille Kelvin-spænding. Fabrikat og model er endnu ikke valgt.

De endelige indkøbsnumre skal bekræftes i producentdatablade. Et footprintnavn eller en generisk værdi er ikke alene et frigivet indkøbsvalg. BOM'en skelner mellem monterede kortkomponenter, den eksterne shunt og uafklarede effektkomponenter.

4. Stik og forbindelser

Stik / ben	Net	Tilslutning
J1.1	POS_SENSE	OUT+ ved udgangsterminalen
J1.2	NEG_SENSE	OUT− ved udgangsterminalen
J2.1	KELVIN_PLUS	Shuntens Kelvin-punkt på OUT−-siden
J2.2	KELVIN_MINUS	Shuntens Kelvin-punkt på DC-busretur-siden
J2.3	AGND	Separat signalreference fra DC-busretur
J3.1	AGND	Signalreference
J3.2	VMON_PLUS	Filtreret OUT+ / 40
J3.3	VMON_MINUS	Filtreret OUT− / 40
J3.4	IMON_PLUS	Filtreret Kelvin+
J3.5	IMON_MINUS	Filtreret Kelvin−
J3.6	AGND	Signalreference

Positive og negative Kelvin-ledninger føres som et snoet par helt til shuntens dedikerede sense-terminaler. Ingen 40 A-strøm må løbe gennem J1, J2, J3 eller målekortet. Et forbindelsespunkt på kraftkablet erstatter ikke en Kelvin-terminal.

Det separate eksperimentelle styrekorts INA240 bruger egne direkte Kelvin-ledninger til shunten. Forbind ikke dets strømindgange til dette målekorts J3.4/J3.5 gennem de eksisterende 1 kΩ filtermodstande: INA240's inputbias og et ubalanceret filter kan give væsentlige målefejl. Se `docs/control.md` for den aktuelle styrekortforbindelse.

Senseledningerne skal have en dokumenteret strøm-/fejlenergibegrænsning ved kraftkilden. Seriemodstandene på kortet beskytter ikke en ledning, som kortsluttes før kortet. Dette beskyttelseskredsløb er endnu ikke dimensioneret.

5. Spændingsmålingen og beregninger

For hver deler er R_top = 3 × 130 kΩ = 390 kΩ og R_bottom = 10 kΩ:

V_sense = V_input × 10 / (390 + 10) = V_input / 40.

Udgangens terminalspænding beregnes nominelt som:

V_out = 40 × (VMON_PLUS − VMON_MINUS).

Ved 100 V mellem terminalerne og 40 A gennem en 1 mΩ lavside-shunt er OUT− cirka 40 mV over AGND. OUT+ er derfor cirka 100,040 V over AGND. VMON_PLUS er nominelt 2,501 V, VMON_MINUS 1,000 mV, og differensen ganget med 40 bliver 100 V.

Hvert sense-input skal i første prototype ligge mellem 0 og 120 V i forhold til AGND. 120 V giver 3,000 V ved deleren. At måle en flydende udgang kræver stadig, at dette interne common-mode-krav overholdes.

Ved 120 V løber 0,300 mA i deleren. Hver 130 kΩ modstand taber 39 V og dissipaterer 11,7 mW; 10 kΩ modstanden dissipaterer 0,9 mW. Den valgte modstandsserie skal dokumentere mindst disse spændinger med passende margin, temperatur og renlighed.

Selv 0,1 %-modstande giver cirka ±0,195 % worst-case ratiofejl. Det svarer til omtrent ±195 mV ved 100 V før kalibrering. Derfor er kortet ikke automatisk et præcisionsvoltmetre.

Delerens udgangsimpedans er 390 kΩ || 10 kΩ = 9,75 kΩ. Inklusive R9/R10 er den cirka 10,75 kΩ. Med 10 nF bliver filterets grænsefrekvens cirka 1,48 kHz. En måleindgang på 10 MΩ giver yderligere cirka 0,107 % belastningsfejl; en 1 MΩ indgang giver cirka 1,06 %. ADC'ens acquisition-tid og inputlækage skal verificeres eller en buffer tilføjes i et senere styringskort.

6. Strømmålingen

I_out = (IMON_PLUS − IMON_MINUS) / 0,001 Ω.

Strøm	Shuntspænding	Shunteffekt
40 A	40 mV	1,6 W
10 A	10 mV	0,1 W
0,5 A	0,5 mV	0,25 mW
20 mA	20 µV	0,4 µW

Det sidste signal er meget lille. Det planlagte lavstrømsområde kræver et andet måleområde, lav offset, kalibrering og en hurtig analog strømbegrænsning. Dette kort har hverken forstærker eller ADC og leverer derfor ikke den ønskede strømbegrænsning alene.

R11 + R12 = 2 kΩ og C3 = 10 nF giver cirka 7,96 kHz differential grænsefrekvens. Filteret er til måling, ikke til hurtig kortslutningsbeskyttelse. Et regenerativt eller omvendt tilsluttet kredsløb kan give negativ strøm og negative målesignaler; dette er ikke en understøttet driftsform i denne prototype.

7. Testpunkter

Medmindre andet står, refereres spændingsmålinger til TP3 = AGND.

TP	Net	Forventet niveau ved 100 V / 40 A
TP1	POS_SENSE	Cirka 100,040 V. Høj spænding; differentialinstrument med passende rating.
TP2	NEG_SENSE	Cirka 40 mV; kan blive høj ved fejl i kraftdelen.
TP3	AGND	Isoleret DC-busretur; ikke PE.
TP4	VS_PLUS	Cirka 2,501 V før R9/filter
TP5	VS_MINUS	Cirka 1,000 mV før R10/filter
TP6	VMON_PLUS	Cirka 2,501 V ved høj måleimpedans
TP7	VMON_MINUS	Cirka 1,000 mV ved høj måleimpedans
TP8	KELVIN_PLUS	Cirka 40 mV

TP	Net	Forventet niveau ved 100 V / 40 A
TP9	KELVIN_MINUS	Nær 0 V i forhold til AGND
TP10	IMON_PLUS	Cirka 40 mV ved høj måleimpedans
TP11	IMON_MINUS	Nær 0 V ved høj måleimpedans

Tallene er beregnede nominelle værdier, ikke målinger. Højimpedante sensepunkter kan vise transiente fejlspændinger; et lavt normalt niveau betyder ikke, at proben må have lav spændingsrating.

8. Første prøve uden kraftforsyningen

1. Kontrollér referencebetegnelser, lodning og stikretning mod KiCad-skema og BOM. Kontrollér R1–R8 før montering af eventuel ADC.

2. Kortet frakobles fuldstændigt fra netdel, effektbus, belastning og ADC. Brug en separat strømbegrænset lavspændingskilde.

3. Forbind kildens minus til AGND og NEG_SENSE. Påfør 10,000 V til POS_SENSE. TP4 og TP6 skal være cirka 0,2500 V, korrigeret for instrumentets inputimpedans og modstandstolerance.

4. Flyt 10 V til NEG_SENSE med POS_SENSE til AGND. TP5 og TP7 skal give samme nominelle ratio. De to kanaler prøves separat; dette trin efterligner ikke normal terminalpolaritet.

5. Kontrollér Kelvin-filteret med en lavenergi differentialkilde på eksempelvis 10 mV. TP10 − TP11 skal nærme sig 10 mV i stationær tilstand ved højimpedant instrumentering.

6. Kontrollér de afbrudte og kortsluttede modstandsscenarier ved højst 10 V med en dokumenteret lavenergi testfixture. Tilslut ingen uprøvet ADC eller 120 V kilde for at gøre en sådan fejltest. En afbrudt R4/R8 kan hæve måleudgangen og den tilhørende 50 V kondensator mod fuld inputspænding; dette er en uløst enkeltfejl i det passive kort. Frakobl input før fejlsøgning. Den færdige målekæde kræver verificeret clamp/fejlhåndtering.

7. Notér offset, ratio og instrumentmodel for begge kanaler. De faktiske resultater føres i en separat testjournal.

Disse prøver er endnu ikke udført fysisk. Ingen 40 A-last kræves for at verificere det passive korts grundfunktion.

9. Fejlfinding

Symptom	Sandsynlig årsag	Mål / handling
Begge spændingskanaler viser 0	Manglende input eller reference	Kontrollér J1 og J2.3; mål kilden med egnet instrument.
Input korrekt, TP4 nul	Afbrudt R1–R3 eller kortsluttet R4	Frakobl og aflad kraftdelen; mål modstandskæden.
TP4 korrekt, TP6 forkert	R9 afbrudt, C1 kortsluttet eller måleindgang belaster	Afprøv uden efterfølgende målekort og sammenlign TP4/TP6.
Kanalen viser for høj værdi	R4/R8 afbrudt, forkert værdi eller lækage	Frakobl eventuel ADC straks; kontrollér delerens nederste modstand.
Kun OUT−-målingen er forkert	R5–R8 eller forkert AGND/Kelvin-reference	Sammenlign TP2, TP5 og TP7.
Negativ strømaflæsning	Ombyttede Kelvin-ledninger eller tilbageført strøm	Kontrollér J2.1/J2.2 og den faktiske energiretning.
Strøm afhænger af kraftkablets spændingsfald	Kelvin-ledninger taget fra kabel i stedet for shunt	Flyt begge til shuntens dedikerede sense-terminaler.


Symptom	Sandsynlig årsag	Mål / handling
Støj på strømsignal	Lang målesløjfe, common-mode-støj eller kobling fra switch-node	Kontrollér snoet Kelvin-par og signalreference; C3 dæmper kun differentialstøj.
Målingen ændres med oscilloskopet	For lav inputimpedans eller jordning af flydende udgang	Brug passende differential-/isoleret måling og ret impedans.
Små print får skade trods lav strømindstilling	For høj spænding, restenergi eller begrænserens forsinkelse	Dette målekort kan ikke løse fejlen; verificér separat udgangsbeskyttelse og lavstrømsregulator.

10. Hvad der stadig skal konstrueres


Net-/isoleringsdel, konkret buck-controller med fire faser, magnetik, MOSFET'er, gate-drivere, aktive CV/CC-sløjfer, lave strømområder, setpunkter, ADC/PGA, hardware-fejlstop, udgangsafbrydelse, udladning, køling og mekanisk kabinet. Producentdatablade for de valgte købskomponenter skal gennemgås, inden footprints, pinout, clearance og indkøb frigives. ERC og DRC undersøger CAD-forbindelser og geometri, ikke elektrisk/termisk funktion ved 4 kW.

11. Målekortets PCB-oversigt

Kortet er 110 × 90 mm med to kobberlag. J1 ligger ved senseindgangen, J2 ved Kelvin-/referenceindgangen og J3 ved de filtrerede måleudgange. Billederne viser det routede native PCB; de er reviewvisninger og ingen fabrikationsfrigivelse.



Målekortets forside med komponenter og kobber



Målekortets bagside med kobber, set fra bagsiden

Arkitektur og dimensionering — 100 V / 40 A laboratorieforsyning

Dette dokument er en beregnet projektforundersøgelse. Det er ikke en verificeret konstruktion eller frigivelse til fremstilling. 100 V × 40 A er **4.000 W kontinuerlig udgangseffekt**. Brugeren har fastlagt 230 V AC på en dedikeret 32 A gruppe, galvanisk isoleret/flydende udgang, 0–100 V og justerbar 0–40 A strømbegrænsning. En fuld KiCad-konstruktion kræver verificerede komponentdatablade og en realiseret regulerings- og beskyttelsesarkitektur.

Arbejdsgrundlag

Referenceberegningen nedenfor bruger 120 V bus og fire synkrone faser med 10 A middelstrøm per fase og 90° forskydning. Det dokumenterede AC/DC-arbejdsvalg er nu **2 × RSP-3000-48 ved 55 V hver, altså 110 V nominel bus**; se `frontend-selection.md`. 120 V er stadig et beregningspunkt, ikke modulernes garanterede fejlgrænse. Firefasestyringen er et mål, som endnu ikke er tegnet eller afprøvet. Justerbar CV og CC skal bruge en kontrolleret reguleringskommando; den begrænsning, der først nås, skal bestemme driften. Strømgrænsen skal måles og håndhæves i hardware også ved firmwarefejl. Det fastlagte udgangskrav er 0–100 V og justerbar strømgrænse op til 40 A. Præcision og hurtig beskyttelse ved lave strømme indgår særskilt for små opamp-print.

Netdelen bruger købte isolerede moduler. Terminaler, trim, serieforbindelse og separat enable fremgår af det native chassisdiagram `design/frontend/frontend.kicad_sch` og `bom/frontend.csv`. Dets sikringer, afbryder, reverse-dioder og relækontakter er funktionskrav med manglende endelige varenumre, og systemet er ikke kvalificeret. OUT−/AGND må ikke forbindes permanent til chassisjord, hvis udgangen skal være flydende; kapsling og FG jordes stadig. Modulernes samlede øvre OVP-threshold kan være 134,4 V og er ikke et transientloft, så separat busbeskyttelse er nødvendig før integration med effektfasen.

Input og effektbudget

Den følgende tabel beholder den oprindelige idealiserede reference med 95 % virkningsgrad i begge trin og PF = 0,98. **Det aktuelle modulvalg har andre typiske data:** med 91,5 % AC/DC, antaget 95 % DC-regulator og PF = 0,95 bliver budgettet cirka 4.602 W AC, 21,06 A og 602 W samlet varme. De typiske data er ikke målt ved modulernes faktiske belastning. Brug det nye budget til kabinetarbejdet og tabellen nedenfor til at forstå den tidligere beregning.

Størrelse	Beregning	Resultat
Udgangseffekt	100 V × 40 A	4.000 W
Effekt fra AC/DC-front-end til buck	4.000 W / 0,95	4.211 W
Samlet AC-indgangseffekt	4.000 W / 0,9025	4.432 W
AC-indgangsstrøm, 230 V, PF = 0,98	4.432 W / (230 V × 0,98)	19,7 A
120 V DC-busstrøm ved fuld last	4.211 W / 120 V	35,1 A
Tab i buck-trin	4.211 W − 4.000 W	211 W
Tab i AC/DC-front-end	4.432 W − 4.211 W	222 W
Samlet varme	4.432 W − 4.000 W	432 W

En 32 A gruppe giver nominelt 7.360 VA ved 230 V, så den beregnede 19,7 A middelindgangsstrøm har margin til gruppens nominelle strøm. Dimensionering af stik, kabler, afbrydere, inrush og netfilter skal stadig baseres på de konkrete komponenter og installationsforhold. En front-end specificeret til mindst

cirka 4,5 kW DC-udgang ved den relevante omgivelsestemperatur vil give en begrænset margin over de beregnede 4,211 kW; modulernes temperaturderating og kortvarige lastændringer skal kontrolleres. Busmin/max skal tages fra det valgte produkt, før komponent-rating og maksimal duty kan fastlægges.

Et almindeligt 230 V / 16 A kredsløb har højst 3.680 VA før tab og kan derfor ikke levere 4 kW kontinuerlig udgangseffekt. Tabellen tager ikke højde for startstrøm, spændingsfald, ledningsdimensionering eller front-end-derating. Ved lav netspænding stiger indgangsstrømmen for samme effekt; det endelige indgangsområde skal følge front-endens datablad.

Foreløbig buck-dimensionering

Beregningspunktet er 120 V ind, fire faser, 100 kHz per fase, 150 µH per fase og 10 A middelstrøm per fase. Der er ikke valgt en konkret spole endnu.

For en ideal buck er D = Vout / Vin, og strøm-rippel per fase er:

$$\Delta IL = Vin \times D \times (1 - D) / (L \times fs)$$


Udgangsspænding	Duty	Rippel per fase (p-p)	Fasestrømmens maksimale værdi ved 10 A middel
100 V	0,8333	1,11 A	10,56 A
60 V	0,5	2,00 A	11,00 A
30 V	0,25	1,50 A	10,75 A

Den ideelle sumrippel for N identiske, præcist forskudte faser kan beregnes med $a = N \times D - \text{floor}(N \times D)$:

$$\Delta Itotal = Vin \times a \times (1 - a) / (N \times L \times fs)$$

For fire faser er værste idealiserede sumrippel 0,50 A p-p. Ved 100 V er den 0,444 A p-p. Tolerancer i spoler, faseforskydning, modstande og strømfordeling øger den faktiske rippel; dette er ikke et løfte om terminalrippel.

`scripts/design_calcs.py` genberegner det aktuelle 110 V-effektbudget og en særskilt ideal buckripple-kurve ved 101,8 kHz. Resultaterne findes i `exports/analysis/design_budget.json` og `ideal_buck_ripple.png/.pdf`. Grafen antager identiske faser med ideel 90° forskydning; den dokumenterer ikke, at fire LTC3779-kort har strømfordeling eller den viste ripple. Ved 100 V / 110 V ligger duty 90,91 % tæt på controllerens 91,67 % buck-only-grænse, så reel drift kan skifte til buck/boost ved busfald og tolerancer.



Referenceformler. Strømfordeling, tolerancer og LTC3779 buck/boost-overgang er ikke medregnet.

Ideel referenceberegning: firefasesummen forudsætter identiske, korrekt styrede faser og ren buckdrift.

Spolen skal specificeres ved den maksimale temperatur og fasefejlstrøm. Det aktuelle enkeltfasekrav er 150 µH, Irms ≥15 A og mætningsstrøm ≥25 A **ved varm spole**, fordi dens native sensegrænse med tolerance/ripple kan tillade cirka 20,5 A peak. Det ældre 15 A-mætningspunkt er utilstrækkeligt til denne fase. Energi per spole ved normalberegningspunktet 11 A er $\frac{1}{2} \times 150\ \mu H \times (11\ A)^2 = 9{,}08\ mJ$, men fejlpunkterne skal også vurderes. Kernetype, vikling, DC-modstand, kernetab og temperaturstigning kræver producentdata. Induktansen er et designpunkt, ikke et indkøbt varenummer.

MOSFET-valget skal inkludere 110 V nominel bus, modulernes mulige samlede 134,4 V OVP-threshold og særskilt analyserede transienter, SOA, gate-ladning, reverse recovery, pakketemperatur og kortslutningsfejl. Effektfasens 120 V-proceduregrænse kræver selvstændig busbeskyttelse; den er ikke front-endens garanterede maksimum. En 200 V MOSFET er et kandidatspændingsniveau; det er ikke tilstrækkeligt alene at kontrollere DC-spændingen. Controllerens 150 V-grænser skal også overholdes, uanset MOSFET-rating.

Udgangskondensator og dynamik

Det oprindelige hypotetiske systemberegningspunkt på 4 × 470 µF = 1.880 µF, mindst 160 V mærkespænding, beholdes her som energieksempel; det findes ikke i den aktuelle BOM. Den nuværende enkeltfase har 2 × 47 µF/200 V og 2 × 1 µF/250 V ved udgangen, nominelt 96 µF. Fire sådanne faser ville have 384 µF, men flerfasekortet er ikke implementeret. Der er endnu ikke valgt serie, ESR, rippelstrømskapacitet eller levetid. Ved 100 V lagrer det ældre 1.880 µF-eksempel $\frac{1}{2}\ C\ V^2 = 9{,}4\ J$, mens 96 µF lagrer 0,48 J og 384 µF lagrer 1,92 J. Udgangsterminalerne kræver en kontrolleret udladningsvej og en faktisk spændingsmåling efter afbrydelse.

Den ideale kapacitive ripple ved 0,5 A p-p og 400 kHz sumrippel er omkring 0,083 mV efter trekantsapproksimationen $\Delta V = \Delta I / (8\ f\ C)$. ESR, ESL, printinduktans og målemetode vil dominere; dette tal kan ikke bruges som færdig rippelspecifikation.

Et lastspring fra 0 A til 40 A i 100 µs giver $\Delta V = I\ \Delta t / C \approx 2{,}13\ V$, hvis kondensatoren alene leverer ændringen. Kapacitansen kan derfor ikke vælges udelukkende fra steady-state-rippel. Kompensation og regulatorbåndbredde skal verificeres med netværksanalyse og lastspring i både CV og CC.

Strømmåling

En separat samlet 1 mΩ Kelvin-shunt ved 40 A giver 40 mV og 1,6 W. Projektets eksterne krav er mindst 10 W og 50 A DC, med fire terminaler; præcision, temperaturkoefficient og køling skal vælges og verificeres. Kelvin-forbindelser må ikke dele kobber med effektstrømmen.

INA240-familien er en kandidat til lavside-strømmåling. En INA240A2 har nominelt 50 V/V gain, hvilket ville give 2,00 V ved 40 mV, og dens negative common-mode-evne gør lavside-placering relevant. Det nominelle common-mode-område må ikke bruges som argument for højside-placering på en 100 V udgang: INA240 er ikke en 100 V common-mode-sensor. De præcise grænser og ben skal verificeres i databladet før komponenten bruges. Lavside-shunten hæver udgangsminus med op til 40 mV i forhold til effektjord; remote sense og regulatorens reference skal tage højde for dette.

Til hver buck-fase er eksempelvis 5 mΩ en foreløbig sensormodstand: 50 mV ved 10 A og 0,5 W. Dens værdi må **ikke** vælges endeligt før controllerens strøm-sense-grænse, fejlgrænse og rippeldefinition er verificeret. Fire shunter kan ikke erstatte en totalstrømmåling, hvis deres fejl eller styring tillader forkert strømfordeling.

Strømbegrænsning til små opamp-print

Justerbar 0–40 A CC er en kendt del af brugerens mål. En strømgrænse til et lille opamp-print kan ligge mange størrelsesordener under 40 A, og derfor kan én 1 mΩ shunt ikke uden videre give tilstrækkelig præcision i hele området. Den giver kun 1 µV ved 1 mA og 10 µV ved 10 mA. Sensoroffset, termospændinger, drift og støj skal sammenlignes med disse signaler. Der kræves en dokumenteret lavstrøms-målestrategi, eksempelvis omskiftelige shunt-/forstærkningsområder eller et særskilt præcisions-eftertrin. Områdeomskiftning må ikke skabe et tidsrum uden strømbegrænsning.

Desuden begrænser en buck-regulators CC-sløjfe den tilførte energi, men ikke nødvendigvis den energi, som allerede findes i udgangskondensatorerne. Beregningspunktet 1.880 µF lagrer 23,5 mJ ved 5 V og 9,4 J ved 100 V. En pludselig fejl på et lille print kan få strøm fra kondensatoren, før buckens strømgrænse reagerer. Hurtig beskyttelse af små print kræver derfor en kontrolleret udgangsafbryder eller strømbegrænser efter bulk-kondensatoren og en verificeret transientgrænse. Kredsløbet skal også håndtere den energimængde, der er nødvendig for stabilitet og udgangsripple. At indstille CC til en lav værdi er ikke i sig selv dokumentation for skadefri forsyning af en fejlramt opamp.

Regulator og 0 V

Databladet for LTC3895 blev hentet og gennemgået den 9. oktober 2026. Den tidligere kandidat er nu **afvist til direkte 100 V-udgang**: arbejdsområdet er 4–140 V input, men kun 0,8–60 V output, og SENSE+/SENSE− har 65 V absolute maximum. Et højt inputområde gør ikke controlleren egnet til en tilsvarende høj udgang. Der er ikke lavet et LTC3895-effektprint.

LTC3779 er undersøgt i stedet. Det officielle datablad angiver 4,5–150 V input og 1,2–150 V output, fire switch-MOSFET'er, 1,2 V feedback-reference og en gennemsnitlig strømgrænse på nominelt 50 mV over en valgt shunt. Det konkrete delprojekt i `design/power/` undersøger én fase omkring 100 V / 10 A; det er ikke en 40 A konstruktion og har endnu ingen justerbar laboratorie-CC, aktiv 0 V-regulering eller færdigroutet print. Se `docs/power-phase.md` for den aktuelle pinout, værdier og begrænsninger.

Analog Devices DC2456A er en kilde til controllerens referencekobling. Producentens dokumenterede demopunkt er 48 V / 10 A; det dokumenterer ikke vores ændrede udgang omkring 100 V eller en opskalering til 4 kW. Fire parallelle LTC3779-moduler har ikke en verificeret strømfordelingsløsning i denne revision.

En standard feedback-regulator med positiv referencespænding kan ikke uden videre indstilles til en aktivt reguleret 0 V. Et potentiometer i feedback-deleren giver normalt en positiv minimumsspænding. Desuden giver minimum tændtid ved fast frekvens et pulskvantum: hvis minimum tændtid eksempelvis er 50 ns, er den tilsvarende nominelle minimum-duty ved 100 kHz 0,005 og Vin×D = 0,6 V. Dette er et eksempel, ikke en verificeret LTC3895-grænse. Pulse-skipping og anden regulering kan sænke gennemsnittet, men skal analyseres.

Brugerens 0–100 V krav er fastlagt; implementeringen af den nedre ende er en åben konstruktionsopgave. En DC-egnet udgangsafbryder plus udladning kan give en spænding tæt på 0 V, når udgangen er slukket, men det dokumenterer ikke aktiv CV-regulering helt ned til 0 V. Regulering tæt på 0 V kan kræve niveau-forskudt feedback, anden kontrolarkitektur eller et efterreguleringstrin og muligvis en aktiv sink. En source-only buck kan ikke holde en ekstern tilbagefødende belastning på 0 V. Den endelige konstruktion skal derfor specificere og verificere nedre spændingsgrænse, offset, restspænding og energihåndtering i forhold til det ønskede 0–100 V interval.

LM5146 er ikke en erstatning til den foreslåede 120 V-bus: dens familie er til 100 V input, så den har hverken det nødvendige inputområde eller margin til 100 V udgang fra 120 V input. UCC21520 er en kandidat til en separat isoleret gate-driver-arkitektur, men en sådan løsning kræver et andet reguleringsdesign og en verificeret forsyning til den flydende high-side-driver; den løser ikke CV/CC-reguleringen alene.

Hardwarebeskyttelser og konstruktion

Følgende funktioner skal have konkrete kredsløb og efterprøvning før effekttrinnet kan frigives:

- Hardware-overstrøm per fase med håndhævet maksimal pulseenergi og shutdown ved mættet spole.

- En uafhængig samlet overstrømsgrænse og overvoltage-shutdown, som kan stoppe gates og afbryde DC-forsyningen.

- Hardware-deadtime og interlock mellem high-side og low-side MOSFET; reset, brownout og manglende clock skal føre til gates slukket.

- Temperaturmåling ved effekttransistorer og spoler samt beskyttelse ved blæserfejl.

- Defineret opstart, soft start, inrush, udgangsfrakobling og udladning.

- Håndtering af batteri eller motor på udgangen, omvendt polaritet og tilbageført energi.

- DC-egnede sikringer, afbrydere, stik og terminaler med dokumenteret brydeevne og temperatur-rating.

- Remote-sense-begrænsning og fallback, hvis senseledninger afbrydes.

40 A skal ikke føres i almindelige tynde printspor. Busbars eller dokumenteret tyk kobberkonstruktion med passende tilslutninger er et realistisk udgangspunkt. Den nødvendige sporbredde og kobbertykkelse skal beregnes fra det faktiske stackup, køling og tilladte temperaturstigning. Snubberværdier kan først vælges efter måling af switch-node-ringing; en vilkårlig RC-kombination giver ikke verificeret oversvingsbeskyttelse.

En integreret AC-version skal desuden have defineret beskyttelsesjord, isolation, afstanden mellem net/sekundær, kapsling, sikringer og netfilter. Afstande kan ikke fastsættes fra “100 V” alene: arbejds- og transientspænding, materialer, forureningsgrad, højde og isolationstype indgår. Et eksternt isoleret DC-modul fritager ikke sekundærprintet fra afstanden og kapslingen omkring 100–120 V DC.

Testpunkter til den endelige konstruktion

Testpunktgruppe	Formål	Måleprincip
VIN og PGND	120 V bus, inrush, fald under last	Spændingsklassificeret differentialmåling; intet ubeskyttet scope-ground på flydende kraftdel
VOUT og OUT−	CV, CC, ripple, oversving, udladning	Direkte ved terminaler; ripple med kort målesløjfe og defineret båndbredde
Fase 1–4 switch-node	Timing, duty, ringing og faseforskydning	Differentialprobe med tilstrækkelig spænding og common-mode-egenskaber
Gate-source for alle 8 transistorer	Gate-amplitude, deadtime, Miller-turn-on	Mål gate i forhold til dens egen source; high-side gate er ikke jordrefereret

Testpunktgruppe	Formål	Måleprincip
Kelvin-faseshunt ±	Peakstrøm, strømfordeling, current limit	Differentialmåling; belast ikke sensekredsløbet
Samlet shunt ± og sensor-output	Totalstrøm og CC-funktion	Differential Kelvinmåling og lavspændingssignal
VFB, ITH/kommando, setpoints	Kontrolsløjfe og CV/CC-overgang	Scope eller netværksanalyse uden at ændre sløjfens impedans
Enable, fault, OVP og OTP	Fejllåsning og genstart	Kontroller både signal og fysisk gateslukning
Hjælpeforsyninger	Driver, analog- og logicforsyning	DC og opstartsripple, før effektbus tilsluttes
Termistorer/fan-tacho	Køling og termisk shutdown	Sammenhold elektrisk måling med uafhængig temperaturmåling

Disse er funktionskrav. Referencerne TP1 osv. skal genereres fra og stemme med det faktiske KiCad-skema, PCB og den endelige stykliste.

Selvstændigt passivt måleprint

Et passivt måle- og testprint kan konkretiseres før effekttrinnet, fordi det ikke indeholder uverificerede controllerben eller kommuterer 4 kW. Det er et delprojekt og kan ikke alene fungere som laboratorieforsyning.

Et spændingsmålepunkt kan bruge tre seriekoblede 130 kΩ / 0,1 % modstande over en 10 kΩ / 0,1 % bundmodstand. Samlet modstand er 400 kΩ, delingsforholdet 40:1 og Thevenin-modstanden 9,75 kΩ. 100 V giver 2,500 V; 120 V giver 3,000 V. Ved 120 V løber 0,300 mA, hver 130 kΩ-modstand taber 39 V og dissipaterer 11,7 mW, mens 10 kΩ-modstanden dissipaterer 0,9 mW. Faktisk modstandsserie skal have dokumenteret spændingsrating og tolerance; 1206-størrelsen alene er ikke en specifikation.

To ens delere kan måle henholdsvis OUT+ og OUT− i forhold til AGND. Udgangsspændingen findes som `40 × (Vplus_adc − Vminus_adc)`. AGND defineres som den eksterne DC-forsynings retur, på den lave side af den eksterne 1 mΩ shunt. Ved 40 A er OUT− omkring +40 mV i forhold til AGND; minus-delerens output bliver derfor kun 1 mV. Dette kræver tilstrækkelig opløsning, korrekt offsethåndtering og kalibrering af den senere ADC.

Selv 0,1 % modstande giver omtrent ±0,195 % worst-case spændingsratiofejl, hvis top- og bundmodstandstolerancer falder i modsatte retninger. Ved 100 V er det cirka ±195 mV før kalibrering. Dette print kan derfor ikke uden videre kaldes et præcisionsvoltmetre. Temperaturdrift, PCB-lækage og ADC-inputstrøm indgår også. ADC'en skal acceptere dividerens 9,75 kΩ kildeimpedans eller have tilstrækkelig acquisition-tid/buffer; en kondensator alene dokumenterer ikke ADC-kompatibilitet.

En ekstern fireterminal 1 mΩ / mindst 10 W shunt, specificeret til mindst 50 A DC og korrekt køling, kan føres til en differential ADC/PGA via Kelvin-ledninger. Ved 40 A er shuntspændingen 40 mV og effekten 1,6 W. Et filter med 1 kΩ i **hver** Kelvin-signalvej og 10 nF direkte mellem de filtrerede signaler har cirka `1 / (2π × 2 kΩ × 10 nF) = 7,96 kHz` differential grænsefrekvens. Det filtrerer ikke common-mode-støj på samme måde. Det er ikke den hurtige hardware-overstrømsmåling, som effekttrinnet kræver.

AGND er en del af den flydende sekundærside. Måleprintet indeholder ikke selv en galvanisk isolationsbarriere. En jordet ekstern ADC, et USB-kabel, en PC eller oscilloskopets almindelige ground-klemme kan forbinde AGND til beskyttelsesjord og dermed ophæve den flydende udgang. Den senere ADC/controller skal derfor ligge på samme flydende side med egnede isolerede kommunikations- og hjælpeforsyningsforbindelser, hvis systemet skal bevare brugerens isolerede/flydende udgangskrav.

Det endelige ADC/PGA-valg skal fastlægge inputområde, inputstrøm, kildeimpedans, reference, offset, rail-off-adfærd og overvoltagebeskyttelse. Hvis batterier eller regenerative belastninger kan føre negativ strøm, kan shuntsignalet blive negativt; en unipolar ADC kan ikke antages at håndtere det. Clamp-kredsløb kan heller ikke vælges uden at kende de beskyttede inputs. Senseledninger fra kraftdelen skal beskyttes tæt på energikilden med dokumenteret DC-egnet løsning, så en beskadiget ledning ikke

kan kortslutte effektbussen før dividerens strømbegrænsende modstande.

Hvad der konkret blokerer et fremstillingsklart effektprint

1. Indgangen er fastlagt til 230 V AC / 32 A og udgangen til isoleret/flydende 0–100 V / 40 A. To RSP-3000-48 er det dokumenterede arbejdsvalg; kvalifikation af serie-/flydende drift, busmin/max under fejl og uafhængig busbeskyttelse mangler.

2. Kravet om 0–100 V er kendt, men aktiv regulering ved 0 V er ikke realiseret. Tilladt ripple, lastspring, lavstrøms-CC-præcision og håndtering af tilbageført strøm skal fastlægges i designet og efterprøves.

3. Controllerens officielle ben, driftsspecifikationer, synkronisering/strømfordeling og anbefalede layout skal verificeres. LTC3779-databladet er nu hentet, men den samlede programmerbare CV/CC-løsning og skalering er endnu ikke verificeret.

4. Spole, MOSFET, driver, DC-afbryder, sikringer, terminaler og certificeret front-end skal vælges med faktisk tilgængelig producentdokumentation.

5. Magnetisk, elektrisk og termisk prototypevalidering, isolationstest og loop-stabilitet kan ikke udføres af en KiCad ERC/DRC-kørsel. Et korrekt åbnende KiCad-projekt er ikke evidens for 4 kW funktion.

Først efter disse punkter kan et komplet skema med faktiske komponentben og et kobberlayout vurderes for fremstilling. Et PCB-koncept med komponentzoner, forbindelser og testpunktplan er nyttig projektfremdrift, men skal mærkes tydeligt som en uafsluttet konstruktion.

Kilder og verifikationsstatus

- Analog Devices LTC3895, officiel datablad-URL forsøgt: https://www.analog.com/media/en/technical-documentation/data-sheets/3895fa.pdf — hentet og gennemgået 9. oktober 2026; gemt som `references/LTC3895.pdf`; controlleren afvist til direkte 100 V.

- Texas Instruments LM5146, officiel datablad-URL forsøgt: https://www.ti.com/lit/ds/symlink/lm5146.pdf — HTTP 403; databladet er ikke hentet eller gennemgået.

- Installeret KiCad-symbolbibliotek: `/usr/share/kicad/symbols/Amplifier_Current.kicad_sym` indeholder INA240A1D og varianter. `/usr/share/kicad/symbols/Driver_FET.kicad_sym` indeholder UCC21520DW. Bibliotekets symboler er ikke en erstatning for grænseværdier og layoutanvisninger i producentdatablade.

- Analog Devices LTC3779: https://www.analog.com/media/en/technical-documentation/data-sheets/ltc3779.pdf — hentet og gemt som `references/LTC3779.pdf`; outputområde og controllerben gennemgået.

- Alle effekttal, rippeltal og energiangivelser ovenfor er algebraiske beregninger ud fra de eksplicit angivne forudsætninger.

Fire LTC3779-faser med fælles ITH — afgrænset forundersøgelse

Status pr. 9. oktober 2026: **elektrisk begrundet forskningshypotese, ikke en dokumenteret eller valideret firefaset løsning**. Undersøgelsen gælder fire LTC3779-effektfaser på fælles VIN/VOUT, matched shunts og eksterne PLLIN-clocks med 0°, 90°, 180° og 270° faseforskydning. Der er ikke tegnet eller frigivet et native firefasekredsløb ud fra denne hypotese. Forsyningssekvensen og håndtering af en slukket/fejlramt fase skal løses før en sådan konstruktion konkretiseres.

Dette dokument er næste designinput og manualappendiks. Det ændrer ikke enkeltfasens aktuelle status og dokumenterer ikke 100 V / 40 A-drift, justerbar laboratorie-CC/CV eller præcis lavstrømsbeskyttelse.

Dokumentgrundlag og fabrikantstøtte

Den primære kilde er det faktisk hentede officielle **LTC3779-datablad, Rev. A**, lokalt `references/LTC3779.pdf` og `references/LTC3779.txt`, fra:

<https://www.analog.com/media/en/technical-documentation/data-sheets/ltc3779.pdf>

Dokumentets identitet og SHA-256 fremgår af `references/sources.json`. Sidehenvisninger nedenfor er databladets trykte sidenumre.

LTC3779-databladet, DC2456A-manualen/-diagrammet, produktets officielle dokumentoversigt og den tilknyttede demoartikel blev gennemgået. Der blev **ikke fundet et konkret ADI-referencekredsløb med parallelle LTC3779 og fælles ITH**, og der blev heller ikke fundet et udtrykkeligt forbud mod denne forbindelse. Fravær af en fundet reference beviser hverken producentens godkendelse eller, at arkitekturen er umulig.

Den officielle dokumentoversigt på <https://www.analog.com/en/products/ltc3779.html> viser den enkelte DC2456A-fase. Den tilknyttede designnote om pass-thru handler om LT8210 og etablerer ikke en LTC3779-multifasereference. ADI's EngineerZone-søgning på `ez.analog.com` og sitesøgningens script på `assets2.analog.com` gav HTTP 403 gennem den normale proxy; den statiske søgeside havde ingen brugbare resultater. Disse begrænsninger er ikke forsøgt omgået.

Hvad databladet faktisk understøtter

Databladside	Verificeret egenskab	Betydning for hypotesen
3	Fejlforstærkerens gm er typisk 1,5 mS	ITH er en strømstyrende gm-udgang; flere udgange kan analyseres som summerede strømme, men databladet kvalificerer ikke fælles ITH mellem flere IC'er
11	ITH er fejlforstærkerens udgang og styrer current-comparator-tærsklen	Fælles ITH kan principielt give en fælles strømkommando
14–16	Induktorstrømmen styres via ITH; buck bruger valley current, boost bruger peak current	Middelstrømmen afhænger også af ripple og driftsområde
17	IAVG-sløjfen trækker ITH ned, når den målte strøm overskrider grænsen	En lokal IAVG-sløjfe kan påvirke alle faser på fælles ITH
12 og 17–18	PLLIN synkroniserer oscillator til ekstern clock, 50–600 kHz; lokal FREQ-modstand skal beholdes	Clockforskydning er understøttet som inputfunktion; den er ikke et strømfordelingssignal

Databladside	Verificeret egenskab	Betydning for hypotesen
31–32	ITH-netværket kompenserer sløjfen; outputkapacitet og lasttransienter indgår i stabilitetsvurderingen	En enkeltfasereferences kompensation kan ikke uden analyse overføres til fire faser

Ud fra disse egenskaber er fælles ITH en begrundet analog forskningsarkitektur. Den er ikke producentdokumentation for stabil, fejltolerant eller nøjagtig firefaset drift.

Summeret gm og kompensation

Hvis alle fire interne spændingsfejlforstærkere er aktive og ser samme feedbacksignal og reference, summeres deres småsignalstrømme ideelt på fælles ITH:

`gm_total = gm1 + gm2 + gm3 + gm4 ≈ 4 × 1,5 mS = 6 mS`

Dette er en typisk, lineariseret beregning. Reference-, gm-, clamp- og temperaturvariationer er ikke fjernet ved forbindelsen.

Fire identiske lokale ITH-kompensationsnetværk i parallel giver ideelt:

`Zcomp_total(s) = Zcomp_enkelt(s) / 4`

For et netværk med en serie-RC-gren til signalground og en lille kondensator direkte fra ITH til signalground er den præcise ækvivalens for fire identiske grene:

Komponent	Per fase, eksempel	Fire grene i parallel, ækvivalent
Serie-R	10 kΩ	2,5 kΩ
Serie-C	10 nF	40 nF
Direkte shunt-C	100 pF	400 pF

Seriegrenens tidskonstant forbliver `10 kΩ × 10 nF = 2,5 kΩ × 40 nF = 100 µs`; nulpunktet forbliver cirka 1,59 kHz. Samtidig bliver det idealiserede produkt `gm_total × Zcomp_total` det samme som for én fejlforstærker med én af disse grene. Værdierne er **et regneeksempel**, ikke valgt kompensation til den færdige laboratorieforsyning.

Den samlede power-stage-transferfunktion skal stadig med i analysen. Hvis fire identiske strømstyrede faser, samlet udgangskapacitet og last skaleres tilsvarende, kan den idealiserede normaliserede outputdynamik ligne enkeltfasens. Hvis udgangskapaciteten holdes uændret, eller effektfaser, shunter, belastning og sensenets ikke følger denne skalering, gælder den forenklede lighed ikke. ESR-/ESL-nulpunkter, fasedelay, kabling og buck/boost-overgangen indgår også.

Én uændret kompensationsgren sammen med fire aktive fejlforstærkere er ikke den samme sløjfe som enkeltfasen. Den ændrer `gm × Zcomp` og kan øge sløjfeforstærkningen. En central gren skal beregnes ud fra det samlede system; den må ikke vælges ved at kopiere ét referenceprint. En “master/slave”-betegnelse deaktiverer heller ikke automatisk de øvrige interne fejlforstærkere. LTC3779 har ikke i de gennemgåede kilder en dokumenteret slavefunktion, som blot kan antages aktiveret ved ændring af VFB.

Databladets side 31–32 beskriver vurdering med den konkrete kapacitet/layout og lastspring samt observation af ITH-respons. Simulation og fysisk sløjfemåling skal omfatte både spændingsregulering og strømbegrænsning; et analytisk RC-ækvivalent eller KiCad ERC er ikke et stabilitetsbevis.

Fælles strømkommando er ikke garanteret middelstrømsdeling

I buck bestemmer ITH en valley-current-tærskel. Ideelt er en fases middelstrøm:

`Iavg,fase ≈ Ivalley,fase + ΔIL,fase / 2`

Samme ITH og samme shuntværdi giver derfor ikke automatisk samme middelstrøm, hvis induktans eller ripple varierer. Controllerens current-comparator-offsets, gain, temperatur, slope compensation og interne begrænsninger indgår også. Side 3 angiver 70–110 mV for den **maksimale** buck-sensetærskel under de angivne testbetingelser. Dette er ikke en matching-specifikation ved vilkårlig ITH eller præcis 10 A; det kan ikke omsættes til et løfte om fire lige strømme.

90° PLLIN-forskydning giver forskudte oscillatorclocks. Den må ikke beskrives som verificeret strømfordeling eller præcis 90° forskydning mellem alle faktiske MOSFET-pulser under alle driftstilstande. I valley control påvirker comparator-timing den faktiske high-side-tændtid, og pulse skipping kan udelade pulser helt.

Alle fire faktiske fasestrømme skal kunne måles separat. Fejl-/temperaturgrænser og komponentkapacitet skal baseres på en dokumenteret maksimal faseubalance; 40 A total betyder ikke i sig selv præcis 10 A i hvert effekttrin.

Driftsområder og MODE

Side 15 angiver maksimal buck-only duty til **91,67 %**. Ved 100 V ud og 110 V ind er ideal duty **90,91 %**, tæt på denne grænse. Busfald, tolerance og kraftdelens spændingsfald kan flytte en fase ind i buck-boost. Små lokale forskelle mellem faser kan give forskellig transitionstilstand. Her er den simple fælles valley-current-model utilstrækkelig; side 16 beskriver skift mellem buck- og boostoperation inden for en clockcyklus.

Forced CCM giver den klareste første analyse af kontinuerlig strømfordeling, men **tillader negative induktorstrømme og tilbageført energi**. Side 17 beskriver også regulatorens mulighed for at sende strøm fra output til input. Den valgte AC/DC-front-end må ikke antages at kunne absorbere denne energi. Bus-OVP og energihåndtering er derfor en del af systemanalysen.

Pulse skipping begrænser reverse current i buck-/boost-regionerne og er relevant til lav last, men side 16–17 beskriver tilladt reverse current og smalle CCM-bånd tæt på buck-boost-overgangen. Faserne kan desuden skippe uafhængigt. MODE-valget skal således vurderes mod strømfordeling, ripple, cirkulerende strøm, busenergi og beskyttelse af små prøveprint. Ingen af tilstandene dokumenterer præcis lavstrøms-CC eller active CV ned til 0 V.

IAVG, reference og soft start

Hver lokal IAVG-sløjfe kan trække fælles ITH ned, så den først aktive clamp kan begrænse alle fire faser. Fire lokale grænser bliver ikke automatisk en præcis samlet 40 A-grænse. Threshold-, shunt- og filtertolerancer samt overgangen mellem aktive/inaktive clamps skal indgå i strømreguleringsanalysen. Databladets side 21 angiver filter-/sløjfekrav for IAVG; disse er ikke en dokumenteret firefasekompensationsopskrift.

Hvis SS forbindes fælles, summeres de fire typiske 5 µA soft-start-strømme til cirka 20 µA. Der kræves derfor fire gange enkeltfasens fælles SS-kapacitans for samme ideelle rampetid. Fire lokale identiske SS-kondensatorer på den samme net giver allerede denne samlede kapacitans. RUN-, UVLO-, OTP- og VINOV-fejl kan trække en lokal SS lav; virkningen af sådanne hændelser på en delt SS-/ITH-net skal analyseres sammen med alle gate-stop og systemets fejllåsning. Et delt analogt signal erstatter ikke hardware-shutdown af alle faser.

Konkret begrænsning ved slukket eller fejlramt fase

Databladets **side 2** angiver absolute maximum for **ITH, SS og PLLIN i forhold til den lokale V5**. Side 14 beskriver, at RUN-shutdown slukker hovedkontrol og de lokale DRVCC-/V5-regulatorer. Dermed kan en fase med lav/slukket V5 få fælles ITH eller clock drevet fra de øvrige aktive faser uden, at dens egne pin-grænser er overholdt.

Forsyningssekvens og fasefejl er derfor et konkret uløst konstruktionspunkt. **Native firefasekonstruktion tegnes ikke**, før der er en dokumenteret løsning, som holder alle fælles signaler inden for hver fases pin-grænser under opstart, stop, tab af hjælpespænding, RUN-shutdown og en

enkeltfasefejl. Separat RUN-slukning af én fase kan ikke alene antages at være en sikker metode til fasefrakobling på fælles ITH.

Løsningen skal fastlægge faktiske spændinger, signalveje, strømbegrænsning/afbrydelse og tidsforløb ud fra producentdata. Der er ikke indsat en vilkårlig diode, seriemodstand eller analog switch som en påstået løsning. Når begrænsningen er løst, kan et forskningsdiagram konkretiseres og kontrolleres; producentstøtte, simulation og fysisk fase-/loop-/fejltest resterer stadig før frigivelse.

Aktuelt beslutningsgrundlag

Fælles ITH er begrundet nok til beregning og forskningsarbejde. **Det er endnu ikke en dokumenteret strømfordelingsløsning til fire gange 10 A.** De vigtigste næste designinput er en sikker forsynings-/fasefejlarkitektur for de fælles pins, samlet kompensation med den faktiske power-stage/outputkapacitet, målbar faseubalance og native/ekstern CC-interaktion gennem buck-, buck-boost- og lavlastdrift.

Ingen firefaset hardware, simulation eller stabilitets-/4 kW-test er udført som del af denne undersøgelse. Ingen effektimplementering er ændret ud fra hypotesen.

Små strømme, udgangsenergi og betydningen af 0 V / 0 A

Dette er en dimensioneringsundersøgelse til et ekstra udgangstrin. Kredsløbet er **ikke tegnet, routet eller integreret** i det eksisterende styrekort. Det aktuelle INA240/1 mΩ-kredsløb kan ikke dokumentere beskyttelse af en TL072-opstilling ved få milliampere.

Hvorfor én 40 A-shunt ikke løser hele området

INA240's maksimale 25 µV inputoffset svarer med 1 mΩ til 25 mA. En 10 mA-belastning giver kun 10 µV over shunten. Desuden stopper det aktuelle styrekorts hardwarevindue ved en nominel strømkommando omkring 212 mA. En ny DAC-indstilling alene løser derfor ikke problemet.

En brugbar undersøgelsesretning er særskilte 20 mA-, 200 mA- og 40 A-områder. De små områder kræver større Kelvin-shunter og et aktivt strømbegrænsende element **efter** konverterens bulk-kondensatorer. Et reguleringssignal til ITH kan begrænse tilført energi, men kan ikke standse den energi, som allerede ligger på en kondensator direkte over DUT.

Producentverificeret sensorkandidat

TI INA190A3 har gain 100 V/V, anbefalet common-mode −0,2 til 40 V og forsyning 1,7–5,5 V. Den kan bruges i belastningens retur på den flydende sekundærside. Den må ikke sættes direkte på en 100 V high-side. Databladet er `references/INA190.pdf`, SBOS863D, revideret november 2019, hentet fra TI.

Den konkrete ordrevariant INA190A3IDDFR står i databladets ordreappendiks og er en **kandidat**, ikke en monteret BOM-komponent. DDF har pin 1 VS, 2 ENABLE, 3 REF, 4 GND, 5 OUT, 6 NC, 7 IN+ og 8 IN−. NC kan efter databladet være åben eller forbindes inden for GND–VS. Kandidaten bruger REF = 0,2 V med plads til nulpunktfejl og margin over RVRR-testvinduets 0,1 V nedre grænse. Dette ændrer ikke det aktuelle INA240-styrekorts 0,1 V-reference.

Undersøgt område	Ekstern shunt	Gain	Sensorudgang ved fuld skala	Shuntspænding	Shunttab
0–20 mA	1 Ω	100	2,2 V	20 mV	0,4 mW
0–200 mA	0,1 Ω	100	2,2 V	20 mV	4 mW

Shuntværdierne er dimensioneringskrav uden valgt fabrikant. De skal være fireterminaltyper med dokumenteret tolerance og temperaturkoefficient. Alle returveje, inklusive eksterne instrumenter, skal indgå i shuntmålingen.

INA190's ±15 µV offset gælder de angivne testbetingelser og må ikke ukritisk overføres til 5 V forsyning og lav common-mode. Scriptet lægger konservativt PSRR, ændret common-mode, REF-afvisning og 50 °C temperaturændring til. Resultatet er cirka **47,2 µV** samlet inputoffsetbudget før ekstern kalibrering og dynamiske forhold.

Med en antaget 0,1 % shunt, 25 ppm/°C, gain-tolerance/drift samt 1 mV samlet kommando-/referenceusikkerhed bliver det beregnede budget ved 1 mA cirka 0,063 mA på 1 Ω-området og cirka 0,580 mA på 0,1 Ω-området. Disse er konservative regnescenarier, ikke målt nøjagtighed eller godkendte strømgrænser. Kredsløbets comparator-, opamp-, filter-, støj- og transientegenskaber skal fortsat vurderes; scriptets 25 µV opampoffset er et særskilt 25 °C-scenarie, ikke en fuld temperatur- eller common-mode-specifikation.

Ved fejlagtig 40 A gennem de små shunter bliver tabet henholdsvis 1600 W og 160 W. Områderne kræver fysisk interlock, så udgangen er afbrudt og afladt før omskiftning; et softwareflag eller en uverificeret signalrelækontakt er utilstrækkeligt. Bypass, sikring og kontaktor skal vælges efter faktiske DC-ratings og fejlstrømme.

Strømbegrænsning efter bulk-kondensatorerne

Den foreslåede rækkefølge er: reguleret konverter → bulk-kondensator → aktivt serieelement og fysisk afbrydelse → lille lokal DUT-kondensator → DUT. Returens Kelvin-shunt måler strømmen i hele DUT-vejen. Konverterens CV sættes lidt over DUT-spændingen, så det efterfølgende trin har reguleringsmargin; den tilladte margin skal dimensioneres.

Serieelementet skal have verificeret DC- og puls-SOA ved den aktuelle temperatur. De valgte BSC110N15NS5-switching-MOSFET'er er **ikke kvalificeret til denne lineære funktion**. Ved en kortslutning og 100 V over elementet er tabet 2 W ved 20 mA og 20 W ved 200 mA, før spændingsreguleringen når at reducere indgangen. SOA, energiforløb, reaktionstid, termik og kortsluttet pass-element skal dækkes af et selvstændigt design.

Der mangler en faktisk valgt pass-komponent, kompensation, uafhængig udgangs-OVP, range-interlock, afbrydelse og feedback fra den faktiske DUT-terminal. En fejl i en fælles setpunktkilde må ikke antages opdaget, blot fordi sensor og regulator bruger den samme fejlagtige kommando. Et fysisk valgt lavspændingsområde kan give en uafhængig maksimumgrænse til eksempelvis en opamp-opstilling, men det er endnu ikke implementeret.

Lagret energi og udladning

Kapacitans direkte ved DUT	Energi ved 5 V	Energi ved 100 V
1 µF, eksempel	12,5 µJ	5 mJ
96 µF, enkeltfasens nominelle bulk	1,2 mJ	0,48 J
384 µF, fire gange bulk som eksempel	4,8 mJ	1,92 J

Tabellen viser $E = C \times V^2 / 2$. En lille kondensator er ikke automatisk ufarlig for enhver DUT. DC-bias, tolerance, kabling og DUT's egen kapacitans skal med i det endelige budget. Seriebegrænseren hjælper kun på upstream-energi; energi efter den kan stadig løbe direkte ind i DUT.

En 10 kΩ udladningsmodstand over en afbrudt udgang giver ideelt $V(t) = V0 \times \exp(-t/RC)$. Fra 100 V til 0,1 V tager det cirka 69 ms med 1 µF og 6,63 s med 96 µF. Initialt tab er 1 W; en fysisk modstand eller aktiveret udladningsgren skal have passende spændings-, effekt- og pulsrating. Tallene er scenarier uden monteret udladningskredsløb.

Hvad 0 V og 0 A kan betyde

LTC3779 dokumenterer positiv regulering fra cirka 1,2 V; det aktuelle CV-forsøg dokumenterer ikke aktiv 0 V-regulering. Ved 0 V-kommando skal en praktisk løsning afbryde energitilførslen og aflade DUT-terminalen til en defineret restspænding inden for en defineret tid. Et instrument, som viser 0,00 V, er ikke et bevis for matematisk præcis nul eller for galvanisk afbrydelse.

0 A skal være en **slukkommando med afbrudt udgang**, ikke et løfte om en stabil CC-sløjfe ved præcis nul. Kontaktlækstrøm, sensornulpunkt, bleederstrøm og spænding fra en ekstern DUT skal beskrives. En belastning, som selv driver udgangen, kræver reverse-blocking og eventuelt en dimensioneret sink-funktion.

En aktiv forsyning, som holder 0 V mod en ekstern energikilde, skal kunne absorbere strøm. Den aktuelle ensrettede 4 kW-forsyning og de valgte AC/DC-moduler er ikke dokumenteret som energisink. Kravet om 40 A til rådighed tæt på 0 V adskilles derfor fra kravet om at absorbere 40 A: det sidste er ikke et eksisterende brugerkrav og er ikke implementeret.

Genkør beregningerne

```
/usr/bin/python3 scripts/low_current_calcs.py
```

Resultater og alle numeriske antagelser gemmes i `exports/analysis/low_current.json`. Der er ingen hardwaretest eller implementeret lavstrømsbeskyttelse i dette appendiks.

Beskyttelse, små belastninger og fysisk testplan

Dette dokument fastlægger testkrav til den kommende komplette strømforsyning. Det eksisterende passive måleprint kan ikke regulere eller begrænse strøm. Ingen af de fysiske prøver nedenfor er udført, og dokumentet er ikke en erklæring om bestået tests.

Bekræftet anvendelse og foreløbige acceptmål

Brugeren har angivet 230 V AC på en dedikeret 32 A kreds, galvanisk isoleret og flydende udgang, justerbar 0–100 V udgang og op til 40 A kontinuerligt. Strømgrænsen skal også kunne indstilles til små prøveprint. 100 V og 40 A samtidigt svarer til 4 kW. AC/DC-arbejdsvalget er nu 2 × RSP-3000-48 ved 55 V hver; dets systemintegration er uverificeret. Enkeltfaseudkastet bruger LTC3779, men den komplette effektregulator og beskyttelser er endnu ikke realiseret eller afprøvet.

En strømgrænse angiver den største strøm, forsyningen forsøger at levere. Den tvinger ikke en rask belastning til at optage denne strøm. Belastningens tilladte forsyningsspænding skal stadig overholdes. Når strømgrænsen nås, skal udgangsspændingen falde, og forsyningen skal vise CC; i normal spændingsregulering vises CV. At indstille 100 V og en lille strømgrænse er ikke en brugbar måde at forsyne en operationsforstærker, som kræver en langt lavere spænding. En negativ forsyningsskinne kræver desuden en faktisk bipolar konfiguration eller en separat isoleret forsyning; en flydende enkeltudgang skaber ikke automatisk ±-forsyning.

Følgende værdier er **foreløbige design- og testmål**, som skal gennemgås med den valgte regulator, målekæde og brugerens behov. De er ikke garanterede specifikationer:

Funktion	Foreløbigt mål	Betydning for test
Højstrømsområde	0–40 A, indstillingstrin højst 10 mA	Måle- og reguleringsfejl højst ±(0,5 % af aflæsning + 20 mA) efter kalibrering
Lavstrømsområde	0–0,5 A, indstillingstrin højst 1 mA	Måle- og reguleringsfejl højst ±(1 % af aflæsning + 0,5 mA), verificeret fra 1 mA til 500 mA
Spænding	0–100 V, indstillingstrin højst 10 mV	Foreløbig DC-fejl højst ±(0,1 % af aflæsning + 10 mV) efter kalibrering
Strømindstilling 0 A	Udgang deaktiveret	Skal ikke fortolkes som en garanteret mikroampereforsyning
Spændingsindstilling 0 V	Udgang deaktiveret og afladet	Aktiv CV-regulering præcist ved 0 V er endnu ikke løst; minimum reguleret spænding skal måles og oplyses
Udgang slået fra	Under 1 V inden 5 s fra 100 V	Gælder eget specificerede udgangskredsløb; ekstern energikilde og ekstern kapacitans behandles særskilt
Opstart/reset	Udgang deaktiveret	Skal også gælde MCU-reset, brownout og tab af styreforsyning
Områdeskift	Udgang deaktiveres før skift	Ny strømgrænse verificeres, før udgangen igen kan aktiveres

En enkelt fejl i software må ikke omstille lavstrømsudgangen til 40 A. Lavstrømsområdet kræver en selvstændig fysisk grænse eller anden verificeret hardwarebegrænsning. Beskyttelseskredsløbets valgte fejltilstand skal være dokumenteret. De foreløbige nøjagtighedsmål omfatter ikke en garanti for, at enhver halvleder overlever en fejl.

Det nyere studie i `low-current-output.md` undersøger i stedet særskilte 20 mA- og 200 mA-områder. De er uimplementerede kandidater og opfylder ikke i sig selv tabellens oprindelige 500 mA-mål. Områdevalg og præcision kræver et samlet design og fysisk validering.

Rippel, CC-transienter, laveste regulerede spænding, tilladt udgang-til-jord-spænding og kølestøj mangler endelige mål. Testene skal registrere disse værdier; de må ikke betegnes bestået uden et fastlagt acceptkriterium. Regulatoren antages foreløbigt at levere strøm, ikke at kunne optage regenerativ energi fra batterier eller motorer.

Hvorfor en 1 mΩ shunt ikke er tilstrækkelig alene

En samlet 1 mΩ fireterminal-shunt giver 40 mV ved 40 A og afgiver 1,6 W. Ved 10 mA bliver signalet kun 10 µV; ved 1 mA er det 1 µV. Et samlet inputrefereret offset på eksempelvis 25 µV svarer derfor til 25 mA fejl. Dette er et regneeksempel og ikke en angivelse af et bestemt sensor-datablad.

Med forstærkning 50 og en ideal 16-bit ADC med 3,3 V fuldskala bliver én kode cirka 50,4 µV på ADC-input, svarende til 1,01 mA gennem 1 mΩ shunten. Reelle offset-, støj-, reference- og temperaturfejl kommer oveni. Et stort antal ADC-bit alene gør ikke målekæden præcis ved små strømme.

Et muligt lavstrømsmåleområde kan benytte en separat 0,1 Ω Kelvin-shunt: 500 mA giver 50 mV og 25 mW; 1 mA giver 100 µV. Shunten må **ikke** kunne udsættes for 40 A i lavområdet: det ville afsætte 160 W. Områdekontakt, bypass, hardwarebegrænsning, fejlregistrering og shuntens pulseffekt skal derfor indgå i det faktiske kredsløb. 0,1 Ω er her en beregningsværdi, ikke et valgt komponentvarenummer eller et færdigt kredsløb.

Gain-ændring på den samme shunt kan forbedre ADC-opløsningen, men ændrer hverken shuntens inputrefererede offset eller den energi, belastningen modtager ved en fejl. En højopløselig, langsom måle-ADC må heller ikke være den eneste kilde til hurtig overstrømsbeskyttelse. Det passive måleprints cirka 8 kHz differentialfilter erstatter ikke cyklus-for-cyklus strømbegrænsning i effekttrinnet.

Lagret energi og en begrænsnings faktiske virkning

For det **ældre, hypotetiske systemberegningspunkt** 4 × 470 µF = 1.880 µF gælder $E = \frac{1}{2} \times C \times V^2$. Denne bank findes ikke i den aktuelle BOM. Den faktiske enkeltfase har nominelt 96 µF; fire sådanne faser ville have 384 µF og lagre 1,92 J ved 100 V. De aktuelle scenarier findes i `exports/analysis/design_budget.json` og `low-current-output.md`. Tabellen og 470 Ω-afladningseksemplet nedenfor beholder det større oprindelige beregningspunkt:

Kondensatorspænding	Lagret energi
5 V	23,5 mJ
15 V	211,5 mJ
100 V	9,4 J
120 V	13,54 J

Hvis bulk-kondensatoren er direkte forbundet med DUT-terminalen, kan den afgive denne energi, selv om buck-regulatoren allerede har stoppet sine gates. Et kortslutningsforløb afhænger af ESR, ESL, kabler og fejlimpedans. En DC-strømgrænse på eksempelvis 10 mA siger derfor ikke, at den første strømspids er 10 mA.

En beregning med konstant 100 V, 40 A og 100 µs giver yderligere 0,4 J fra et aktivt effekttrin. Den faktiske fejlenergi skal måles som `integral(v_DUT(t) × i_DUT(t) dt)`, inklusive udgangskondensatorer og reaktionstid. Der findes ikke ét universelt energital, som beskytter alle små print.

Lavstrømsarkitekturen bør placere hurtig analog strømbegrænsning **mellem bulk-energilager og lavstrømsterminal**, med så lidt kapacitans som muligt efter begrænseren. Et selvstændigt lavstrømsudtag er en mulighed; det er endnu ikke en leveret funktion. Begrænserens effekttransistor skal vælges ud fra DC- og pulse-SOA ved den reelle spænding og temperatur. 100 V spændingsfald ved 0,5 A er 50 W; en almindelig lille MOSFET kan ikke vælges alene efter dens ampere-rating.

Som størrelsesorden lagrer 10 µF ved terminalen 1,125 mJ ved 15 V, men 50 mJ ved 100 V. Selv denne begrænsede kapacitans kræver vurdering for det tilsluttede print. Den samlede terminalkapacitans, inklusive kabler og ekstern DUT-kapacitans, skal oplyses for begge områder. Bulk-kapacitans, ekstra filterkondensatorer og flyback-veje må ikke kunne omgå lavstrømsbegrænseren.

Beregning af kontrolleret afladning

For en modstand R og kapacitans C er spændingen efter tiden t: $V(t) = V0 \times \exp(-t/(R \times C))$. En foreløbig, koblet 470 Ω afladningsmodstand med 1.880 µF giver cirka 4,07 s fra 100 V til 1 V; med +20 % kapacitans bliver tiden cirka 4,88 s. Begge tal er beregnede og forudsætter ingen tilbageført energi.

Ved 100 V er initial effekt 21,3 W. Ved 120 V er den 30,6 W, og den nominelle lagrede energi er 13,54 J. Modstand, omskifter og køling skal derfor have verificeret pulseffekt, maksimal kontinuerlig effekt ved fejl, spændingsrating og temperaturderating. En chassis-modstand i 50 W-klassen kan undersøges som kandidat, men en effektangivelse uden korrekt montage er ikke en færdig dimensionering.

En permanent 470 Ω modstand ville selv trække 213 mA ved 100 V og forstyrre lavstrømsmålingen. Afladning skal derfor være en defineret tilstand, adskilt fra normal udgangsregulering. Placering og shuntforbindelse skal sikre, at intern afladningsstrøm ikke fejlagtigt vises som strøm leveret til DUT. Afladningskredsløbet skal også håndtere udgangsafbryderens placering: en afbrudt terminal må ikke efterlade en anden kondensatorbank uden afladningsvej.

Beskyttelsesfunktioner og fejlrespons

Funktion	Påkrævet adfærd	Fysisk verifikation
Fasestrømgrænse	Stop eller begræns hver fase inden mætning og transistorernes pulsegrænse	Mål fasestrøm, gate og switch-node samtidigt; konkret peakgrænse og tid fastlægges ud fra valgte komponenter
Samlet CC	Hold den indstillede strøm i både belastningsspring og ved kortslutning	Mål terminalstrøm over tid, inklusive første strømspids og overgang mellem CV og CC
Lavstrømsfejlgrænse	Hardware begrænser også ved stoppet MCU	Injicér styrefejl ved reduceret busspænding, og mål faktisk DUT-strøm og energi
OVP	Uafhængig comparator stopper energitilførsel; udgangen fejllåses	Injicér målesignal under energi-begrænsede forhold, og mål threshold, forsinkelse, gateslukning og terminalspænding
Brugervalgt OVP	Grænsen skal kunne passe til belastningens maksimale spænding	En ren 100/105 V hardwaregrænse beskytter ikke en 5 V belastning; kontroller brugergrænse før aktivering
High-side kortsluttet	Stop bulk-energien gennem en særskilt afbryder/beskyttelsesvej	Analysér fejlstrøm og verificér DC-brydeevne; almindelig gate-shutdown er ikke nok
Gate-interlock	Ingen samtidige high-side/low-side gates	Mål ved opstart, reset, brownout og signalfejl; deadtime skal passe til den valgte driver og MOSFET
For varm effektkomponent	Reducér eller stop før komponentens tilladte temperatur overskrides	Sammenhold sensor og uafhængig temperaturmåling på varmeste komponent
Sensor-/blæserfejl	Defineret fejltilstand med udgang deaktiveret	Afbryd/kortslut termistorer, blokér fan og fjern tacho under kontrolleret belastning
Åben remote-sense	Udgang må ikke drive mod maksimal spænding	Afbryd begge senseledninger enkeltvis; hold spænding under den indstillede OVP-grænse
Tilbageføring	Specifik blokering eller energiabsorbering, også når forsyningen er slukket	Test først med isoleret, strømbegrænset kilde; tilslut ikke batteri som første forsøg
Reset eller mistet hjælpespænding	Gates slukket, udgang afbrudt, ingen automatisk genaktivering	Kontroller fysisk terminaltilstand, ikke alene displayets tekst

OVP- og CC-sløjfer må ikke dele en enkelt fejl, som kan hæve både reguleringssetpoint og beskyttelsesgrænse uden registrering. De konkrete uafhængige referencer, comparatorer, latch og afbryder er endnu ikke designet. Temperaturgrænser, comparator-forsinkelser og peakstrømme skal føjes

til denne tabel efter komponentvalget; de må ikke erstattes af gættede IC-grænser.

Trinvis fysisk validering

Hvert trin kræver et dateret måleark med hardwareversion, komponentversioner, forbindelsesdiagram, instrumenttype, måleusikkerhed og resultat. En fejl føres tilbage til design og retestes, før der tilføres større energi. De næste trin er en plan, ikke udførte prøver.

1. **Dokument- og CAD-kontrol uden forsyning.** Sammenhold alle IC-ben med officielle datablade, polaritet og BOM med diagram, footprint og mekaniske mål. Kør ERC/DRC og kontrollér netliste, strømveje, komponentrating, clearance, krybeafstand og adskillelse mellem net, isoleret sekundær og betjeningsinterface. Isolation og afstande kræver kendt standard, højde, forureningsgrad, overspændingskategori og tilladt udgang-til-jord-spænding. En vilkårlig KiCad-clearance kan ikke attestere disse forhold.

2. **Passivt måleprint.** Inspicér lodninger og mål modstande, kortslutninger og isolation mellem signalgrupper uden effektforsyning. Brug derefter en strømbegrænset DC-kilde og mål delere ved 0, 5, 15, 50, 100 og 120 V, først når modstandsseriens spændingsrating og printets afstande er verificeret. For den nominelle 40:1 deler er idealværdier 0; 0,125; 0,375; 1,250; 2,500 og 3,000 V. Registrér gain/offset og støj; ingen DUT forsynes gennem måleprintet.

3. **Hjælpeforsyninger og kontrol.** Effektbus er frakoblet. Verificér analog/reference/driver-forsyninger, reset, setpoints, hardware-OFF, OVP-latch, sensorfejl og rækkefølgen for enable. Ingen fejl skal kunne generere et gate-signal. Den konkrete forsyningssekvens kontrolleres mod datablade.

4. **Gate-driver med reduceret energi.** Start med isoleret, strømbegrænset DC-bus og dummy-load ved lav spænding, hvis controllerens verificerede driftsspænding tillader det. Mål hver gate i forhold til dens egen source, ikke kraftjord. Kontrollér amplitude, deadtime, Miller-turn-on og opstartssekvens for hver fase, før alle faser aktiveres. Hvert scope-signal kræver probe med korrekt spændings-, transient- og common-mode-rating; jordklemmen på et jordet oscilloskop må ikke gøre den flydende udgang jordbundet.

5. **Én fase og derefter flerfase.** Verificér spolestrøm, peakgrænse, ringing, strømfordeling og switching-tab ved trinvist øget bus og last. Fire faser skal have dokumenteret faseforskydning og stabil strømfordeling. Snubbervalg foretages efter målt ringing; nye snubbertab og varme registreres.

6. **CV/CC og lavstrømsområde.** Kalibrér strøm ved mindst 0, 1, 5, 10, 50, 100 og 500 mA i lavområdet og 0, 0,1, 1, 5, 10, 20 og 40 A i højområdet. Brug en uafhængig kalibreret shunt eller strømstandard. Prøv CV og CC ved mindst 1, 5, 15, 50 og 100 V, hvor kombinationen er inden for alle ratings. Mål CC med resistiv belastning såvel som elektronisk belastning, hvis regulatorer i den elektroniske belastning påvirker stabiliteten. Værdier tæt på 0 V må ikke betegnes regulerede, før de er verificeret.

7. **Dynamik og små-printbeskyttelse.** Mål opstart til tilsluttet last, lastspring, korte/lange kabler og kortslutning via defineret testfixture. Prøv lavområdet ved 5, 15 og 100 V uden at bruge et rigtigt prøveprint som offer. Registrér strømspids, varighed, minimum/maksimum spænding, CC-indsvingning og integreret fejlenergi. Test et lastspring mellem 10 % og 90 % af den indstillede strøm, begge veje. Fastlæg tilladt terminalenergi for den konkrete DUT-type, før en beskyttelsespåstand fremsættes.

8. **Fejlinjektion.** Prøv MCU-stop, forkert setpoint, tab af reference, åbne/kortsluttede sense- og temperatursignaler, fan-fejl og fejl under områdeskift. Start ved reduceret bus og energi. Dokumentér hver fejl med målt gate- og terminalrespons. En destruktiv transistorfejl kræver en separat testfixture og analyseret brydeevne; den må ikke fremkaldes ved en almindelig kortslutningstråd.

9. **Termisk drift og fuld effekt.** Brug 4 kW-klassificeret belastning og registrér AC-inputeffekt/PF, outputeffekt, virkningsgrad, hver fase, MOSFET/spole/shunt/stiktemperatur og blæserdrift. Kræv mindst to timers sammenhængende drift ved 100 V/40 A og derudover termisk ligevægt, defineret som mindre end 1 °C ændring over 30 min for alle overvågede hotspots. Gentag relevante varmeprøver ved lavere spænding og 40 A, fordi lednings- og transistorstrømmen fortsat er høj. Det aktuelle systembudget med 91,5 % typisk AC/DC-virkningsgrad og antaget 95 % DC-regulator giver cirka 602 W varme; det ældre 95 %/95 %-eksempel gav 432 W. Begge er budgetter, ikke målinger. Køling må ikke kvalificeres ud fra den

ældre værdi alene.

10. **Isolation, net og EMC.** Kun det komplette mekanisk samlede system kan testes for PE-kontinuitet, elektrisk styrke, læk-/berøringsstrøm, inrush og ledningsført/udstrålet støj. Prøvespænding og testmetode vælges fra den relevante standard og isolationstype; der er ikke fastsat et vilkårligt hipot-tal her. Prøven skal inkludere alle forbindelser til kabinet, USB, display og måleudstyr, som ellers kan ødelægge udgangens flydende egenskab.

Målepunkter og praktisk fejlsøgning

Navnene i denne tabel er funktionsnavne. TP-numre skal hentes fra det faktiske KiCad-projekt; et TP-navn her angiver ikke, at en testpad allerede findes.

Signal	Hvad målingen afgør	Normal reference
Isoleret DC-bus +/−	Front-end-droop, inrush og tilbageført energi	Busretur; klassificeret differentialprobe
OUT+/OUT− ved terminal	Faktisk DUT-spænding, OVP, ripple og afladning	Terminal OUT−; galvanisk isolation opretholdes
Bulk+ og lavstrømsterminal	Om begrænseren faktisk adskiller energi fra DUT	Begge sider måles under samme fejlforløb
Kelvin I+/I−	Strøm og CC-grænse uden kablers spændingsfald	Differential over valgt shunt
Lavområdevalg og hardware-OFF	Om den rigtige fysiske strømgrænse er valgt	Kontrolreference, hvis isolationsforbindelsen tillader det
V-set/I-set og måleoutputs	Forkert indstilling eller fejl i gain/offset	Analog reference
OVP-output/latch og gate-enable	Beskyttelsens måle-til-slukket-forsinkelse	Den konkrete digitale/analoge reference
Gate-source for hver MOSFET	Deadtime og fysisk gateslukning	Den pågældende MOSFET-source
Temperatursignal og fan-tacho	Overtemperatur eller sensor-/blæserfejl	Kontrolreference; sammenhold med uafhængigt termometer

Begynd fejlsøgning med effektbus frakoblet: verificér hjælpeskinner, hardware-OFF og målekæde. Hvis displayet viser forkert strøm, sammenlign Kelvin-shuntspændingen med den uafhængige måler, derefter sensoroutput, reference og ADC. Hvis CC-grænsen er rigtig ved DC men fejler ved kortslutning, kontrollér den terminaltilsluttede kapacitans og den hurtige hardwarevej. Hvis udgangen hopper op ved åbent sensekabel, er det en beskyttelsesfejl, ikke en kalibreringsfejl. Hvis der stadig er spænding efter OFF, mål begge sider af udgangsafbryderen og kontrollér afladningsvejen samt ekstern tilbageføring.

Hvad en KiCad-kontrol kan og ikke kan afgøre

En bestået ERC/DRC dokumenterer kun de kontrollerede CAD-regler for den konkrete projektversion. Den dokumenterer ikke 4 kW kontinuerlig drift, transistor-SOA, spolekernetab, CV/CC-stabilitet, små-printbeskyttelse, isolation, elektromagnetisk støj eller afbrydernes DC-brydeevne. Alle disse resultater kræver beregninger med verificerede komponentdata og de relevante fysiske målinger ovenfor.

Den endelige frigivelse skal derfor indeholde en sporbar liste over **beregnede**, **simulerede**, **CAD-kontrollerede** og **fysisk målte** egenskaber, inklusive manglende tests. Der foreligger endnu ingen fysisk målerapport for en komplet 100 V/40 A laboratorieforsyning.

Styrekortets placering og routing

Dette er layoutet til det eksperimentelle analoge CV/CC-styrekort. Kortet indeholder kun måle- og styresignaler; belastningsstrømmen løber gennem den eksterne Kelvin-shunt. Regulering, fejlrespons og opstart er ikke målt på hardware.

`scripts/control_route.py` køres efter `scripts/control_gen.py`. Først placeres komponenterne efter funktion, derefter routes forbindelser i to kobberlag. Scriptet bevarer alle referencebetegnelser, værdier, footprintvalg, net og diagramstier. Det kræver `/usr/bin/python3`, KiCad 9, NumPy og en C++-kompiler. Den lille A*-hjælper i `scripts/control_route_grid.cpp` kompileres i `.runtime`.


INA240 og de to 0-ohm Kelvin-forbindelser ligger nær J4. OPA4192 har CV-, CC- og kompensationskomponenterne omkring sig. Afkoblingskondensatorerne ligger ved deres respektive IC'er. C1, C5 og C6 sidder på bagsiden direkte under de tre quad-IC'er: dedikerede vias ved kondensatorens terminaler forbinder de to forsyningsben gennem korte lokale løkker. Reference, overvågning og komparatortærskler grupperes hver for sig. Det højere spændingssignal kommer ind ved J5 i højre kant og går lodret gennem R42–R44; kobberet skal holdes adskilt fra den øvrige elektronik.

Routing anvender 0,25 mm signalspor og 0,8/0,4 mm gennemgående vias. Den søger med ekstra geometrisk margin, men dens egen kollisionskontrol er ikke en godkendelse. KiCads fulde DRC med diagramkontrol bestemmer resultatet, som gemmes i `exports/control/drc_routed.json` og `routing_summary.json`. Eventuelle åbne forbindelser eller fejl skal forblive synlige i rapporten. Der produceres ingen produktionsfiler.


De almindelige spor må ikke bruges til effektstrøm. Kortet har heller ingen galvanisk isolation til den flydende sekundærs PGND. Den almindelige 0,25 mm signalafstand og den særskilte 3 mm HV-regel er layoutkrav; deres tilstrækkelighed for miljø, printmateriale og slutprodukt er endnu ikke kvalificeret. De tre HV-modstandes præcise terminalpar har 1,5 mm lokal undtagelse, fordi et standard 1206-footprint ikke giver 3 mm mellem terminalerne. Fabrikantens arbejds- og fejlspændingsdata skal stadig godkendes.

Den routede version har 86 komponenter, 211 tilsluttede terminaler og 41 net på et 180 × 150 mm kort i to kobberlag. KiCads kontrol med alle alvorlighedsgrader gav nul DRC-overtrædelser, nul åbne forbindelser og nul afvigelser fra diagrammet. ERC og den uafhængige sammenligning mellem diagram, PCB og styrekortets BOM bestod. Disse resultater gælder CAD-filerne. Der er ikke udført fysiske målinger.

En separat negativ kontrol øgede alene HV-reglen til 100 mm i en midlertidig kopi. KiCad afviste kopien med exitkode 5 og registrerede 499 clearancefejl. Det viser, at HV-reglen faktisk bliver anvendt. SHA-256-kontrollen bekræftede, at de originale PCB-, projekt- og regelfiler forblev uændrede. Se `exports/control/layout_validation.json`. To på hinanden følgende routinger gav samme 2362 sporsegmenter, 154 vias og nul åbne forbindelser.



Styrekortets forside med routing



Styrekortets bagside med routing og lokal afkobling, set fra bagsiden

Effektfase: fysisk layout og CAD-kontrol

Effekt-PCB'et er et **komplet CAD-routet konstruktionsudkast til én LTC3779-fase med 99,6 V fast setpunkt og 10 A som udviklingsmål**. Det implementerer ikke den samlede 0–100 V / 40 A laboratorieforsyning. Alle tilsigtede CAD-nets er forbundet. Kortets switching, strømkapacitet, varme, stabilitet og fault-respons er endnu ikke verificeret fysisk; det må ikke bruges som et færdigt effekttrin.

Den aktuelle kontrol giver **0 ERC-fund, 0 geometriske DRC-fund, 0 manglende forbindelser og 0 schematic-parity-fund**. Samlet DRC giver **exitkode 0 / PASS**. Der findes 1551 banesegmenter og 111 vias, i alt 1662 sporobjekter, mod tidligere 0 sporobjekter. Der er ingen fabrikationsfrigivelse eller fysisk strøm-/varme-/looptest.

Filer og reproduktion

Indhold	Fil
Native projekt, diagram og PCB	`design/power/power_phase.kicad_pro`, `.kicad_sch`, `.kicad_pcb`
Spændings- og geometri-regler	`design/power/power_phase.kicad_dru`
Generator med placeringer og automatisk routing-replay	`scripts/power_phase_gen.py`
Deterministisk slutgeometri og replay	`scripts/power_routing_plan.json`, `power_signal_route.py`
Firelags søge-router til udvikling	`scripts/power_route_grid.cpp`
Strøm-, kobber- og tabseksempler; negativ regeltest	`scripts/power_layout_budget.py`
Komponenter, værdier og status	`bom/power-phase.csv`
Fysisk reference/position/rotation	`exports/power/placement.csv`
Faktiske kontrolresultater	`exports/power/layout_summary.json`, `erc.json`, `drc.json`
Hver manglende forbindelse med koordinater	`exports/power/remaining_connections.json`
Manglende forbindelser fordelt på net	`exports/power/remaining_nets.json`
Beregningsforudsætninger og resultater	`exports/power/layout_budget.json`
Dokumenteret aktiv HV-regelkontrol	`exports/power/hv_rule_negative_check.json`
Isoleret regeneration, kommandoer og geometriske SHA256	`exports/power/reproduction_check.json`
Kobberlag og montageoversigt til review	`exports/power/pcb_layers.pdf`, `pcb_assembly.pdf`, `pcb_assembly_back.pdf`

Fra repository-roden kan kilder og rapporter dannes med:

```
bin/kicad-env /usr/bin/python3 scripts/power_phase_gen.py
bin/kicad-env /usr/bin/python3 scripts/power_layout_budget.py
```

`power_phase_gen.py` gendanner placeringerne og de oprindelige håndførte effektveje og kalder derefter automatisk `power_signal_route.py --replay`. Replay erstatter kobberet med den gemte slutgeometri, efter at hvert fysisk pad/net-par er kontrolleret. Filer og eksporter dannes først derefter. C14 er den eneste komponent på B.Cu. Native severity-map, netklasser og regler bevares ved replay. En fuld regeneration er efterprøvet i en isoleret kopi.

Søge-routeren uden `--replay` er et udviklingsværktøj, der tilføjer ruter mellem native DRC-airwires. Den udfører ikke elektrisk loop- eller termisk optimering. Den er ikke nødvendig for normal reproduktion. Gemning af en ny plan med `--capture` kræver en ny komplet DRC- og fysisk layoutgennemgang.


Generatoren bruger `--severity-all`, `--schematic-parity` og `--exit-code-violations` ved DRC. Manglende forbindelser eller clearance-fund er ikke skjult gennem severity-regler eller DRC-exclusions. Generatoren afslutter med exitkode 5, hvis ERC/DRC finder fejl; exitkode 0 dokumenterer CAD-kontrollen og kvalificerer ikke kortets elektriske eller termiske drift. Filen `drc_unrouted.json` beholdes som kompatibilitetsnavn og indeholder samme aktuelle rapport som `drc.json`.

Placering og strømveje


Kortet er 135 × 90 mm. Indgang og udgang ligger mod hver sin kant, de fire MOSFET'er ligger øverst omkring controlleren, og shunter og analoge filtre ligger nedenunder. Fysiske koordinater og rotationer findes i `placement.csv`; alle værdier og footprints findes i BOM'en.

Gruppe	Placering og formål
J1, C1/C2, C5/C6	VIN og det lokale inputlager; ingen 230 V AC eller PE på dette kort
Q1/Q2, SWA	Input-halvbro; gate TG1/GA og BG1/GB er routet til egne MOSFET'er
L1-terminal	Tilslutning til ekstern 150 µH-spole; selve spolen og terminalens endelige MPN er uafklaret
Q3/Q4, SWB	Output-halvbro; BG2/GC og TG2/GD er alle forbundet
R1/R2	Parallelle 12 mΩ-shunter, samlet 6 mΩ; cyklus-Kelvin-tap ved shuntens egne CS/PGND-pads
R3/R4	Parallelle 8 mΩ-shunter, samlet 4 mΩ; output-average-filtergrene er routet fra disse pads
C3/C4, C7/C8, J2	Udgangslager og udgangsterminal
U1, C9, D1/D2, C13/C14	Controller, DRVCC-afkobling og to bootstrap-kredsløb med hver sin switching-reference; C14 ligger på B.Cu ved (73,25; 35,30) mm

Frontvisningen viser F.Cu, silketryk og printkant. Bagvisningen viser B.Cu, silketryk og printkant. Innerlag skal ses i KiCad og i den separate lagrapport. CAD-kontrollen finder ingen resterende airwires; billederne dokumenterer geometrien og er ikke en fysisk kvalifikation.



Effektfase, frontkobber; CAD-routet prototype



Effektfase, bagkobber og hovedretur; CAD-routet prototype

VIN, PREOUT og VOUT bruger brede yderlagsbaner. SWA og SWB holdes som afgrænsede strømveje; der er ikke tilføjet et stort kobberplan under disse switching-net. Deres kobberareal, routing, eksterne spoleledninger og returnet skal fortsat vurderes for parasitisk induktans og EMI.

Hver MOSFET har tre separate korte 0,8 mm kilde-pad-grene frem til et lokalt samlepunkt. De giver samlet 2,4 mm nominelt gren-kobber, forudsat nogenlunde ligelig strømfordeling. Pad-/loddeforbindelsernes varme og faktisk strømfordeling er endnu ikke verificeret. Hovedstrømsbanerne er 5 mm; lokale switching-/shunt-forbindelser er 3 mm. Korte 1–2 mm indløb til gennemgående kondensatorpads fremgår eksplicit af generatoren.

PGND-hovedreturen ligger på B.Cu og tilsluttes input-/outputkondensatorernes retur og shunternes PGND-pads. R1/R2 har hver seks gennemgående 1,0/0,5 mm vias ved power-returen. Via-antal er en foreløbig konstruktionsbeslutning, ikke en verificeret strømklassifikation. Signal-ground og driver-afkobling går separat til shuntens PGND-område. Den negative cyklus-Kelvin-gren går på In2.Cu direkte til R1's PGND-pad. Den positive gren kommer fra R1's CS-pad. Det er målegrene; de skal ikke føre belastningsstrøm.

SENSEP/SENSEN er routet gennem R15/R16 og C15 til controllerens pins 11/12. Average-current-grenene gennem R17/R18 og C16 er forbundet til controllerens IAVGP/IAVGN og testpunkter. Alle fire gates kan gennemgås sammen med deres source-reference. C14 er flyttet til bagsiden for at give separate højvolt-fanouts ved U1 uden at overlappe Q3 på fronten. Bootstrap-/SWB-reference går via egne gennemgående vias; SWB-reference-via er ved (73,25; 36,85) mm og holder den gældende 1,5 mm afstand til BG2 på In1.Cu. De fine U1-escapes er korte 0,18 mm signalgrene, ikke strømveje til lasten. Gateværdierne 0 Ω er udviklingsstartværdier, som kræver måling af ringing og retuning.

TG1 har **ingen testpunktgren**. Vejen fra U1 pin 37 til R11 pad 1 er kortet fra **43,46 til 28,38 mm** native banesum, ca. **35 %**, ved at fjerne omvejen ved y=16 mm. Det korte F.Cu-escape og de eksisterende vias er bevaret. Den nye **0,30 mm In2.Cu-bane** går fra (72,50; 27,00) via (72,30; 25,60), (70,00; 23,80), (67,30; 22,00), (61,00; 20,10), (58,20; 20,10) og (57,00; 20,20) til R11 ved (50,175; 23,50). Den omgår eksisterende gennemgående HV-/lavvolt-vias med de gældende afstande. Der er ingen komponentflytning eller regellempelse, og alle ikke-TG1-kobberobjekter er uændrede.

Fra R11 pad 2 til Q1 gate er den funktionelle GA-gren **3,595 mm**. Samlet giver det ca. **32,0 mm routet kobber** fra driver til gate, eksklusive forbindelsen inde i R11. Summen er en native centerlinjemåling; efter U1-padrettelsen ligger det første gamle banepunkt 0,0875 mm fra det nye padcenter, så en padcenter-til-padcenter-opmåling er ca. **32,07 mm**.

GA-nettets samlede **21,87 mm** indeholder ca. **18,28 mm til TP16**, som ikke er i serie med driver-gate-strømmen. Testpunktgrenen bidrager stadig med parasitter og skal med i fysisk review. CAD-PASS beviser ikke gate/source-sløjfens induktans, driver-ringing eller passende gate-modstand. Den foretagne kortning er kontrolleret med fuld DRC og isoleret replay; samlet gate/source-/bootstrap-review og fysisk måling kræves fortsat. Der er ikke dokumentation for, at alle yderligere forbedringer nødvendigvis kræver større komponentflytning.

Kobber og netklasser

Native PCB-stackup indeholder fire kobberlag med **70/35/35/70 µm** kobber og en foreløbig nominel totaltykkelse på 1,60 mm. Maskelag og dielektriske tykkelser er et konstruktionsønske; FR4-fabrikat, CTI, laminatdata, endelig lagopbygning og minimum færdig kobber-/via-belægning er ikke valgt eller aftalt med en printproducent. In1.Cu/In2.Cu bruges her til styresignaler, ikke som færdigt power-/groundplan.

Netklasse	Net / funktion	Nominel banebredde	Klasse-clearance
Power	VIN, VOUT, PREOUT, SWA, SWB	5,0 mm	1,5 mm
PowerReturn	CS, PGND; høj strøm, lav indbyrdes spænding	5,0 mm	0,25 mm

Netklasse	Net / funktion	Nominel banebredde	Klasse-clearance
HV	Flydende højside-gates/ bootstrap, output-sense, høje dividertrin	0,5 mm	1,5 mm
Default	Lavvolt-styresignaler	0,3 mm	0,25 mm

Banebredder i netklasser er router-standarder. De er ikke en påstand om, at hver pad-indgang eller hver power-forbindelse er 5 mm bred. Den faktiske rute og korte neck-downs er synlige i native PCB og kobber-PDF'en. Mindste styresignalbane er 0,18 mm, mindste almindelige via 0,5/0,3 mm, og kobber holdes mindst 1,0 mm fra printkanten.

Strømbredden er sammenlignet med den klassiske empiriske yderlagsfit `I = 0,048 × ΔT^0,44 × A^0,725`, hvor A er kobbertværsnit i kvadratmils. Den er ofte omtalt som IPC-2221-fit og er et groft dimensioneringsværktøj. Den er ikke en IPC-2152-vurdering af dette konkrete kort, dets køling eller nabobaner.

Strøm ved antaget 20 K temperaturstigning	Beregnet bredde, 35 µm yderkobber	Beregnet bredde, 70 µm yderkobber
10 A	4,72 mm	2,36 mm
13,26 A	6,97 mm	3,49 mm
20,5 A	12,71 mm	6,36 mm
40 A	31,97 mm	15,98 mm

De 5 mm hovedbaner ved 70 µm giver ca. 17,22 A i samme grove 20 K-fit. Det er en beregning, ikke et 17 A produktløfte. 20,5 A er et worst-case cyklus-peak, ikke den forventede kontinuerlige strøm. Kortet må ikke krediteres som et 40 A-effektlayout. Et 50 mm langt 5 mm/70 µm kobberstykke har ca. 2,46 mΩ ved 20 °C og ca. 0,246 W tab ved 10 A; modstanden stiger med temperatur. Terminaler, vias, pad-indløb og kobbervariation er ikke med i dette simple tal.

Spændingsregler og package-undtagelser

Reglerne i `.kicad_dru` bruger eksplicit `mm`. De er funktionelle regler for den flydende sekundærside med højst 120 V DC i udviklingsopstillingen. De fastlægger ikke netisolation, berøringssikkerhed, krybestrækningsklasse eller certificering. Den valgte frontend skal have selvstændig bus-overspændingsbeskyttelse; dens potentielle statiske overvoltage-threshold kan overstige effektfasens 120 V-grænse.

Den generelle HV-/power-clearance er 1,5 mm. Fysisk små halvlederpackages kan ikke give denne afstand mellem alle tilsigtede naboterminaler:

* LTC3779 FE38(31) har 0,5 mm pitch og ca. 0,3 mm padbredde i pitch-retningen. Det giver 0,2 mm mellem tilstødende pads. På højvolt-siden er flere benpositioner fysisk fjernet; de resterende højvolt-ben har større indbyrdes afstand. Den mindste native højvolt-padafstand til EP/PGND er ca. 0,880 mm, og højvolt-pads på 1,0 mm pitch har ca. 0,7 mm mellemrum. * U1 har derfor en **0,7 mm package-lokal regel** og **0,2 mm lokale regler for navngivne nabopar med lav indbyrdes spænding**. Almindelige U1-lavvoltsignaler er højst ca. 12 V relativt til PGND. SWA/TG1/BST1 og SWB/TG2/BST2 kan have høj common-mode-spænding, men deres indbyrdes forskel er gate-/bootstrap-spænding omkring 10 V. Den lave 0,2 mm-regel bruges ikke som generel tilladelse mellem 100–120 V og PGND. * BSC110N15NS5-footprintets source/gate-pitch er 1,27 mm og padbredden i pitch-retningen ca. 0,65 mm, hvilket giver ca. 0,62 mm mellem tilstødende pads. Den native drain-/source-padkantafstand er ca. 1,025 mm. Q1–Q4 har derfor en afgrænset 0,5 mm regel ved deres package. Pinout og footprint-type er kontrolleret mod Infineons datablad; dette erstatter ikke en produktions-/forurenings-/transientvurdering. * 1206-dividertrin beholder 1,5 mm minimum ved deres terminaler. Små dele med lav differentialspænding ved høj common-mode har specificerede lokale 0,5 mm-regler. Flydende

gate/source-par har 0,5 mm uden for den fine U1-package-geometri.

Package-reglerne bruger navngivne nets og courtyard-intersection. KiCad evaluerer objekter, ikke en fysisk isolationsgodkendelse; en banegenstand kan strække sig ud af et courtyard. Ved en efterfølgende layoutændring skal også den nærmeste konkrete pad-/banekantafstand uden for komponenten gennemgås. Undtagelsernes udstrækning må ikke bruges som en generel reduceret afstand for lange HV-baner.

En negativ kontrol på en isoleret kopi satte HV-clearance til 5 mm og fandt clearance-fund med exitkode 5. Kontrollen fandt **499 clearance-fund**; originalernes uændrede SHA256 findes i `hv_rule_negative_check.json`. Kontrollen dokumenterer, at native regler og clearance-provider faktisk kører; den er ikke en fysisk spændings- eller isolationsprøve.

Termisk budget og åbne effektdele

Ved 10 A giver to ledende MOSFET-strømveje med 11 mΩ hver ca. **2,2 W** ved databladets 25 °C/10 V-gate-betingelser. 6 mΩ-cyklusshunten giver ca. **0,6 W** samlet, og 4 mΩ-outputshunten ca. **0,4 W** samlet. RDS(on) stiger med temperatur; dette er ikke et komplet varmt tabsbudget.

Et regneeksempel med 110 V, 10 A, 101,8 kHz og antaget samlet switching-overlap på 40 ns giver ca. **2,24 W pr. hårdt switchende strømvej**. De 40 ns er en antagelse, ikke en måling eller en garanteret fabrikantværdi ved disse forhold. Gate-charge-eksemplet med fire gates, 10 V, 101,8 kHz og fabrikantens typiske 28 nC giver ca. 0,114 W; 35 nC giver ca. 0,143 W. Reverse-recovery, Coss, spole-/ESR-tab, driver/LDO-varme og transienter skal lægges til en fysisk vurdering.

Infineon angiver RthJC højst 1 K/W. RthJA-eksemplet 50 K/W gælder en 40 × 40 × 1,5 mm FR4-testplade med **6 cm² drain-kobber i ét 70 µm lag**, lodret i stillestående luft. Dette layout etablerer ikke disse testbetingelser. Der mangler en færdig løsning for drain-kobber, termiske vias, heatsink/luftstrøm og realistisk worst-case junction-temperatur. Controllerens EP-køling skal også vurderes.

Spolen har fortsat kun krav: 150 µH, Irms mindst 15 A og varm Isat mindst 25 A. Der er ikke valgt et verificeret MPN, kerne, DCR, tabskurve eller fysisk montering. De fire 47 µF/200 V bulk-kondensatorer, shunter og effektterminaler har heller ikke alle endelige producentvalg. Bootstrap-diodens producent-footprint er uafklaret. Deres generiske footprints er derfor ikke fabrikationsgodkendte.

Rester før et funktionelt prototypekort

`remaining_connections.json` er nu en tom liste, og `remaining_nets.json` er et tomt objekt. Der er ingen utilsigtede åbne CAD-forbindelser, ingen skjulte DRC-exclusions og ingen nedgraderede fejl. Den native CAD-PASS omfatter også gennemgående via-kobber på alle fire lag. Det samlede laboratorieprodukt, termisk løsning og de uafklarede effektkomponenter er fortsat reelle udviklingsopgaver.

Efter endeligt komponent-/footprintvalg kræves en uafhængig gennemgang af gate/source-sløjfer, Kelvin-reference, strømretur, fault-saturation, højvolt-clearance og termisk løsning. Derefter skal loop, ringing, SOA, kortslutningsrespons, temperatur og overspænding måles under kontrollerede forsøg. Flerfasekobling, samlet 40 A, præcis lavstrømsbegrænsning og aktiv 0 V ligger fortsat uden for denne enkeltfases verificerede implementering.

U1-landpattern er korrigeret efter LTC3779 Rev. A s. 36: lead-pads er **1,05 × 0,300 mm**, centre ved **±2,775 mm**, ydermål **6,60 mm**, pitch **0,50 mm** og EP **2,74 × 4,75 mm**. Fabrikantens angivne padbredde er 0,315 ± 0,05 mm; den valgte 0,300 mm ligger i intervallet og bevarer 0,200 mm mellem tilstødende pads. Længden 1,05 mm erstatter den tidligere generiske KiCad-længde 1,475 mm. Pinout og fjernede positioner er uændret; den større arvede courtyard bevares som konservativ montageplads. Paste-maskens EP-vinduer, loddeprofil og assembly-processen kræver stadig review.

Kilder: LTC3779 Rev. A, særlig pinfunktioner og PCB Layout Checklist, s. 11–12 og 31–32; DC2456A-4-referenceskematik; Infineon BSC110N15NS5 Rev. 2.6, s. 1, 3–4 og package-outline s. 9. Lokale PDF'er, officielle URL'er og SHA256 findes i `references/` og projektets kildeliste.

Effekt-, ripple- og reguleringsanalyse

Analysen gør de vigtigste antagelser i enkeltfaseudkastet og den foreslåede firefasearkitektur efterprøvelige. Den indeholder **beregninger og idealiserede simulationer**, ikke en LTC3779-transistormodel, et fungerende firefasekredsløb eller hardwaremålinger. Antallet af udførte hardwaretest er **0**. De undersøgte loop-modeller frigiver hverken CC-kompensationen eller et effektprint.

Scriptet er `scripts/power_analysis.py`. Maskinlæsbare værdier og kildehashes ligger i `exports/analysis/power_analysis.json`; seks figurer findes både som PNG og selvstændige PDF'er i samme mappe. Grundbudgettet i `design_budget.json` ændres ikke af denne analyse. Ingen komponentværdi eller KiCad-fil ændres af scriptet.

Reproduktion og afgrænsning

Kør standardscenariet fra projektmappen:

```
/usr/bin/python3 scripts/power_analysis.py
```

Eksempel på et separat 120 V-busscenarie, som ikke overskriver standardrapporten:

```
/usr/bin/python3 scripts/power_analysis.py --bus 120 --frequency 101800 --inductance-uH 150
--output-dir /tmp/psu-analysis-120V
```

Alle scriptets variable bruger SI-enheder; indgangsargumentet `--inductance-uH` konverteres eksplicit fra µH til H. Standardværdierne er 110 V bus, 101,8 kHz, 150 µH pr. fase og 10 A middelstrøm pr. fase. Fire faser er en arkitekturhypotese med ens komponenter og ideel 90° clockforskydning, ikke den eksisterende PCB's funktion.

Ren buckdrift, kontinuerlig induktorstrøm og ideelle switchforløb antages. LTC3779 har en buck-only-grænse på 91,67 % duty. Ved 100 V / 110 V er ideal duty 90,91 %, og tab/busfald kan udløse buck/boost. Modellerne omfatter ikke denne transition, uafhængig pulse skipping, faktisk valley-comparator-timing, slope compensation eller ledningsinduktans. Nuller i ideal ripple er derfor ingen hardware-ripplegaranti.

Verificerede MOSFET-data og antagne arbejdspunkter

Datagrundlaget er Infineon **BSC110N15NS5, Rev. 2.6, 7. november 2022**, lokalt `references/BSC110N15NS5.pdf`, især s. 3–4. Skriptet registrerer SHA-256 for både dette dokument og `references/LTC3779.pdf`.

Parameter	Fabrikantdata	Betingelse / betydning
RDS(on)	9 mΩ typisk, 11 mΩ maksimum	VGS = 10 V, ID = 38 A, Tj = 25 °C
Qg	28 nC typisk, 35 nC maksimum	75 V, 38 A, VGS = 0–10 V
Qgd	5,8 nC typisk, 9 nC maksimum	Samme gatecharge-test
tr / tf	3,3 / 2,9 ns typisk	75 V, 38 A, 10 V gate og ekstern RG = 3 Ω
Qrr	46 nC typisk, 92 nC maksimum	75 V, 38 A, diF/dt = 100 A/µs
RθJC	1 K/W maksimum	Junction til case; kølesystemet mangler stadig
Tj	150 °C maksimum	Absolut grænse; intet ønsket kontinuerligt driftspunkt
RθJA	50 K/W på fabrikantens testkort	40 × 40 × 1,5 mm FR4, lodret, 6 cm² drainkobber på 70 µm, stille luft

Qg og Qgd under fabrikantens test kan ikke direkte fastlægge switchinghastigheden med LTC3779. Driverimpedans, faktisk gate-modstand, Miller-spænding, parasitter og 110 V / 10 A-arbejdspunktet

påvirker forløbet. Databladets 6,2 ns samlede tr + tf anvendes som et **kildetest-scenarie**; 40 og 100 ns er særskilte følsomhedsantagelser. Ingen af disse tider er målt i dette design.

RDS(on)-faktorer på 1, 1,5 og 2 sammenlignes. De er scenarier relativt til 25 °C-maksimumsværdien, ikke en digitalisering eller garanti af fabrikantens temperaturkurve. Gateeffekten bruger 35 nC som reference; body-diodens 0,88 V og 60 ns controller-deadtime er typiske testdata med andre betingelser. Der er ikke etableret et worst-case-tab via disse blandede testpunkter.

MOSFET-tab i ren buck


Q1/Q2 er den skiftende input-halvbro, Q4 leder kontinuerligt, og Q3 antages slukket. Med trekantformet ripple gælder $I_{L,rms}^2 = I_{avg}^2 + \Delta I_L^2/12$. Beregnede ledetab er Q1: $I_{L,rms}^2 \times R_{DS} \times D$, Q2: $I_{L,rms}^2 \times R_{DS} \times (1-D)$ og Q4: $I_{L,rms}^2 \times R_{DS}$. Den simple hard-switch-approksimation er $P_{overlap} = \frac{1}{2} \times V_{IN} \times I_{avg} \times f_s \times (t_r+t_f)$.

Ved 110 V ind, 99,6 V ud og 10 A er ripple 0,617 A p-p. Med 11 mΩ bliver ledetabene cirka 0,996 W i Q1, 0,104 W i Q2 og 1,100 W i Q4. Hot-faktor 2 fordobler disse tab. Ved 100 ns samlet overgangstid tilføjer overlap-approksimationen **5,599 W** i Q1.

Beregningsscenarie ved 99,6 V / 10 A	Delsum for MOSFET-/gateeffekt
RDS-faktor 1; 6,2 ns; Qrr skaleret fra 46 nC	3,242 W
RDS-faktor 1,5; 40 ns; Qrr skaleret fra 46 nC	Omtrent 6,24 W
RDS-faktor 2; 100 ns; Qrr skaleret fra 46 nC	10,694 W
RDS-faktor 2; 100 ns; Qrr skaleret fra 92 nC	11,209 W

Qrr-leddet anvender $V_{IN} \times Q_{rr} \times f_s$. Det er en referenceskalering, fordi Qrr er målt ved 75 V / 38 A; hverken 46 eller 92 nC er specificeret som 110 V / 10 A-værdi. Recoverysystemets energi fordeles ikke nødvendigvis som modellens konservative tildeling til Q1. Gateeffekten cirka 71 mW tilhører driverforsyningen, ikke direkte MOSFET-junction.

Delsummen udelader Coss/Eoss, ringing, snubbertabe, bootstrap-vedligeholdelsespulser, controllerens eget forbrug, hjælpe-LDO, PCB-kobber, shunter, spole, stik og kabler.
Databladets Coss ved ét spændingspunkt er ikke nok til korrekt Eoss-integration. Tallene kan derfor ikke omsættes til dokumenteret 95 % DC-effektivitet. Begge halvbroers switching i buck/boost kan øge tab og ændre fordelingen.



MOSFET-tabsscenarier

Termisk følsomhed og spolekrav

Det mest belastende viste buckscenarie tildeler cirka **8,622 W** til Q1, 0,316 W til Q2 og 2,201 W til Q4. Det kombinerer RDS-faktor 2, 100 ns overgangstid og Qrr-referenceskalering fra 92 nC. Dette er en scenariekombination, ikke et fabrikantgaranteret værstefald.

Ved 50 °C lokal omgivelse giver `Tj = Tamb + P × Rθ` følgende følsomhed:

Antaget samlet junction-til-omgivelse	Q1, lineær temperaturindikator	Q4, lineær temperaturindikator
5 K/W	93,1 °C	61,0 °C
15 K/W	179,3 °C	83,0 °C
50 K/W	481,1 °C	160,0 °C

Værdier over 150 °C angiver, at scenariet **overskrider komponentgrænsen**; en transistor kan ikke fortsætte sin normale drift til den beregnede temperatur. Tabellen er ikke en fysisk temperaturforudsigelse. Der findes ingen løst, koblet junction/RDS/PCB/blæsermodel, og temperaturen på andre effektdele kan påvirke samme køleflade. Med et foreløbigt 125 °C designmål og 50 °C omgivelser kræver det viste Q1-scenarie højst cirka **8,70 K/W** i den samlede termiske vej. Dette er et dimensioneringsinput, ikke det eksisterende prints målte værdi.

Spolen er stadig **150 µH som krav uden valgt fabrikant/MPN**. Scriptet sammenligner DCR = 5/20/50 mΩ, antaget kernetab = 1/3/8 W og Rθ = 3/10 K/W. Ved 10 A er kobbertabet cirka 0,5/2/5 W før stærk temperaturændring. Den største kombination kan nærme sig 13 W og over 130 °C temperaturstigning. Kerne, antal vindinger, luftgab, materialets tabskurve og AC-viklingstab er ikke specificeret; antaget kernetab erstatter ikke Steinmetz-/fabrikantdata.

L-tolerance −20 % giver 2,251 A p-p ved 55 V ud på 110 V-bussen. Den specificerede maksimale buck-valley-threshold på 110 mV og en 1 % lav 6 mΩ-shunt giver 18,519 A valley. Ved 120 V bus og L = 120 µH bliver den idealiserede peak omtrent **20,97 A**, før ekstra transienter. Det eksisterende krav om varm Isat ≥25 A og Irms ≥15 A skal derfor verificeres med den faktisk valgte spole; 10 A middelstrøm er ikke tilstrækkeligt som mætningsrating.

Input-/outputkondensatorernes ripple


Scriptet samler ideelle fasestrømme over en switchperiode og integrerer outputbankens AC-strøm. Inputbanken ses som én fælles bank med ideal strømdeling. Den faktiske fordeling mellem lokale keramiske kondensatorer og bulk afhænger af ESR, ESL og layout.

For én fase er udgangsbankens ideelle ripple-RMS $\Delta IL/\sqrt{12}$, og den kapacitive spændingsripple er $\Delta IL/(8 \times fs \times C)$. ESR bidrager med $ESR \times iC(t)$; de to spændingskurver summeres før p-p bestemmes. Den anvendte inputstrøm omfatter spoleripple, så den er lidt større end den sædvanlige tilnærmelse $Iavg \times \sqrt{(D(1-D))}$.

Ideal scenario, fuld nominelt antaget C, 20 mΩ ESR pr. fase	Inputbank A RMS	Outputbank A RMS	Udgang mV p-p
Én fase, 55 V / 10 A, 96 µF	5,013	0,520	37,12
Én fase, 99,6 V / 10 A, 96 µF	2,931	0,178	14,64
Fire ens faser, 55 V / 40 A, 384 µF / 5 mΩ	0,520	0,000	0,00
Fire ens faser, 99,6 V / 40 A, 384 µF / 5 mΩ	4,850	0,122	2,12

Nulripple ved 55 V gælder udelukkende perfekt matchende, kontinuerlige faser. Tolerance, ujævn strøm, pulstiming, støj og parasitter bryder aflysningen. Den eksisterende bankkravsværdi omkring 5 A RMS til én fase er en størrelsesorden; beregningen 5,013 A viser behovet for reel margin og temperatur-/frekvensderating i et konkret komponentvalg.

Scriptet sammenligner 50 og 100 % effektiv kapacitet samt 20 og 100 mΩ ESR pr. fase. Disse er **scenarier**, ikke data for de endnu ukendte 47 µF/200 V-dele. Den konkrete 96 µF nominelle bank består af 94 µF bulk plus to 1 µF keramiske kondensatorer; keramikkernes DC-bias påvirker kun deres del. En samlet 50 %-reduktion er en følsomhedssituation og må ikke forklares som en verificeret X7R-biasmodel for hele banken. Kondensatorernes ripple-rating, ESR ved temperatur/frekvens, termiske vej og levetid er stadig åbne valg.



96 µF og 50 mΩ per fase er scenarier. Ens faser/90° clocks antages; transition er udeladt.

Kapacitorripple-scenarier


Firefaset strømfordeling: konkrete modeksempler

Fælles ITH er ikke en dokumenteret matching-funktion. Som i `docs/multiphase-research.md` gælder i buck `Iavg ≈ Ivalley + ΔIL/2`. Denne analyse løser en fælles valley-sensekommando, så totalstrømmen er præcis 40 A, men tillader forskellige L, shunter og **hypotetiske** comparatoroffsets.

Eksemplet bruger L = 120/135/165/180 µH, shunter = 5,94/6,06/5,94/6,06 mΩ og tænkte offsets = +3/+1/−1/−3 mV. Ved 55 V ud bliver fasestrømmene **10,796 / 10,149 / 9,816 / 9,239 A**. Totalen er 40 A, men den højeste fase ligger næsten 8 % over 10 A. Dette er et modeksempel til automatisk ens strøm, ikke en forudsigelse af konkrete LTC3779-eksemplarer.

Hypotetisk offsetgrænse, med L ±20 % og shunt ±1 %	Mindste fase i hjørnesweep	Største fase i hjørnesweep
0 mV	9,585 A	10,419 A
±1 mV	9,336 A	10,671 A
±3 mV	8,838 A	11,173 A
±5 mV	8,341 A	11,676 A

Hvert række undersøger 4.096 kombinationer af fire fasers L-, shunt- og offsethjørner ved 55 V ud. Databladets **70–110 mV gælder den maksimale buck-sensetærskel under dens test**, ikke comparatoroffset eller matching ved 10 A. Intervallet er derfor ikke anvendt som offsettolerance. En dokumenteret phasestrømgrænse skal baseres på faktisk gain/offset/temperaturdata eller kvalificerende målinger, inklusive buck/boost-overgang. Selv tab af en fase kan ikke reduceres til ideal totalstrømdeling, fordi de delte ITH/PLLIN-pins kan overskride den slukkede fases V5-grænser.



Modeksempel på fasestrømfordeling


gm, RC-ækvivalens og CV-loop-følsomhed

Scriptet kontrollerer numerisk, at fire identiske 10 kΩ + 10 nF seriegrene med 100 pF shunt hver i parallel er ækvivalente med 2,5 kΩ + 40 nF og 400 pF. Fire typiske gm på 1,5 mS giver 6 mS; det idealiserede `gm × Zcomp` bliver dermed uændret. En ens skaleret firefaset current-to-voltage-plant med fire gange C, en fjerdedel lastmodstand og fire gange current-command-gain er også algebraisk ækvivalent. Det viser kun småsignalregningens skaleringsbetingelse.

CV-modellen bruger en antaget indre strøm-loop-pol ved fs/10, en delay på 0,5 switchperiode og **Ki = 5/20/80 A/V som tænkte parametre**. Ki er ikke udledt af LTC3779's maksimale threshold og er ikke verificeret fabrikantdata. Lastimpedansen modelleres med R = 10 Ω, C = 48/96 µF og ESR = 50 mΩ. Den faktiske voltage-servo i styrekortet og dens ekstra loading/poler er ikke inkluderet.

Antaget CV-plant	Crossover	Fasemargin i netop denne model
Ki = 5 A/V, 96 µF	1,892 kHz	43,6°
Ki = 20 A/V, 96 µF	5,481 kHz	45,0°
Ki = 80 A/V, 96 µF	14,719 kHz	21,8°
Ki = 20 A/V, 48 µF	9,031 kHz	29,1°
Fire gm på én uændret RC-gren	14,719 kHz	21,8°

De høje crossovers over fs/10 er særskilt markeret i JSON og figuren. Et gennemsnitsmodelresultat tæt på switchfrekvensen skal ikke tolkes som en pålidelig sampled-data-forudsigelse. Tabellen viser, at ukendt power-stage-gain og kapacitet kan ændre marginen markant; den giver ingen stabilitetsgodkendelse.



Ki/pol/delay er tænkte parametre. Dette er hverken LTC3779 SPICE eller verificeret CV/CC-stabilitet.

CV-loop-følsomhed

Eksperimentel CC-gren og overgang mellem CV/CC

En anden gennemsnitsmodel analyserer den **aktive** ITH-sinkgren i styrekortet: R8 = 20 kΩ, R9 = 10 kΩ og C8 = 1 nF samt INA240A2's nominelle 50 mV/A fra en 1 mΩ-shunt. Sensoren antages at måle DUT-strøm; outputkondensatorens strømbidrag indgår gennem lastimpedansen. Diode og opamp antages ideelle, og clampen antages at kunne styre ITH. Disse sidste to antagelser skal verificeres fysisk og er ikke en dokumenteret overføring mellem CC_OUT og phasestrøm.


Ved den tænkte Ki = 20 A/V, 10 Ω og 96 µF giver de aktuelle 1 nF-startværdier crossover omkring **1,138 kHz** og kun **5,9° modelmargin**. Ki = 80 A/V giver cirka **−0,4°** i samme model. Det viser en konkret risiko ved at opfatte den foreløbige kompensation som frigivet. Plot/JSON sammenligner også 10 og 100 nF i PI-grenen ved samme tænkte plant; ingen alternativ værdi er automatisk valgt i CAD ud fra disse resultater.

Tænkt CC-plant / PI-kondensator	Crossover	Fasemargin i modellen
Ki = 5 A/V, 10 Ω, 96 µF; 1 nF	561 Hz	15,2°
Ki = 20 A/V, 10 Ω, 96 µF; 1 nF	1.138 Hz	5,9°
Ki = 80 A/V, 10 Ω, 96 µF; 1 nF	2.275 Hz	−0,4°

Tænkt CC-plant / PI-kondensator	Crossover	Fasemargin i modellen
Ki = 20 A/V, 1 Ω, 96 µF; 1 nF	3.328 Hz	18,9°
Ki = 20 A/V, 10 Ω, 48 µF; 1 nF	1.598 Hz	7,0°
Ki = 20 A/V, 10 Ω, 96 µF; tænkt 10 nF	348 Hz	35,7°
Ki = 20 A/V, 10 Ω, 96 µF; tænkt 100 nF	80 Hz	90,4°

Den langsommere 100 nF-case giver større småsignalmargin i modellen, men dens langsommere reaktion kan øge fejlenergi og opampmætning. Den kan derfor ikke vælges alene ud fra fasemarginen.

CC/CV-overgangen er ikke lineær: diodeindkobling, opampmætning, integrator-windup, native IAVG-clamp, spændingsservo, soft start og lastfrakobling påvirker hinanden. Bodekurver for en aktiv gren kan ikke dokumentere denne overgang. Den konkrete konstruktion kræver mættet/nonlineær simulation med en identificeret controller-model samt fysiske lastspring og loopmålinger i begge tilstande, gennem bus-/temperatur-/lastområderne. Anti-windup eller anden dokumenteret mætningstilbagekobling er fortsat ikke færdigdesignet.



Ideal opamp/diode-clamp; windup, CC/CV-skift og faktisk ITH-gain er udeladt. Ingen stabilitetsgodkendelse.


CC-loop-følsomhed

Fejlenergi, tilbageført energi og beskyttelsesgrænser

En ideal resistiv fejlmodel viser, hvorfor lav buck-strømindstilling alene ikke beskytter et lille prøveprint mod udgangskondensatorens energi. Med 5 V på 384 µF, en tænkt 0,5 Ω fejl og 100 µs reaktionstid er den lagrede energi **4,8 mJ**. Den idealiserede startstrøm er **10 A**, selv når regulatorens efterfølgende kildestrøm sættes til 10 mA. Modellen ignorerer lednings-ESL og DUT-nonlinearitet; den forudsiger ikke den faktiske peakstrøm. Pointen følger af den eksisterende energi efter strømbegrænseren og gælder også ved øjeblikkeligt RUN-stop.

Ved 100 V indeholder fire nominelle 96 µF-banker **1,92 J**. Der kræves en konkret energi-/afbryder-/udladningsarkitektur efter banken for at opfylde ønsket om følsomme små print. En fremtidig outputafbryder skal vurderes med faktisk MOSFET-SOA og fejlstrøm; en VDS-rating alene dokumenterer ikke linear-mode eller kortslutning.

Illustration: 5 V / 384 µF afleverer energi efter lastfejl



Tænkt 0,5 Ω last / 100 µs reaktionstid. ESL og DUT-nonlinearitet mangler; peak er ikke en hardwareforudsigelse.

Kapacitorenergi ved lastfejl

Et separat energiregnestykke antager 384 µF på 110 V-bussen og ingen energisink: **1 J tilbageført energi hæver bussen til 131,56 V**. Kun cirka **0,442 J** er nok til at hæve den antagne bank fra 110 til 120 V. AC/DC-modulerne antages ikke at kunne absorbere energien. Den faktiske buskapacitet, clamps, frakobling og timing mangler, og Mean Well-modulernes statiske OVP er ikke en transientclamp.

Hændelse	Hvad beregningen afklarer	Uløst eller krævet validering
Lastkortslutning efter bulk	CC kan ikke tilbagekalde allerede lagret energi	Udgangsbegrænser/afbryder, reel impuls, SOA og discharge
Én fase slukker på fælles ITH	Totalstrøm alene dokumenterer hverken pin-grænser eller remaining-phase-strøm	Sikker delt-signalarkitektur og fejlstop af alle faser
Busfald ved 100 V ud	Driftspunktet ligger tæt på buck/boost-overgangen	Gateforløb, tab, ripple, loop og balance i transition
Tilbageført energi / negativ fasestrøm	Få joule kan give bus-OVP uden sink	Målt energi-vej, clamp/frakobling; system må ikke antages at være en strømsink

Hændelse	Hvad beregningen afklarer	Uløst eller krævet validering
Manglende sense-/kommandoledning	En generisk current-loop-model kan skjule fejlen	Konkrete guard-net, åben-ledningstest og fejllåsning
Blæser-/kølingsfejl	Termisk margin kan forsvinde før elektrisk strømgrænse	Temperaturfølere, placering, OTP og varm kontinuerlig drift

Hvad de gennemførte kontroller viser

Scriptet indeholder syv grupper af meningsfulde numeriske checks: buck-endepunkter og L-skalering, trekant-RMS og integreret ripple-identitet, perfekt firefaseaflysning ved D = 0,5, præcis totalstrøm i faseeksempler/sweeps, parallel RC-/gm-ækvivalens, ens skaleret outputplant og fejlmodellens start-/dischargegrænse. De checks er bestået for standardscenariet; et særskilt 120 V-scenarie kan reproduceres med kommandoen ovenfor.

Der er ingen faktisk SPICE-model af LTC3779 eller strømclampen i leverancen. Der er ingen fysisk thermal-, ripple-, CV/CC-, fejl-, isolation- eller 4 kW-test. De modellerede forskelle peger på de nødvendige designinput: konkret spole/bulk/køling, identificeret current-command-transfer, sikker fasefejlarkitektur, kompenserede aktive CC/CV-sløjfer og beskyttelse efter udgangens energilager.

Primære kilder

1. Infineon, BSC110N15NS5 Rev. 2.6: https://www.infineon.com/assets/row/public/documents/24/49/infineon-bsc110n15ns5-datasheet-en.pdf — s. 3–4 modstand, thermal, timing og ladningsdata. Lokale filer og kildehash: `references/BSC110N15NS5.pdf` og `references/BSC110N15NS5.source.json`.

2. Analog Devices, LTC3779 Rev A: https://www.analog.com/media/en/technical-documentation/data-sheets/ltc3779.pdf — s. 2 pin-grænser, s. 3 gm/threshold, s. 4 gate-delay, s. 14–18 drift, s. 31–32 loop-vurdering. Lokal fil: `references/LTC3779.pdf`.

3. Projektets aktuelle enkeltfaseværdier: `bom/power-phase.csv` og `docs/power-phase.md`; eksperimentel CC-gren: `scripts/control_gen.py`. Et lokalt reference-/CAD-valg er ikke selv fabrikantvalidering.

Fire uafhængige fasestrømsservoer

Dette forslag bruger **fire egne phasesensorer, PI-sløjfer og ITH-sinkaktuatorer** samt én fælles ydre CV-/total-CC-kommando. Hver fase korrigerer sin egen strøm efter feedback. ITH, SS og V5 forbindes ikke mellem controllerne. Dermed er fælles valley-kommando ikke længere den eneste mekanisme til strømfordeling.

Der er nu et native **énkanals studieskema**, en særskilt BOM og en reproducerbar firekanals gennemsnitsmodel. Studiet er **ikke integreret i de eksisterende routede effekt-/styrekort**. Anti-windup, OFF-tracking, command-gating, RUN-supervision og fejllåsning er nødvendige blokke, som endnu ikke er implementeret i studieskemaet. Hardwaretest: **0**.

Filer og reproduktion

- Native studie: design/control/studies/phase_sensor_study.kicad_sch.

- PDF: exports/control/studies/phase_sensor_study.pdf.

- Lokal symboldefinition: design/control/studies/PhaseBalanceStudy.kicad_sym.

- Énkanals BOM: bom/phase-balancing-study.csv, **47 fysiske referencer**.

- Model: scripts/phase_balance_analysis.py.

- Resultater: exports/analysis/phase_balance.json og fem PNG-/PDF-plotpar.

- Originalkilder og hashes: references/phase-balancing-sources.json.

Fra projektroden køres modellen med /usr/bin/python3 scripts/phase_balance_analysis.py. Studieskema/BOM/netliste/ERC regenereres med /usr/bin/python3 design/control/studies/generate_phase_sensor_study.py.

Der oprettes intet nyt overordnet KiCad-projekt. Studiet er standalone under design/control/studies. KiCad 9 CLI læser ikke den lokale symboltabel til ERC uden en projektcontainer; generatoren bruger derfor en identisk kopi med en **midlertidig tom .kicad_pro i /tmp**, som slettes igen. Standalone åbning kan vise bibliotekadvarsler; symbolerne er indlejret, og lokal tabel medfølger.

Arkitektur og reguleringsfortegn

Den foreslåede strømvej pr. fase er: LTC3779-effekttrin → eksisterende 4 mΩ IAVG-shunt → ny 2 mΩ phaseshunt → fælles udgang/bulk → DUT. Placering af bulk og Kelvin-reference skal sikre, at phasesensoren måler den relevante outputgren, inklusive strøm til den fælles outputkapacitet. Stor lokal kapacitet foran phasesensoren ændrer signal og plant.

Den nye 2 mΩ-shunt **erstatter ikke den eksisterende 4 mΩ IAVG-shunt**. En sådan erstatning ville hæve den native IAVG-grænse fra omtrent 12,5 til 25 A og indgår ikke i forslaget.

Hver kanal fungerer således:

1. AMC3302 måler sin egen 2 mΩ-shunt.

2. OPA4192A konverterer signalet til VMON = 1,25 V + 0,082 V/A × Iphase.

3. Den lokale kommando er ICMD = 1,25 V + 0,082 V/A × ønsket phasestrøm.

4. For høj målt strøm øger PI-output og NMOS-gate.

5. NMOS trækker **kun lokal ITH ned**. Controllerens current-threshold reduceres, og strømmen falder.

Fortegnet er negativ feedback: Iphase op → VMON op → gate op → ITH ned → Iphase ned. Når strømmen er for lav, mindskes sink. Der findes ingen ekstern positiv spændingskilde, diode fra AUX5 eller bufferudgang, som løfter ITH.

Den ydre regulator beregner totalstrømkommando ud fra CV-fejl og separat **samlet DUT-strømmåling**. Modellen vælger den mindste kommando fra CV og total-CC med anti-windup. En allocator fordeler

min(Itotal, 10 A × Nactive) / Nactive. Hver fase beholder egen PI/aktuator; den fælles kommando er ikke en fælles analog ITH.

Kommandogenerator, DAC-/analogfordeling, samlet måling og systemguards er ikke tegnet som et integreret firefasekort.

Sensor ved 100 V common mode

INA240 kan ikke bruges direkte high-side ved 100 V: det originale TI-datablad angiver −4 til 80 V common mode. Den kan fortsat indgå i en egnet low-side-måling, men løser ikke denne sensorplacering.

Studiet vælger **AMC3302DWE**, verificeret i det faktisk hentede originale TI-datablad **SBASA11B, juli 2021**. Egen isoleret DC/DC forsyner inputdelen; kontrolsiden får 3,0–5,5 V fra PSU'ens flydende sekundærside.

Parameter	Verificeret fabrikantdata	Betydning
Linear input	±50 mV	2 mΩ giver ±25 A måleområde
Gain	41 V/V	Differential output 82 mV/A
Output common mode	1,39–1,49 V; typisk 1,44 V	OUTP/OUTN behandles som differentialpar
Inputoffset, 25 °C	±50 µV maksimum	±25 mA ækvivalent ved 2 mΩ
Offsetdrift	±0,5 µV/°C maksimum	Nulstrømsusikkerhed vokser med temperatur
Gainfejl / drift	±0,2 % / ±35 ppm/°C	Kalibrering og temperaturbudget kræves
Bandwidth	mindst 290 kHz	Intet selvstændigt bevis for OCP-reaktionstid
Startup til valid output	1,4 ms maksimum	RUN holdes slukket under kvalifikation
DIAG	Aktiv-lav, open-drain	Lav ved startup/DC/DC/high-side-LDO-fejl
Failsafe differentialoutput	−2,63 til −2,53 V	Fejlsignal, ikke almindelig negativ strøm
Isolation working	1200 VRMS / 1700 VDC i databladets tabel	PCB/montage skal stadig kvalificeres

HGND har en **separat Kelvin-retur** til shuntens downstream terminal ved fælles positiv VOUT. INN har sin egen 10 Ω sensevej til samme terminal. PGND er flydende sekundærretur, ikke PE. **HGND og PGND må ikke kortsluttes** af print, interface eller måleudstyr.

AMC3302-ben	Funktion	Faktisk studienet
1 / 3	DCDC_OUT / HLDO_IN	ISO_DC, direkte sammen
2 / 8	DCDC_HGND / HGND	HGND
4	NC	HGND, tilladt af databladet
5	HLDO_OUT	ISO_LDO, egen afkobling
6 / 7	INP / INN	Egne 10 Ω Kelvin-/filterveje
9 / 15	GND / DCDC_GND	PGND
10 / 11	OUTN / OUTP	Matchet differensforstærker
12	VDD	AUX5
13 / 16	LDO_OUT / DCDC_IN	LV_DC, direkte sammen; ingen ekstern LDO-belastning
14	DIAG	47 kΩ pull-up og separat fault-overvågning

C1–C8 følger TI figur 9-1: ISO_DC får 1 µF, 100 nF og 1 nF; ISO_LDO får 100 nF og 1 nF; low-side DC/DC får 100 nF; VDD får 1 µF og 1 nF. Endelige capacitor-MPN'er, effektiv kapacitet og layout mangler. R3 er 0 Ω Kelvinlink; eventuel TI-anbefalet EMI-ferrit skal vurderes for parasitter og DC-modstand.

SH1 er **2 mΩ / 0,1 %, mindst 3 W, mindst 25 A, højst 15 ppm/°C** som krav. Tab ved 10 A er 0,20 W, ved 25 A 1,25 W. Fire-terminalopbygning, derating, mindst 200 V arbejdsrating og MPN mangler. Det grafiske to-ben-symbol er strømvejens repræsentation, ikke et frigivet fire-pad landpattern.

Lokal PI og sink-kandidat

R5–R8 er ratio-matchede 10 kΩ med foreløbigt 0,01 % ratio-krav. Ideelt giver OPA4192A: VMON_RAW = OUTP − OUTN + VREF. OPA4192C bufferer eksternt kvalificeret 1,25 V. Referencegenerator/fejlbudget er ikke skjult implementeret.

R9 = 1 kΩ og C10 = 100 nF giver 1,59 kHz målefilterpol. PI-startværdierne er R10 = 47 kΩ, R11 = 22 kΩ og C11 = 22 nF. Det faktisk tegnede non-inverting kredsløb følger:

Vgate = VMON + (R11/R10 + 1/(s × R10 × C11)) × (VMON − ICMD).

Målesignalets P-faktor er **1,468**, kommandoens P-faktor **0,468**, og integralfaktoren **967,1 s^{-1}**. Modellen bruger disse forskellige koefficienter.

Q1 er **CSD13381F4**, kontrolleret i originalt TI-datablad **SLPS448F, januar 2022**: 12 V VDS, 8 V gateabsolute, højst 180 mΩ ved 4,5 V og 0,5 A/25 °C. Gate drives fra 5 V opamp gennem 100 Ω med 100 kΩ pulldown. Drain går gennem 470 Ω til lokal ITH; source til PGND.

Den lille 1,0 × 0,6 mm Femto-kapsling har **intet frigivet footprint**. G1/S2/D3 er afledt af package-views og markeret for uafhængigt fysisk mapping-/landpattern-review. SOT-23-footprintet fra det grafiske 2N7002-basesymbol må ikke bruges til denne del.

Ved fuldt tændt NMOS og 5,7 V ITH giver 470 Ω en beregnet øvre resistiv strøm omkring 12 mA. **LTC3779-databladet giver ikke en garanteret maksimal ITH-source/clampstrøm.** Tallet beviser hverken faktisk strøm, gain eller myndighed. Opamp-railswing, MOSFET-transfer, native ITH-kompensation og CV/IAVG-interaktion kræver plantmåling.

LTC3779 og fase-off

Databladet dokumenterer, at højere ITH giver højere current-threshold, og at native IAVG reducerer ITH ved overstrøm. Det begrunder sink-retningen, men kvalificerer ikke de eksterne servoer.

ITH, SS og PLLIN må ikke overskride **hver IC's lokale V5**. RUN-shutdown slukker V5/DRVCC. Fire NMOS-drains/ITH må derfor ikke forbindes sammen. PLLIN kræver egne kvalificerede buffers/gating, der holder signalet lavt, når lokal V5 er slukket. Clockforskydning er fortsat en særskilt ripple-/EMI-opgave.

Hver fase beholder lokal, kompenseret VFB-ceiling og native IAVG/cycle-grænser. **Eksisterende fast 99,6 V kan ikke via sink alene garanteres at levere 100 V.** Fremtidig variant skal beregne ceiling med reference-/divider-/tabsmargin og uafhængig OVP. Ingen eksisterende VFB-resistor er ændret.

Buck/boost, pulse skipping og tilbageført energi forsvinder ikke med de ekstra servoer. Negativ strøm og busenergi kræver systembeskyttelse; front-end antages ikke at kunne absorbere energi.

Default OFF og nødvendige fejlblokke

R16 = 10 kΩ holder RUN omkring 25 mV ved typisk 2,5 µA start-pull-up, under 1,1 V shutdown. **RUN-enable-driver er ikke implementeret i studiet.**

Den fremtidige sekvens skal holde alle RUN lave, kvalificere AUX5/AUX12/reference/DIAG og lokale forsyninger, gate kommandoer ved railtab, tracke PI til dokumenteret fuld local clamp og frigive RUN/soft start/kommando bumpless. Anti-windup skal virke i begge railretninger. De konkrete reset-/track-/guard-komponenter mangler.

Uventet phase-/sensor-/aux-fejl skal give **latched shutdown af alle fire faser** samt afbrudt kommando og kontrolleret outputafbrydelse/discharge. RUN-stop aflader ikke outputbulk. Planlagt phase-off kan efter kvalificeret sekvens reducere kapaciteten til 30 A; en uventet fejl ved 40 A må ikke automatisk omfordele til 13,33 A pr. remaining phase.

DIAG opdager DC/DC-/high-side-forsyningsfejl, **ikke alle åbne Kelvinledninger**. TI advarer mod flydende INP/INN, hvis output kan blive ubestemt, mens DIAG stadig er høj. Sense-open/plausibilitet, reverse current, command validity, phase-OCP/OTP og fault-latch kræves derfor særskilt.

Et eksempel på mismatch-supervision er 0,5 A afvigelse i 5 ms, med hensyn til tolerance, ramp og ripple. Det er et **testscenarie**, ikke en valgt OCP-reaktionstid. Hurtig overstrøm og SOA skal have en egen dokumenteret vej; bandwidth/startup-settling beviser ingen maksimal fault-latency.

Tolerance og lavlast


AMC3302 plus den foreslåede 0,1 %-shunt giver sensor-only gainbudget ±0,3 % ved 25 °C. Med ΔT = 75 °C, shuntkrav 15 ppm/°C og AMC 35 ppm/°C bliver scenariegrænsen ±0,675 %. Offset 50 + 75 × 0,5 = 87,5 µV svarer til **43,75 mA pr. fase**.

Total / ideal fasestrøm	Sensor-only interval ved 25 °C	Interval med ΔT = 75 °C
40 A / 10 A	9,945–10,055 A	9,889–10,112 A
0,5 A / 125 mA	99,7–150,5 mA	80,7–169,9 mA
40 mA / 10 mA	−15,0–35,1 mA	−33,5–54,1 mA

Negative grænser er fejlbudgetregning, ikke verificeret sinkdrift. Opampoffset, ratio, reference, ICMD/DAC, filter, noise og kalibreringsrest er udeladt og skal tilføjes. Shunt-TCR er et krav uden valgt fysisk del.

Separate loops fjerner L/valley-betinget DC-ubalance i den idealiserede model, men sensorfejl resterer. Hvis alle sensorer underrapporterer, kan fire 10 A-kommandoer give over 40 A. Uafhængig total-CC/OCP med eget fejlbudget kræves.

Højstrømsfaserne er **OFF under 0,5 A total-kommando** som et eksplicit modelvalg. Det giver ingen aktiv lavstrømsforsyning; en separat path skal levere den funktion. Phase shedding alene giver ikke milliamperebeskyttelse og fjerner ikke outputenergi.



Sensor-only bound; opamp/reference/kommando/calibrering udeladt. Negative grænser betyder ikke verificeret sinkdrift.


Sensor-/shunttolerance

Dynamisk model og resultater

Modellen har fire egne sensorfilter-, PI-, gate- og current-stater. Plantgain/poler/gate-ITH er **ukendte controllerdata**, erstattet af tydeligt antagne scenarier. Dette er ikke LTC3779-SPICE.


Den lokale plant er Irequest = clip(15 A − K × (Vgate−0,5 V), 0, 13,26 A), fulgt af førsteordens current-respons. 15 A og 0,5 V er tænkte operating-point-tal. Loftet 13,26 A er tidligere IAVG/shuntberegningsværdi, ikke en transientgaranti.

Ni loops varierer K = 2/10/30 A/V og current-tidskonstant 0,1/0,4/1 ms, med faktisk tegnet 1 kΩ/100 nF filter og antaget 0,5 switchperiode delay. Crossover bliver **25,7–2573 Hz**, margin **56,6–120,8°**. Worst-case blandt disse ni antagne cases er 56,6°. Extra poler, buck/boost, native kompensation eller anden gain kan ændre resultatet. Den langsomste case kræver en væsentligt langsommere ydre loop, indtil plant er identificeret.



Individuelle loopscenarier

Den nominelle transientmodel bruger gains 8/10/12/9 A/V, tidskonstanter 0,4/0,5/0,3/0,6 ms og tænkte sensorfejl. Ved 40 A konvergerer faserne til **9,946 / 10,055 / 9,968 / 10,032 A**. Plantforskelle korrigeres af de egne integratorer, mens sensorfejl forbliver.



Gennemsnitsmodel. Loop/anti-windup/gating/plant er antaget; outputlaststep udelader ESL.

Separate servoer til 40 A

Systemscenariet inkluderer ideal 384 µF output, resistiv last og fælles ydre CV/total-CC:


- Før lastspring: cirka 99,98 V / 39,99 A ved 2,5 Ω.

- Ved 0,7 s: last bliver 1 Ω; efter transient cirka **40,00 V / 40,00 A** i CC.

- Ved 1,2 s: last bliver 2,5 Ω; modellen vender tilbage til cirka 100 V / 40 A.

- Ved 1,6 s: phase-fejl giver modelleret **latched samlet OFF**.


Anti-windup, OFF-tracking, kvalifikation og latch er **antaget implementeret i modellen**, men mangler i native studiet. Kondensatorens momentane laststrøm er ikke phasesummen; ESL og nonlinear DUT er udeladt. Kurverne er ingen fysisk peak-/SOA-forudsigelse.



Gennemsnitsmodel. Loop/anti-windup/gating/plant er antaget; outputlaststep udelader ESL.

Ydre CV/CC og fault

Ved planlagt trephase-drift begrænses kommandoen til 30 A. En 2,5 Ω last giver cirka **74,92 V og 29,97 A**, fordi strømkapaciteten ikke rækker til 100 V. Fase 4 er OFF; remaining phases får højst 10 A-kommando.



Gennemsnitsmodel. Loop/anti-windup/gating/plant er antaget; outputlaststep udelader ESL.

Kontrolleret trephase-drift

Et aktuator-modeksempel bruger K = 2 A/V og 5 V gategrænse: lavest kontrollerbare strøm med RUN aktiv bliver **6 A pr. fase** i den tænkte affine plant. Dette er ikke CSD13381F4-transferkurven. Selv god margin ved 10 A beviser ikke kontrol til 0 A. Faktisk ITH-sinkmyndighed skal måles; RUN-shutdown skal virke uafhængigt.

Kontrol og komponentstatus

Native studie har **47 BOM-/XML-referencer og 113 kontrollerede pin-net-noder**. Tre virtuelle #FLG-powerflags udelades fra den fysiske BOM/netliste. ERC med alle alvorligheder i identisk midlertidig container: **0 fejl/advarsler**. Intet studie-PCB findes; DRC/routing/fabrication er ikke gennemført.

BOM Quantity = 1 er antallet vist i én kanal. Four_phase_required_quantity = 4 beskriver fire identiske kopier. Det er **ikke komplet 40 A system-BOM**: regulator, reference, gating, supervisors, anti-windup, latch, clock, outputafbryder/discharge og køling mangler. Q1/SH1/stik/resistornetværk/passivdele har tydelige MPN-/reviewbegrænsninger.

Fire AMC3302 kræver op til 160 mA fra deres low-side-forsyning ud fra 40 mA hver, plus opamp/reference/logic/guard. Hele hjælpekilden skal budgetteres sammen med gateeffekten i effektfaserne; et Mean Well-control-AUX-output er ikke automatisk hele PSU'ens hjælpeforsyning.

Tidligere power_analysis.py/resultater og eksisterende routede boards er bevaret. De nye numeriske checks omfatter sensor-scale/full-scale, allocatorgrænser, negative-command clamp, ikke-negative modelstrømme, model-currentloft, phasesummer og all-OFF efter fault. De viser intern modelkonsistens, ikke ufuldstændig hardwares funktion.

Primærkilder

1. TI AMC3302 SBASA11B: https://www.ti.com/lit/ds/symlink/amc3302.pdf — s. 3 pinmap; s. 4 common mode; s. 6 isolation; s. 8–9 error/power/settling; s. 21 DIAG; s. 25–28 input/layout.

2. TI CSD13381F4 SLPS448F: https://www.ti.com/lit/ds/symlink/csd13381f4.pdf — s. 1/3 ratings; s. 8–9 package-/landpattern-views, fysisk review stadig åbent.

3. TI OPA192-familie SBOS620E: https://www.ti.com/lit/ds/symlink/opa192.pdf — s. 4–6 pinmap/supply; s. 10–11 low-supply-data.

4. ADI LTC3779 Rev A: https://www.analog.com/media/en/technical-documentation/data-sheets/ltc3779.pdf — s. 2 pin-grænser; s. 3 gm/threshold; s. 11 ITH; s. 14 RUN/V5; s. 15–18 current-mode/native IAVG.

AMC3302/CSD13381F4 er hentet via normal HTTPS. Nexperia-2N7002-forsøget gav HTTP 403, og denne del bruges **ikke** som verificeret komponentvalg. Dens symbol anvendes kun som NMOS-grafik med CSD13381F4 som værdi, fysisk mappingreview/footprint markeret uafsluttet.

Dynamisk undersøgelse af et separat lavstrømstrin

Dette appendiks supplerer dimensioneringen af 20 mA-/200 mA-områderne. Det er en **lineær beregningsmodel med antaget effekttrin**, uden native pass-kredsløb, PCB eller transistor-SPICE-model. Den frigiver ingen kompensationsværdier i det eksisterende styrekort.


Hvad modellen kan undersøge

Et serieelement efter bulk-kondensatorerne tænkes reguleret af en separat strømservo. Modellen beskriver en lille kommandotrinsændring omkring et aktivt driftspunkt: gatekommando → strømgain gm → Kelvin-shunt → INA190A3 → PI-regulator. Den repræsenterer ikke opstart fra slukket tilstand eller en fysisk kortslutning.

Den antagne gm varieres fra 0,05 til 2 A/V, og en antaget gatepol fra 100 Hz til 20 kHz. Sensorens 35 kHz pol følger INA190A3's **typiske** bandwidth ved databladets lastbetingelser, ikke en garanteret maksimal faultforsinkelse. PI-modellen har nul ved 1 kHz og ekstra pol ved 10 kHz. Integralforstærkningen er 3,142/s for 1 Ω og 31,416/s for 0,1 Ω. Det er modelparametre; en faktisk opamp-, R/C- og gatedriverrealisering mangler.

Scriptet beregner unity-crossover, fasemargin, lukkede poler og 1 %-indsvingning for 24 tilfælde. Det stopper ved ustabilitet eller flere unity-passager. Tallene ligger i `exports/analysis/low_current_loop.json`.

Den gennemførte parameterundersøgelse giver mindst **55,69° model-fasemargin** og op til **294 ms 1 %-indsvingning**. Den langsomme ende er en væsentlig begrænsning for beskyttelse af små kredsløb. Tallene gælder kun de angivne lineære antagelser; hverken fysisk stabilitet eller kortslutningsenergi er verificeret.



Småsignalrespons ved forskellig antaget gm

En langsom stabil servo er utilstrækkelig som eneste beskyttelse. Gm, gatekapacitans, bias, temperatur, sensorforsinkelse og DUT kan ændre det virkelige respons. Der kræves separat hurtig overstrømsafbrydelse med dokumenteret maksimal reaktionstid og energi. Kondensatoren **efter** serieelementet kan stadig aflade direkte i DUT, selv hvis strømservoen er ideelt stabil.

Konkret pass-kandidat og dens begrænsning

Infineon IPP110N20N3 G, 200 V TO-220, er en undersøgelseskandidat uden ændring af BOM eller CAD. Original Rev. 2.3, figur 3 på side 4, viser en DC-SOA-kurve ved case 25 °C. Ved 100 V kan omkring 0,3 A aflæses grafisk. Det er en omtrentlig grafaflæsning under den kolde testbetingelse, ikke en præcis varm strømgaranti.

100 V-kortslutning giver 2 W ved 20 mA og 20 W ved 200 mA. Begge ligger under den kolde kurve, men 200 mA har kun omtrent 1,5 gange grafisk strømmargin. θJC højst 0,5 K/W giver 10 K junction–case ved 20 W; interface og køling kommer oveni. En varm DC-SOA, termiske hotspots, arbejdsområde, driverfejl og kortsluttet pass-element skal kvalificeres. Almindelig temperatur-/effektskalering af 25 °C-kurven er ikke et bevis for lineær stabilitet. Fabrikantens note om lineær drift er arkiveret som `references/INFINEON_LINEAR_SOA.pdf`.

20 mA-sporet er en realistisk undersøgelsesretning; 200 mA ved kontinuert 100 V short er **ikke kvalificeret**. En reguleringsmargin fra upstream-bus, faktisk DUT-CV-feedback, galvanisk/flydende gateforsyning, pass-gate default OFF, reverse-blocking og uafhængig maksimum-DUT-spænding mangler stadig. De kan ikke erstattes af et grønt modelresultat.

CV/CC-overgang og slukning

To regulatorers gatekrav skal kombineres med en dokumenteret selector, anti-windup og tracking, så den inaktive sløjfe følger det aktive drive. 0 A skal fysisk afbryde udgangen. 0 V kræver afbrydelse og en dimensioneret afladningsvej med målt restspænding. Rangeændring tillades først efter OFF og verificeret afladning. Disse funktioner er krav uden implementerede kredsløb i dette appendiks.

```
/usr/bin/python3 scripts/low_current_loop.py
```

Busbeskyttelse for den valgte 110 V front-end

Status 9. oktober 2026: **fabrikantunderbygget forundersøgelse og reproducerbart parameterstudie; beskyttelsen er ikke færdigtegnet eller kvalificeret.** Den eksisterende LTC3779-fase med 150 V MOSFETs og proceduregrænse 120 V må endnu ikke forbindes til de to RSP-3000-48-moduler. Ingen beregning nedenfor dokumenterer, at denne fase sikkert holdes under 120 V. Der er hverken foretaget fysisk test eller frigivet fabrikationsfiler til beskyttelsestrinnet.

Det eksisterende valg beholdes: to isolerede RSP-3000-48 i serie, 55,0 V per modul og 110 V nominelt. Undersøgelsen konkretiserer, hvilke separate funktioner der skal beskytte denne bus, og hvilke fabrikantdata der allerede findes. Den ændrer ikke systemdiagrammet, enkeltfasens PCB eller den endnu uafklarede firefasearkitektur.

Problemet og de nødvendige strømveje

RSP-databladets OVP er 57,6–67,2 V per modul. Et enkelt højt modul kan give 67,2 + 55 = **122,2 V**; summen af begge øvre tærskler er **134,4 V**. Sidstnævnte er et tærskelbudget, **ikke** en dokumenteret maksimal fejl-/transientspænding. Modulet kan have lagret udgangsenergi og dynamisk oversving før og under shutdown. Dokumenteret maksimal bølgeform, samlet outputkapacitet og frakoblingstid mangler.

En brugbar integrationsarkitektur skal derfor have disse konkrete funktioner:

1. BUS_SRC: den ubeskyttede serieudgang med egen spændingsmåling.

2. En hurtig overspændingsfunktion, som begrænser spændingen til BUS_PR0TECTED under det første fejlforløb, med pass-MOSFETs kvalificeret i lineær SOA og egen kortslutnings-/strømbegrænsning.

3. En separat, låsende hardwareafbrydelse på DC-siden. En common-source back-to-back MOSFET-funktion kan blokere begge strømretninger i OFF; enkelt-MOSFETens bodydiode kan ikke antages at gøre det.

4. Et defineret sted til kabelinduktans og reverse energy på begge sider af afbryderen. Frakobling flytter ikke automatisk energien væk fra den beskyttede bus.

5. Hardwarestop af alle effektfaser, separate isolerede OFF-signaler til begge RSP-moduler og derefter AC-energien fjernet med de dimensionerede netkontakter. Fault låses indtil bevidst reset og ny kontrol af begge busser.

Dette er en funktionsarkitektur, ikke et implementeret kredsløb. Den præcise rækkefølge og nødvendige uafhængighed under fejl skal kvalificeres; STOP/RUN alene er ikke en clamp. En kontaktor kan fjerne fortsat energitilførsel, men dens kontakttid klemmer ikke første transient, og en åben AC-kontakt tømmer ikke modulernes kondensatorer.

Fabrikantverificerede kandidater

Originaldokumenterne er gemt i `references/`; URL, revision, downloadstatus, byteantal og SHA-256 findes i `references/bus-protection-sources.json`. RSP-specifikationen og dens provenance findes allerede i `references/frontend-sources.json`. Sidehenvisninger er dokumenternes trykte sidenumre, hvis de findes.

Funktion / kandidat	Verificerede data	Projektstatus
Analog HV-clamp: **LTC4366-1**	Rev. F side 1: flydende surge stopper, 9 V til over 500 V med eksterne komponenter; ekstern N-MOS regulerer lastspændingen. -1 låser efter timer-fault; -2 gentager efter cooldown	Relevant controllerkandidat. Eksterne FETs, bias-/gate-/timer-net og strømbegrænsning mangler; ingen 110 V / 40 A-kvalifikation

Funktion / kandidat	Verificerede data	Projektstatus
Hurtig DC-driver: **TPSI3050**, 3-wire mode	SLVSGO9C side 1, 10, 17–19 og 24: isoleret gateforsyning/driver, cirka 10 V gate, 1,5 A peak source / 3 A peak sink; common-source back-to-back MOSFET-topologi; 3 kV RMS **basic** isolation	Kandidat til låsende DC-frakobling. Driveren har ingen indbygget busmåling, strøm-/energibegrænsning eller 40 A effektvej
Hurtig tærskel: **TLV3501**	SBOS321E side 5–6: supply 2,7–5,5 V; offset ±6,5 mV maksimum ved 25 °C; propagation højst 12 ns ved 5 mV overdrive og 100 mV inputstep under angivne betingelser	Comparator-kandidat. Reference, divider, inputbegrænsning, hysterese, forsyningssekvens og faultlatch er endnu ikke dimensioneret
DC-switch-MOS: **IPP110N20N3 G**	Rev. 2.3 side 1–4: VDS minimum 200 V, RDS(on) maksimum 11 mΩ ved 10 V gate / 25 °C, Qg maksimum 87 nC ved 100 V / 44 A; TO-220; SOA i side 4 diagram 3	Verificeret modeldata til switchstudie; ikke valgt eller termisk/layoutmæssigt kvalificeret. Én MOS er afvist som 40 A / 20 ms lineær pass-clamp ved cirka 20 V VDS
AC-startstrømsbegrænser: **MEAN WELL ICL-28R / ICL-28L**	Installationsmanual 2026.01.12 side 1 og 3–4: 180–264 V AC, 50/60 Hz, 28 A kontinuerligt, højst 60 °C; både kontinuerlig strøm og maksimal tilsluttet bulk-C skal overholdes	Fabrikantverificeret familie; præcist modeldatablad, restart-/bypass-/current-limit-data og samlet input-C mangler. Ingen af varianterne er frigivet som konkret løsning

TLV3501's 12 ns er ikke en garanteret tid fra en langsom bus netop krydser tærsklen. 5 mV overdrive ved comparatorindgangen skal først være opnået; divider/filter og latch bidrager også. Offsetmaksimum er specificeret ved 25 °C; temperaturdrift er typisk, så en komplet worst-case-tærskel over systemtemperatur er endnu ikke bevist.

TPSI3050's max 3 µs fra EN-fald til VDRV = 10 % gælder med 100 pF load, de specificerede forsyningskondensatorer og RPXFR. To effekt-MOSFETs, gate-R og layout kræver særskilt bølgeforms-/delaykontrol. Slukning ved tab af primærforsyning har 100 µs **typisk** timeout uden angivet maksimum; den kan ikke bruges som hurtig BUS_OVP-strategi. EN skal hardwarestyres til OFF ved fault, og opstart følger fabrikantens forsyningssekvens.

LTC4366: lovende clamp, men ikke færdig busbeskyttelse

Databladets side 4–5 angiver:

- FB-regulation 1,193 / 1,230 / 1,267 V (min/typ/max) og FB-leakage op til ±1 µA over det angivne temperaturinterval.

- Fast FB→gate-path højst 300 ns ved det angivne inputstep. Dette er ikke hele effektvejens regulerings-/frakoblingstid.

- Gate fast-discharge mindst 122 mA ved GATE = 10 V og OUT = 4,9 V. Tallet må ikke antages konstant gennem enhver ekstern gatebølgeform.

- SD→gate-filter op til **1,2 ms**. SD er en supervision-/stopfunktion, ikke den hurtige første clamp.

- Timer-threshold 2,5–3,1 V og C/I/H timercharge 5,1–13 µA. En timer må dimensioneres ud fra de ugunstige kombinationer og ekstern MOS-SOA, ikke alene den typiske formel i teksten. MP-versionens minimumstrøm er lavere.

Side 13 og 15 kræver analyse af opstart, gatebeskyttelse, ekstern MOSFETs spændingsrating og **SOA ved alle relevante faultforløb**. Side 15 angiver mindst 2 nF gatekompensation; denne kondensator påvirker

slew/inrush og skal tåle den pågældende busspænding. OUT/VSS-bypass, RIN/RSS og ekstern gatebeskyttelse skal dimensioneres for flydende IC-noder. SD eller andre kontrolben må ikke forbindes som et almindeligt jordrefereret logic-input uden korrekt levelshift.

LTC4366 alene giver ikke en komplet garanteret effektstrømgrænse ved kortslutning. ADI's **DC2150A** (side 1–2) kombinerer den med LT4363 for blandt andet strømbegrænsning, men demoen er en 28 V / 4 A-løsning. **DC1850A** er en cirka 28 V / 1,5 A-demo med 41–45,3 V clamp (side 1). Deres 100–250 V surge-eksempler må ikke overføres som et kvalifikationsbevis for 110 V / 40 A.

Statisk clamp-margin med det aktuelle 55 V-setpunkt

Et illustrativt, **ikke valgt**, divider-eksempel er `BUS_PROTECTED/OUT − 1,21 kΩ − FB − 2 × 55,6 kΩ − BUS_NEG`, alle ±0,1 %. Beregningen omfatter controllerens FB-grænser, værste dividerkombination og ±1 µA leakage:

Resultat	Spænding
Nominel clamp	114,268 V
Laveste statiske clamp	110,501 V
Højeste statiske clamp	118,050 V
Margin fra højeste clamp til 120 V	1,950 V
Normal 110 V-bus med ±1 % og +25 °C ved ±0,05 %/°C, før ripple	Op til 112,475 V

Dermed kan denne divider allerede gå i clamp og senere timer-fault på en ellers normal høj bus: minimum-clampen ligger 1,974 V under dette normalbudget. En hævet clamp flytter samtidig dens øvre tolerance tæt på 120 V. Dette divider-eksempel løser altså ikke integrationsproblemet. Dividerens nederste modstande afsætter samlet cirka 115 mW nominelt; spændings-/effekt-/temperaturrating kræver stadig faktiske modstandsvalg.

Et undersøgeligt **designalternativ**, uden ændring af den aktuelle CAD, er trim til 53 V per modul / 106 V samlet. Det samme normalbudget bliver 108,385 V, så divider-eksemplet har 2,116 V nedre margin. Det løser ikke dynamisk oversving eller MOS-SOA. Ved 100 V ud overstiger ideal duty 91,67 % buck-only-grænsen, og LTC3779 skal arbejde i overgangs-/buck-boost-området; strømfordeling, tab og den belastede minimumsbus skal analyseres før et sådant setpunkt vælges.

Reaktionstid og beskyttet kapacitet

Alle beregninger reproduceres med:

```
python3 scripts/bus_protection_calcs.py
```

Resultater og eksplicitte antagelser gemmes i `exports/analysis/bus_protection.json`. Scriptet er et SI-baseret analytisk parameterstudie, ikke SPICE, controller-loopmodel eller hardwaretest.

Den eksisterende enkeltfase har 2 × 47 µF bulk. Med **antaget ±20 %** bliver minimum 75,2 µF, når keramiske bidrag ignoreres. Fire sådanne forbundne faser giver 300,8 µF; den firefasekonstruktion findes endnu ikke. To yderligere cases, 470 µF og 2.200 µF hver med samme toleranceniveau, er hypotetiske beskyttelsesbulkvalg og findes ikke på det nuværende PCB. ESR/ESL, temperatur og levetidsdrift er ikke modelleret.

Et eksempel på et ufuldstændigt hardwaretrip-budget bruger 116,0 V nominalt, ±0,65 V antaget tærskelusikkerhed og en 2,5 V/116 V divider. De krævede 5 mV comparatoroverdrive svarer til yderligere 0,232 V på bussen. Delay-analysen begynder derfor ved **116,882 V**. Budgettet er 12 ns comparator + 0,5 µs antaget sensefilter + 0,5 µs antaget latch/buffer + 3 µs TPSI3050 + 1 µs antaget yderligere loaded-gate-turnoff = **5,012 µs**. Referencen/divideren og disse antagelser er ikke en færdig komponentdimensionering.

For en idealiseret konstant ladningsstrøm ved nul last er tidsrummet til 120 V `t = C × (120 − 116,882) / I`. Ved eksisterende 75,2 µF og 500 A bliver det kun **0,469 µs**. 500 A er et eksempel, ikke en dokumenteret RSP-pulsstrøm; et moduls 62,5 A-mærkestrøm begrænser ikke automatisk fejlstrøm fra dets kondensatorer.

En separat illustrativ RC-stepcase bruger 134,4 V idealkilde, **antaget 20 mΩ** samlet kilde-/kabel-/switchmodstand og nul last, uden kabelinduktans. Switchen antages fuldt ON indtil den åbner. Startpunktet er den nævnte 116,882 V tærskel/overdrive:

Beskyttet C minimum	Spænding efter kun 3 µs driver-delay	Spænding efter hele eksempelbudgettet 5,012 µs
75,2 µF, eksisterende én fase	132,02 V	133,77 V
300,8 µF, hypotetisk fire faser	123,76 V	126,79 V
376 µF, hypotetisk 470 µF bulk	122,64 V	125,40 V
1.760 µF, hypotetisk 2.200 µF bulk	118,31 V	119,21 V

Det sidste eksempel holder sig under 120 V **i denne afgrænsede matematiske case**, men beviser ikke konstruktionen: hverken 134,4 V, 20 mΩ eller 5,012 µs er en kvalificeret worst-case-grænse. Større sourceoversving, lavere impedans, længere gate-delay eller inductive ringing ændrer resultatet. Tabellen viser hvorfor en DC-afbryder alene med den eksisterende kapacitet ikke kan accepteres ud fra dens databladstid.

Et LTC4366-gateestimat med antaget 200 nC eksternt gate-charge og 2 nF gatekondensator ved 12 V giver cirka 1,836 µs discharge plus 300 ns fast-path = 2,136 µs. Det bruger min sink-current fra ét testpunkt som en forenkling og er **ikke** en garanteret responstid. Den analoge clamp reducerer strømmen løbende; ovenstående ideal-ON/ideal-OFF RC-model beskriver ikke dens loop. Der skal bruges et kvalificeret faktisk kredsløb og bølgeformsanalyse for at fastlægge peak på `BUS_PR0TECTED`.

Pass-MOSFET, opstart og varme

Ved eksempel-kilden 134,4 V, clamp 114,268 V og 40 A bliver pass-effekten **805 W**. Energi er cirka 4,03 J ved 5 ms og 16,11 J ved 20 ms; 1 s kræver 805 J. Længere/korte faultforløb skal derfor testes mod SOA, ikke kun watt-rating eller avalanche energy.

IPP110N20N3 G's originale SOA-diagram, side 4 diagram 3, gælder Tc = 25 °C og enkeltpuls. Omkring 20–21 V / 40 A ligger punktet under 1 ms-kurven, men tydeligt over 10 ms-kurven. **Én af disse MOSFETs er dermed afvist til 20 ms-pass-clamp allerede ved 25 °C.** Der er ingen 5 ms-kurve; 1 ms-kurven kan ikke kvalificere 5 ms. Parallelle MOSFETs kan ikke blot tælles som ideel SOA-multiplikation uden strømfordeling, gate-/source-net, termisk matching og fabrikantunderbygget analyse.

Infineons originale AP99007, V1.1 maj 2017, især side 7–12, beskriver termisk instabilitet/hotspots og temperatur-/repetitionsderating i lineær drift. En switch-optimeret lav-RDS MOSFET er derfor ikke automatisk en robust lineær surge-stopper. Et SOA-egnet passvalg mangler fortsat. Normal HTTPS-adgang til `www.littelfuse.com` gav proxyafvisning under undersøgelsen; der er ikke kvalificeret en IXYS linear-MOS via et distributørnavn eller en gættet model.

Som **ON-tabseksempel** giver to IPP110N20N3 G i back-to-back med en antaget 2× varm RDS(on) i alt 44 mΩ. Ved 40 A er det 70,4 W og 1,76 V fald for parret. Temperaturfaktoren er en antagelse, ikke en fabrikantmaksimumgrænse. FET-antal, køling og forbindelser må vælges ud fra faktiske hot-RDS-/SOA-grænser; 200 V-rating alene frigiver ikke afbryderen.

Precharge udføres med effektfaser OFF. Ved ideel opladning fra nul til 110 V har 376 µF energi 2,275 J og 1.760 µF energi 10,648 J; en resistiv eller lineær præladningsvej afsætter samme energi ved ideal 110 V-kilde og nul load. Ved eksempelvis 1 A tager opladningen henholdsvis 41,36 ms og 193,6 ms. Det er kun

de hypotetiske sekundærbulk-kondensatorer; moduler og eksisterende faser har yderligere ukendt/afhængig lagret energi. Precharge-modstand/pass-FET skal have pulse-rating/SOA, bypass må først ske efter verificeret spændingsforskel, og et kortsluttet load må ikke udløse gentagen automatisk precharge.

Reverse energy og induktiv afbrydelse

LTC3779 kan tilbageføre energi fra output til input, og forced CCM tillader negativ strøm; se `docs/multiphase-research.md` og LTC3779 side 17. RSP-modulerne er ikke dokumenteret som regenerative energisænker. Antiparalleldioden over hvert RSP-modul beskytter mod **negativ modulspænding**; den absorberer ikke en stigende positiv samlet bus.

Når DC-afbryderen er OFF, kan den beskytte BUS_SRC mod reverse current, mens energien stadig bliver fanget i BUS_PROTECTED. Den beskyttede kapacitet kan kun modtage $\Delta E = \frac{1}{2}\ C\ (120^2 - 110^2)$ inden 120 V:

C minimum	Energi fra 110 til 120 V	Tidsrum ved 4 kW netto tilbageført energi
75,2 µF	0,0865 J	21,62 µs
376 µF	0,4324 J	108,1 µs
1.760 µF	2,024 J	506,0 µs

4 kW regeneration er en eksplicit eksempelbelastning, ikke dokumenteret controllerdrift. Et aktivt dump ved 116 V skulle til 4 kW bruge omkring **3,364 Ω**, 34,48 A og 4 kW varme; 50 ms er 200 J og 1 s 4 kJ. Dump-MOSFET, modstand, puls-/termisk rating og fault-latch er uafklaret. En almindelig bleedermodstand er ikke sådan et dump. Ingen TVS er valgt: stand-off, breakdown-tolerance og faktisk clamp ved den mulige pulsstrøm/temperatur skal alle passe under den beskyttede komponentgrænse. Et tal i et TVS-modelnavn dokumenterer ikke en clamp under 120 V.

Kabel-/sløjfeinduktans kræver en lokal afslutning af strømmen, når DC-switchen åbner. $E = \frac{1}{2}\ L\ I^2$; 10 µH giver 8 mJ ved 40 A, men 1,25 J ved 500 A. Et fald på 40 A i 1 µs giver idealiseret 400 V induktivt bidrag ved 10 µH, før snubber/clamp og parasitter. Derfor skal strømveje, snubber/diode/clamp og begge FETs' VDS-spidser analyseres fysisk i layoutet. MOSFETens single-pulse avalanche energy ved én databladstest er ikke en generel absorptionsrating for dette forløb.

RSP's samlede udgangskapacitet er ukendt. For **kun et eksempel** på 1 mF ville energien ved 134,4 V være 9,032 J, hvoraf 2,982 J er stigningen over 110 V. Eksemplet er ikke en måling af modulerne og må ikke bruges til sikrings-/clampdimensionering som et maksimum.

AC-inrush, kontaktorer, sikringer og nødstop

De to RSP-moduler har hver 60 A **typisk** kold inrush ved 230 V. Deres nominelle AC-strøm er hver 16 A typisk ved fuld moduleffekt; projektet bruger ikke begge modulers fulde 6 kW. Med 95 % antaget DC-effektivitet og modulernes 91,5 % / PF 0,95 typiske data er 4 kW-systembudgettet cirka 21,06 A ved 230 V og 26,91 A ved 180 V. Disse værdier er ikke et maksimum til kontaktor-/sikringsvalg.

ICL-28-familiens 28 A kontinuerlige rating giver nominelt margin ved 230 V, men meget lidt ved det lave 180 V-budget. Den kan ikke blot forsynes med to moduler, som hver frit må trække deres fulde typiske 16 A. Installationsmanualens kapacitansgrænser 2.500/6.000 µF er familiereferencer; det præcise variantdatablad og den samlede tilsluttede AC-inputbulk skal kontrolleres. Den historiske RSP-3000-48-RPT side 7 nævner C5 = 470 µF / 420 V, men opgiver ikke en fuld kondensatorbankoptælling og dokumenterer ikke samlet input-C. Denne gamle sample-rapport kvalificerer heller ikke den aktuelle 2026-revision.

Der er derfor **ingen frigivet AC-kontaktor, AC-inrush-variant, branch-sikring, DC-sikring eller nødstop-varenummer**. Et endeligt kontaktvalg skal have dokumenteret making-/breaking-evne for det faktiske PFC-/kapacitive load og faultkoordination. En AC1/AC3-mærkning alene dokumenterer ikke denne inrush, og en AC-kontaktors rating må ikke genbruges som DC-bryderating. Sikringen skal koordineres

med tilgængelig fejlstrøm, afbrydeevne, kabel-/terminalgrænser, inrush og power-semiconductorens energi; softwarestrømbegrænsning eller gruppens 32 A tal gør ikke dette valg.

Den konkrete stopfunktion skal droppe de valgte netkontaktorer og begge modul-enablekontakter, fastholde fault og holde DC-/output-enable OFF ved manglende styringsforsyning. Stop af output/faser, DC-energi og AC-indgang har forskellige opgaver. PE føres ubrudt til chassis og begge FG og må ikke indgå i stopkontakterne. Kontaktorsvejsning/status og resetsekvens skal vurderes i den færdige hardware; dette dokument påstår ingen sikkerheds- eller nødstopcertifikation.

MEAN WELL-dokumenterne giver ikke en garanteret tid fra RC/AC-off til tom DC-bus. Historisk sample hold-up er ikke samme som maksimal sikker udladningstid. Kontaktorer, reverse-diodestrømme og deres isolation ved øverste modul skal fortsat kvalificeres mod den valgte serieforbindelse.

Målepunkter til næste konstruktion og fejlfinding

Disse er foreslåede funktioner, **ikke allerede placerede PCB-testpunkter**:

Fremtidigt målepunkt	Reference / måling	Hvad det afgør
`TPB_SRC`	Ubeskyttet bus til BUS_NEG	RSP-sum, sourceoversving og shutdownforløb
`TPB_LOAD`	Beskyttet bus til BUS_NEG	Om clamp/afbrydelse faktisk holder alle peaks under den kvalificerede grænse
`TPB_OVP_SENSE`	Divider-node til dens lokale senseground	Tærskel, offset, filterdelay og overdrive
`TPB_FAULT`	Latchet fault til lokal logicground	Udløsning, reset og afbrudt hjælpeforsyning
`TPB_GATE_S`	Gate **til hver MOSFETs egen source**, ikke BUS_NEG	Gateforsinkelse, UVLO og VGS-oversving
`TPB_DUMP_I`	Dokumenteret strømtransducer/shunt	Regen-/induktiv energi til dumpvej
Modulstatus / separate enable	Hvert moduls egen isolerede reference	Om begge moduler stopper; P_OK er ikke præcis 55 V-good

Før integration kræves uafhængig review af det faktiske beskyttelseskredsløb og derefter afgrænsede målinger med eksternt strøm-/energibegrænset kilde. Det konkrete kvalifikationsresultat skal indeholde worst-case tærskel og protected-peak, fuld gate-/VDS-bølgeform, temperatur/SOA og energi ved startup, OV, afbrudt hjælpespænding og reverse current. Dokumentationen må ikke mærkes testet alene fordi en JSON-beregning eller KiCad ERC passerer.

Præcis reststatus

Kandidat-controller, driver, comparator og et 200 V switch-MOS-datablad er verificeret og arkiveret. Reaktionstid, bulkenergi, linear-SOA og regen er nu konkret beregnet med synlige antagelser. Den eksisterende 120 V / 150 V-fase er **stadig ikke kvalificeret til RSP-bussen**. Den aktuelle showstopper er mangel på et faktisk dimensioneret og kvalificeret hurtigt clamp-/afbrydelsestrin med bounded sourceforløb, varmt MOS-SOA og energiabsorptionsvej. Højere komponentratings eller lavere setpunkt er relevante designmuligheder, men de erstatter ikke analysen af controllergrænser, switch-node-ringing, fælles fasekontrol og reverse energy.

DC-afbryder med fast serieimpedans — betinget designforslag

Status 10. oktober 2026: **nyt konkret kredsløbsforslag med efterviselig acceptgrænse, ingen fysisk kvalifikation eller fabrikationsfrigivelse.** Forslaget bruger den eksisterende 110 V front-end og en fast serieimpedans, separat beskyttet kapacitet, hurtige spændingsdetektorer og låst DC-afbrydelse. Modellen kan holde sig under 120 V ved de udtrykkelige grænser nedenfor. Disse grænser er konstruktionskrav, som endnu mangler komponent- og måleevidens.

Det er et alternativ til en lineær 40 A pass-clamp. IPP110N20N3 G undersøges **kun som switch**. Den tidligere lineære SOA-afvisning gentages ikke som løsningen. Ingen KiCad-fil, eksisterende BOM eller tidligere hoveddokument er ændret af denne undersøgelse.


Konkret arbejdspunkt og acceptkrav

Parameter	Foreslået fuldt kvalificeret grænse	Faktisk status
R_LIMIT	50 mΩ mål; **47,5 mΩ minimum** og 52,5 mΩ maksimum gennem temperatur, aldring og faultpulser	Modstand/bank, køling, induktans og pulsdata **TBD**
C_PROTECTED	2.200 µF mål; **1.760 µF effektivt minimum** / 2.640 µF maksimum	Separat bank kræves; ikke den eksisterende fases bulk; komponenter **TBD**
Bankens højfrekvente ESR	**Højst 1,0 mΩ** i det relevante faultforløb, inklusive forbindelser	**TBD**; en vilkårlig 2.200 µF elektrolyt opfylder ikke dette ved mærkeværdien alene
Sourcebound	**Højst 160 V ved NODE_F**, inklusive source-side ringing	**Ikke fabrikant- eller måleverificeret**
Fuld detection→åben effektvej	**Højst 5,0 µs**, med den faktiske switchbank, filtre, forsyninger og temperatur	**Ikke verificeret**
Beskyttet terminalringing/ESL-tilskud	**Højst 1,0 V** oven på RC+ESR-resultatet	Clamp, returløb og layout **TBD**
Kritisk beskyttet terminalgrænse	Under **120 V**, altså under 119 V i RC+ESR-modellen med 1 V reserve	Den eksisterende fases proceduregrænse
Seneste protected-OV-start	Højst **114,880 V**, inklusive tærskelfejl og nødvendigt comparatoroverdrive	Reference, divider og temperaturbudget **TBD**

R_LIMIT må **aldrig bypasses**, heller ikke efter precharge. ±5 % er hele R-budgettet; en del købt med ±5 % initial tolerance har ingen ekstra plads til negativ TCR/aldersdrift. Tilsvarende er −20 % hele C-budgettet, ikke blot en tilladt indkøbstolerance før temperatur, DC-bias og aldring. C_PROTECTED's effektive mikrosekundrespons, ESR/ESL og pulsstrøm skal kvalificeres som en bank med den faktiske kabling.

De 160 V er et eksplicit integrationskrav, ikke udledt af RSP's OVP. **134,4 V er summen af de to modul-OVP-tærsklers øvre endepunkter; det er ikke en maksimal transientspænding.** Hvis en sourcebound på 160 V ikke kan etableres, må dette arbejdspunkt afvises eller dimensioneres om. Modellen accepterer ikke en ubounded source.

Blok- og forbindelsesdiagram



Betinget blokdiagram for DC-afbryderen

PNG- og SVG-figuren genereres uden native CAD-påstand med `python3 scripts/bus_disconnect_envelope.py --diagram`. Markdown-filen indeholder også samme funktionsarkitektur som redigerbar Mermaid-kilde.

De konkrete forbindelser er:

- R_LIMIT ligger mellem NODE_F og NODE_PRE, efter DC-sikringen og før **begge** energiveje. Q_PRE/R_PRE bypasser kun Q_MAIN; de bypasser ikke R_LIMIT.

- Q_MAIN består som arbejdskandidat af fire parallelle N-MOSFETs i hver halvdel. Drain på den ene bank går til NODE_PRE, drain på den anden til BUS_PROTECTED. Alle otte sources mødes i den fælles flydende source-node. Hver MOS får egen gate-R og gate/source-pulldown; værdier og layout mangler.

- TPSI3050 VSSS går til denne **fælles MOS-source**, og VDRV driver gates. VSSS må ikke uden videre bindes til BUS_NEG. Primary VSSP, spændingsmåling og faultlogic refereres til BUS_NEG med Kelvin-forbindelser.

- Q_PRE kræver sin egen switch-/gatefunktion med tovejs spærring i OFF; dens gatesupply må ikke kortslutte Q_MAIN's flydende reference. Precharge-driver og MOSFETs er TBD.

- C_PROTECTED og et eventuelt dump ligger mellem BUS_PROTECTED og BUS_NEG tæt på switch/faseindgangene. Der må ikke være en ubeskyttet direkte forbindelse fra BUS_SRC til effektfasens VIN.

- D_FLY har **anode NODE_PRE og katode NODE_F**. Når Q_MAIN åbner, giver denne kilde-side diode et strømreturløb over R_LIMIT og den indrammede sløjfeinduktans. Den leder ikke strømmen gennem BUS_PROTECTED som normal dumpvej. Den er et komponent-/layoutkrav, ikke en kvalificeret diode.

- Induktans uden for D_FLY-løkken, source-side nodeoversving og diode-forward-recovery kræver deres egen snubber/clamp. Den verificerede 160 V-bound skal gælde på den faktiske NODE_F under dette forløb.

- Begge RSP-moduler slukkes via hver sin isolerede enablefunktion. PE/FG/chassis indgår ikke i den flydende logicground eller stopkontakterne.

En udgang, som regenererer ind i BUS_PROTECTED, har stadig brug for dump/stop. En bidirektional OFF-switch isolerer energien; den fjerner den ikke. Dette input-step-envelope gælder ikke som et reverse-energy-bevis; dump kvalificeres særskilt som beskrevet i `docs/bus-protection.md`.

Tærskler, latch og default OFF

Et konkret detektorsæt er hurtige TLV3501-funktioner for SRC_OV, SRC_UV, PROT_OV, PROT_UV og AUX_UV. Følgende setpunkter er designkrav, **ikke færdige divider- eller referencenumre**:

Funktion	Foreslået setpunkt / samlet fejlbudget	Rolle
SRC_OV og PROT_OV	114,0 V; samlet tærskelfejl højst ±0,65 V over det kvalificerede temperaturinterval	Hurtig SET-fault; max threshold 114,65 V
Comparatoroverdrive for OV	5 mV på input; højst 0,230 V yderligere busstigning til nødvendigt overdrive	Startbound 114,880 V; min dividergain skal understøtte konverteringen
SRC_UV	103,0 V mål; fejl højst ±0,65 V	Fjerner enable før utilstrækkelig sourceforsyning
PROT_UV	101,0 V mål; fejl højst ±0,65 V	Aktiv i RUN; beskytter mod buskollaps/afbrudt effektvej
AUX_UV	Skal udløse mens den holdte logicrail stadig er **mindst 3,1 V**	Holder styringen aktiv til EN er sikkert LOW

Det tidligere normalbudget er 107,525–112,475 V før ripple; R_LIMIT kan ved 40 A og 52,5 mΩ reducere loaded minimum til cirka 105,425 V før FET/kabeltab. UV-setpunkterne har dermed et begrundet arbejdsområde. Faktisk moduldynamik, ripple, total tab og LTC3779-operation tæt på buck-boost skal verificeres; denne tabel kvalificerer ikke 100 V / 40 A-regulering.

Faultlatch er SET-prioriteret. Enhver hurtig fault skal overstyre RESET og straks deaktivere Q_MAIN, Q_PRE og alle faser. MCU/UI kan kun anmode om start/reset; den kan ikke overstyre en aktiv hardwarefault. EN har fysisk pulldown og en AND-funktion, som kræver AUX_GOOD, SOURCE_WINDOW_GOOD, clear fault og precharge-/gateinterlocks. Manglende logicforsyning giver ingen HIGH-enable. Startup/POR skal sætte fault/disable, så strøm tilbage ikke automatisk genstarter efter et power loss.

PROT_UV forventes aktiv under opladning af en tom bus. Den må kun maskeres i den dokumenterede PRECHARGE-state, hvor Q_MAIN og effektfaser er OFF; SRC_OV, SRC_UV, PROT_OV og AUX_UV er fortsat aktive. Når Q_MAIN er verificeret ON, aktiveres PROT_UV før effektfaserne kan starte. En fault eller timeout i enhver state kræver bevidst reset og ny precharge.

Fabrikantdata kontra delaykrav

Eksisterende originale kilder er `references/TPSI3050.pdf` (SLVSGO9C), `TLV3501.pdf` (SBOS321E), `TPS3700.pdf` (SBVS187G) og `IPP110N20N3G.pdf` (Rev. 2.3). Proveniens ligger i `references/bus-protection-sources.json` og `references/sources.json`.

Led	Dokumenteret grænse / faktisk vilkår	Allokeret krav
Sensefilter/inputsettling	Divider, reference og filter er ikke valgt	≤0,500 µs

Led	Dokumenteret grænse / faktisk vilkår	Allokeret krav
TLV3501	Side 6: max 12 ns ved 5 mV overdrive / 100 mV inputstep over −40...125 °C; karakteriseret, ikke production-tested. Intet generelt zero-overdrive-/langsomt-rampbevis	0,012 µs under kvalificerede inputforløb
Faultlatch/AND/EN	Logic-MPN og input-/outputloads mangler	≤0,250 µs
TPSI3050 OFF	Side 10: max 3 µs EN→VDRV10 % i 3-wire ved specificeret 100 pF load, CDIV1/2 = 3,3 nF og RPXFR = 7,32 kΩ	3,000 µs delbudget; faktisk bank skal kvalificeres
Yderligere loaded gate/current interruption	Afhænger af Qg, gate-R, hot-MOS og layout	≤1,000 µs
Ekstra margin	Ikke en målt delay	0,238 µs
Hele kæden	Max er endnu ikke bevist med de faktiske dele	**≤5,000 µs**

TPSI3050's 3 A peak sink og 1,7 Ω low-driver-resistance er **typiske**, ikke garanterede minimums-/maksimumsgrænser (side 7). Derfor giver Qg/3 A kun et estimat. Ved primærforsyningstab er 100 µs timeout **typisk uden max** (side 10). Denne timeout indgår ikke i det hurtige faultbudget.

TPS3700 side 7 angiver 18/29 µs som typiske propagationtider uden maksimum. Den kan supervisere langsommere vinduer/startup, men den dokumenterer ikke 5 µs-stopkæden. Dens startup-state er først korrekt efter op til **450 µs** (side 6); enable skal holdes OFF under supervisorstartup. TLV3501's offsetmaksimum på ±6,5 mV er ved 25 °C (side 5), så ±0,65 V samlet systemfejl over temperatur kræver mere data/afgrænsning og faktisk reference-/dividerkvalifikation.

Efterviselig RC+ESR-model

Kør:

```
python3 scripts/bus_disconnect_envelope.py
```

Scriptet gemmer `exports/analysis/bus_disconnect_envelope.json`. Det bruger SI-enheder, no-load som worst-case for stigende protected-bus, fast R og en lumped C+ESR. FET-RDS(on) bidrager ikke til den garanterede R; den ukvalificerede ekstra modstand må ikke bruges til at bestå. ESL/kabelringing ligger i den særskilte 1 V-bound.

Med `Rs = Rmin`, `Re = ESRmax`, `τ = (Rs + Re) × Cmin`, en bounded source-step `Vs` og start `V0` er den **terminale** protected-spænding:

$$Vterminal(t) = Vs - (Vs - V0) \times Rs/(Rs + Re) \times \exp(-t/\tau)$$

Den direkte ESR-step er medtaget. Med nul ESR reduceres udtrykket til den almindelige RC-opladning. Den seneste tilladelige åbning før target `Vt` er:

$$tmax = \tau \times \ln[(Vs - V0) \times Rs / ((Vs - Vt) \times (Rs + Re))]$$

Er den øjeblikkelige ESR-step allerede over target, bliver den tilladte tid nul. En ubounded/modstridende source, Rmin, Cmin, ESRmax, start, delaymax eller ekstrapeak giver **model_valid = false / model_accepts = false**. Fysisk kvalifikation kræver desuden verificerede bounds, varmt switch-SOA, pulse-/termikdata, reset/hold-up og de faktiske energi-/returløb.

Hvor hurtigt skal afbryderen åbne?

Tallene i hver celle er **ideal ESR=0 til 120 V / ESR=1 mΩ til 119 V**, i µs. Sidste del reserverer 1 V til kvalificeret ringing. Cmin er 1.760 µF og Rmin er 47,5 mΩ.

Faultsource	Start 110 V, upstream detection	Start 112,475 V, upstream detection	Sen protected detection, start 114,880 V
134,4 V	44,09 / 37,51	35,15 / 28,38	25,43 / 18,46
150 V	24,05 / 19,98	18,71 / 14,53	13,17 / 8,87
160 V	18,65 / 15,16	14,41 / 10,83	10,07 / **6,40**
200 V	9,85 / 7,22	7,52 / **4,83**	5,19 / **2,46**

Den langsomste tilladte detektion er protected-OV efter busstigning. Man må ikke antage, at upstream-detektoren altid nåede at udløse ved 110 V. Dette er årsagen til, at den tredje kolonne også skal bestås.

Med 5,0 µs openingdelay, 1 mΩ ESR og **1 V tillæg** bliver totalpeaks:

Faultsource	Start 110 V	Start 112,475 V	Start 114,880 V
134,4 V	112,86 V	115,15 V	117,37 V
150 V	114,05 V	116,34 V	118,56 V
160 V	114,82 V	117,10 V	**119,32 V**
200 V	117,87 V	**120,16 V: FAIL**	**122,38 V: FAIL**

Dermed er der et konkret, matematisk accepteret **160 V-envelope med cirka 0,68 V restmargin**, hvis alle bounds virkelig gælder. 200 V-envelope afvises ved det høje normal-/protected-trip-startpunkt. For 200 V / protected-start kræver samme 5 µs/ESR/119 V-target omtrent 4.478 µF nominalt ved et fuldt −20 %-budget; det gør heller ikke 200 V-switchens rating tilstrækkelig.

ESR er afgørende: ved 160 V / sen protected-start giver ESR = 0 / 1 / 2 / 5 / 20 mΩ før ringing cirka **117,50 / 118,32 / 119,12 / 121,33 / 129,56 V**. Derfor er en separat bulkbank med kun kapacitansangivelse ikke et efterviseligt beskyttelseskredsløb.

Kontinuerlige tab og pulsstrøm

Busstrøm	Nominelt R-drop / R-tab	Ved Rmax = 52,5 mΩ
38,28 A	1,914 V / 73,27 W	2,010 V / 76,93 W
40,00 A	2,000 V / 80,00 W	2,100 V / 84,00 W

R-bankens kontinuerlige termiske kvalifikation skal derfor understøtte mindst 84 W ved den faktiske kabinet-/case-temperatur plus konstruktionsmargin; eksempelvis en **150 W effektiv rating under de dokumenterede kølebetingelser** er et valgkrav, ikke en påstand om en eksisterende 150 W-del. Tabellen er et fast-current-eksempel; de ekstra tab skal med i systemets effekt-/kølebudget og faktiske busstrøm. Rootberegningen i `exports/analysis/design_budget.json` løser separat `110 × I − 0,061 × I² = 4.210,526 W`: nominelt cirka **39,126 A, 107,613 V efter busstage, 93,38 W busstage-tab og 703,73 W samlet varme**; Rmax-casen giver cirka 708,11 W. Tallene bruger uverificeret convertereffektivitet/hot-RDS og ændrer ikke kvalifikationsstatus. Ved 100 V ud er ideal duty omkring 92,93 %, så den eksisterende LTC3779 må vurderes i buck-boost-området. Det oprindelige cirka 602 W-budget indeholder ikke dette nye trin.

Peakstrøm med ESR ignoreret for den konservative currentscreen er `(Vfault − Vinitial)/Rmin`. Fra 110 V giver 134,4 / 150 / 160 / 200 V henholdsvis **514 / 842 / 1.053 / 1.895 A**. Disse er korte opladningspulser gennem afbryder, modstand, kondensatorbank og terminaler, ikke en mulig 40 A-kontinuerlig last. Kildens outputkapacitet/impedans skal måles; den faste R er den del af

minimumimpedansen, som ikke må forsvinde ved en anden kabling.

Cmax = 2.640 µF og ESR=0 bruges til konservativ currentscreen/pulseenergi. I 5 µs fra 110 V giver R_LIMIT cirka **0,060 / 0,162 / 0,253 / 0,820 J**, med initialeffekt cirka 12,5 / 33,7 / 52,6 / 170,5 kW. Kort energi er ikke i sig selv en terminal-, spændings-, induktans- eller pulsstrømsrating. Efterfølgende induktiv freewheelenergi lægges oveni.

Originale mulige effektmodstandskilder blev afprøvet via normal HTTPS: `www.ohmite.com/hs-series/` og `www.vishay.com/docs/50050/lps300.pdf` gav proxy CONNECT 403. Ingen gentaget retry eller omgåelse blev brugt. Der er derfor ingen ny manufacturer-verificeret R-MPN og ingen ny PDF-proveniensfil med gættede komponentdata. R/C-bank, terminaler og powerdiode forbliver konkrete **TBD-valg mod kravene**, ikke modelnavne fra hukommelsen.

Switchbank og gateforsyning

Arbejdskandidaten er **4 + 4 IPP110N20N3 G**, to common-source halvbanker. Originaldatabladet side 1–4 angiver 200 V VDS, 352 A pulsed ID ved Tc=25 °C med SOA-henvisning, 11 mΩ max ved 10 V gate/25 °C, Qg max 87 nC ved 100 V/44 A og Ciss max 7.100 pF ved databladets betingelser.

En foreløbig cold-current-screen med antaget 25 % dynamisk ubalance kræver mindst 2 / 3 / 4 / 7 parallelle MOSFETs per halvdel for de fire sourcecases fra 110 V. Det er **ikke** et varmt SOA-bevis eller dokumentation for denne ubalance. Ved turnoff ses samtidig strøm og VDS, og hot-case, gate-R, kHz-faseindkobling, parasitter og failure-short skal kvalificeres. En 200 V sourcecase har ingen ratingsmargin i et 200 V-varenummer; det afvises også af et foreløbigt **180 V VDS-designloft**, før inductive overshoot er lagt til.

For 4 + 4 og en **antaget** 2× varm RDS(on) er bankparrets R cirka 11 mΩ, tab ved 40 A cirka 17,6 W og drop 0,44 V. Sammen med R_LIMIT er nominelt tab ved 40 A cirka 97,6 W og drop 2,44 V. Hot-RDS-faktoren er ikke en garanteret temperaturgrænse.

Otte MOSFETs har samlet 696 nC Qg ved databladets 100 V/44 A-test; det er ikke et fault-charge-max ved 160 V/329 A per MOS. Qg/3 A giver 0,232 µs **typisk estimat**, ikke en garanteret gate-off-tid. Summen af databladets Ciss-max er 56,8 nF; den ligger langt fra TPSI3050's 100 pF delaytest. Max 3 µs kan derfor ikke løftes direkte til den faktiske bank.

Et kandidatkrav til TPSI3050's CDIV1/CDIV2 er hver 4,7 µF med effektivt minimum 3,76 µF. De to seriekondensatorers effektive minimum er 1,88 µF; 696 nC charge giver cirka 0,370 V droop. Databladets side 4 tillader hver CDIV op til 40 µF og kræver CDIV2 ≥ CDIV1 med samme type/tolerance. Det større reservoir ændrer startup og afviger fra delaytestens 3,3 nF; readiness og loaded delay skal kvalificeres. Gate-supply-ready og faktisk VGS/effektvej skal verificeres før DUT/effektfaser aktiveres; en typisk tidsforsinkelse alene kan ikke bevise startup.

Precharge og strøm tilbage efter en fault

Arbejdskrav: separat bidirektional Q_PRE, R_PRE = 100 Ω mål / 95–105 Ω gennem fuldt tolerancebudget; hoved-R forbliver i serie. Effektfaser og DUT-output er OFF. Sourcewindow og hurtige OV/AUX-faults er aktive under opladning.

Ved 110 V, Cmax 2.640 µF og Rpre/Rserie-max tager det cirka **1,304 s** at komme inden for 1 V. Energi til precharge-resistansen er højst cirka **15,97 J** i dette no-load-eksempel. Før OV ved source≤114,65 V bliver initial strøm cirka 1,206 A, Rpre-effekt højst 138,36 W og samlet normal chargeenergi cirka 17,35 J. Det er før-OV-tal, ikke hele faultkvalifikationen.

En pludselig 160 V sourcefault kan give op til **1,684 A / 269,47 W** i minimum 95 Ω indtil Q_PRE åbner. Et særskilt kvalificeret 5 µs kill giver højst cirka 1,35 mJ yderligere resistorenergi i dette worst-current-eksempel. Precharge-branchens controller må ikke vente på den langsomme startup-timeout for OV; både Q_PRE og Q_MAIN skal reagere på hurtig fault.

Foreslået timeout er **2,0 s**. Et kortsluttet protected-load ved højeste før-OV-source kan afsætte op til **276,73 J** i Rpre gennem denne tid. Resistor, switch og termination skal derfor kvalificeres for dette forløb,

eller timeout/strømgrænse reduceres og precharge dimensioneres om. Normal chargeenergi alene kvalificerer ikke en kortslutning.

MAIN-close kræver AUX/driver-ready, clear latch, sourcewindow og målt |NODE_PRE − BUS_PROTECTED| ≤1 V. Den ideelle equalization-puls gennem hoved-R er da højst cirka 21,1 A før parasitter. Q_PRE beholdes ON indtil Q_MAIN/gates og main voltage path er verificeret; derefter slukkes Q_PRE. PROT_UV aktiveres, og først da må effektfaser/DUT-enable gå ON. Timeout, manglende MAIN_OK, OV, UV eller supplyloss sætter fault og lader begge energiveje OFF.

AUX-loss og source-side induktiv energi

Logic/TPSI-primary får en **separat BUS_NEG-refereret isoleret hjælpeforsyning**. RSP-modulernes lokale AUX12/RCG må ikke forbindes indbyrdes som en fælles rail eller bruges til gatebankens effekt uden deres fabrikantbegrænsning. Et hold-up-eksempel er 10 µF / minimum 8 µF, total held-rail load højst 50 mA og AUX_UV-trip mens heldrail≥3,1 V. Til TPSI3050's recommended minimum 3,0 V er der idealiseret **16 µs**, hvilket overstiger 5 µs stopkravet. Alle effektive C-, current-, diodedrop- og thresholdgrænser mangler kvalifikation.

TPSI3050 side 4 angiver max 20 µF primary CVDDP; hold-up/decoupling skal holde sig inden for de konkrete pinbetingelser. AUX-loss skal aktivt drive EN LOW mens rail/gatesupply endnu er gyldig; EN-pulldown og startup-disable giver default OFF. De 100 µs typiske supply-loss-timeout må ikke bruges som 5 µs-bevis. Et direkte kortsluttet holdrail eller fejl i hold-up-pathen er ikke dækket af dette kildeforsyningstab-eksempel; gate/faultarkitekturen skal kvalificeres separat for den failuremode.

Ved inputfaultens currentscreen på 1.053 A er induktiv energi $\frac{1}{2}$ L I^2: cirka **0,055 / 0,554 / 5,540 J** ved 0,1 / 1 / 10 µH. Det er allerede mere end hoved-R's 5 µs pulseenergi ved større L. En diode-loop over hoved-R kan lade denne energi aftage med omtrent L/R; ved 1 µH / 47,5 mΩ er tidskonstanten 21,1 µs. Diodepeak/flyback-forward-voltage, reverse recovery, modstandspuls, terminals og looplayout skal vælges til den faktiske strøm/energi. Ingen diode-MPN er kvalificeret.

Hvis hele 1 µH/1.053 A-energien i stedet dumpes i protected-C, stiger modellen til cirka **120,95 V**, altså over grænsen. 1 V-budgettet fra RC-peak118,32 V svarer kun til cirka **0,209 J**, eller højst cirka **0,377 µH** hvis al energien lander dér. D_FLY og source-side clamp skal derfor give et defineret returløb, ikke et implicit håb om MOS-avalanche eller protected-C. En kontaktor giver ikke dette returløb.

Acceptance og præcis frigivelsesstatus

JSON indeholder to særskilte resultater:

1. **Betinget matematisk accept:** 160 V / Rmin47,5 mΩ / Cmin1.760 µF / ESRmax1 mΩ / max5 µs / extra1 V / protected-startmax114,880 V giver under 120 V.

2. **Fysisk kvalifikation: FAIL:** sourcebound, effektiv R/C/ESR, hele loaded delay, tærskel over temperatur, ringing, varme/puls-SOA, capacitorpulse, auxiliary failure, precharge/flywheel/dump og reset/interlocks er endnu ikke dokumenteret. De manglende data sættes til `null/false`, og gatekontrollen kræver gyldige finite bounds inden for de anførte grænser.

Et nyttigt næste konstruktionsresultat er at kvalificere **disse målbare grænser** og vælge komponenter imod dem. Hvis et krav fejler, revideres envelope i scriptet: højere C, større fast R, mindre ESR, hurtigere komplet stop eller en lavere verificeret sourcebound. Der skal stadig vælges DC-sikring, terminaler, snubber/flywheel og reverse-energy-dump ud fra originaldata. Det eksisterende busproblem er ikke erklæret verificeret, og native diagram/PCB må ikke mærkes build-ready ud fra den betingede model alene.

Komponentdata, pinout og åbne indkøbsvalg

Revision: 10. oktober 2026. Denne gennemgang tager udgangspunkt i den aktuelle komponentliste med **206 poster**. Den supplerende [kritiske komponentmatrix](../bom/critical-components.csv) indeholder **85 poster**, herunder alle **14 valgte IC-, MOSFET- og netmodulreferencer**. Værdier, antal og footprintnavne er kopieret fra den samlede BOM; kredsløbene og den samlede BOM ændres ikke af matrixen.

Matrixen angiver producent, præcist varenummer, pinout/package, normale driftsgrænser, absolutte grænser, strøm-/effekt-/temperaturbetingelser, funktion, original kilde, revision, trykte sider og kildehash. Kritiske ubestemte dele står som **KRAV / IKKE VALGT**, med de dimensioneringskrav der faktisk findes i projektet. Et komponentnavn i en KiCad-footprint eller et 1206-/2512-mål dokumenterer ingen fabrikant-rating.

Der er ikke udført hardwaretest eller frigivet indkøb/fremstilling. Et verificeret datablad og korrekt pinmap dokumenterer komponentens angivne egenskaber; det dokumenterer ikke sløjfestabilitet, fejlrespons, termik, isolation eller hele forsyningens funktion.

Hvad matrixen dækker

Gruppe	Referencer og funktion	Kvalifikationsstatus
Effektcontroller	Effektfase U1, LTC3779EFE#PBF	Originalt ADI-datablad og native pinmap kontrolleret; landpattern rettet til fabrikantens mål; anvendelse og assembly er uafklaret
Effekt-MOSFETs	Effektfase Q1–Q4, BSC110N15NS5	Originalt Infineon-datablad, packagefamilie og funktionel padmap kontrolleret; SOA, transienter, køling og assembly mangler
Analog regulering og måling	Styrekort U1 OPA4192IPW, U2 INA240A2D	TI-originaler og pinmaps kontrolleret; lavstrømsnøjagtighed, headroom, clampautoritet og regulering er uafklaret
Reference og supervisors	Styrekort U3 LM4040AIM3-2.5/NOPB, U4 TPS3808G50DBVR, U5 TPS3700DDCR	TI-originaler og pinmaps kontrolleret; referencebudget beregnet med synlige antagelser, rail-off og tidsforløb er utestede
Fault-comparatorer	Styrekort U6/U7 TLV1704IPW	TI-original og pinmap kontrolleret; fault-low og forsinkelse ved den faktiske 5 V-forsyning kræver validering
Isolerede netmoduler	Netdel A1/A2 RSP-3000-48	Modelspecifikation og terminalmap kontrolleret; seriedrift, flydende offset, 55 V-belastning og systemintegration er ikke frigivet
ADI-referencekandidater	DFLS1200-7 på effekt- og styrekort; Murata GRM55DR72E105KW01L til effektkortets lokale 1 µF kondensatorer	Præcist navn og referenceværdi findes i ADI-demoens BOM; egne komponentdatablade og anvendelsen er ikke kvalificeret
Kritiske krav uden varenummer	Spole, shunter, bulk, HV-dividere, afkobling, kompensation, terminaler, sikringer, afbryder, enablekontakter og reverse-dioder	Krav og beregninger registreret; fabrikant-, mekanik-, puls-, temperatur- og systemreview mangler

De mulige INA190-lavstrømsområder og LTC4366/TPSI3050-busbeskyttelse er undersøgelser uden implementerede BOM-dele. Deres fabrikantdata og begrænsninger står i low-current-output.md og bus-protection.md. De er ikke præsenteret som monterede komponenter i denne matrix.

Driftsgrænser og absolutte grænser

Absolutte grænser er skadesgrænser; de er ikke anbefalede kontinuerlige driftspunkter eller et bevis for korrekt funktion. Testbetingelser skal læses sammen med tallene. Et typisk tal er heller ikke en garanteret maksimumsgrænse.

Komponent	Verificeret driftsområde	Separat absolut grænse eller anden begrænsning
LTC3779EFE#PBF	VIN 4,5–150 V; VOUT 1,2–150 V; valgt E-grade junction −40…125 °C	Flere HV-pins har også 150 V absmax: der er ingen spændingsreserve ved 150 V. DRVCC og BOOST−SW højst 11 V; ITH/SS/PLLIN følger den lokale V5-grænse. Projektets 120 V-proceduregrænse er fortsat gældende
BSC110N15NS5	Projektet bruger nominelt 10 V gate og 110 V DC-bus. Databladet angiver 150 V VDS-rating og mindst 150 V breakdown ved VGS = 0 V, ID = 1 mA	VGS højst ±20 V, Tj højst 150 °C. Der er ingen særskilt recommended-operating-tabel, som kvalificerer projektets ringing eller lineære drift
OPA4192IPW	VS 4,5–36 V, temperatur −40…125 °C	VS absmax 40 V; inputbeskyttelsesstrøm højst ±10 mA. Udgangsniveau og strøm skal vurderes ved faktisk last/common-mode
INA240A2D	VS 2,7–5,5 V, common-mode −4…80 V, temperatur −40…125 °C	VS absmax 6 V, common-mode −6…90 V. Den er ikke egnet direkte på en 100 V high-side
LM4040AIM3-2.5/NOPB	2,5 V shuntreference; eksakt I-grade −40…85 °C. A/I-varianten kræver op til 65 µA minimum over temperatur	Reverse-current absmax 20 mA; forward 10 mA; Tj højst 125 °C. Familien har andre temperaturvarianter, som ikke er det valgte varenummer
TLV1704IPW	VS 2,2–36 V, common-mode mellem rails, temperatur −40…125 °C	VS absmax 40 V, input mellem rails ±0,5 V med højst ±10 mA clampstrøm. En tilladt injektionsstrøm dokumenterer ikke korrekt rail-off
TPS3808G50DBVR	VDD 1,7–6,5 V; SENSE/MR/RESET 0–6,5 V; CT højst VDD	VDD/SENSE/MR/RESET absmax 7 V; CT højst VDD+0,3 V. Reset er ikke funktionelt garanteret helt ned til 0 V under alle laster
TPS3700DDCR	VDD 1,8–18 V; sense 0–6,5 V; outputs 0–18 V; junction −40…125 °C	VDD/output absmax 20 V; input 7 V; junction absmax 125 °C. Den aktuelle AUX5 ligger i driftsområdet
RSP-3000-48	180–264 V AC, 47–63 Hz; 48 V / 62,5 A / 3000 W nominelt; SVR 43–56 V	55 V × 62,5 A er over 3000 W og er ikke en frigivet rating. OVP 57,6–67,2 V er et shutdown-tærskelinterval, ikke en transientclamp eller maksimal faultspænding

De originale sider og de øvrige pin-grænser står i CSV-matrixen. Systemets mulige temperatur og effekt kan ikke fastlægges ud fra én IC's temperaturinterval: LM4040-variant, netmodul, øvrige dele og lokal opvarmning kan sætte lavere grænser.

Strøm, tab og regulatorens råderum

MOSFETens databladstal er ikke kortets strøm-rating. BSC110N15NS5 har ID max 76 A ved TC = 25 °C og 48 A ved TC = 100 °C. Ptot 125 W forudsætter TC = 25 °C; junction og den virkelige kølevej sætter grænsen. De 38 A i RDS(on)-testen er en testbetingelse. RDS(on) højst 11 mΩ gælder VGS = 10 V og Tj = 25 °C. Databladets puls-/avalanchetal skal vurderes med deres angivne strøm, temperatur, SOA og gentagelse; de frigiver ikke et 40 A-print eller et lineært pass-trin.

LTC3779 har ingen selvstændig 10 A/40 A-effektstrømrating. Eksterne MOSFETs, shunter, spole, kondensatorer og forbindelser bestemmer effektvejen. Dets 70–110 mV buck-valley-threshold er den maksimale threshold under databladstesten, ikke et matching-tal til fire 10 A-faser. Det native middelstrømsloft omkring 12,5 A er heller ikke præcis, justerbar laboratorie-CC.

OPA4192's ±65 mA short-circuitstrøm er **typisk**. Den beviser ikke, at den aktuelle diode/470 Ω-vej kan trække ITH til det nødvendige niveau under alle forhold. Lavspændingstabellen angiver højst 110 mV

outputheadroom med 10 kΩ last til midt-rail ved 25 °C; det er ikke en direkte garanti for den faktiske **100 mV IREF-buffer**. Referenceindgangenes belastning, opampens common-mode, offset, udgangsheadroom og temperatur skal med i det konkrete budget og afprøves.

INA240A2's gain er 50 V/V. Offset højst ±25 µV gælder blandt andet 25 °C, VS = 5 V, VCM = 12 V og REF1 = REF2 = VS/2. Det svarer til 25 mA ved en 1 mΩ shunt **under disse betingelser**, før andre fejl og temperaturdrift. Det aktuelle low-side-setup har common-mode nær 0 V og reference 0,1 V; et samlet fejlbudget og målinger mangler. Offsetdrift, shuntdrift og det cirka 212 mA nominelle kommandovindue gør dette kort utilstrækkeligt til dokumenteret beskyttelse ved få milliampere.

LM4040's current-budget bruger den konkrete 65 µA minimumsgrænse. Den genkontrollerede nominelle REF25-belastning er 694,211 µA; R13 = 2,49 kΩ giver cirka 309,8 µA resterende shuntstrøm ved AUX5 = 5 V. Et konservativt scenarie giver 104,30 µA, cirka 39,30 µA over minimum. Beregningens reference-, resistor-, supervisor- og ekstra-load-antagelser er synlige i `control_limits.json`; resultatet er statisk og beviser ikke referenceopstart eller rail-off.

Fault-output og forsinkelser

TPS3808G50's 4,65 V tærskel har ±2 % tolerance over −40…125 °C, så den kan ligge mellem 4,557 og 4,743 V. 10 nF CT giver cirka 57,64 ms nominel resetforsinkelse. Den typiske 20 µs SENSE-assertion har ingen angivet maksimumsgrænse, og der er ikke en direkte min/max-tabelpost ved 10 nF. Den angivne lave POR-forsyning gælder en bestemt resetlast og ramp; den dokumenterer ikke alle tilfælde med signal-backfeed.

TPS3700 har en separat intern 400 mV reference og hjælper med at opdage REF25-fejl. Positive thresholdgrænser er 396/400/404 mV; negative 387/394,5/400 mV. Hysterese, dividerfejl og outputtilstand under UVLO skal med i systemet. Startup har højst 450 µs efter VDD passerer 1,8 V, men de viste 18/29 µs comparatorforsinkelser er typiske ved 5 V, 10 mV overdrive og 10 kΩ pull-up.

TLV1704's VOL ≤0,9 V er specificeret ved IO ≤4 mA, 100 mV overdrive og VS = 36 V. Short-circuitsink 20 mA, leakage 70 nA og 460/560 ns propagation er typiske værdier under deres testbetingelser. Styrekortet bruger 5 V og kan have langt mindre overdrive: faktisk ENABLE-low, alle parallelle outputlækstrømme og faulttid skal kontrolleres. Ingen af disse databladstal skaber den manglende fejllås eller fysiske udgangsafbryder.

Native package- og pinoutkontrol

Del	Sammenholdt med fabrikant	Aktuel begrænsning
Effektfase U1	FE38(31): body 4,4 × 9,7 mm, pitch 0,5 mm, fjernede positionsnumre 23/25/27/29/31/33/35, EP39 til PGND	Native/library leadpads er korrigeret til 1,050 × 0,300 mm, centre ±2,775 mm, samlet yderbredde 6,600 mm. Det ligger i s.36's anbefalede 1,05±0,10 × 0,315±0,05 mm og 6,60±0,10 mm. EP/pastamønster, lodning, finepitch-clearance og termik kræver assemblyreview
Effektfase Q1–Q4	Infineon s.1/9: source1–3, gate4, drain5–8; pitch 1,27 mm; U08 package E 5,70–6,10 / D 4,80–5,35 mm	Native footprint har sourcepads1–3/gate4 og flere drainpads med fælles nummer5/net. CAD F.Fab er cirka 6,15 × 5,15 mm; package-/landpattern- og pastamønsterreview er ikke frigivet alene af dette familienavn
Styrekort U1	PW TSSOP-14; A OUT/−/+ = 1/2/3; B = 7/6/5; C = 8/9/10; D = 14/13/12; V+4/V−11	Pinmap og packagefamilie matcher; opampens fire kanaler kan ikke betragtes som uafhængig enkeltfejlsbeskyttelse
Styrekort U2	D SOIC-8; IN−1/GND2/REF2-3/NC4/OUT5/VS6/REF1-7/IN+8	Begge REF til IREF; NC4 til PGND er tilladt. REF1/REF2-navnene er nu rettet både i lokalt bibliotek og embedded schematic. TSSOP-varianten har en anden map
Styrekort U3	DBZ SOT-23; katode1/anode2/auxiliary3	Pin3 til anoden/PGND er udtrykkeligt tilladt af TI; der er ingen ukendt NC-funktion på dette ben
Styrekort U4	DBV SOT-23-6; RESET1/GND2/MR3/CT4/SENSE5/VDD6	RESET er open-drain; pinmap matcher. Intet bevis for ubetinget korrekt fejlrespons ved strømløs AUX5

Del	Sammenholdt med fabrikant	Aktuel begrænsning
Styrekort U5	DDC SOT-6/SOT-23-THIN; OUT A1/GND2/INA+3/INB−4/VDD5/ OUTB6; pitch 0,95 mm	Funktionsmap/package-ID matcher. Den arkiverede PDF har ikke den detaljerede DDC mekanik/landpattern; fabrikant-landpatternreview er derfor åbent
Styrekort U6/U7	PW TSSOP-14; ch1 OUT/−/+ = 2/4/5; ch2 = 1/6/7; ch3 = 14/8/9; ch4 = 13/10/11; V+3/V−12	Biblioteksunits C/D svarer til fabrikantens kanal4/3; de fysiske pinmaps matcher. Alle outputs er knyttet til ENABLE
Netdel A1/A2	TB1 L/N/FG, CN2/CN3 terminalmap og separate lokale control-/senseforbindelser	Chassisdiagrammet bruger passive terminalsymboler, ingen net-PCB. Pinmap er ikke working-voltage- eller modelserie-kvalifikation

Pin/pad-overensstemmelse i `inventory.json` og fabrikant-pinout er forskellige kontroller: den første sikrer, at diagram og PCB stemmer; den anden kontrollerer, om modellen beskriver den faktiske komponent. Geometrisk DRC og en pinmap-kontrol frigiver ikke assembly eller elektrisk funktion.

Ubestemte valg er fortsat krav

Spolen er 150 µH med Irms ≥15 A og varm Isat ≥25 A som projektniveau. Det er ikke data fra en valgt fabrikant. DCR, kernetab, AC-viklingstab, varm mætning, terminaler, spændingsstress og køling er åbne.

De fire 47 µF/200 V bulk-kondensatorer har ingen valgt serie. Det generiske D12,5 mm/P5 mm-footprint dokumenterer ikke faktisk størrelse, ripple eller levetid. Inputbankens idealiserede 5,013 A RMS kræver reel margin og temperatur-/frekvensderating. De 1 µF/250 V Murata-kandidater følger ADI-reference-BOM'en; egne bias-/ripple-/landpattern-data mangler. Nominal kapacitans er ikke effektiv kapacitans ved høj DC-bias.

HV-dividere kræver faktisk resistorserie med tolerance, voltage coefficient, working-voltage, puls- og temperaturdata. Den passive måledel kræver 130 kΩ/0,1 %/mindst 100 V og 0,25 W i de øvre grene; 1206-målene alene beviser ikke disse ratings. En åben bundgren kan sende en meget højere spænding mod monitor og 50 V-filterkondensatorer; kortet har ingen aktiv clamp.

`SHUNT_EXT` og `SHUNT_EXTERNAL` er **to krydsreferencer til samme krævede fysiske 1 mΩ fireterminalshunt** ved fælles måling. De er ikke to shunter, som skal indkøbes automatisk. Mindst10 W/50 A DC er endnu et krav uden valgt fabrikat. Dets Kelvin-ledninger bærer ingen 40 A-laststrøm.

Der er ingen frigivne sikringer, netafbryder, kontaktor, nødstop, reverse-dioder eller højspændingsterminaler. Gruppens 32 A og et generisk kontakt-/stiksymbol er ikke komponentratings. Reverse-dioderne over modulerne skal dimensioneres for faktiske strøm-/energibetingelser og faultbus; de beskytter mod negativ modulspænding, ikke mod stigende positiv serie-bus.

Kilder og næste kvalifikation

Originaler findes i `references/`. `references/sources.json` og de enkelte fabrikantmanifestfiler angiver officielle URL'er og SHA-256; matrixen viser hash for den konkrete lokale kilde. De seks TI-manifestoriginaler er sammenholdt med bytes/hash, og `OPA192.pdf` og `OPA2192.pdf` indeholder samme SBOS620E-snapshot. Her bruges de trykte sidenumre i PDF'erne. Generiske krav kan godt henvise til et controllerdatablad for dimensioneringsmetoden; sådan en reference er **ikke** et datablad for den endnu ukendte passive del.

DFLS1200-7 er ikke fabrikantkvalificeret ved hjælp af en distributørside eller en lignende diode. Normal HTTPS-adgang til `www.diodes.com` gav HTTP403; den eksisterende ADI-reference er det nuværende evidensniveau. De konkrete Vf/leakage/Cj/puls-/packagegrænser skal verificeres før brug i bootstrap, CV-servo eller CC-clamp.

Næste review skal vælge de manglende præcise varenumre, afslutte komponenternes mekanik/assembly og kontrollere deres faktiske drifts-/fejlforløb. De to RSP-modulers 134,4 V OVP-thresholdbudget mod effektfasens 120 V-proceduregrænse skal løses med en konkret kvalificeret beskyttelse, før effektprøve.

Fasedeling/railfejl, udgangsafbrydelse, lavstrømsområder, 0 V-udladning, termik, loops, isolation og fysisk test resterer som angivet i validation.md.

Ændringer og tekniske beslutninger

Revision: 10. oktober 2026. Arbejdet fortsætter i den eksisterende projektmappe. Det fungerende målekorts kredsløb og routing er bevaret.

Ændring	Begrundelse og evidens	Status
Styrekortets off-grid placeringer rettet	KiCad ERC pegede på konkrete lednings- og pinender; flyttet til elektrisk grid	Aktuel ERC uden advarsler eller fejl
LM4040 pin 3 til PGND	TI tillader forbindelse til anoden; lokalt symbol viser faktisk tilladt pinfunktion	XML og PCB stemmer, ingen NC-paritetsfejl
INJ-low erstattet af IMON-low	Den absolutte 1,1 V INJ-grænse låste start fra afladt udgang ved høj spændingskommando	Statiske KCL-startpunkter passerer; tidsforløb er ikke testet
R13 beholdt på 2,49 kΩ	En indledende summeringsfejl gav 796 µA referencebelastning. KCL fra aktuelle BOM-/XML-grene og uafhængig genkontrol giver 694,21 µA	Kortvarig ændring til 2,00 kΩ er tilbageført; konservativt static-scenarie har 39,3 µA reserve over 65 µA
Styrekortet routet	Funktionel placering, direkte Kelvin, lokal afkobling og eksplicit HV-divideområde	211 terminaler, ERC/DRC/paritet bestået; hardwarefunktion ikke målt
Effektfasens layout afsluttet	Hovedstrøm, gate, bootstrap og Kelvin-ruter er forbundet; C14 er på bagsiden	1551 segmenter / 111 vias, ERC/DRC/paritet bestået, nul åbne forbindelser; ingen fysisk kvalifikation
U1-landpattern korrigeret	LTC3779 Rev. A s.36 anbefaler 1,05±0,10 × 0,315±0,05 mm og 6,60±0,10 mm yderbredde	Aktuelle pads 1,05 × 0,300 mm, centre ±2,775 mm; ingen regellempelse eller ændring af pinpitch
Effektlayout kan genskabes	Generatoren genafspiller slutgeometrien fra power_routing_plan.json efter kontrol af fysiske pad/net-par	Isoleret regeneration giver ERC/DRC PASS og identisk routing-plan SHA-256
INA240REF-navne og IC-metadata rettet	TI SOIC-8 bruger REF2 på pin3 og REF1 på pin7; begge er allerede forbundet til IREF. OPA4192/TLV1704 fik egne databladslinks	Ingen elektriske netændringer; styrekortet genkontrolleret med alle211 forbindelser og ERC/DRC PASS
Fire faser behandlet som hypotese	Fælles ITH har uløste V5-/fasefejl-grænser og dokumenterer ikke middelstrømsdeling	Sensitivitetsmodeller viser ubalance; ingen færdig 40 A-fasekonstruktion
Fire uafhængige strømservoer udviklet som studie	AMC3302 isoleret måling af hver2 mΩ-gren, separat PI og NMOS-sink til lokal ITH	Native énkanalsstudie og firefasemodel; anti-windup, fault-latch, fysisk integration og plantidentifikation mangler
CC-kompensation ikke frigivet	Antagne plant-modeller giver lav eller negativ margin med 1 nF; den faktiske strømsløjfe mangler identifikation	Ingen påstået valideret komponentændring eller hardwarestabilitet
INA190 lavstrømskandidat bruger 0,2 V reference	0,1 V ligger på RVRR-testvinduets nedre kant; 0,2 V giver margin ved referenceusikkerhed	Undersøgelse uden native kredsløb; det eksisterende INA240-korts 0,1 V er bevaret

Ændring	Begrundelse og evidens	Status
Lavstrøms-loop undersøgt særskilt	24 antagne gm/gatepol-tilfælde giver mindst55,69° margin og op til294 ms indsvingning	Ingen kompensationsfrigivelse; hurtig fejlbeskyttelse og post-bulk pass-kredsløb mangler
Busbeskyttelse ikke erklæret løst	Step-/delaymodel, clamp-tolerance og fabrikant-SOA viser konkrete manglende marginer	RSP-seriebus må ikke kobles til prototypefasen før kvalifikation
Komponentkrav holdt særskilt fra verificerede varenumre	Spole, flere passive effektdele, terminaler og beskyttelsesdele er endnu ikke valgt	BOM-status angiver uafklarede valg, ingen komplet indkøbsfrigivelse
85 kritiske komponentposter gennemgået	Originale fabrikantdata, betingelser, pinmaps, drifts-/absmax-grænser og kildehashes	Separat kvalifikationsmatrix;206-posthovedlisten bevares, åbne passive valg er markeret

Aktuelle tal ligger i JSON-rapporterne. Negative HV-kontroller ændrer kun midlertidige kopier og kontrollerer originale filhashes. De viser aktive CAD-regler, ikke isolation, temperatursikkerhed eller fejltolerant drift.

Ingen hardwaretest, 4 kW-prøve, GitHub-publicering eller fabrikationsfrigivelse er foretaget. Miljøindstillingerne er en gemt kladde; publicering og verifikation fra en ny cloudtask er separate trin.

Afsluttende afleveringsstatus

Revision: 10. oktober 2026. Arbejdet er fortsat direkte i det eksisterende SWM-PORWER-SUP. Målet er stadig 230 V AC på 32 A-kreds til galvanisk isoleret, flydende 0–100 V / 0–40 A laboratorieudgang. **Den samlede 4 kW-forsyning er endnu ikke et færdigt eller frigivet hardwaredesign.**

1. Færdigt CAD-arbejde

Målekortet, det eksperimentelle CV/CC-styrekort og den eksisterende LTC3779-effektfase har native diagrammer og forbundne PCB'er. Effektkortet er firelaget 135 × 90 mm; de tidligere åbne forbindelser og geometriske fund er rettet. Bootstrap C14 sidder på bagsiden. TG1 er kortet fra 43,46 til 28,38 mm; driver–R11–Q1 har cirka 32,0 mm routet kobber, og gate/source-sløjfen kræver fortsat fysisk review. Controllerens landpattern er korrigeret efter originalt ADI-datablad. Styrekortets INA240REF1/REF2-navne og OPA4192/TLV1704-databladsmetadata er rettet uden ændring af elektriske net.

Netdelen har et native chassisdiagram for to RSP-3000-48, AC-parallelindgang, PE, lokale sense-/enableledninger og beskyttelseskrav. Der er ingen net-PCB.

Det nye fasestrømstudie er tegnet i `design/control/studies/phase_sensor_study.kicad_sch`. Én kanal viser AMC3302, ekstern 2 mΩ-Kelvin-shunt, differentialforstærker, PI-gren og separat NMOS-sink til én lokal ITH. Det er **ikke integreret i de routede kort**; der er intet fasestrømstudie-PCB eller færdigt firefaset effektkort.

Hoved-BOM har 206 poster. Den supplerende kritiske matrix har 85 poster, inklusive alle 14 valgte IC-, MOSFET- og modulreferencer. Studieskemaet har 47 separate BOM-poster med både énkanals- og firefasesystemantal. Ubestemte spoler, kondensatorer, shunter, terminaler og beskyttelsesdele er krav, ingen godkendte indkøbsdele.

2. Godkendte automatiske kontroller

Alle tre hoved-PCB'er består ERC/DRC med alle alvorligheder, nul utilsigtede åbne forbindelser og nul schematic-parity-fund. Chassisdiagrammet består ERC. Inventarkontrollen matcher reference, værdi og footprint mellem diagramnetliste, BOM og PCB. Alle fysiske nummererede pads kontrolleres før grupperingen af gentagne pinnumre: 52 på målekortet, 191 på effektkortet svarende til 175 logiske pins og 211 på styrekortet.

De negative HV-regelkontroller bruger midlertidige kopier. Måle-/styrekortets 100 mm-kontrol og effektkortets 5 mm-kontrol producerer faktiske clearancefund; originale filer forbliver uændrede. Effektlayoutets generator genafspiller den gemte slutgeometri, og en isoleret regeneration er kontrolleret. Det dokumenterer reproducerbar CAD og aktive regler, ikke isolation eller switchingfunktion.

Studieskemaets egen ERC og 113 forventede pin/net-noder kontrolleres særskilt. Masterstatus ligger i `exports/verification/project_status.json`; de faktiske delrapporter, originale kilder og scripts medfølger. Historiske pre-route-rapporter er bevaret med særskilte navne og må ikke læses som aktuelle resultater.

Manual og ZIP genereres fra de aktuelle filer. PDF'en omfatter dansk forklaring, indhold, testpunkter, PCB-visninger, beregninger, BOM, kildeoversigt og native diagramappendikser. ZIP-integritet og afleveringsindhold kontrolleres efter pakning.

3. Teoretiske beregninger

Det oprindelige aktuelle budget på **601,67 W varme** bruger 4 kW udgang, antaget 95 % DC-regulator, 91,5 % typisk AC/DC og typisk PF 0,95. Det giver 4601,67 W AC og 21,06 A ved 230 V. DC-regulatortabet på 210,53 W er allerede med i tallet; MOSFET-/spole-/shunttab skal ikke lægges oveni samme 95 %-budget uden at ændre systemgrænsen. Budgettet er ingen målt virkningsgrad eller garanti ved modulers faktiske belastning.

Den nye betingede busafbrydelse tilføjer faste serie-/switchtab uden for denne regulatorgrænse. Med 50 mΩ modstand og antaget 11 mΩ varm switchbank giver en konsistent effektberegning 39,13 A fra 110 V, 107,61 V ved regulatoren og 93,38 W ekstra busvarme. Inklusive ekstra AC/DC-tab stiger scenariets varme til **703,73 W**; modstandens øvre budget giver **708,11 W**. Faktiske komponenter, køling og tab mangler kvalifikation. Ved 100 V ud bliver ideal duty 92,93 %, over LTC3779's buck-only-grænse; reel buck/boost-effektivitet og stabilitet skal verificeres.

Ripple, varme, tab, shunttolerance, lagret kondensatorenergi, spændingsdividere og referencebelastning er reproducerbare i Python. R13 er bevaret på 2,49 kΩ: den korrigerede REF25-belastning er 694,211 µA, og det konservative statiske scenarie giver 104,30 µA shuntstrøm mod 65 µA minimum. Det er ikke opstarts-/rail-off-validering.

INA190A3 med 1 Ω / 20 mA eller 0,1 Ω / 200 mA giver en bedre dimensioneringsretning for små strømme. Et konservativt scenarie ved 1 mA giver cirka 0,063 mA fejl på 1 Ω-området, mod 0,580 mA på 0,1 Ω. Ingen af disse strømområder er implementeret eller kalibreret. Et pass-element efter bulk og en lille DUT-kapacitans er nødvendige for at begrænse upstream-energi; energien efter elementet kan stadig aflade direkte i DUT.

4. Simulerede resultater

Fire separate fasestrømservoer konvergerer i den antagne model til cirka 9,946 / 10,055 / 9,968 / 10,032 A. Den resterende forskel følger sensor-/gainfejl. Modellen demonstrerer CV omkring 100 V og CC omkring 40 V ved 1 Ω-last samt samlet låst OFF ved uventet fasefejl. Kontrolleret tre-fasedrift har højst 30 A; en defekt fase må ikke automatisk medføre 13,33 A i de tre andre.

De ni antagne faseservo-plants giver mindst 56,6° model-fasemargin. Det separate lavstrømsstudie giver mindst 55,69° og op til 294 ms indsvingning. Sidstnævnte er alt for langsomt som eneste hurtige DUT-beskyttelse. Ingen af modellerne bruger en verificeret LTC3779-/MOSFET-SPICE-model eller dokumenterer fysisk CV/CC-overgang. Modellens anti-windup, fault-latch og OFF-tracking er antagne funktioner, som ikke er komplet tegnet i native studiet.

Busmodellen undersøger en fysisk switch efter mindst 47,5 mΩ og mindst 1760 µF effektiv beskyttet kapacitans. Med ekstra krav om ≤160 V kildefejl, ≤1 mΩ ESR, ≤5 µs samlet forsinkelse, 114,88 V seneste trip-start og ≤1 V ekstra ringing bliver beregnet peak 119,324 V. **Alle disse fysiske grænser er ubekræftede.** Reportens modelresultat passerer betinget, mens dens kvalifikationsgate fejler. 200 V-kildefejl, højere ESR og manglende grænser kan afvise modellen.

5. Uafklarede designproblemer

1. RSP-3000-48-modellens tilladte seriedrift og flydende working-voltage er ikke modelkvalificeret. Summen 134,4 V er øvre OVP-tærskelbudget, ingen dokumenteret transientgrænse.

2. En konkret kvalificeret busafbrydelse, præladning, selvstændig OV/UV, rail-off, energi-/flywheelvej og hot-switch-SOA mangler. LTC4366/enkelt-MOS lineær 40 A-clamp er ikke godkendt af de eksisterende analyser.

3. Fasestrømstudiet mangler integreret RUN-guard, DIAG-/kommandofejllås, anti-windup, OFF-reset, clockgating og dokumenteret ITH-autoritet. Sensorens offsetækvivalent gør det uegnet som mA-område.

4. Den aktuelle enkeltfase-CV/CC er ikke systemintegreret. Kommandokortslutning til GND kan efterlade høj udgangskommando; uafhængig DUT-OVP, udgangsafbrydelse, backfeed/rail-off og CV/CC-stabilitet mangler.

5. Præcise lavstrømsområder mangler pass-kredsløb, varm DC-SOA, fysisk range-interlock, reverse-blocking og afladning. 0 A skal give OFF; 0 V kræver verificeret restspænding/afladning, ingen nuværende aktiv 0 V-garanti.

6. PCB-gate/source-loops, Kelvin-ruter, strømretur, termik, valgte fabrikant-footprints og assembly skal gennemgås uafhængigt. Geometrisk routingpass er ingen elektrisk eller termisk godkendelse.

7. Spole, bulk, shunter, dioder, terminaler, netbeskyttelse, hjælpeforsyninger og køling mangler endelige fabrikantvalg og anvendelseskvalifikation.

6. Nødvendig fysisk og sikkerhedsmæssig validering

Der er **ikke bygget eller spændingssat hardware**. Der er ingen målt regulatorfunktion, 40 A-drift, milliamperebeskyttelse, kortslutningsreaktion, temperatur, isolation eller EMC.

Før nettilslutning eller fysisk effekttest kræves kvalificeret, uafhængigt hardware-/sikkerhedsreview og løsning af bus-/ratings-/beskyttelsesblokeringerne. Først derefter kan testplanen i protection-and-test-plan.md følges fra spændingsløse kontroller og begrænset energi til enkeltfase, fasefejl, lavstrøm og fuld effekt. Manualens testpunkter er forventninger til fremtidige forsøg, ikke måleresultater.

Ingen GitHub-publicering, fremstillingsfrigivelse eller cloudpublicering er udført. Cloudkladden indeholder genbrugelige opstartsinstruktioner; en gemt kladde aktiverer ikke miljøet, og en ny cloudtask er ikke verificeret.

Kontrolstatus og åbne konstruktionspunkter

Kontrollerne bruger KiCad 9.0.2. Ingen fysisk prototype er bygget eller spændingssat; elektrisk funktion, dynamik, temperatur og isolation er ikke målt. Rapporterne i `exports/` viser CAD- og konsistenskontrol, ikke bestået 4 kW-drift.

Del	Kontrolresultat	Praktisk grænse
Passivt måleprint	29 komponenter, 52 pin/pad-forbindelser, 15 net; ERC og DRC med alle alvorligheder bestået, ingen åbne forbindelser eller paritetsfejl	Ingen regulator, aktiv strømbegrænsning, ADC, clamps eller isolation på selve kortet; komponentindkøb og fysisk test mangler
Måleprintets HV-regler	Umulig midlertidig 100 mm-regel detekterede 499 HV-clearancefejl i en scratchkopi; originalen blev ikke ændret	Viser, at reglerne aktiveres; er ikke en isolationstest eller en fuld vurdering af anvendelsesmiljø
Analogt styrekort	86 komponenter, 211 terminaler, 41 net; ERC/DRC/paritet uden fejl, ingen åbne forbindelser. 2362 sporsegmenter og 154 vias	Eksperimentel enkeltfase-CV/CC; loop-stabilitet, rail-off, fysisk start og DUT-beskyttelse er utestede
Styrekortets HV-regler	Negativ 100 mm-kontrol gav 499 clearancefejl; originale filhashes var uændrede	Geometrisk kontrol, ingen fysisk isolationstest
LTC3779-effektfase	75 komponenter, 175 logiske pins og 191 fysiske pads, 38 net; ERC/DRC/paritet bestået. 135 × 90 mm, fire lag, 1551 sporsegmenter og 111 vias	Nul åbne forbindelser og nul geometriske overtrædelser; ingen fremstillingsfrigivelse, switching-/sense-/termisk kvalifikation mangler
Effektkortets HV-regler og reproduktion	Negativ 5 mm-regel gav499 clearancefund/exit5 i kopi; originale hashes uændrede. Isoleret regeneration giver ERC/DRC PASS og identisk routingplan	Viser aktive regler og reproducerbar geometri; ingen isolationstest
Netmodulernes chassisdiagram	14 referencer, 63 tilsluttede terminaler og 4 bevidste no-connects; ERC og terminalkortlægning kontrolleret	Passive terminalsymboler repræsenterer købte moduler, ingen net-PCB. Beskyttelsesdele, bus-OVP og kvalifikation mangler

Effektkortets oprindelige 22 clearancefejl er håndteret med afgrænsede komponent-/netparregler ved controllerens native finepitch-geometri. De konkrete lavspændingspar og højere spændingspar er beskrevet i power-layout.md; den almindelige HV-separation bevares uden for pakkerne. Reglerne er funktionelle layoutvalg, ingen isolationskvalifikation. Åbne forbindelser er med i DRC og er ikke skjult.

`scripts/check_inventory.py` sammenholder uafhængigt reference, værdi og footprint mellem XML-netliste, BOM og PCB samt hver logisk pin/pad-netforbindelse. **Alle fysiske nummererede pads kontrolleres før ens pinnumre samles**, så flere MOSFET-drainpads ikke kan skjule et forkert net. Den samlede rapport ligger i `exports/verification/inventory.json`. DRC dokumenterer desuden faktisk CAD-konnektivitet; det er fortsat ikke fysisk funktionstest.

Genkør relevante kontroller

```
cd /workspace/SWM-PORWER-SUP
bin/kicad-env /usr/bin/python3 scripts/validate_kicad.py
bin/kicad-env /usr/bin/python3 scripts/validate_control_layout.py
bin/kicad-env /usr/bin/python3 scripts/check_inventory.py
```

Den første kommando gælder kun måleprintet; den anden gælder det routede styrekort. `exports/control/summary.json` og `layout_validation.json` viser aktuel status, mens `summary_pre_route.json` er historik fra generatorens placeringsstadium. Effektkortets aktuelle bestående DRC står i `exports/power/drc.json`. Generatorer erstatter de genererede kilder og må kun køres, når brugerændringer først er bevaret. Effektgeneratoren inkluderer slutroutingens replay; præcis reproduktion og hash er dokumenteret særskilt.

Fasestrømstudiet er et separat native koncept uden PCB, ikke en femte frigivet hardwareenhed. Dets egen ERC/netlistekontrol og tydelige mangler beskrives i phase-balancing.md. Hovedlisten bevarer206 poster; studieskemaets47 poster og komponentmatrixens85 poster er supplerende lister, ikke ekstra monterede hovedkortdele.

Det næste arbejde til den komplette forsyning

1. Implementér uafhængig busbeskyttelse og afbrydelse, så den dokumenterede front-end ikke overskrider regulatorens ratings eller proceduregrænser. 134,4 V er et OVP-thresholdbudget, ikke en transientclamp.

2. Afslut programmerbar CV/CC, lavstrømsmåling og begrænsning efter bulk-kondensatorerne samt 0 V-enden. De aktuelle forsøgsdele dokumenterer ikke beskyttelse af et lille opamp-print.

3. Integrér og kvalificér de foreslåede fire uafhængige fasestrømservoer. Native AMC3302/PI/NMOS-studie og antaget firefasemodel er leveret; fault-latch, anti-windup, RUN-guard, plant og fysisk fasefejl er endnu ikke verificeret.

4. Vælg spole, bulk-kondensatorer, shunter, diode, terminaler, afbryder, sikringer, hjælpeforsyninger og køling med faktiske varenumre/rating. De eksplicitte krav i BOM må ikke behandles som godkendte købskomponenter.

5. Review kortenes gate/source-sløjfer, Kelvin-sense, termik og analogsignalers føring. Fysisk prototype må først afprøves efter komponent-, busbeskyttelses- og funktionsreview; CAD-pass ophæver ikke disse åbne punkter.

GitHub-publicering, miljøpublicering og afprøvning fra en ny cloudtask er ikke udført. Alle leverede filer er aktuelle arbejdsfiler i projektmappen og den samlede ZIP.

Samlet komponentoversigt

Referencer starter forfra på hvert kort. Tabellen viser de aktuelle diagramdele og eksterne krav, inklusive ufærdige valg. Den komplette CSV indeholder også footprints, kilder og individuelle frigivelsesmarkeringer. Generiske værdier er ikke producentgodkendte varenumre. SHUNT_EXT på målekortet og SHUNT_EXTERNAL ved styrekortet henviser til samme fysiske 1 mΩ udgangsshunt; de er ikke to separate indkøbsdele.

Kort / reference	Værdi / antal	Funktion og status
Målekort / J1	VOLTAGE SENSE 0..120V; antal 1	OUT+/OUT− senseindgang, ingen belastningsstrøm. Status: DRAFT - MPN and datasheet review pending
Målekort / R1	130k 0.1%; antal 1	Øverste modstandskæde i 40:1 spændingsdeler; 0,1 %, mindst 100 V arbejdsrating og 0,25 W. Status: DRAFT - MPN and datasheet review pending
Målekort / R2	130k 0.1%; antal 1	Øverste modstandskæde i 40:1 spændingsdeler; 0,1 %, mindst 100 V arbejdsrating og 0,25 W. Status: DRAFT - MPN and datasheet review pending
Målekort / R3	130k 0.1%; antal 1	Øverste modstandskæde i 40:1 spændingsdeler; 0,1 %, mindst 100 V arbejdsrating og 0,25 W. Status: DRAFT - MPN and datasheet review pending
Målekort / R4	10k 0.1%; antal 1	Bundmodstand i spændingsdeler; 0,1 %, mindst 0,125 W. Åben modstand kræver separat fejlbeskyttelse. Status: DRAFT - MPN and datasheet review pending
Målekort / R5	130k 0.1%; antal 1	Øverste modstandskæde i 40:1 spændingsdeler; 0,1 %, mindst 100 V arbejdsrating og 0,25 W. Status: DRAFT - MPN and datasheet review pending
Målekort / R6	130k 0.1%; antal 1	Øverste modstandskæde i 40:1 spændingsdeler; 0,1 %, mindst 100 V arbejdsrating og 0,25 W. Status: DRAFT - MPN and datasheet review pending
Målekort / R7	130k 0.1%; antal 1	Øverste modstandskæde i 40:1 spændingsdeler; 0,1 %, mindst 100 V arbejdsrating og 0,25 W. Status: DRAFT - MPN and datasheet review pending
Målekort / R8	10k 0.1%; antal 1	Bundmodstand i spændingsdeler; 0,1 %, mindst 0,125 W. Åben modstand kræver separat fejlbeskyttelse. Status: DRAFT - MPN and datasheet review pending
Målekort / R9	1k 1%; antal 1	Seriemodstand i spændingsmålefilter. Status: DRAFT - MPN and datasheet review pending
Målekort / R10	1k 1%; antal 1	Seriemodstand i spændingsmålefilter. Status: DRAFT - MPN and datasheet review pending
Målekort / C1	10nF C0G 50V; antal 1	10 nF spændingsmålefilter; C0G/NP0, ±5 %, 50 V. Omtrent 1,48 kHz inklusive delerens impedans. Status: DRAFT - MPN and datasheet review pending
Målekort / C2	10nF C0G 50V; antal 1	10 nF spændingsmålefilter; C0G/NP0, ±5 %, 50 V. Omtrent 1,48 kHz inklusive delerens impedans. Status: DRAFT - MPN and datasheet review pending
Målekort / J2	EXTERNAL SHUNT KELVIN; antal 1	Ekstern Kelvin-shunt og flydende AGND-reference. Status: DRAFT - MPN and datasheet review pending
Målekort / R11	1k 1%; antal 1	Seriemodstand i Kelvin-strømmålefilter. Status: DRAFT - MPN and datasheet review pending
Målekort / R12	1k 1%; antal 1	Seriemodstand i Kelvin-strømmålefilter. Status: DRAFT - MPN and datasheet review pending
Målekort / C3	10nF C0G 50V; antal 1	10 nF differentialfilter; C0G/NP0, ±5 %, 50 V. Omtrent 7,96 kHz med to 1 kΩ modstande. Status: DRAFT - MPN and datasheet review pending

Kort / reference	Værdi / antal	Funktion og status
Målekort / J3	MONITOR OUTPUT - NO ADC; antal 1	Analoge måleudgange; ingen ADC, forstærker, isolation eller aktiv beskyttelse. Status: DRAFT - MPN and datasheet review pending
Målekort / TP1	POS_SENSE; antal 1	Testpad; net og forventet spænding findes i docs/manual.md. TP1/TP2 kan have høj spænding. Status: DRAFT - MPN and datasheet review pending
Målekort / TP2	NEG_SENSE; antal 1	Testpad; net og forventet spænding findes i docs/manual.md. TP1/TP2 kan have høj spænding. Status: DRAFT - MPN and datasheet review pending
Målekort / TP3	AGND; antal 1	Testpad; net og forventet spænding findes i docs/manual.md. TP1/TP2 kan have høj spænding. Status: DRAFT - MPN and datasheet review pending
Målekort / TP4	VS_PLUS; antal 1	Testpad; net og forventet spænding findes i docs/manual.md. TP1/TP2 kan have høj spænding. Status: DRAFT - MPN and datasheet review pending
Målekort / TP5	VS_MINUS; antal 1	Testpad; net og forventet spænding findes i docs/manual.md. TP1/TP2 kan have høj spænding. Status: DRAFT - MPN and datasheet review pending
Målekort / TP6	VMON_PLUS; antal 1	Testpad; net og forventet spænding findes i docs/manual.md. TP1/TP2 kan have høj spænding. Status: DRAFT - MPN and datasheet review pending
Målekort / TP7	VMON_MINUS; antal 1	Testpad; net og forventet spænding findes i docs/manual.md. TP1/TP2 kan have høj spænding. Status: DRAFT - MPN and datasheet review pending
Målekort / TP8	KELVIN_PLUS; antal 1	Testpad; net og forventet spænding findes i docs/manual.md. TP1/TP2 kan have høj spænding. Status: DRAFT - MPN and datasheet review pending
Målekort / TP9	KELVIN_MINUS; antal 1	Testpad; net og forventet spænding findes i docs/manual.md. TP1/TP2 kan have høj spænding. Status: DRAFT - MPN and datasheet review pending
Målekort / TP10	IMON_PLUS; antal 1	Testpad; net og forventet spænding findes i docs/manual.md. TP1/TP2 kan have høj spænding. Status: DRAFT - MPN and datasheet review pending
Målekort / TP11	IMON_MINUS; antal 1	Testpad; net og forventet spænding findes i docs/manual.md. TP1/TP2 kan have høj spænding. Status: DRAFT - MPN and datasheet review pending
Målekort / SHUNT_EXT	1 mohm; four-terminal; >=10 W; >=50 A DC; antal 1	Ekstern 1 mΩ fireterminal-shunt; mindst 10 W og 50 A DC. Ikke en monteret kortkomponent. Status: OFFBOARD REQUIREMENT - not a populated board component
Effektfase / J1	ISOLATED DC INPUT <=120V; antal 1	Indgang fra isoleret DC-kilde; foreløbige terminaler, fabrikant/rating mangler. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / J2	99.6V FIXED OUTPUT / 10A TARGET; antal 1	Fast 99,6 V nominelt output; 10 A udviklingsmål, ikke fysisk verificeret. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / Q1	BSC110N15NS5; antal 1	BSC110N15NS5: fabrikantdatablad og pinout verificeret, 150 V og højst 11 mΩ ved 10 V / 25 °C. Layout, oversving og termik er endnu uverificeret. Status: MANUFACTURER DATASHEET/PINOUT VERIFIED - LAYOUT/THERMAL VALIDATION PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / Q2	BSC110N15NS5; antal 1	BSC110N15NS5: fabrikantdatablad og pinout verificeret, 150 V og højst 11 mΩ ved 10 V / 25 °C. Layout, oversving og termik er endnu uverificeret. Status: MANUFACTURER DATASHEET/PINOUT VERIFIED - LAYOUT/THERMAL VALIDATION PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification

Kort / reference	Værdi / antal	Funktion og status
Effektfase / Q3	BSC110N15NS5; antal 1	BSC110N15NS5: fabrikantdatablad og pinout verificeret, 150 V og højst 11 mΩ ved 10 V / 25 °C. Layout, oversving og termik er endnu uverificeret. Status: MANUFACTURER DATASHEET/PINOUT VERIFIED - LAYOUT/THERMAL VALIDATION PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / Q4	BSC110N15NS5; antal 1	BSC110N15NS5: fabrikantdatablad og pinout verificeret, 150 V og højst 11 mΩ ved 10 V / 25 °C. Layout, oversving og termik er endnu uverificeret. Status: MANUFACTURER DATASHEET/PINOUT VERIFIED - LAYOUT/THERMAL VALIDATION PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / L1	150uH EXTERNAL; antal 1	Ekstern 150 µH spole; mindst 15 A rms og varm mætningsstrøm 25 A som krav. Fabrikat mangler. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R1	12m 1% >=2W; antal 1	To 12 mΩ i parallel giver 6 mΩ hurtig lavside-shunt; Kelvin-routing kræves. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R2	12m 1% >=2W; antal 1	To 12 mΩ i parallel giver 6 mΩ hurtig lavside-shunt; Kelvin-routing kræves. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R3	8m 1% >=2W; antal 1	To 8 mΩ i parallel giver 4 mΩ output-shunt og nominelt 12,5 A fast middelstrømsloft. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R4	8m 1% >=2W; antal 1	To 8 mΩ i parallel giver 4 mΩ output-shunt og nominelt 12,5 A fast middelstrømsloft. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / C1	47uF 200V; antal 1	47 µF / 200 V bulk-kondensator; serie, ESR, ripple, temperatur og mekanisk footprint mangler endeligt valg. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / C2	47uF 200V; antal 1	47 µF / 200 V bulk-kondensator; serie, ESR, ripple, temperatur og mekanisk footprint mangler endeligt valg. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / C3	47uF 200V; antal 1	47 µF / 200 V bulk-kondensator; serie, ESR, ripple, temperatur og mekanisk footprint mangler endeligt valg. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / C4	47uF 200V; antal 1	47 µF / 200 V bulk-kondensator; serie, ESR, ripple, temperatur og mekanisk footprint mangler endeligt valg. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / C5	1uF 250V X7R; antal 1	Lokal 1 µF / 250 V X7R-afkobling fra ADI-reference; DC-bias reducerer effektiv kapacitet. Status: ADI DEMO PART - DC BIAS / RMS REVIEW PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / C6	1uF 250V X7R; antal 1	Lokal 1 µF / 250 V X7R-afkobling fra ADI-reference; DC-bias reducerer effektiv kapacitet. Status: ADI DEMO PART - DC BIAS / RMS REVIEW PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / C7	1uF 250V X7R; antal 1	Lokal 1 µF / 250 V X7R-afkobling fra ADI-reference; DC-bias reducerer effektiv kapacitet. Status: ADI DEMO PART - DC BIAS / RMS REVIEW PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification

Kort / reference	Værdi / antal	Funktion og status
Effektfase / C8	1uF 250V X7R; antal 1	Lokal 1 µF / 250 V X7R-afkobling fra ADI-reference; DC-bias reducerer effektiv kapacitet. Status: ADI DEMO PART - DC BIAS / RMS REVIEW PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / U1	LTC3779EFE#PBF; antal 1	LTC3779 fire-switch buck/boost-controller; fast spændingsfeedback i dette udkast. Status: DATASHEET PINOUT VERIFIED; HARDWARE UNVALIDATED; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / J3	AUX12 / PGND - BEFORE HV; antal 1	Ekstern isoleret 12 V hjælpeforsyning. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / J4	ENABLE 3.3V / SYNC / PGOOD / PGND; antal 1	Enable, sync, PGOOD og flydende PGND; PGOOD pull-up er cirka 5,5 V. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R5	0; antal 1	Forbinder NDRV med DRVCC og deaktiverer ekstern pass-regulator. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R6	100k; antal 1	RUN-pulldown; default shutdown. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R7	100; antal 1	Enable-seriemodstand. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R8	100k; antal 1	Holder ubrugt PLLIN lav. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R9	37.4k 1%; antal 1	Programmerer cirka 101,8 kHz. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R10	10k; antal 1	PGOOD pull-up til V5, cirka 5,5 V. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R11	0; antal 1	Gate-jumper; endelig modstand bestemmes efter switching-, ringing- og tabsmåling. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R12	0; antal 1	Gate-jumper; endelig modstand bestemmes efter switching-, ringing- og tabsmåling. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R13	0; antal 1	Gate-jumper; endelig modstand bestemmes efter switching-, ringing- og tabsmåling. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R14	0; antal 1	Gate-jumper; endelig modstand bestemmes efter switching-, ringing- og tabsmåling. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R15	100; antal 1	100 Ω Kelvin-filter til hurtig cycle-strømmåling. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R16	100; antal 1	100 Ω Kelvin-filter til hurtig cycle-strømmåling. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification

Kort / reference	Værdi / antal	Funktion og status
Effektfase / R17	100; antal 1	Middelstrømsfilter; forskellige værdier kompenserer nominelle pin-biasstrømme. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R18	150; antal 1	Middelstrømsfilter; forskellige værdier kompenserer nominelle pin-biasstrømme. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R19	1k; antal 1	VOUTSNS-forbindelse til output-MOSFETens drain PREOUT. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R20	410k 0.1%; antal 1	Fast feedbackdeler: 820 kΩ / 10 kΩ giver 99,6 V nominelt med 1,2 V reference. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R21	410k 0.1%; antal 1	Fast feedbackdeler: 820 kΩ / 10 kΩ giver 99,6 V nominelt med 1,2 V reference. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R22	10k 0.1%; antal 1	Fast feedbackdeler: 820 kΩ / 10 kΩ giver 99,6 V nominelt med 1,2 V reference. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R23	499k 0.1%; antal 1	VINOV-deler, nominelt 129 V med bred comparator-tolerance; ingen præcis uafhængig OVP. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R24	499k 0.1%; antal 1	VINOV-deler, nominelt 129 V med bred comparator-tolerance; ingen præcis uafhængig OVP. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R25	10k 0.1%; antal 1	VINOV-deler, nominelt 129 V med bred comparator-tolerance; ingen præcis uafhængig OVP. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / R26	10k; antal 1	Startværdi for ITH-kompensation; loop-stabilitet mangler. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / C9	4.7uF 16V X5R; antal 1	DRVCC-afkobling. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / C10	4.7uF 10V X5R; antal 1	V5-afkobling. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / C11	1uF 50V X7R; antal 1	12 V hjælpeafkobling. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / C12	100nF 50V X7R; antal 1	Soft start; cirka 24 ms til 1,2 V. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / C13	220nF 16V X7R; antal 1	Bootstrap-kondensator mellem BOOST og respektiv switch-node. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / C14	220nF 16V X7R; antal 1	Bootstrap-kondensator mellem BOOST og respektiv switch-node. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification

Kort / reference	Værdi / antal	Funktion og status
Effektfase / C15	220pF 100V C0G; antal 1	220 pF differentialt filter for cycle-strømmåling. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / C16	1uF 250V X7R; antal 1	Differentialt filter for intern middelstrømsmåling. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / C17	10nF 50V X7R; antal 1	Startværdi i seriekompensation ved ITH. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / C18	100pF 50V C0G; antal 1	Højfrekvent ITH-kompensationskondensator. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / D1	DFLS1200-7 / 1A 200V; antal 1	Bootstrap-ladediode DFLS1200-7; 1 A / 200 V fra ADI-reference, eget datablad mangler. Status: ADI DEMO PART - MANUFACTURER DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / D2	DFLS1200-7 / 1A 200V; antal 1	Bootstrap-ladediode DFLS1200-7; 1 A / 200 V fra ADI-reference, eget datablad mangler. Status: ADI DEMO PART - MANUFACTURER DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / TP1	VIN; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / TP2	VOUT; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / TP3	PGND; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / TP4	SWA; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / TP5	SWB; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / TP6	DRVCC; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / TP7	V5; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / TP8	SS; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / TP9	VFB; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification

Kort / reference	Værdi / antal	Funktion og status
Effektfase / TP10	ITH; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / TP11	CS; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / TP12	IAVGP; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / TP13	IAVGN; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / TP14	RUN; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / TP15	PGOOD; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / TP16	GA; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / TP17	GB; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / TP18	GC; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Effektfase / TP19	GD; antal 1	Testpad; se docs/power-phase.md for net, fortegn, reference og forventet waveform. Status: DESIGN VALUE - FINAL MPN/DATASHEET PENDING; PCB CAD ROUTING COMPLETE - no hardware/fabrication qualification
Netdel / J1	230 VAC / 32 A CIRCUIT; antal 1	Kabinettilslutning: L, N, PE. Indgangstype, kabel og kontakt-rating skal vælges; kredsens 32 A er ikke en komponentrating. Status: KRAV / FORELØBIG DEL - VARENUMMER OG RATING IKKE FRIGIVET
Netdel / SW1	2-POLE MAINS SWITCH - TBD; antal 1	Afbryder L og N samtidigt. PE må ikke afbrydes. AC/inrush-rating og fabrikant mangler. Status: KRAV / FORELØBIG DEL - VARENUMMER OG RATING IKKE FRIGIVET
Netdel / F1	AC BRANCH FUSE - TBD; antal 1	Separat grenbeskyttelse til AC/DC-modul; strøm, karakteristik, spænding og brydeevne skal dimensioneres efter modul og installation. Status: KRAV / FORELØBIG DEL - VARENUMMER OG RATING IKKE FRIGIVET
Netdel / A1	RSP-3000-48 / SVR 55.0 V; antal 1	Isoleret 48 V / 62,5 A / 3000 W modul; dokumenteret SVR-trim 43–56 V. Arbejdssetpunkt 55 V; seriekobling og samlet integration kræver kvalifikation. Status: OFFICIELT DATABLAD LÆST; SYSTEMINTEGRATION IKKE FRIGIVET

Kort / reference	Værdi / antal	Funktion og status
Netdel / D1	REVERSE DIODE >=200 V / IFSM >62.5 A; antal 1	Antiparallel diode på hvert moduls DC-udgang: katode +V, anode −V. Producent-FAQ kræver VRRM over samlet maksimal bus og IFSM over modulstrøm; IFAV, SOA, køling og varenummer mangler. Status: KRAV / FORELØBIG DEL - VARENUMMER OG RATING IKKE FRIGIVET
Netdel / F2	AC BRANCH FUSE - TBD; antal 1	Separat grenbeskyttelse til AC/DC-modul; strøm, karakteristik, spænding og brydeevne skal dimensioneres efter modul og installation. Status: KRAV / FORELØBIG DEL - VARENUMMER OG RATING IKKE FRIGIVET
Netdel / A2	RSP-3000-48 / SVR 55.0 V; antal 1	Isoleret 48 V / 62,5 A / 3000 W modul; dokumenteret SVR-trim 43–56 V. Arbejdssetpunkt 55 V; seriekobling og samlet integration kræver kvalifikation. Status: OFFICIELT DATABLAD LÆST; SYSTEMINTEGRATION IKKE FRIGIVET
Netdel / D2	REVERSE DIODE >=200 V / IFSM >62.5 A; antal 1	Antiparallel diode på hvert moduls DC-udgang: katode +V, anode −V. Producent-FAQ kræver VRRM over samlet maksimal bus og IFSM over modulstrøm; IFAV, SOA, køling og varenummer mangler. Status: KRAV / FORELØBIG DEL - VARENUMMER OG RATING IKKE FRIGIVET
Netdel / J2	110 V DC BUS - NOT DUT OUTPUT; antal 1	Bus til regulator. Ingen laboratorieregulering eller bus-afbryder på dette diagram. Terminaler og busbars skal dimensioneres til mindst 45 A som foreløbigt krav. Status: KRAV / FORELØBIG DEL - VARENUMMER OG RATING IKKE FRIGIVET
Netdel / R1	1k / 1% / >=0.25 W; antal 1	Egen AUX12 til RC gennem 1 kΩ, ifølge fabrikantens default-OFF eksempel 3.2C. Ved nominelle 12 V og 1 kΩ er effekten 144 mW; endelig rating skal medtage tolerancer. AUX er kun til styrefunktion, ikke gate/fan-forsyning. Status: VÆRDI FRA OFFICIELT EKSEMPEL; ENDELIG MODSTANDSSERIE MANGLER
Netdel / K1	ISOLATED NO CONTACT - ENABLE; antal 1	Potentialfri normalt åben kontakt; lukket aktiverer modulet, åben slukker. Symbol viser kun kontaktfunktionen; relæspole, driver, fail-safe og kontakt/isolation-rating er endnu ikke valgt. Status: KRAV / FORELØBIG DEL - VARENUMMER OG RATING IKKE FRIGIVET
Netdel / R2	1k / 1% / >=0.25 W; antal 1	Egen AUX12 til RC gennem 1 kΩ, ifølge fabrikantens default-OFF eksempel 3.2C. Ved nominelle 12 V og 1 kΩ er effekten 144 mW; endelig rating skal medtage tolerancer. AUX er kun til styrefunktion, ikke gate/fan-forsyning. Status: VÆRDI FRA OFFICIELT EKSEMPEL; ENDELIG MODSTANDSSERIE MANGLER
Netdel / K2	ISOLATED NO CONTACT - ENABLE; antal 1	Potentialfri normalt åben kontakt; lukket aktiverer modulet, åben slukker. Symbol viser kun kontaktfunktionen; relæspole, driver, fail-safe og kontakt/isolation-rating er endnu ikke valgt. Status: KRAV / FORELØBIG DEL - VARENUMMER OG RATING IKKE FRIGIVET
Netdel / J3	TWO ISOLATED P_OK CONTACTS; antal 1	Hvert moduls P_OK-relækontakt. Fabrikantgrænse 20 V, 500 mA, 10 W. Et OK-signal ved cirka 80 % er ikke dokumentation for en præcis 55 V bus. Ekstern statusmåling mangler. Status: KRAV / FORELØBIG DEL - VARENUMMER OG RATING IKKE FRIGIVET
Styrekort / J1	FLOATING +5V AUX / PGND; antal 1	Ekstern reguleret 5 V hjælpeforsyning på samme flydende sekundærside; krav 4,75–5,25 V. Ingen regulator på kortet. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / J2	VCMD / ISET / PGND; antal 1	Eksterne lavimpedante setpunkter: VCMD 0–1,2 V giver høj til lav udgangsspænding; ISET 0,1–0,6 V svarer nominelt til 0–10 A. Under cirka 0,212 A gives shutdown. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / J3	VFB / ITH / ENABLE / PGND; antal 1	VFB, ITH og ENABLE til en senere programmerbar enkeltfasevariant. Den eksisterende faste effektfase er ikke ændret eller integreret. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING

Kort / reference	Værdi / antal	Funktion og status
Styrekort / J4	SHUNT KELVIN + / - / PGND; antal 1	Direkte Kelvin-ledninger til ekstern 1 mΩ returshunt. IN+ på DUT-retur, IN− på fase-PGND; ingen belastningsstrøm gennem stikket. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / J5	VOUT SENSE / PGND - HV; antal 1	Separat 0–120 V udgangssense. Stikfabrikat og spændingsrating mangler. Ingen belastningsstrøm. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / JP1	ARM - DEFAULT OPEN; antal 1	ARM-jumper, normalt åben. Aktiverer kun ENABLE-pullup gennem 10 kΩ; ingen fejllås eller fysisk udgangsafbrydelse. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / U1	OPA4192IPW; antal 1	OPA4192: fire kanaler til positiv CV-injektion, ITH-strømclamp, bufferet 0,1 V strømreference og dynamisk injektionskontrol. Stabilitet og fejlrespons er uverificeret. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / U2	INA240A2D; antal 1	INA240A2 SOIC-8, gain 50. IMON = 0,1 V + 0,05 V/A. Maksimalt 25 µV inputoffset svarer til 25 mA på 1 mΩ. Common-mode −4–80 V; ikke til 100 V high-side. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / U3	LM4040AIM3-2.5/NOPB; antal 1	LM4040A 2,5 V shuntreference, 0,1 % ved 25 °C; bias fra 2,49 kΩ. Pin 3 forbindes til anoden efter TI-databladets tilladelse. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / U4	TPS3808G50DBVR; antal 1	TPS3808G50, open-drain RESET på ENABLE; nominelt 4,65 V hjælpeforsyningsgrænse og cirka 57,6 ms resetforsinkelse med 10 nF. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / U5	TPS3700DDCR; antal 1	TPS3700 med uafhængig intern 400 mV reference overvåger 2,5 V-referencen. Hysterese og tærskeltolerance indgår i review. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / U6	TLV1704IPW; antal 1	TLV1704 med open-collector udgange: VCMD høj, INJ_NODE høj samt ISET lav og høj trækker ENABLE lavt. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / U7	TLV1704IPW; antal 1	TLV1704: IMON lav, VDIFF lav/høj og separat udgangs-OVP. IMON-low erstatter den startblokerende absolutte INJ-low kontrol. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / D1	DFLS1200-7 - VF REVIEW PENDING; antal 1	DFLS1200-7, katode ved INJ_NODE. Tillader positiv CV-injektion og blokerer aktiv sinking. Fabrikantdata for lækstrøm/VF mangler; kortsluttet diode ophæver beskyttelsen. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / D2	DFLS1200-7 - VF REVIEW PENDING; antal 1	DFLS1200-7, anode mod ITH gennem 470 Ω. Tillader kun at CC-kanalen trækker ITH ned; clampautoritet og diode-VF er ikke kvalificeret. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R1	1M 0.1%; antal 1	CV-servo: VFB til ikke-inverterende gennemsnitsknude. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R2	1M 0.1%; antal 1	CV-servo: VCMD til samme gennemsnitsknude. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R3	1M 0.1%; antal 1	CV-servoens INJ_NODE-feedback, øverste halvdel. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING

Kort / reference	Værdi / antal	Funktion og status
Styrekort / R4	1M 0.1%; antal 1	CV-servoens feedback til PGND, nederste halvdel; passiv feedbackbelastning består også ved strømtab. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R5	100k; antal 1	Trækker manglende VCMD mod 2,5 V, hvilket skal give kommandofejl. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R6	100k; antal 1	Trækker manglende ISET mod PGND, hvilket skal give shutdown. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R7	10k 0.1%; antal 1	Positiv injektionsvej fra INJ_NODE til VFB; oprindelig 820 kΩ/10 kΩ fasefeedback bevares. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R8	20k; antal 1	CC-fejlforstærkerens måleindgang fra IMON; startværdi til kompensation. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R9	10k; antal 1	Seriemodstand i foreløbig CC-kompensation. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R10	470; antal 1	Begrænser strømmen fra ITH til CC-clamp; faktisk clampautoritet kræver måling. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R11	240k 0.1%; antal 1	Strømreferencens øvre dividerben, 2,5 V/25. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R12	10k 0.1%; antal 1	Strømreferencens nedre dividerben, nominelt 0,1 V. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R13	2.49k 1%; antal 1	Bias til 2,5 V shuntreference; cirka 1,004 mA før cirka 0,694 mA nominel belastning ved VCMD = 0. Oprindelig værdi bevaret efter kontrol af brownout-reserve. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R14	10k 0.1%; antal 1	Øvre ben til VMID, nominelt 1,25 V; belastning skal medregnes. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R15	10k 0.1%; antal 1	Nedre ben til VMID. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R16	1M 0.1%; antal 1	Dynamisk injektionskontrol, INJ_NODE til positiv sumindgang. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R17	1M 0.1%; antal 1	Dynamisk injektionskontrol, VMID til positiv sumindgang. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R18	1M 0.1%; antal 1	Dynamisk injektionskontrol, PGND til positiv sumindgang. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R19	1M 0.1%; antal 1	Dynamisk injektionskontrol, VFB til negativ sumindgang. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R20	1M 0.1%; antal 1	Dynamisk injektionskontrol, VCMD til negativ sumindgang. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R21	1M 0.1%; antal 1	Feedback til VDIFF = INJ_NODE − VFB − VCMD + VMID. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING

Kort / reference	Værdi / antal	Funktion og status
Styrekort / R22	0; antal 1	0 Ω direkte Kelvin+ forbindelse til INA240; intet inputfilter i denne revision. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R23	0; antal 1	0 Ω direkte Kelvin− forbindelse til INA240. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R24	10k; antal 1	ENABLE-pullup efter fysisk ARM. Eneste tilsigtede enable-kilde. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R25	10k; antal 1	ENABLE-pulldown for normalt shutdown; parallelt med fasens 100 kΩ. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R26	10.3k 0.1%; antal 1	Øvre ben til VCMD-høj grænse. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R27	10k 0.1%; antal 1	Nedre ben, giver nominelt 1,2315 V VCMD-grænse. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R28	216k 0.1%; antal 1	Øvre ben til ISET-lav grænse. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R29	10k 0.1%; antal 1	Nedre ben, giver 0,11062 V, cirka 0,2124 A nominel slukgrænse. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R30	30k 0.1%; antal 1	Øvre ben til ISET-høj grænse. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R31	10k 0.1%; antal 1	Nedre ben, giver 0,625 V eller 10,5 A nominelt som kommandovindue. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R32	324k 0.1%; antal 1	Øvre ben til IMON-lav plausibilitetsgrænse. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R33	10k 0.1%; antal 1	Nedre ben, giver 74,85 mV. Normal nulstrøm ved 100 mV passerer; åben sense er ikke dækket fuldstændigt. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R34	11.8k 0.1%; antal 1	Øvre ben til VDIFF-lav grænse. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R35	10k 0.1%; antal 1	Nedre ben, giver 1,14679 V nominelt. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R36	8.45k 0.1%; antal 1	Øvre ben til VDIFF-høj grænse. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R37	10k 0.1%; antal 1	Nedre ben, giver 1,35501 V nominelt. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R38	49.9k 0.1%; antal 1	Øvre ben til TPS3700 reference-undervolt. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R39	10k 0.1%; antal 1	Nedre ben; 2,396 V nominel positiv tærskel. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R40	56k 0.1%; antal 1	Øvre ben til TPS3700 reference-overvolt. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R41	10k 0.1%; antal 1	Nedre ben; 2,64 V nominel triptærskel. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R42	130k 0.1%; antal 1	Separat udgangs-OVP-divider, højspændingstrin 1. Krav mindst 100 V arbejdsrating; fabrikant mangler. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING

Kort / reference	Værdi / antal	Funktion og status
Styrekort / R43	130k 0.1%; antal 1	Separat udgangs-OVP-divider, højspændingstrin 2. Krav mindst 100 V arbejdsrating; fabrikant mangler. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R44	137k 0.1%; antal 1	Separat udgangs-OVP-divider, højspændingstrin 3. Krav mindst 100 V arbejdsrating; fabrikant mangler. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / R45	10k 0.1%; antal 1	OVP-dividerens bundben: VMON = VOUT/40,7; nominelt 101,75 V trip, ingen hård 100 V-grænse. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / C1	100nF 50V X7R; antal 1	Lokal forsyningsafkobling ved U1. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / C2	100nF 50V X7R; antal 1	Lokal forsyningsafkobling ved U2. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / C3	100nF 50V X7R; antal 1	Lokal forsyningsafkobling ved U4. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / C4	100nF 50V X7R; antal 1	Lokal forsyningsafkobling ved U5. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / C5	100nF 50V X7R; antal 1	Lokal forsyningsafkobling ved U6. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / C6	100nF 50V X7R; antal 1	Lokal forsyningsafkobling ved U7. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / C7	100nF 50V X7R; antal 1	Afkobling af LM4040-referencen. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / C8	1nF 50V C0G; antal 1	Foreløbig CC-seriekompensation; nulpunkt cirka 15,9 kHz. Ingen dokumenteret stabilitet. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / C9	10nF 50V X7R; antal 1	TPS3808-resetforsinkelse, cirka 57,6 ms nominelt. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / C10	100pF 50V C0G; antal 1	100 pF støjfilter på OVP-divider; cirka 1 µs RC skal indgå i fejlrespons. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / TP1	AUX5; antal 1	Testpunkt AUX5 på flydende sekundærside; se manualens forventede værdier. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / TP2	PGND; antal 1	Testpunkt PGND på flydende sekundærside; se manualens forventede værdier. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / TP3	REF25; antal 1	Testpunkt REF25 på flydende sekundærside; se manualens forventede værdier. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / TP4	VCMD; antal 1	Testpunkt VCMD på flydende sekundærside; se manualens forventede værdier. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / TP5	INJ_NODE; antal 1	Testpunkt INJ_NODE på flydende sekundærside; se manualens forventede værdier. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / TP6	VFB; antal 1	Testpunkt VFB på flydende sekundærside; se manualens forventede værdier. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / TP7	ISET; antal 1	Testpunkt ISET på flydende sekundærside; se manualens forventede værdier. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING

Kort / reference	Værdi / antal	Funktion og status
Styrekort / TP8	IREF; antal 1	Testpunkt IREF på flydende sekundærside; se manualens forventede værdier. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / TP9	IMON; antal 1	Testpunkt IMON på flydende sekundærside; se manualens forventede værdier. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / TP10	CC_OUT; antal 1	Testpunkt CC_OUT på flydende sekundærside; se manualens forventede værdier. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / TP11	ITH; antal 1	Testpunkt ITH på flydende sekundærside; se manualens forventede værdier. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / TP12	ENABLE; antal 1	Testpunkt ENABLE på flydende sekundærside; se manualens forventede værdier. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / TP13	VDIFF; antal 1	Testpunkt VDIFF på flydende sekundærside; se manualens forventede værdier. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / TP14	VMON; antal 1	Testpunkt VMON på flydende sekundærside; se manualens forventede værdier. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / TP15	REF_UV; antal 1	Testpunkt REF_UV på flydende sekundærside; se manualens forventede værdier. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / TP16	REF_OV; antal 1	Testpunkt REF_OV på flydende sekundærside; se manualens forventede værdier. Status: EXPERIMENTAL - CAD ROUTED / HARDWARE AND STABILITY PENDING
Styrekort / SHUNT_EXTERNAL	1mohm four-terminal >=10W >=50A; antal 1	Ekstern returshunt, samme systemkrav som målekortets SHUNT_EXT; ikke en ekstra fysisk shunt ved fælles måling. Fabrikat mangler. 10 A giver 10 mV og 0,1 W; 40 A giver 40 mV og 1,6 W. Status: UNSELECTED OFFBOARD REQUIREMENT

Supplerende komponentliste: fasestrømstudie

Denne liste vedrører kun det nye énkanals studieskema. Det er ikke integreret i de routede kort og indgår ikke i de 206 poster i hovedlisten. Systemantal og kanalantal skal læses sammen med CSV-filens forklaring; ingen indkøbs- eller hardwarefrigivelse er udført.

Reference	Værdi / antal	Funktion og status
U1	AMC3302DWE; antal 1	Isoleret phasesensor med intern DC/DC. HGND følger den fælles positive udgang; PGND er den flydende sekundærretur. Originalt TI-pinout verificeret. Status: MANUFACTURER PINOUT VERIFIED; STUDY ONLY / NO PCB
SH1	2m 0.1% / >=3W / 4-terminal; antal 1	Ekstern 2 mΩ fireterminal-shunt pr. fase, 0,1 %, mindst 3 W, mindst 25 A, højst 15 ppm/°C og mindst 200 V arbejdsrating som krav. MPN og Kelvin-montage mangler. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
R1	10 0.1%; antal 1	Matchet 10 Ω filter i positiv Kelvin-sensevej. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
R2	10 0.1%; antal 1	Matchet 10 Ω filter i negativ Kelvin-sensevej; HGND har separat retur til shunten. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
R3	0 / EMI FB TBD; antal 1	Separat HGND-Kelvinlink; 0 Ω i studiet. Eventuel EMI-ferrit og dens DC-modstand skal verificeres. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
R4	47k; antal 1	47 kΩ pull-up for AMC3302s aktive-lave DIAG; ekstern latched fault-overvågning kræves. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
R5	10k 0.01% ratio; antal 1	10 kΩ i differensforstærkerens positive input; matchet ratio-netværk med R6-R8 kræves. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
R6	10k 0.01% ratio; antal 1	10 kΩ fra bufferet 1,25 V reference til positivt input. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
R7	10k 0.01% ratio; antal 1	10 kΩ fra OUTN til inverterende differensinput. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
R8	10k 0.01% ratio; antal 1	10 kΩ differensfeedback; giver VMON_RAW = OUTP - OUTN + 1,25 V ved ideelle ratioer. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
R9	1k; antal 1	1 kΩ til strøm-feedbackfilter; C10 giver omtrent 1,59 kHz pol. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
R10	47k; antal 1	47 kΩ fra lokal ICMD til PI-input; ICMD = 1,25 + 0,082 × ønsket fasestrøm i A. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
R11	22k; antal 1	22 kΩ seriegren i lokal PI; startværdi til studie. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
R12	100; antal 1	100 Ω serie på NMOS-gate; gateforløb og opampstabilitet skal verificeres. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
R13	100k; antal 1	100 kΩ gate-pulldown; gate er lav uden AUX5. RUN skal uafhængigt være slukket. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
R14	470; antal 1	470 Ω mellem lokal ITH og NMOS-drain. Kan kun trække ITH ned; faktisk clampmyndighed er ukendt. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
R15	100k; antal 1	100 kΩ ICMD-pulldown ved åben kommando. Kommando-guard skal samtidig holde RUN lav. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING

Reference	Værdi / antal	Funktion og status
R16	10k; antal 1	10 kΩ lokal RUN-pulldown; controllerens 2,5 µA giver omtrent 25 mV før hysterese. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
C1	100nF 50V; antal 1	AMC3302-afkobling efter originalt TI-datablad figur 9-1; endeligt capacitor-MPN og effektiv kapacitet mangler. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
C2	1uF 25V; antal 1	AMC3302-afkobling efter originalt TI-datablad figur 9-1; endeligt capacitor-MPN og effektiv kapacitet mangler. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
C3	1nF 50V; antal 1	AMC3302-afkobling efter originalt TI-datablad figur 9-1; endeligt capacitor-MPN og effektiv kapacitet mangler. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
C4	100nF 50V; antal 1	AMC3302-afkobling efter originalt TI-datablad figur 9-1; endeligt capacitor-MPN og effektiv kapacitet mangler. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
C5	100nF 50V; antal 1	AMC3302-afkobling efter originalt TI-datablad figur 9-1; endeligt capacitor-MPN og effektiv kapacitet mangler. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
C6	1nF 50V; antal 1	AMC3302-afkobling efter originalt TI-datablad figur 9-1; endeligt capacitor-MPN og effektiv kapacitet mangler. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
C7	1uF 25V; antal 1	AMC3302-afkobling efter originalt TI-datablad figur 9-1; endeligt capacitor-MPN og effektiv kapacitet mangler. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
C8	1nF 50V; antal 1	AMC3302-afkobling efter originalt TI-datablad figur 9-1; endeligt capacitor-MPN og effektiv kapacitet mangler. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
C9	10nF 50V C0G; antal 1	10 nF differentialt inputfilter med R1/R2; omtrent 796 kHz ideal pol. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
C10	100nF 50V; antal 1	100 nF outputfilter med R9; dæmper switchripple, omtrent 1,59 kHz pol. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
C11	22nF 50V C0G; antal 1	22 nF PI-integrator. Anti-windup og OFF-tracking/reset er endnu ikke implementeret. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
C12	100nF 50V; antal 1	100 nF lokal OPA4192-forsyningsafkobling. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
U2	OPA4192PW; antal 1	OPA4192: A konverterer OUTP-OUTN til 1,25 V offset; B regulerer lokal strøm via PI og NMOS; C buffer referencen; D er ubrugt follower. PI-stabilitet er uverificeret. Status: MANUFACTURER FAMILY PINOUT VERIFIED; PI DYNAMICS UNVALIDATED
Q1	CSD13381F4 / LANDPATTERN TBD; antal 1	Lokal 12 V N-MOSFET-kandidat til ITH-sink. Gate tåler højst 8 V. Fysisk G1/S2/D3-mapping er afledt af TI-views og kræver uafhængigt review; landpattern mangler. Status: MANUFACTURER ELECTRICAL DATA VERIFIED; PHYSICAL PIN/LANDPATTERN REVIEW PENDING
J1	PHASE OUTPUT / COMMON OUTPUT; antal 1	Power-/shuntgrænseflade til én fases outputgren og fælles VOUT. Endeligt stik eller busbar med mindst 25 A og 200 V rating mangler. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
J2	AUX5 / PGND / REF1V25 / ICMD; antal 1	Eksternt kvalificeret AUX5, PGND, 1,25 V reference og individuel strømkommando. PGND tilhører flydende sekundærside. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
J3	ITH / RUN / DIAG / PGND; antal 1	Kun denne fases ITH, RUN, DIAG og PGND. RUN-guard og fejllåsning er ikke tegnet; ITH må aldrig deles med andre faser. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING

Reference	Værdi / antal	Funktion og status
TP1	PHASE_OUT; antal 1	Studietestpunkt for PHASE_OUT. HV/HGND kræver passende differentialmåling; der findes intet studie-PCB. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
TP2	VOUT_COMMON; antal 1	Studietestpunkt for VOUT_COMMON. HV/HGND kræver passende differentialmåling; der findes intet studie-PCB. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
TP3	HGND; antal 1	Studietestpunkt for HGND. HV/HGND kræver passende differentialmåling; der findes intet studie-PCB. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
TP4	AUX5; antal 1	Studietestpunkt for AUX5. HV/HGND kræver passende differentialmåling; der findes intet studie-PCB. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
TP5	DIAG; antal 1	Studietestpunkt for DIAG. HV/HGND kræver passende differentialmåling; der findes intet studie-PCB. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
TP6	OUTP; antal 1	Studietestpunkt for OUTP. HV/HGND kræver passende differentialmåling; der findes intet studie-PCB. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
TP7	OUTN; antal 1	Studietestpunkt for OUTN. HV/HGND kræver passende differentialmåling; der findes intet studie-PCB. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
TP8	VMON; antal 1	Studietestpunkt for VMON. HV/HGND kræver passende differentialmåling; der findes intet studie-PCB. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
TP9	ICMD; antal 1	Studietestpunkt for ICMD. HV/HGND kræver passende differentialmåling; der findes intet studie-PCB. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
TP10	PI_DRIVE; antal 1	Studietestpunkt for PI_DRIVE. HV/HGND kræver passende differentialmåling; der findes intet studie-PCB. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
TP11	ITH_LOCAL; antal 1	Studietestpunkt for ITH_LOCAL. HV/HGND kræver passende differentialmåling; der findes intet studie-PCB. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING
TP12	RUN_LOCAL; antal 1	Studietestpunkt for RUN_LOCAL. HV/HGND kræver passende differentialmåling; der findes intet studie-PCB. Status: STUDY VALUE / FINAL MPN OR LAYOUT REVIEW PENDING

Originale datablade og referencekredsløb

PDF-originalerne ligger i references/ i ZIP-pakken. Tabellen angiver deres officielle kilde og et kort hash-id; references/sources.json indeholder den fulde SHA-256 og filstørrelse. At et datablad findes er ikke en kvalifikation af hele konstruktionen. Uafklarede komponenter er fortsat markeret i BOM og kontrolstatus.

Lokal original	Officiel kilde / SHA-256-id
LTC3895.pdf	https://www.analog.com/media/en/technical-documentation/data-sheets/3895fa.pdf 33b389917fddb3be
UCC21520.pdf	https://www.ti.com/lit/ds/symlink/ucc21520.pdf 9fa909613e47da0f
LTC3779.pdf	https://www.analog.com/media/en/technical-documentation/data-sheets/ltc3779.pdf f3726b2ba54a8894
LTC3779_DC2456AF.pdf	https://www.analog.com/media/en/technical-documentation/user-guides/DC2456AF.PDF 1775a7973dc10423
LTC3779_DC2456A4_schematic.pdf	https://www.analog.com/media/en/technical-documentation/user-guides/DC2456A-4-SCH.PDF 63abb1fd354eb471
BSC110N15NS5.pdf	https://www.infineon.com/assets/row/public/documents/24/49/infineon-bsc110n15ns5-datasheet-en.pdf ba0b880c5ae9919b
LTC4366.pdf	https://www.analog.com/media/en/technical-documentation/data-sheets/436612fe.pdf e55569b484d5e348
LTC4366_DC1850A.pdf	https://www.analog.com/media/en/technical-documentation/user-guides/dc1850aabf.pdf 5c7970364a901dbd
LTC4366_DC2150A.pdf	https://www.analog.com/media/en/technical-documentation/user-guides/DC2150AF.PDF b1165ef5ed526474
TPSI3050.pdf	https://www.ti.com/lit/ds/symlink/tpsi3050.pdf b1f221f0b5bb596b
TLV3501.pdf	https://www.ti.com/lit/ds/symlink/tlv3501.pdf fcfbeffce8746298
IPP110N20N3G.pdf	https://www.infineon.com/assets/row/public/documents/24/49/infineon-ipp-i-110n20n3g-datasheet-en.pdf 8c1716f069120302
INFINEON_LINEAR_SOA.pdf	https://www.infineon.com/assets/row/public/documents/24/42/infineon-applicationnote-linear-mode-operation-safe-operation-diagram-mosfets-applicationnotes-en.pdf 3343c04705ccfc20
MEANWELL_ICL_INSTALL.pdf	https://meanwell.com/Upload/PDF/ICL%20AC%20inrush%20current%20limiter.pdf 39b8139a22999a10
MEANWELL_RSP3000_48_REPORT.pdf	https://meanwell.com/Upload/PDF/RSP-3000/RSP-3000-48-RPT.PDF 06764d3027c22420
OPA192.pdf	https://www.ti.com/lit/ds/symlink/opa192.pdf 3c01472f1a6a157c
INA240.pdf	https://www.ti.com/lit/ds/symlink/ina240.pdf c9d26e72ebdb52a1
LM4040.pdf	https://www.ti.com/lit/ds/symlink/lm4040-n.pdf f3977fc3d89b4f25

Lokal original	Officiel kilde / SHA-256-id
TLV1704.pdf	https://www.ti.com/lit/ds/symlink/tlv1704.pdf b971c8ca9ae7da43
TPS3808.pdf	https://www.ti.com/lit/ds/symlink/tps3808.pdf 74d889c0f68af880
TPS3700.pdf	https://www.ti.com/lit/ds/symlink/tps3700.pdf 3bb7daed20b154bf
MEANWELL_RSP-3000_SPEC.pdf	https://meanwell.com/Upload/PDF/RSP-3000/RSP-3000-SPEC.PDF 1dd3a8d722ecb0de
MEANWELL_Enclosed_Type_EN.pdf	https://meanwell.com/Upload/PDF/Enclosed_Type_EN.pdf 3e40e59123e5c23d
MEANWELL_FAQ.html	https://meanwell.com/qa.aspx d51fe7c94abcf1bc
INA190.pdf	https://www.ti.com/lit/ds/symlink/ina190.pdf 6ed9c2cc41d6c5ba
AMC3302.pdf	https://www.ti.com/lit/ds/symlink/amc3302.pdf 05b135fd3a272b67
CSD13381F4.pdf	https://www.ti.com/lit/ds/symlink/csd13381f4.pdf 5fb60dce7844767d

Native KiCad-diagrammer

De følgende appendikssider er de aktuelle KiCad PDF-eksporter i originalformat. Deres kontrolstatus står tidligere i manualen. Læs diagrammernes netnavne sammen med stik- og testpunkttabellerne.

Målekort: exports/measurement/measurement.pdf

Effektfase: exports/power/power_phase.pdf

Netdelens chassisdiagram: exports/frontend/frontend.pdf

Styrekort: exports/control/control.pdf

Fasestrømstudie – ikke integreret, ingen PCB: exports/control/studies/phase_sensor_study.pdf

PASSIVT MÅLEKORT UDKAST – IKKE 4 kW EFFEKTTRIN
Ingen forbindelse til 230 V AC eller PE. Flydende DC–sekundaer AGND.

J1
POS_SENSE
NEG_SENSE
1
2
VOLTAGE SENSE 0..120V

R1
POS_SENSE
VP1
130k 0.1%

R2
VP1
VP2
130k 0.1%

R3
VP2
VS_PLUS
130k 0.1%

R4
VS_PLUS
AGND
10k 0.1%

R9
VS_PLUS
VMON_PLUS
1k 1%

C1
VMON_PLUS
AGND
10nF C0G 50V

R5
NEG_SENSE
VN1
130k 0.1%

R6
VN1
VN2
130k 0.1%

R7
VN2
VS_MINUS
130k 0.1%

R8
VS_MINUS
AGND
10k 0.1%

R10
VS_MINUS
VMON_MINUS
1k 1%

C2
VMON_MINUS
AGND
10nF C0G 50V

Vout = 40*(VMON_PLUS – VMON_MINUS), ideal unloaded ratio.
Both sense inputs: 0..120 V relative AGND; no negative common mode.
130 k resistors rated >=100 V; max 39 V drop at 120 V total input.

J2
KELVIN_PLUS
KELVIN_MINUS
AGND
1
2
3
EXTERNAL SHUNT KELVIN

R11
KELVIN_PLUS
IMON_PLUS
1k 1%

R12
KELVIN_MINUS
IMON_MINUS
1k 1%

C3
IMON_PLUS
IMON_MINUS
10nF C0G 50V

J3
AGND
VMON_PLUS
VMON_MINUS
IMON_PLUS
IMON_MINUS
AGND
1
2
3
4
5
6
MONITOR OUTPUT – NO ADC

External 1 mohm four–terminal shunt >=10 W, rated >=50 A DC; outside PCB.
40 A –> 40 mV; I = (IMON_PLUS – IMON_MINUS) / 0.001 ohm.
TP1/TP2 energized HV: no hand probing; guarded fixture only.

TP1 POS_SENSE
TP2 NEG_SENSE
TP3 AGND
TP4 VS_PLUS
TP5 VS_MINUS
TP6 VMON_PLUS
TP7 VMON_MINUS
TP8 KELVIN_PLUS
TP9 KELVIN_MINUS
TP10 IMON_PLUS
TP11 IMON_MINUS

No active protection, no ADC, no CC/CV control.
Monitor loads affect gain; input impedance >=10 Mohm.
Do not connect unpowered ADC. Prototype only.

No ADC or clamps; input >=10 Mohm; powered frontend only
External four–terminal 1 mohm shunt; 40 A gives 40 mV
0..120 V relative AGND; divider 1/40; 100 V gives 2.5 V
Floating DC secondary; NONISOLATED to secondary AGND


Sheet: /
File: measurement.kicad_sch

Title: MÅLEKORT UDKAST – IKKE 4 kW EFFEKTTRIN

Size: A3	Date:	**Rev:**
KiCad E.D.A. 9.0.2		Id: 1/1

RESEARCH ONLY: fixed 99.6 V / 10 A target. No 230 V AC on this board.
Does NOT implement requested 0..100 V / 40 A laboratory PSU.

J1




ISOLATED DC INPUT <=120V

J2



99.6V FIXED OUTPUT / 10A TARGET




Controller and sensing

File: control.kicad_sch

6 mOhm low-side cycle shunt; 4 mOhm output average shunt.
Native CC ceiling ~12.5 A, not precision adjustable.
External 150 uH inductor: warm Isat >=25 A; vendor pending.

Guarded/differential test points. Switch-node and high-side gate signals float.
PCB CAD routing complete; see exports/power/layout_summary.json.
Hardware performance unvalidated; no Gerbers released.



Allpowercomponentsthermal/integrityreviewpending
No0Vregulation;noadjustableCC;no4-phasecurrent-sharing
External isolatedDC,<=120V;12VauxmustprecedeHV
CAD routing complete; see layout report; no hardware/fabrication qualification

Sheet: /
File: power_phase.kicad_sch

Title: RESEARCH PHASE - FIXED99.6V / 10A TARGET - NOT4kW

Size: A3	Date:	**Rev:**
KiCad E.D.A. 9.0.2		Id: 1/2

LTC3779: VIN/VOUT rated to150 V; native reference1.2 V.
12V floating auxiliary and external enable interlock required. No programmable CV/CC.

J3




AUX12 / PGND — BEFORE HV

J4



ENABLE 3.3V / SYNC / PGOOD / PGND

D1




DFLS1200-7 / 1A 200V

D2



DFLS1200-7 / 1A 200V

U1



LTC3779EFE#PBF

Physical pins23/25/27/29/31/33/35 absent.
EP39 must connect PGND.
V5=5.5V. DRVCC=10V.
PGOOD pulled to5.5V.
MODE=V5: pulse skipping.
AUX failure interlock missing.

C9
4.7uF 16V X5R

C10
4.7uF 10V X5R

C11
1uF 50V X7R

C12
100nF 50V X7R

C13
220nF 16V X7R

C14
220nF 16V X7R

C15
220pF 100V C0G

C16
1uF 250V X7R

C17
10nF 50V X7R

C18
100pF 50V C0G

Fixed CV: 1.2*(1+820k/10k)=99.6V nominal, reference tolerance +/−1%.
VINOV:1.28*(1+998k/10k)=129.0V nominal, broad comparator tolerance; no precise OVP.

R5
0

R6
100k

R7
100

R8
100k

R9
37.4k 1%

R10
10k

R11
0

R12
0

R13
0

R14
0

R15
100

R16
100

R17
100

R18
150

R19
1k

R20
410k 0.1%

R21
410k 0.1%

R22
10k 0.1%

R23
499k 0.1%

R24
499k 0.1%

R25
10k 0.1%

R26
10k

#FLG1
#FLG2
#FLG3

Loopcompensationinitialonly;notverifiedatnewL/C/VOUT
ManufacturerdatasheetsforMOSFETandothercriticalpartsrequired
PinoutverifiedagainstLTC3779RevA pp2/11/12

Sheet: /Controller and sensing/
File: control.kicad_sch

Title: LTC3779 CONTROL — FIXED SETPOINT RESEARCH ONLY

Size: A3	Date:	Rev:
KiCad E.D.A. 9.0.2		Id: 2/2


CHASSIS WIRING DRAFT: purchased isolated modules, not a 230 V PCB.
110 V bus feeds a separate regulator; it is NOT the DUT output.

J1



230 VAC / 32 A CIRCUIT

SW1




2-POLE MAINS SWITCH - TBD

F1




AC BRANCH FUSE - TBD

A1A



RSP-3000-48 / SVR 55.0 V

Each output: 55 V nominal.
BUS_MID links A1 +V to A2 -V.
Never connect BUS_MID to PE.
Diode K to own +V, A to own -V.




REVERSE DIODE >=200 V / IFSM >62.5 A

J2



110 V DC BUS - NOT DUT OUTPUT

A2A




RSP-3000-48 / SVR 55.0 V

F2



AC BRANCH FUSE - TBD



REVERSE DIODE >=200 V / IFSM >62.5 A

Module OVP: 57.6..67.2 V each.
Threshold sum upper: 134.4 V.
This is NOT a transient clamp.
BUS_OVP, disconnect, inrush and
all-module fault logic missing.

AC wiring, fuses, switch, protective earth and busbars require final rated parts.
No full-load, isolation, thermal or fault test has been performed.
The power prototype procedural input maximum 120 V is NOT guaranteed by module OVP.

Independent module enable and sense

File: control.kicad_sch

Modules have independent local controls and sense
FG and cabinet to PE; floating BUS_NEG is NOT PE
No mains PCB; no fabrication release; final protections pending
2 x RSP-3000-48 set to 55 V; nominal 110 V bus

Sheet: /
File: frontend.kicad_sch


Title: ISOLATED FRONT-END - CHASSIS WIRING DRAFT

Size: A3	Date:	**Rev:**
KiCad E.D.A. 9.0.2		Id: 1/2

Keep each module control on its own local output reference.
The ENABLE contact symbols are requirements: coil/drivers and hardware fault interlock are missing.

A1 lower module


A1B



RSP-3000-48 / SVR 55.0 V

A2 upper module

A2B



RSP-3000-48 / SVR 55.0 V

R1




1k / 1% / >=0.25 W

R2




1k / 1% / >=0.25 W

K1



ISOLATED NO CONTACT – ENABLE

K2



ISOLATED NO CONTACT – ENABLE

J3



TWO ISOLATED P_OK CONTACTS

AUX12: 12 V / 100 mA control-only per module. No direct common MCU wiring.
P_OK isolated contacts do not replace separate voltage, OVP, OTP and full bus supervision.
CN2.5 (-S duplicate) and CN2.6 (CS parallel-current-share) intentionally unused.

NO common AUXG, CS, remote sense or RC between modules
PV-PS and OLP-OLSD denote retained factory jumpers
Spec remote-enable example 3.2C; contact open = OFF

Sheet: /Independent module enable and sense/
File: control.kicad_sch

Title: RSP-3000 INDEPENDENT ENABLE / SENSE

Size: A3	Date:	**Rev:**
KiCad E.D.A. 9.0.2		Id: 2/2

EXPERIMENTAL ANALOG CONTROL — one LTC3779 research phase
No activeOV, no milliampere protection, no4-phase sharing. Native power design unchanged.

J1
AUX5 1
PGND 2
FLOATING +5V AUX / PGND

J2
VCMD 1
ISET 2
PGND 3
VCMD / ISET / PGND

J3
VFB 1
ITH 2
ENABLE 3
PGND 4
VFB / ITH / ENABLE / PGND

#FLG1
PWR_FLAG
AUX5

#FLG2
PWR_FLAG
PGND

J4
KS_HIGH 1
KS_LOW 2
PGND 3
PGND
SHUNT KELVIN + / − / PGND

U1A
CV_POS 3
CV_NEG 2
1 CV_DRIVE
OPA4192IPW

U1B
ISET 5
CC_NEG 6
7 CC_OUT
OPA4192IPW

U1C
IREF_RAW 10
IREF 9
8 IREF
OPA4192IPW

U1D
DIFF_POS 12
DIFF_NEG 13
14 VDIFF
OPA4192IPW

U1E
AUX5
4 V+
V− 11
PGND
OPA4192IPW

U2
INP 8
INM 1
IREF 3
IREF 7
IN+ VS 6 AUX5
IN− OUT 5 IMON
REF2 NC 4 PGND
REF1 GND 2 PGND
INA240A2D

U3
PGND 2
PGND 3
A K 1 REF25
NC_/_A
LM4040AIM3-2.5/NOPB

D1
INJ_NODE CV_DRIVE
DFLS1200-7 — VF REVIEW PENDING

D2
CC_OUT ITH_LIM
DFLS1200-7 — VF REVIEW PENDING

VCMD 0..1.2 V -> high-to-low Vout. CV diode prevents intentional feedback sinking.
ISET=0.1+0.05*I; lower than-0.1106 V causes hardware shutdown; PI values unvalidated.

VFB R1 1M 0.1% CV_POS
VCMD R2 1M 0.1% CV_POS
INJ_NODE R3 1M 0.1% CV_NEG
CV_NEG R4 1M 0.1% PGND
REF25 R5 100k VCMD
ISET R6 100k PGND

INJ_NODE R7 10k 0.1% VFB
IMON R8 20k CC_NEG
CC_OUT R9 10k CC_COMP
ITH R10 470 ITH_LIM
REF25 R11 240k 0.1% IREF_RAW
IREF_RAW R12 10k 0.1% PGND

AUX5 R13 2.49k 1% REF25
REF25 R14 10k 0.1% VMID
VMID R15 10k 0.1% PGND
INJ_NODE R16 1M 0.1% DIFF_POS
VMID R17 1M 0.1% DIFF_POS
PGND R18 1M 0.1% DIFF_POS

VFB R19 1M 0.1% DIFF_NEG
VCMD R20 1M 0.1% DIFF_NEG
VDIFF R21 1M 0.1% DIFF_NEG
KS_HIGH R22 0 INP
KS_LOW R23 0 INM

AUX5 C1 100nF 50V X7R PGND
AUX5 C2 100nF 50V X7R PGND
REF25 C7 100nF 50V X7R PGND
CC_COMP C8 1nF 50V C0G CC_NEG

Fault guard and output monitor
File: faults.kicad_sch

TP1 AUX5
TP2 PGND
TP3 REF25
TP4 VCMD
TP5 INJ_NODE
TP6 VFB
TP7 ISET
TP8 IREF
TP9 IMON
TP10 CC_OUT
TP11 ITH
TP12 ENABLE
TP13 VDIFF
TP14 VMON
TP15 REF_UV
TP16 REF_OV

PCB status: routing report; no hardware tests; not for fabrication
1.2..~100 V / 0..10 A commands; ~0.21 A active floor
Source-only VFB injection; sink-only ITH clamp

Sheet: /
File: control.kicad_sch

Title: EXPERIMENTAL CV/CC — SINGLE PHASE ONLY — NOT4kW

Size: A3	Date:	Rev:
KiCad E.D.A. 9.0.2		Id: 1/2

Hardware guards:5V/ref validity, VCMD andISET range, actualINJ andmismatch, VOUT OVP.
Faults may automatically restart when cleared. RUN−off does not discharge/disconnect Cout.

JP1

AUX5
ARM_FEED

ARM − DEFAULT OPEN

J5

VOUT_SENSE
PGND

VOUT SENSE / PGND − HV

U5
TPS3808G50DBVR
SENSE
MR
CT
VDD
OUT
RESET
AUX5
AUX5
DELAY
ENABLE
AUX5
PGND

U6
TPS37000DDCR
INA+OUTA
INB−OUTB
REF_UV
REF_OV
AUX5
ENABLE
ENABLE
PGND

U6A
TLV1704IPW
REF_CMD_HI
VCMD
ENABLE

U6B
TLV1704IPW
REF25
INJ_NODE
ENABLE

U6C
TLV1704IPW
ISET
REF_I_LO
ENABLE

U6D
TLV1704IPW
REF_I_HI
ISET
ENABLE

U6E
TLV1704IPW
AUX5
PGND

U7A
TLV1704IPW
IMON
REF_IMON_LO
ENABLE

U7B
TLV1704IPW
VDIFF
REF_DIFF_LO
ENABLE

U7C
TLV1704IPW
REF_DIFF_HI
VDIFF
ENABLE

U7D
TLV1704IPW
REF25
VMON
ENABLE

U7E
TLV1704IPW
AUX5
PGND

R24
10k
ARM_FEED
ENABLE

R25
10k
ENABLE
PGND

R26
10.3k 0.1%
REF25
REF_CMD_HI

R27
10k 0.1%
REF_CMD_HI
PGND

R28
216k 0.1%
REF25
REF_I_LO

R29
10k 0.1%
REF_I_LO
PGND

R30
30k 0.1%
REF25
REF_I_HI

R31
10k 0.1%
REF_I_HI
PGND

R32
324k 0.1%
REF25
REF_IMON_LO

R33
10k 0.1%
REF_IMON_LO
PGND

R34
11.8k 0.1%
REF25
REF_DIFF_LO

R35
10k 0.1%
REF_DIFF_LO
PGND

R36
8.45k 0.1%
REF25
REF_DIFF_HI

R37
10k 0.1%
REF_DIFF_HI
PGND

R38
49.9k 0.1%
REF25
REF_UV

R39
10k 0.1%
REF_UV
PGND

R40
56k 0.1%
REF25
REF_OV

R41
10k 0.1%
REF_OV
PGND

R42
130k 0.1%
VOUT_SENSE
HV1

R43
130k 0.1%
HV1
HV2

R44
137k 0.1%
HV2
VMON

R45
10k 0.1%
VMON
PGND

C3
100nF 50V X7R
AUX5
PGND

C4
100nF 50V X7R
AUX5
PGND

C5
100nF 50V X7R
AUX5
PGND

C6
100nF 50V X7R
AUX5
PGND

C9
10nF 50V X7R
DELAY
PGND

C10
100pF 50V C0G
VMON
PGND

OVP ~101.75 V nominal; no hard 100 V limit
ENABLE default low; manual ARM is the pull−up source
Open−collector fault outputs; no latch/output switch

Sheet: /Fault guard and output monitor/
File: faults.kicad_sch

Title: EXPERIMENTAL FAULT GUARDS

Size: A3	Date:	Rev:
KiCad E.D.A. 9.0.2		Id: 2/2

STUDY ONLY: one of four independent sensor / servo channels.
External RUN latch / command gating / PI tracking REQUIRED; not implemented here.

#FLG1
PWR_FLAG
#FLG2
PWR_FLAG
#FLG3
PWR_FLAG

ISO_DC 1
HGND 2
ISO_DC 3
HGND 4
ISO_LDO 5
INP 6
INN 7
HGND 8
DCDC_OUT
DCDC_HGND
HLDO_IN
NC
HLDO_OUT
INP
INN
HGND
DCDC_IN
DCDC_GND
DIAG
LDO_OUT
VDD
OUTP
OUTN
GND
16 LV_DC
15 PGND
14 DIAG
13 LV_DC
12 AUX5
11 OUTP
10 OUTN
9 PGND
U1
AMC3302DWE

DIFF_POS 3
DIFF_NEG 2
U2A
OPA4192PW
1 VMON_RAW

VMON 5
PI_NEG 6
U2B
OPA4192PW
7 PI_DRIVE

VREF_IN 10
VREF 9
U2C
OPA4192PW
8 VREF

PHASE_OUT
SH1
2m 0.1% / >=3W / 4-terminal
VOUT_COMMON

J1
PHASE_OUT 1
VOUT_COMMON 2
PHASE OUTPUT / COMMON OUTPUT

J2
AUX5 1
PGND 2
VREF_IN 3
ICMD 4
AUX5 / PGND / REF1V25 / ICMD

J3
ITH_LOCAL 1
RUN_LOCAL 2
DIAG 3
PGND 4
ITH / RUN / DIAG / PGND

CLAMP_DRAIN
CLAMP_GATE 1
Q1
CSD13381F4 / LANDPATTERN TBD
PGND

PGND 12
SPARE 13
U2D
OPA4192PW
14 SPARE

AUX5
V+ 4
U2E
OPA4192PW
11 V-
PGND

Positive current -> OUTP - OUTN rises -> VMON rises -> PI gate rises -> Q1 sinks local ITH.
HGND follows VOUT_COMMON near 100 V. PGND is floating secondary return. Never join HGND and PGND.

R1 10 0.1% : PHASE_OUT - INP
R2 10 0.1% : VOUT_COMMON - INN
R3 0 / EMI FB TBD : VOUT_COMMON - HGND
R4 47k : AUX5 - DIAG
R5 10k 0.01% ratio : OUTP - DIFF_POS
R6 10k 0.01% ratio : VREF - DIFF_POS
R7 10k 0.01% ratio : OUTN - DIFF_NEG
R8 10k 0.01% ratio : VMON_RAW - DIFF_NEG
R9 1k : VMON_RAW - VMON
R10 47k : ICMD - PI_NEG
R11 22k : PI_DRIVE - PI_CAP
R12 100 : PI_DRIVE - CLAMP_GATE
R13 100k : CLAMP_GATE - PGND
R14 470 : ITH_LOCAL - CLAMP_DRAIN
R15 100k : ICMD - PGND
R16 10k : RUN_LOCAL - PGND

C1 100nF 50V : ISO_DC - HGND
C2 1uF 25V : ISO_DC - HGND
C3 1nF 50V : ISO_DC - HGND
C4 100nF 50V : LV_DC - PGND
C5 100nF 50V : ISO_LDO - HGND
C6 1nF 50V : ISO_LDO - HGND
C7 1uF 25V : AUX5 - PGND
C8 1nF 50V : AUX5 - PGND
C9 10nF 50V C0G : INP - INN
C10 100nF 50V : VMON - PGND
C11 22nF 50V C0G : PI_CAP - PI_NEG
C12 100nF 50V : AUX5 - PGND

TP1 PHASE_OUT
TP2 VOUT_COMMON
TP3 HGND
TP4 AUX5
TP5 DIAG
TP6 OUTP
TP7 OUTN
TP8 VMON
TP9 ICMD
TP10 PI_DRIVE
TP11 ITH_LOCAL
TP12 RUN_LOCAL

Anti-windup, RUN guard and fault latch missing
Independent ITH / SS / V5 required for each phase
No PCB; no integrated four-phase hardware

Sheet: /
File: phase_sensor_study.kicad_sch

Title: STUDY ONLY: ONE PHASE SENSOR / ITH SINK

Size: A3	Date:	Rev:
KiCad E.D.A. 9.0.2		Id: 1/1