

Аппаратная реализация компактной и эффективной нейронной сети для распознавания изображений на основе обучаемого двумерного разделимого преобразования

Е.А. Кривальцевич М.И. Вашкевич

krivalcevi4.egor@gmail.com, vashkevich@bsuir.by

Белорусский государственный университет
информатики и радиоэлектроники
Кафедра электронных вычислительных средств




XIV Международная научная конференции
«Информационные технологии и системы»
Минск, Республика Беларусь

23 апреля, 2025

1. Задача реализации нейронных сетей (НС) на ПЛИС
2. Особенности существующих реализаций НС на ПЛИС
3. Двумерное обучаемое разделимое преобразование (LST – learnable 2D separable transform)
4. Схема реализации НС LST на ПЛИС
5. Описание эксперимента и результаты
6. Выводы

Прототипирование нейронных сетей на FPGA

- Ставилась задача реализации на ПЛИС нейронной сети для распознавания изображений (рукописных цифр из базы MNIST)
- Простая однослойная нейронная сеть (7850 параметров) позволяет достичь относительно невысокой точности 92,5%
- При добавлении скрытых слоев число параметров сети стремительно увеличивается



Особенности существующих реализаций НС на ПЛИС

Автор	Архитектура НС	# Число параметров	Точность
Liang, et al. (2018)	784-2048-2048-2048-10	10 100 000	98.32%
Umuroglu, et al. (2017)	784-1024-1024-10	1 863 690	98.40%
Medus, et al. (2019)	784-600-600-10	891 610	98.63%
Huynh ¹	784-126-126-10	115 920	98.16%
Huynh ¹	784-40-40-40-10	34 960	97.20%
Westby, et al. ²	784-12-10	9 550	93.25%

¹T. V. Huynh, “Deep neural network accelerator based on FPGA,” in 4th NAFOSTED Conference on Information and Computer Science, 2017, pp. 254–257.

²I. Westby, et al. “FPGA acceleration on a multilayer perceptron neural network for digit recognition,” Journal of Supercomputing, 2021, vol. 77, no. 12, pp. 356–373.

Разделимое двумерное обучаемое преобразование

Двумерное обучаемое разделимое преобразование (LST – learnable 2D separable transform)

- Двумерные разделимые преобразования применяются в обработке изображений для снижения вычислительной сложности при пространственной фильтрации. Ядро преобразования имеет вид:

$$\mathbf{W} = \mathbf{v} \times \mathbf{h}^T,$$

где $\mathbf{W} \in \mathbb{R}^{n \times n}$, $\mathbf{v}, \mathbf{h} \in \mathbb{R}^{n \times 1}$.

- Разделимое преобразование $\mathbf{W}$ имеет $2n$ независимых параметров, вместо n^2 параметров, которые имеет обычное преобразование.
- Пример разделимого преобразования – фильтр Собеля:

$$\begin{bmatrix} 1 & 2 & 1 \\ 0 & 0 & 0 \\ -1 & -2 & -1 \end{bmatrix} = \begin{bmatrix} 1 \\ 0 \\ -1 \end{bmatrix} \times \begin{bmatrix} 1 & 2 & 1 \end{bmatrix}.$$


Двумерное обучаемое разделимое преобразование (LST – learnable 2D separable transform)

- Преобразование $\text{LST}_{2\text{D}}$ обрабатывает изображение $\mathbf{X}$ размера $d_{in} \times d_{in}$, при этом на выходе получается изображение $\mathbf{Y}$ размера $d_{out} \times d_{out}$:


$$\mathbf{Y} = \text{LST}_{d_{in} \times d_{out}}(\mathbf{X}) = \tanh(\mathbf{W}_2 \tanh(\mathbf{W}_1 \mathbf{X}^T)),$$

где $\mathbf{W}_1$, $\mathbf{W}_2$ — матрицы весов слоёв FC1 и FC2, соответственно, а d_{in} и d_{out} — это гиперпараметры преобразования, определяющие общее число обучаемых параметров


$$N_{\text{params}} = 2 \cdot (d_{in} + 1) \cdot d_{out}.$$



Обучаемое Двумерное Разделимое Преобразование(LST2D)



Нейронная сеть LST-1




- LST_{2D} можно рассматривать, как базовый блок для построения компактных нейронных сетей для распознавания изображений
- Нейронная сеть LST-1 – простейший вариант нейронной сети, использующий блок LST_{2D} .
- Число параметров LST-1 $d_{in} = d_{out} = 28$:

$$N_{\text{params}} = 2 \cdot (d_{in} + 1) \cdot d_{out} + (d_{out}^2 + 1) \cdot 10 = 9474.$$

Схема реализации НС LST на ПЛИС



Реализация LST-1 на FPGA

Реализация LST-1 на FPGA



Реализация LST-1 на FPGA

Структура блоков PE




Результаты синтеза

- Вычислитель LST-1 описан на языке SystemVerilog и реализован на отладочной плате Xilinx Zybo Z7 (FPGA XC7Z010).
- Для организации процесса тестирования использовался дистрибутив Linux PYNQ, который запускался на ARM ядре кристалла XC7Z010.
- Вычислитель LST-1 был реализован в виде IP-ядра с использованием 13-разрядного представления чисел.

Тип блока	Использовано	Доступно	Соотношение, %
LUT as logic	1356	17600	7,7
Flip Flop	414	35200	1,2
RAMB18	33	120	55,0
DSP	57	80	71,3

Описание эксперимента и результаты


Структурная схема проекта



- Подключение PL блока к PS осуществляется с помощью AXI4-Lite и uP интерфейсов.

Эксперимент

- Используется набор данных MNIST (10 тыс. изображений рукописных цифр 28×28)
- Данные подаются последовательно из процессорной системы
- Результаты группируются в виде матрицы спутывания
- Полученная точность составляет 96,6%



Выводы

- Предложена аппаратная реализация НС на основе LST, которая имеет высокую точность распознавания рукописных цифр (более 96%) и малое число обучаемых параметров (9474)
- Предложена архитектура вычислителя для реализации модели LST-1 на базе FPGA
- Предложенный блок LST можно рассматривать, как альтернативу полносвязному слою при реализации нейронных сетей прямого распространения (многослойных перцептронов)