AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE Wydział Fizyki i Informatyki Stosowanej

Praca magisterska

Krystian Wojtas

kierunek studiów: informatyka stosowana

kierunek dyplomowania: metody numeryczne

Oprogramowanie sprzętu laboratoryjnego dedykowanego dla przedmiotu "Projektowanie Systemów Cyfrowych"

Opiekun: dr inż. Krzysztof Świentek

Oświadczam, świadomy(-a) odpowiedzialności karnej za poświaniniejszą pracę dyplomową wykonałem(-am) osobiście i samodzie am) ze źródeł innych niż wymienione w pracy.	
	(czytelny podpis)

Na kolejnych dwóch stronach proszę dołączyć kolejno recenzje pracy popełnione przez Opiekuna oraz Recenzenta (wydrukowane z systemu MISIO i podpisane przez odpowiednio Opiekuna i Recenzenta pracy). Papierową wersję pracy (zawierającą podpisane recenzje) proszę złożyć w dziekanacie celem rejestracji co najmniej na tydzień przed planowaną obroną.

Na kolejnych dwóch stronach proszę dołączyć kolejno recenzje pracy popełnione przez Opiekuna oraz Recenzenta (wydrukowane z systemu MISIO i podpisane przez odpowiednio Opiekuna i Recenzenta pracy). Papierową wersję pracy (zawierającą podpisane recenzje) proszę złożyć w dziekanacie celem rejestracji co najmniej na tydzień przed planowaną obroną.

Spis treści

1	Wst	ęp		8
	1.1	Cel pra	ncy	3
2	Elel	ktronik	a cyfrowa 10	J
	2.1	Logika	cyfrowa	J
		2.1.1	Negacja	J
		2.1.2	Koniunkcja	J
		2.1.3	Alternatywa	O
		2.1.4	Alternatywa wykluczająca	1
		2.1.5	Zasada precedencji	1
		2.1.6	Prawa De Morgana	1
	2.2	Bramk	i logiczne	2
		2.2.1	Hazard	
	2.3		y liczbowe	
	2.0	2.3.1	Liczby binarne	
	2.4		γ kombinacyjne	
	∠.¬	2.4.1	Jedno-bitowy układ dodający	
		2.4.1 $2.4.2$		
		2.4.3		
		2.4.4	Wielobitowy układ porównujący	
		2.4.5	Multiplexer	
	2.5		au sekwencyjne	
		2.5.1	Zatrzask SR	
		2.5.2	Przerzutnik D	
		2.5.3	Rejestr	3
		2.5.4	Licznik	9
	2.6	FPGA		9
		2.6.1	Architektura	9
	2.7	Jezvki	Opisu Sprzętu	0
		2.7.1	Verilog	0
		2.7.2	Procesor	
		2.7.3	Program	
		2.7.4	Symulacja	
		2.1.4		,
3	Mo		gólnego przeznaczenia 2º	
	3.1	_	${ m ty}$	
		3.1.1	Układ katalogów	7
	3.2	Syntez	a	7
		3.2.1	Licznik	7
		3.2.2	Drgania styków	3
		3.2.3	Spowalniacz zegara	9
		3.2.4	Rejestr przesuwny	9
		3.2.5	Wykrywacz zbocza	
		3.2.6	Serializacja	
		3.2.7	SPI	
		3.2.7 $3.2.8$	Generator impulsów	
		3.2.9	Odwracacz bitów	
			Funkcja logarytmiczna	
		J.⊿.⊥U	TUHKUJA IUGALYUHHUZHA	.)

	3.3	Symul	acja																			34
		3.3.1	Zegar																			34
		3.3.2	Reset																			34
		3.3.3	Ustawiacz																			34
		3.3.4	Monitor																			36
4	$\mathbf{D}\mathbf{A}$	\mathbf{C}																				41
	4.1	Komu	nikacja																			41
		4.1.1	SPI																			41
		4.1.2	Połączenia																			42
		4.1.3	Protokół komunikac	ji .																		43
	4.2	Aplika	ıcja																			43
	4.3	Syntez	·																			43
		4.3.1	Warstwa wierzchnia																			43
		4.3.2	Kontroler																			44
		4.3.3	DacSpi																			45
	4.4		acja																			45
	7.7	4.4.1	Przypadek testowy																			45
		4.4.1	DAC zachowawczo																			45
		4.4.3	Przebieg		 •	• •	•	•	•	•	 •	 •	 •	•	•	 •	•	•	•	•	•	50
5	Rot	or																				52
J	5.1		ıcja																			52
	$5.1 \\ 5.2$	_	za																			$\frac{52}{53}$
	J.∠	5.2.1	Warstwa wierzchnia																			53
		-																				
		5.2.2	Rotor																			53
	۲.0	5.2.3	Kontroler																			54
	5.3		acja																			55
		5.3.1	Przypadek testowy																			55
		5.3.2	Rotor zachowawczo																			56
		5.3.3	Komunikaty										 •					٠				56
c	D «O	20																				F 0
6	Rs2		-:-																			58
	6.1	_	ıcja																			58
	6.2	Syntez																				58
		6.2.1	Warstwa wierzchnia																			58
		6.2.2	Transmisja																			58
		6.2.3	Odbiór																			60
	6.3		acja																			62
		6.3.1	$Rs232 \dots \dots$		 •							 ٠		٠	•		٠	•				62
		6.3.2	Rs232 zachowawczo				٠			٠		 ٠										63
		6.3.3	Wyjście																			65
7		wiatur																				67
	7.1	Interfe	ejs PS2		 •								 •			 •						67
	7.2		atura																			67
	7.3	Aplika	ıcja				٠			٠				٠								68
	7.4	Syntez	za																			68
		7.4.1	Warstwa wierzchnia																			68
		7.4.2	Kontroler																			68

		7.4.3	Klawiatura	69
	7.5	Symul	lacja	71
		7.5.1	Przypadek testowy	71
		7.5.2	Klawiatura zachowawczo	
		7.5.3	Przebieg	
8	VG	A		77
	8.1	Aplika	acja	77
	8.2	Syntez	za	77
		8.2.1	Połączenia	
		8.2.2	Synchronizacja	
		8.2.3	Controller	
	8.3	Symul	lacja	
		8.3.1	Przypadek testowy	
		8.3.2	Moduł behawioralny	
		8.3.3	Synchronizacja	
		8.3.4	Zliczanie linii	
		8.3.5	Przebieg	
9	Bibl	iografi	ia	86
10	Dod	atki		87
	10.1	Makef	file	87
		10.1.1	DAC	90
			Rotor	
			Rs232	
			$VG\Lambda$	0.1

1 Wstęp

Nie sposób przecenić wynalazku tranzystora z roku 1950 uhonorowanego nagrodą Nobla oraz wszelkich jego późniejszych następstw pozwalających ujrzeć świat w obecnie oglądanej elektronicznej postaci. Droga ekspansji mikroprocesorów wydaje się już być nieodwracalna. Zrewolucjonizowały każdą dziedzinę życia. A to dopiero początek, wciąż jeszcze wiele przed nami. Tradycyjnie kultywowane systemy edukacji, obiegu pieniądza, sprawowania władzy państwowej są przestarzałe. Jednakże chociaż kwestia inwigilacji obywateli jest prężnie rozwijana oraz ukoronowana wszelkimi zdobyczami techniki. Zachodzi pytanie, czy świat opisany przez Orwella w wizji 'Rok 1984' właśnie nie nastaje. Technicznie jest już to możliwe, a skalę zapoczątkowanego zjawiska unaocznił Edward Snowden upubliczniając dokonania Agencji Której Nie Ma.

Powstałe zagadnienia natury etycznej wymagają szerokiej dyskusji. Byłaby ona sensowniejsza przy zrozumieniu działania zewsząd otaczającego nas sprzętu i jego możliwości. Niestety na początku 21 wieku wiedza ta nie jest powszechna, a nawet uważana jest za specjalistyczną. Niniejsza praca jest próbą odczarowania demonów tkwiących w tematyce elektroniki cyfrowej i zmycia z niej znamion nieokiełznanej aury tajemniczości.

1.1 Cel pracy



Rysunek 1: Xilnix Spartan-3AN Starter Kit

Celem pracy jest oprogramowanie za pomocą języka opisu sprzętu (Verliog) układów używanych podczas zajęć laboratoryjnych z Projektowanie Systemów Cyfrowych. Praca polegałaby na przygotowaniu zestawu syntezowalnych bloków HDL do wszystkich elementów płytki "Xilnix Spartan-3AN Starter Kit" (www.xilinx.com/products/devkits/HW-SPAR3AN-SK-UNI-G.htm). Dodatkowo należy opracować modele behawioralne służące do testowania poprawności kodu (poszczególnych modułów sprzętu) tworzonego przez studentów podczas zajęć.

Podsumowaniem całości ma być projekt kompleksowo demonstrujący możliwości wyżej wspomnianego sprzętu.

Utworzone moduły behawioralne muszą jak najwierniej odzwierciedlać zachowania układów występujących na płytce. Znajdą wtedy zastosowanie w uruchamianych symulacjach przebiegów czasowych danej konfiguracji układu programowalnego FPGA. Dzięki nim możliwe będzie stwierdzenie czy dla zsyntetyzowanej konfiguracji stany linii FPGA prowadzące do konkretnego układu płytki przebiegają poprawnie i czy zachodzi pożądana komunikacja poprzez generowanie przez te moduły stosownych komunikatów. W ten sposób studenci będą mogli testować poprawność działania utworzonej przez siebie konfiguracji bez fizycznego dostępu do sprzętu.

2 Elektronika cyfrowa

Elektronika cyfrowa operuje na prądach zmiennych, nieokresowych o stałych napięciach. Odróżniane są jedynie dwa stany logiczne - stan wysokiego potencjału będący logicznym wyrażeniem prawdy oraz stan niskiego potencjału - odpowiednik fałszu. Tworzona jest sieć logiczna operująca na zadanych stanach i dostarczająca rezultat działania na swoich wyjściach. Sieć często pracuje w rytm podsuniętego zegara - okresowego sygnału prostokątnego o 50% wypełnieniu. Sieć może zapamiętać pewne stany wejściowe i brać je pod uwagę w wyliczaniu następnych cykli.

2.1 Logika cyfrowa

Każda sieć zbudowana jest jedynie z kilku typów podstawowych operacji logicznych.


2.1.1 Negacja


Element negujący zawsze zaprzeczy każdej podanej treści i podmieni jej zawartość na przeciwną.

p	$\neg p$
0	1
1	0

2.1.2 Koniunkcja

Koniunkcja wyznacza prawdę tylko, gdy wszyscy jej doradcy jednogłośnie ją potwierdzają.







Demonstracja koniunkcji zrealizowanej na połaczeniach

2.1.3 Alternatywa

Alternatywa powiela prawdę, jeśli tak stanowi co najmniej jeden jej doradca.





Demonstracja alternatywy zrealizowanej na połączeniach

2.1.4 Alternatywa wykluczająca

Alternatywa wykluczająca przechyli się ku prawdzie, gdy jest ona głoszona przez nieparzystą liczbę doradców.

p	q	$p \oplus q$
0	0	0
0	1	1
1	0	1
1	1	0

2.1.5 Zasada precedencji

Pomiędzy zdaniami logicznymi używa się nawiasowania dla zmiany pierwszeństwa ich ewaluacji. Naturalnym biegiem jest rozpatrywanie ich według przyjętej hierarchii $\neg \land \lor \iff$.

2.1.6 Prawa De Morgana

Do formułowania praw należy wprowadzić kolejny symbol logiczny równoważności. W zasadzie jest on zaprzeczeniem poznanej już alternatywy wykluczającej.

p	q	$p \iff q$
0	0	1
0	1	0
1	0	0
1	1	1

I prawo De Morgana to prawo zaprzeczania koniunkcji. Negacja koniunkcji jest równoważna alternatywie negacji.

$$\neg(p \land q) \iff (\neg p \lor \neg q)$$

p	q	$p \wedge q$	$\neg(p \land q)$	$\neg p$	$\neg q$	$(\neg p \vee \neg q)$	
0	0	0	1	1	1	1	1
0	$\mid 1 \mid$	0	1	1	0	1	1
1	0	0	1	0	1	1	1
1	1	1	0	0	0	0	1

II prawo De Morgana to prawo zaprzeczenia alternatywy. Negacja alternatywy jest równoważna koniunkcji negacji


$$\neg (p \lor q) \iff (\neg p \land \neg q)$$

p	q	$p \lor q$	$\neg (p \lor q)$	$\neg p$	$\neg q$	$(\neg p \land \neg q)$	
0	0	0	1	1	1	1	1
0	1	1	0	1	0	0	1
1	0	1	0	0	1	0	1
1	1	1	0	0	0	0	1

Prawa te są bardzo pomocne do optymalizacji sieci.


2.2 Bramki logiczne

Są to układy scalone realizujące wyspecyfikowane przez producenta operacje logiczne. Na samych połączeniach przewodów można jedynie osiągnąć logikę koniunkcji lub alternatywy. Nie da się jednak obecnemu w sieci sygnałowi zaprzeczyć. Można by problem obejść używając mechanicznych przekaźników. Właściwsze mogą okazać się tranzystory, tudzież ich zestawy odpowiednio połączone i zatopione w gotowych scalakach nazywanych bramkami logicznymi.



Oznaczenia schematyczne operacji logicznych

Dokumentacja układu określa położenia pinów wejściowych i wyjściowych każdej z dostępnych operacji.



Przykładowe bramki logiczne polskiej PRL-owskiej produkcji firmy CEMI



Egzemplarz bramki logicznej

2.2.1 Hazard

Zadanie nowego stanu wejścia wymaga czasu na przełączenie się wewnętrznych tranzystorów zanim ustali się właściwy wynik na wyjściu. Opóźnienie to nazywane jest czasem propagacji bramki. W tych krótkich momentach stany wyjść są nieustalone.

2.3 Systemy liczbowe

Cyfry są zestawem symboli danego systemu liczbowego ułożonych w określonym porządku według rosnących znaczeń. Przyjęło się uważać za naturalny system o dziesięciu cyfrach.

```
0_{min} 1 2 3 4 5 6 7 8 9^{max}
```

Końce porządku wyznaczają symbole najmniejszy i największy.

Liczba jest nieskończonym ciągiem cyfr.

Algorytm nieskończonej inkrementacji liczby zaczyna od jej postaci najmniejszej.

$$0_{min} \dots 0_{min} 0_{min} 0_{min}$$

Przegląda ciąg zaczynając od najbardziej skrajnego prawego miejsca poszukując pierwszego symbolu niemaksymalnego. Natrafia na niego natychmiast.

Element ten jest sukcesywnie podmieniany na symbol starszy stopniem w szeregu.

Po wyczerpaniu puli na pierwszej pozycji, zajrzy na następną z kolei i tam napotka symbol niemaksymalny do podmiany na większy. Wszystkie symbole na prawo od znalezionej pozycji muszą zostać zminimalizowane.

```
0_{min} \dots 0_{min} \ 1 \ 0_{min}
```

Ponownie można podmieniać symbole na pierwszej pozycji zgodnie z porządkiem aż do osiągnięcia symbolu maksymalnego. Wtedy ponownie poszukiwana będzie pozycja pierwsza niemaksymalna i tu algorytm się zapętla.

```
0_{min} \dots 0_{min} 1 1
```

2.3.1 Liczby binarne

Stosując tą samą zasadę postępowania można odliczać liczby w dowolnym systemie o uznanym porządku symboli. Logika binarna skraca pulę symboli do dwóch możliwości, odróżniając jedynie sybmole najmniejszy i największy.

```
0_{min} 1^{max}
```

Odliczanie zawsze startuje od nieskończonego ciągu symboli najmniejszych.

```
0_{min} \dots 0_{min} 0_{min} 0_{min}
```

Już po pierwszej iteracji pula zostaje wyczerpana.

```
0_{min} \ \dots \ 0_{min} \ 0_{min} \ 1^{max}
```

Należy użyć kolejnej, drugiej pozycji i wyzerować poprzednie.

```
0_{min} \dots 0_{min} 1^{max} 0_{min}
```

Iteracja pierwszej pozycji

$$0_{min} \dots 0_{min} 1^{max} 1^{max}$$

I znowu przepełnienie, tym razem już dwóch pierwszych pozycji. Należy poruszyć trzecią jako pierwszą niemaksymalną.

 $0_{min} \dots 1^{max} 0_{min} 0_{min}$

Na dwóch pierwszych pozycjach zostają powtórzone trzy poprzednie kroki, po czym należy sięgnąć na pozycję czwartą i powtórzyć kroki jej dotychczasowe. I tak do nieskończoności.

dwójkowy	ósemkowy	dziesiętny	szesnastkowy
00000	00	00	00
00001	01	01	01
00010	02	02	02
00011	03	03	03
00100	04	04	04
00101	05	05	05
00110	06	06	06
00111	07	07	07
01000	10	08	08
01001	11	09	09
01010	12	10	0A
01011	13	11	0B
01100	14	12	0C
01101	15	13	0D
01110	16	14	0E
01111	17	15	0F
10000	20	16	10
10001	21	17	11
10010	22	18	12
10011	23	19	13
10100	24	20	14

Tabela odzwierciedla odliczanie w paru systemach liczbowych

2.4 Układy kombinacyjne

Są to układy cyfrowe, które nie zapamiętują stanów pośrednich obliczeń wewnątrz sieci. Stany wyjść są zależne jedynie od stanów bieżących wejść. Są ich funkcją logiczną.

Linie wejść/wyjść układów cyfrowych często są liczbami reprezentowanymi w systemie dwójkowym. Uprzednio zaprezentowane nieskończone ciągi cyfr są modelem matematycznym nie mającym odzwierciedlenia w realnych układach elektronicznych na współczesnym etapie rozwoju techniki. Maszyny przejawiają skończoną precyzję obliczeń wykonywaną w skończonym czasie.


W systemie dwójkowym (binarnym) pojedynczą cyfrę nazywa się jednym bitem informacji. Na jednym bicie można zapisać jedną z dwóch możliwych wartości 0_{min} lub 1^{max} . Na dwóch bitach zapisuje się wszystkie dwie możliwości pierwszego bitu zdwukrotnione dwiema możliwościami bitu drugiej pozycji. Razem 4 możliwości. Dodając trzeci bit, również ilość możliwości się dubluje dając 8. I tu uwidacznia się pewna reguła - na n bitach można zapisać jedną z 2^n możliwych liczb. Odliczając od zera, liczbą największą będzie $2^n - 1$.

2.4.1 Jedno-bitowy układ dodający

Układ ten dodaje dwa jedno-bitowe sygnały nazwane A i B. Jeśli oba wejścia wystawią stan wysoki, wtedy wynik 2 w systemie binarnym $(10)_2$ jest liczbą dwucyfrową wymagającą dwóch wyjściowych linii S i starszej C (informującej też o przepełnieniu).

Po sformułowaniu tablicy prawdy łatwo zauważyć, że linia S jest alternatywą wykluczającą wejść, natomiast C jest ich koniunkcją.

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1




Sieć logiczna jedno-bitowego układu dodającego

2.4.2 Wielobitowy układ dodający

Dodawanie liczb złożonych z większej liczby bitów wymaga właściwego obchodzenia się z bitem przepełnienia. Mechanizm ujawnia dodawanie pisemne, które jest analogiczne jak w systemie dziesiętnym. Dla przykładu użyte zostaną liczby $A=14=(1110)_2$ oraz $B=7=(0111)_2$. Indeks przy oznaczeniu liczby odnosi się do cyfry na wskazanej pozycji bitu.

Najpierw dodawane są najmłodsze bity $A_0=0$ i $B_0=1$, a ich wynikiem, zgodnie z tabelą dodawania jedno-bitowego, jest $S_0=1$. W następnej kolumnie występują dwa stany wysokie, co zgodnie z tabelą wynosi 0 dla S_1 , ale ustawiany jest bit przepełnienia C_2 . Dla trzeciej kolumny ponownie oba wejścia są wysokie, jednak należy także wziąść pod uwagę przepełnienie C_2 z poprzedniego kroku. Ta sytuacja dotąd nie została uwzględniona. Należy dla niej zaprezentować ogólniejszą tabelę prawdy uwzględniającą bit przepełnienia z poprzedniego dodawania.

A	B	C_{in}	$\mid S \mid$	C_{out}
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	1	0
0	1	1	0	1
1	0	1	0	1
1	1	1	1	1




Sieć logiczna pojedynczego ogniwa wielobitowego układu dodającego.

Teraz widać, że ogólna postać dodawania ma trzy wejścia - dwa są bitami z obu składników na odpowiadających sobie pozycjach, trzeci sygnał jest wartością przepełnienia z dodawania na poprzedniej pozycji.

Tak więc w kolumnie trzeciej wystąpiła sytuacja, gdzie oba wejścia są wysokie jak również i bit przepełnienia. Według nowej tablicy trzy jedynki na wejściu dają dwie na wyjściu.


Czwarta kolumna otrzymuje przepełnienie i jedną jedynkę, co oznacza zero dla S_3 oraz ostatnie przepełnienie C_4 . Wynikiem jest $21=(10101)_2$, co wymaga zapisu na 5 bitach. Ostatni bit przepełnienia zapewnia brakujący piąty bit wyniku, dzięki czemu suma jest właściwa w postaci $C_4S_3S_2S_1S_0$.



4-bitowy układ dodający zbudowany jest z 4 ogniw

2.4.3 Jedno-bitowy układ porównujący

Układ porównujący stwierdza, czy dwa wejściowe sygnały A i B są sobie równe linią =. A jeśli nie są, wtedy określi który z nich reprezentuje większą wartość za pomocą wyprowadzeń < oraz >.



Sieć logiczna jedno-bitowego układu porównującego

2.4.4 Wielobitowy układ porównujący

Równość dwóch dowolnych wartości n-bitowych stwierdza się, jeśli wszystkie odpowiadające sobie bity są sobie równe.

$$x_i = A_i \cdot B_i + \overline{A}_i \cdot \overline{B}_i.$$


$$(A = B) = x_n x_{n-1}(...) x_2 x_1 x_0$$

Nierówność stwierdza się porównując odpowiadające sobie bity kolejno poczynając od najstarszego aż do wykrycia pierwszej nieprawidłowości. Znak < lub > nierówności klaruje się według porównania jedno-bitowego na znalezionej pozycji.

$$(A > B) = \underline{A}_3 \cdot \overline{B}_3 + x_3 \underline{A}_2 \overline{B}_2 + x_3 x_2 \underline{A}_1 \overline{B}_1 + x_3 x_2 x_1 \underline{A}_0 \overline{B}_0$$

$$(A < B) = \overline{A}_3 \cdot B_3 + x_3 \overline{A}_2 B_2 + x_3 x_2 \overline{A}_1 B_1 + x_3 x_2 x_1 \overline{A}_0 B_0$$

A_1	A_0	B_1	B_0	A < B	A = B	A > B
0	0	0	0	0	1	0
0	0	0	1	1	0	0
0	0	1	0	1	0	1
0	0	1	1	1	0	0
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	0	0	1
0	1	1	1	1	0	0
1	0	0	0	0	0	1
1	0	0	1	0	0	1
1	0	1	0	0	1	0
1	0	1	1	1	0	0
1	1	0	0	0	0	1
1	1	0	1	0	0	1
1	1	1	0	0	0	1
1	1	1	1	0	1	0




Sieć logiczna dwu-bitowego układu porównującego

2.4.5 Multiplexer

Multiplexer otrzymuje komplet danych, lecz ukazuje jedynie wybraną, interesującą ich część. Preferencji dokonuje się ustawiając bity maski select.

s[1]	s[0]	q
0	0	d[0]
0	1	d[1]
1	0	d[2]
1	1	d[3]




Sieć logiczna multiplexera

2.5 Układy sekwencyjne

W układach sekwencyjnych do pewnych sygnałów wejściowych są przyłączone niektóre wyjścia sprzężeniem zwrotnym. Dzięki temu na bieżący wynik obliczeń wpływają obliczenia uprzednie. Zachodzi efekt pamięci - sieć pamięta swoje poprzednie stany.

2.5.1 Zatrzask SR


$\neg S$	$\neg R$	Q	$\neg Q$
0	0	X	X
0	1	1	0
1	0	0	1
1	1	Q_{n-1}	$\neg Q_{n-1}$




Zatrzask SR

Przerzutnik SR zbudowany jest z dwóch bramek NOR lub NAND. Wynik wyjścia jednej bramki skierowany jest ponownie do wejścia drugiej. Dzięki temu pozostawiając układ w stanie neutralnym, stale utrzymuje on na swoim wyjściu ostatnio wybrany stan. Stan wybiera się wytrącając układ ze stanu neutralnego krótkim zwarciem linii S lub R do masy. Jeśli obie linie naraz zostaną zwarte, wtedy stan wyjściowy uzależniony jest od wewnętrznych hazardów i przyjmuje się go za nieustalony.

2.5.2 Przerzutnik D





Przerzutnik D

Przerzutnik D jest rozszerzeniem zatrzasku SR o 2 dodatkowe bramki uniemożliwiające osiągnięcie stanu zabronionego obarczonego nieprzewidywalnymi hazardami. Oczekuje on przyłączenia linii danych D oraz zegarowej C. W chwilach wysokiego stanu zegara, stale przepisuje on daną D na wyjście. Gdy stan zegara stanie się niski, wtedy ostatnia przepisana i 'zapamiętana' wartość D jest utrzymywana na wyjściu.

Dwa przerzutniki D czułe na przeciwne poziomy zegara łączy się kaskadowo. Efektem jest przerzutnik czuły na zbocze zegara. Kierunek zbocza wyznacza kolejność podłączenia przerzutników.

2.5.3 Rejestr

Rejestr jest układem pamięciowym przechowującym bity informacji. Jego budowę można oprzeć na zestawie przerzutników typu D łącząc je równolegle.

2.5.4 Licznik

Licznik to układ inkrementujący liczbę przedstawianą binarnie na wyjściu w takt dostarczanego zegara. Zbudować go można łącząc szeregowo przerzutniki typu D. Do pierwszego dostarcza się sygnał zegarowy, a sygnałem C dla kolejnych jest wyjście Q z poprzedniego. Każdemu przerzutnikowi z osobna zwiera się wyjście $\neg Q$ z wejściem D. Inkrementowana liczba ujawnia się w ciągu $Q_{n-1}Q_{n-2}...Q_0$.

2.6 FPGA


Field Programmable Gate Array jest układem elektronicznym pozwalającym na skonfigurowanie jego zachowania. Konfiguracja taka jest zestawem wygenerowanych danych dostarczonych do FPGA i określa logikę, według której układ ma pracować. Ekwiwalentną logikę przedstawić można układem bramek logicznych i przerzutników.

2.6.1 Architektura

W układzie FPGA wyszczególnić można elementy nazywane blokami logicznymi, które zwarte są ze sobą siecią konfigurowalnych połączeń. Linie wejściowe bloku logicznego poprowadzone poprzez multipleksery do przerzutników* stają się indeksem komórki pamięci. Wartość tam zapisana będzie wynikiem działania sieci. Pamięć ta przechowuje możliwe stany wyjściowe dla wszystkich kombinacji wejść, stąd nazywana jest tablicą przeszukiwań LUT. Tym sposobem odwzorować można dowolną logikę kombinacyjną.

Układy FPGA pozwalają na więcej, także odzwierciedlają logikę sekwencyjną. Wynik z tablicy LUT jest poprowadzony przez multiplekser. Jego konfiguracja powoduje bezpośrednie wyprowadzenie sygnału z bloku logicznego lub przeprowadzenie go przez dedykowany przerzutnik FF (taktowany wspólnym zegarem dla wszystkich bloków). W tym przypadku bloki logiczne spełniają także funkcję pamięciową.

Logika programowalna przechowuje konfigurację swojego działania w rozproszonych w układzie pamięciach RAM. Zapis pamięci o połączeniach między blokami logicznymi, zawartością ich tablic LUT oraz konfiguracją ich multiplekserów dla przerzutników jest konfiguracją układu FPGA. Od zadanej konfiguracji zależy działanie całego układu elektronicznego.



Architektura bloku logicznego FPGA

2.7 Języki Opisu Sprzętu

Modelowanie pojedynczych bitów w poszczególnych pamięciach RAM układu FPGA byłoby niezwykle żmudnym i błędogennym zadaniem, a powstały efekt końcowy byłby nieprzenośny na układy nowsze lub innych producentów. Stąd narosła potrzeba narzędzia do wygenerowania konfiguracji FPGA dla wskazanego chipsetu bazując na dostarczonym modelu pożądanego funkcjonowania sprzętu. Model taki sporządzany jest w języku opisu sprzętu elektronicznego. Najpopularniejsze to VHDL i Verilog oraz wzbogacony o rozszerzenia obiektowe SystemVerilog.

Języki te ze swojej natury modelują procesy współbieżne synchronizowane na zboczach zegara taktującego cały układ.

2.7.1 Verilog

Verilog dysponuje dwoma podstawowymi typami danych. Pierwszym jest rejestr, oto jego deklaracja

```
Listing 1: Rejestr

reg rejestr_jednobitowy;
reg rejestr_jednobitowy_z_przypisana_wartoscia = 1'b1;
reg [7:0] rejestr_8bitowy = 8'haa;
reg [7:0] pamiec_256_elementow_1bajtowych [255:0];
```

Rejestry dane przechowują. Można je wpisywać i odczytywać. Prawa strona przypisania zawiera liczbę bitów przedstawianej liczby, po apostrofie definiuje jej system liczbowy zapisu (z dostępnych binarnego b, heksadecymalnego h i dziesiętnego d), na końcu przedstawia samą liczbe.

Drugim typem danych jest połączenie tworzące więź z rejestrem macierzystym.

```
Listing 2: Polaczenie

wire polaczenie_jednobitowe = rejestr_jednobitowy;

wire [2:0] ekstrakcja_3bitow_z_rejestru = rejestr_8bitowy[3:1];

wire [7:0] konkatenacja_rejestrow = {rejestr_8bitowy[6:0], rejestr_jednobitowy};

wire kombinatoryka = (rejestr_jednobitowy) ? rejestr_8bitowy[4] : 1'b1;
```

Połączenia mogą jedynie wskazywać dane zamieszczone w rejestrach. Nie można do nich danych zapisywać, do tego celu potrzebny jest bezpośredni dostęp do wskazywanego rejestru. Połączenia mogą ukazywać jedynie interesującą część rejestru dzięki operatorowi ekstrakcji []. Mogą też wskazywać części danych zapisanych w kilku innych rejestrach poprzez ich konkatenację {}. Operator trójargumentowy?: umożliwia zapisanie wyrażeń kombinacyjnych warunkowych.

Dostępne są podstawowe bramki logiczne i poprzez połączenie między nimi modeluje się logikę kombinacyjną, na przykład sumatora jedno bitowego.

```
Listing 3: Sum1.v

wire A, B, Cin, Y, Cou;
wire g1_o, g2_o, g3_o, g4_o;

and g1(g1_o, A, B);
xor g4(g4_o, A, B);
and g2(g2_o, Cin, g4_o);
or g3(Cout, g1_o, g2_o);
xor g5(Y, Cin, g4_0);
```

Jednakże właściwsze jest modelowanie na wyższym poziomie abstrakcji zwanym zachowawczym. Syntezator zdolny jest sam podstawić bramki pod logikę, którą się mu przedstawi opisowo.

Do zamodelowania logiki sekwencyjnej posłużyć się należy rejestrem i blokiem always czułym na zbocze zegara. Zapisywanie wartości do konkretnego rejestru dozwolone jest tylko w jednym, dedykowanym bloku always. Przykładowy timer zlicza takty zegara głównego i w równych odstępach czasu informuje o swoich przepełnieniach.

Zadeklarowany został 3-bitowy rejestr counter o początkowej zerowej wartości. Wyjście full sformułowane jest kombinacyjnie i osiąga stan wysoki tylko, gdy licznik jest pełny. Na narastających zboczach dostarczonego z zewnątrz zegara clk wykonuje się blok always inkrementujący licznik. W rezultacie sygnał full generowany jest co 8 takt zegara.

Odpowiednikiem obudów układów elektronicznych z wyprowadzonymi pinami są w Verilogu moduły. W ich opisie wyspecyfikowana jest lista wejść i wyjść, a wewnątrz deklarowanego modułu powoływać można instancje innych i modelować połączenia między nimi. Struktura jest hierarchiczna. Zewnętrzne połączenia modułu najwyższego poziomu są wyprowadzeniami pinów FPGA.

```
Listing 6: Top.v
  module Top
1
2
 3
      input wire clk,
4
      input wire rst,
5
      input wire [3:0] buttons,
 6
      output wire [7:0] leds
 7
8
9
   wire blink led;
  wire light all leds;
10
11
  Controller controller (
12
13
       . buttons (buttons)
       .blink led(blink led),
14
15
       .light all leds(light all leds)
16
17
  Leds leds (
18
19
       .leds(leds),
20
       .blink led(blink led),
21
       .light all leds(light all leds)
22
  );
23
  endmodule
```

2.7.2 Procesor

Na FPGA można zaimplementować logikę arytmetyczną operującą na tych samych rejestrach. Operacje następowałyby pojedynczo w kolejności uzależnionej od ciągu dostarczonych instrukcji nazywanych programem. Co więcej, specjalne instrukcje skoku warunkowego sprawdzałyby stan bieżących obliczeń i od ich zależności mogłyby zakłócić porządek wykonywanego programu zmieniając aktualną pozycję w wykonywanym ciągu instrukcji. Taką konstrukcję nazywa się procesorem.

Przykładowy prosty procesor operuje na jednym 8-bitowym rejestrze zwanym akumulatorem. Ma on dostęp do pamięci RAM również o 8-bitowej szerokości szyny danych. Wszystkie instrukcje są jednakowej długości 2 bajtów i ulokowane są w oddzielnej pamięci PROM. Doprecyzowując procesor ten jest 8-bitowym potokowym przedstawicielem rodziny RISC o architekturze harwardzkiej.

Jego możliwości przedstawia tabela

Kod maszynowy	Mnemonik	Opis	
0000 0000 {OP1} ₈	LDI {OP1} ₈	Ładuje do akumulatora wartość {OP1} ₈ podaną w instr	
$0001 \text{ {ADDR}}_{12}$	$LD \{ADDR\}_{12}$	Ładuje do akumulatora wartość dostępną pod adresem	
		${ADDR}_{12}$	
$0010 \{\{ADDR\}\}_{12}$	$ST \{\{ADDR\}\}_{12}$	Zapisuje wartość z akumulatora pod adresem	
		${ADDR}_{12}$	
0011 0000 {OP1} ₈	ADD {OP1} ₈	Dodaje do akumulatora wartość podaną w instrukcji	
		${OP1}_8$	
$0100\ 0000\ {\rm \{OP1\}_8}$	SUB $\{OP1\}_8$	Odejmuje od akumulatora wartość podaną w instrukcji	
		${OP1}_8$	
$0101\ 0000\ {\rm {OP1}}_{8}$	AND {OP1} ₈	Wykonuje na akumulatorze funkcję logiczną AND z ope-	
		randem {OP1} ₈	
$0110\ 0000\ {\rm {OP1}}_{8}$	$OR \{OP1\}_8$	Wykonuje na akumulatorze funkcję logiczną OR z ope-	
		randem {OP1} ₈	
$0111\ 0000\ {\rm OP1}_8$	$XOR \{OP1\}_8$	Wykonuje na akumulatorze funkcję logiczną XOR z ope-	
		randem {OP1} ₈	
1000 0000 00000000	NOT	Wykonuje na akumulatorze funkcję logiczną NOT	
1001 0000 00000000	LR	Przesuwa wartość akumulatora w lewo	
1010 0000 00000000	RR	Przesuwa wartość akumulatora w prawo	
$1011 {ADDR}_{12}$	JMP $\{ADDR\}_{12}$	Następne instrukcje procesor wykonana spod adresu	
		${ADDR}_{12}$	
$1100 \text{ {ADDR}}_{12}$	$JMPZ \{ADDR\}_{12}$	Jeśli w akumulatorze jest wartość zero, to następne in-	
		strukcje procesor wykonana spod adresu $\{ADDR\}_{12}$	

Występują tu instrukcje bezargumentowe jak zaprzeczenie NOT oraz przesunięcia LR i RR. Reszta wymaga argumentu w postaci 12-bitowego adresu pamięci $\{ADDR\}_{12}$ lub 8-bitowego operandu $\{OP1\}_8$. Wartości te zakodowane są bezpośrednio w instrukcji na dalszych bitach.

```
Listing 7: CPU.v
1 module CPU
2
3
      input clk,
4
      input rst,
5
      output [7:0] outport
6
  );
7
8
                ACC = 8'd0;
  reg [7:0]
9
                PC = 12'd0;
  reg [11:0]
                PCtmp = 12'd0;
10 reg [11:0]
11 reg [15:0]
                IR = 16'd0;
12 wire [3:0]
                OPCODE = IR[15:12];;
                OP1 = IR [7:0];
13 wire
        [7:0]
        [11:0] ADDR = IR [11:0];
14 wire
15| wire [11:0] addr2 = { 1'b0, ADDR[11:1] };
16
17 reg [15:0] PROM [0:3];
18 initial $readmemb("out.bindump", PROM);
19 reg [7:0] RAM [0:31];
20 initial RAM[0] = 8'd0;
21
  assign outport = RAM[0][7:0];
22
23 always @(posedge clk)
      if(rst) PC \le 12'hfff;
24
25
      else begin
26
         PC \le PCtmp;
27
         IR <= PROM[PCtmp];
28
      \quad \mathbf{end} \quad
^{29}
30
  always @*
31
      case (OPCODE)
32
         4'b1011: PCtmp = addr2;
33
         4'b1100: if (ACC = 7'd0) PCtmp = addr2; else PCtmp = PC + 1;
         default: PCtmp = PC + 1;
34
35
      endcase
36
  always @(posedge clk)
37
38
      case (OPCODE)
39
         // Load immediate value
         4'b0000: ACC \le OP1;
40
41
         // Load from / store to RAM
         4' b0001: ACC <= RAM[ADDR];
42
         4'b0010: RAM[ADDR] <= ACC;
43
         // ALU
44
45
         4'b0011: ACC \le ACC + OP1;
46
         4'b0100: ACC \le ACC - OP1;
         4'b0101: ACC \le ACC \& OP1;
47
48
         4'b0110: ACC \le ACC \mid OP1;
49
         4'b0111: ACC \le ACC ^ OP1;
         4 'b1000: ACC <= ^{\sim} ACC;
50
         4'b1001: ACC <= \{ ACC[6:0], ACC[7] \};
51
52
         4'b1100: ACC <= \{ ACC[0], ACC[7:1] \};
53
      endcase
54
55 endmodule
```

Moduł rozpoczyna się od zadeklarowania pamięci danych RAM, instrukcji PROM oraz niezbędnych rejestrów akumulatora ACC, wskaźników bieżącej instrukcji PC, PCtmp oraz rejestru

z pobraną bieżącą instrukcją IR. Poprzez połączenia wyekstrahowane są z rejestru instrukcji pola mnemonika OPCODE, adresu ADDR oraz operandu OP1.

W każdym takcie zegarowym procesor uaktualnia sobie wskaźnik następnej wykonywanej instrukcji oraz pobiera ją z pamięci. Następną instrukcją zazwyczaj jest kolejną w programie, chyba że zdekodowana została instrukcja skoku JMP. Wtedy procesor przeniesie wykonania programu pod instrukcję zadaną w argumencie adresu. Jeśli zdekodowany został skok warunkowy JMPZ, to najpierw sprawdzona zostaje zawartość akumulatora i skok nastąpi tylko przy jego zerowej wartości.

Ostatni blok zawiera jednostkę arytmetyczno-logiczną i wykonuje operacje na akumulatorze według zadawanych instrukcji.

2.7.3 Program

Zestaw instrukcji w przedstawionym kodzie maszynowym należy procesorowi dostarczyć, a wcześniej je wygenerować. Język nazywany asemblerem zamienia mnemoniki instrukcji czytelniejsze dla człowieka na właściwy kod maszynowy konkretnego procesora.

Zestaw dostępnych instrukcji zapisany jest makrami asemblera. Pewne makra przyjmują parametr adresu addr lub operandu op1 dokładnie jak odpowiadająca generowana instrukcja.

```
Listing 8: Instructions.asm
1 % define LDI(op1)
                        db 00000000b, op1
  %define LD(addr)
                        db 00101000b, addr
  %define ST(addr)
                        db 00110000b, addr
  %define ADD(op1)
                        db 10000000b, op1
  %define SUB(op1)
                        db 10001000b, op1
  %define OR(op1)
                        db 10011000b, op1
  %define XOR(op1)
                        db 10100000b, op1
  %define NOT
                        db
                           10101000b, 0
  %define LR
                        db 10111000b, 0
10 % define RR
                        db 11000000b, 0
11 % define JMP (addr)
                        db 00001000b, addr
12 | % define JMPZ (addr)
                        db 00010000b, addr
```

Definicje makr wykorzystuje się do zapisania kodu czytelniejszego dla człowieka, a gotowego do tłumaczenia na kod maszynowy.

```
Listing 9: Diods.asm

%include "instructions.asm"

LDI(00110011b); zaladowanie wartosci do akumulatora
rotate:

ST(0); przepisanie aktualnego stanu akumulatora do pamieci pod adres
0, zapalenie odpowiadajacych sobie diod

LR; obrocenie rejestru akumulatora w lewo

JMP(rotate); ponowne obroty wykonywany nieskonczenie
```

Program najpierw załącza definicję makr dostępnych instrukcji, po czym bazując na nich zapisuje swój przebieg działania. Pierwsze bajty programu to instrukcja ładująca wartość 00110011_2 do rejestru akumulatora. Następna instrukcja ST(0) zaetykietowana rotate przepisuje zawartość akumulatora do pamięci pod adres 0. Wartość spod tego specjalnego adresu jest wyprowadzana na piny wyjściowe procesora. Jeśli do procesora przyłączone są diody, spowoduje to zaświecenie 4 diod. Dalej akumulator jest obracany w lewo, po czym następuje skok programu pod etykietę rotate. Nowa wartość zostaje wyprowadzona, co zapali 4 inne diody i wygasi resztę. I ponowny skok, program się zapętla rytmicznie przesuwając świecenie zestawu 4 diod.

Translacja źródeł programu na kod maszynowy dokonana jest asemblerem yasm.

Listing 10: Translacja 1 \$\\$ yasm -o out.bin program.asm

Źródło veriloga wczytuje obraz pamięci z zewnętrznego pliku, jednak zadanie \$readmemb spodziewa się postaci liczb binarnych zapisanych w ASCII, co zaspokojone zostaje skryptem perla.

```
Listing 11: Zrzut

1  $\ perl -ne '$\=\n\n and map \{ print \} unpack \( (B16) \*\'' \) 

2  out bin > project / out bindump
```

Dla rozwiania watpliwości przedstawiony jest zrzut wynikowego kodu maszynowego.

```
Listing 12: Wydruk

1  $ cat project/out.bindump
2  0000000000110011
3  001000000000000
4  1001000000000000
5  1011000000000010
```


2.7.4 Symulacja

Moduły syntezowalne dla FPGA dobrze jest przesymulować dla zweryfikowania poprawności działania zamodelowanej logiki. Moduły symulacyjne instancjonują wierzchnią warstwę syntezy i zwykle podłączają im linie zegarowe i resetu. Linie te należy zdefiniować, a w tym celu używa się niesyntezowalnych instrukcji spowolnienia czasu. W przykładzie sygnał resetu ustawiany jest wysoko przez krótki czas, po czym wraca do stanu niskiego.

```
Listing 13: Reset
  wire rst:
1
2
  initial begin
3
     rst = 0;
4
     \#10;
5
     rst = 1;
6
     #40;
7
     rst = 0;
8
 end
```

Sygnał zegarowy definiuje się w opóźnianym czasowo bloku always.

Tak przygotowane sygnały podłączone zostają do instancji CPU i uruchomione w symulacji.



Przebieg symulacji działania CPU

Symulacja przedstawia wykres stanów sygnałów w czasie. Zgodnie z oczekiwaniami zegar zmienia swój poziom co 10 ns, natomiast sygnał resetu został podniesiony na 40ns. Po tym procesor zaczął pracować. Po porównaniu opkodów kolejno wykonywanych instrukcji z zapisem programu nasuwa się wniosek o poprawności działania zamodelowanego układu.

3 Moduły ogólnego przeznaczenia

3.1 Projekty

Każdy z symulowanych układów jest osobnym symulowalnym jak również syntezowalnym projektem środowiska Xilinx ISE. Przygotowane są także skrypty do budowania dla programu make.

3.1.1 Układ katalogów

Praca wersjonowana jest rozproszonym systemem kontroli zawartości *git*. Drzewo katalogów rozpoczyna się rozgałęzieniem na *doc* oraz *projects*. *doc* zawiera źródła oraz materiały do zbudowania tego dokumentu, *projects* zawiera projekty, a drzewa katalogów każdego są podobne. Zamieszczona jest struktura projektu klawiatury.

```
keyboard/
    Controller.v
    Keyboard.v
    project
        default_wcfg
        isim.cmd
        keyboard.xise
        Makefile
    sim
        Keyboard_behav.v
        TopTestBench.v
        TopTest.v
    Top.ucf
    Top.v
    wcfg
        all.wcfg
        keyboard.wcfg
```

Wszelkie pliki syntezowalne mieszczą się na pierwszym poziomie w katalogach projektów. Źródła symulacyjne usytuowane są w podkatalogach sim. Przygotowane zbiory wykresów położone są w wcfg. Katalogi project gromadzą pliki projektów dla środowiska ISE Xilinx oraz alternatywnie skrypty Makefile. W nim również składowane są wszelkie pośrednie wyniki procesu syntezy.

Katalogiem szczególnym jest generic. W nim składowane są pliki powszechnego zastosowania współdzielone pomiędzy projektami. Sam nie jest projektem. W tym rozdziale zostaną wyszczególnione wszystkie źródła z tego właśnie katalogu.

3.2 Synteza

3.2.1 Licznik

Zastosowanie licznika powtarza się najczęściej. Zlicza on ilość wysokich stanów podawanego sygnału sig w taktach zegara CLKB, ale tylko gdy flagę pracy en ma włączoną. Podnosi flagę full w chwilach przepełnień. Można go resetować w trakcie pracy, wtedy zaczyna zliczać od zera. Aktualny stan licznika wyprowadza połączeniem cnt do modułu nadrzędnego dla szczegółowszych porównań.

```
1 module Counter #(
2
             parameter MAX=4,
3
             parameter K=1,
4
             parameter DELAY=0,
5
             parameter WIDTH=32
6
     (
7
             input
                                CLKB.
8
              // counter
9
                                en, // if high, then counter is enabled and is counting
             input
10
             input
                                \operatorname{rst} , // \operatorname{\it set} \operatorname{\it counter} \operatorname{\it register} \operatorname{\it to} \operatorname{\it zero}
                                sig , // signal which is counted
11
             input
             output reg [WIDTH-1:0] cnt = \{WIDTH\{1'b0\}\},
12
13
             output
                                full // one pulse if counter is full
14|);
15
16
       always @(posedge CLKB)
17
           if (rst)
18
               cnt \ll 0;
19
           else if (en & sig)
20
               if(cnt < MAX)
21
                   cnt \le cnt + K;
22
               else
23
                   cnt <= DELAY;
^{24}
25
       assign full = (cnt == MAX);
26
27 endmodule
```

3.2.2 Drgania styków

Przyciski na płytce są mechaniczne. Pojedyncze wciśnięcie jest obarczone początkowymi drganiami styków, co dla FPGA jest wielokrotnym wciśnięciem tego samego przycisku w bardzo krótkich odstępach czasu. *Debouncer* zatrzymuje propagację krótkich sygnałów poprzez odmierzenie wymaganego czasu stabilizacji w liczniku. Dla symulacji czas ten jest celowo skrócony.

```
Listing 16: Debouncer.v
 1 module Debouncer (
 2
       input
                 clk,
 3
                  rst, // set counter register to zero
       input
                 \mathrm{sig}\ ,\ //\ \mathit{signal}\ \mathit{which}\ \mathit{is}\ \mathit{debouncing}
 4
       input
 5
                 full // one pulse if counter is full
 6
 7
 8
       Counter #(
 9
   'ifdef SIM
10
           .MAX(10)
11
   \ {\bf `else}
12
           .MAX(10 000 000)
13
   'endif
14
       ) counter (
           .CLKB(clk),
15
16
           . en (1 'b1),
17
           .rst(rst),
18
           . sig(sig),
19
           .full(full)
20
       );
```

3.2.3 Spowalniacz zegara

Jeśli zegar 50mhz jest zbyt szybki, można go spowolnić modułem ModClk. Bazuje na liczniku, wystawia momenty zbocza opadającego, narastającego, oraz nowy sygnał powolnego zegara o połowie wypełnienia.

```
Listing 17: ModClk.v
  module ModClk #(
2
    parameter DIV=2
3
4
    input CLK50MHZ,
5
    input rst,
6
    output clk hf, //half filled 50%
7
    output neg_trig,
8
     output pos_trig
9
10
  'include "log2.v"
11
12
13
      localparam WIDTH = log2 (DIV);
14
      wire [WIDTH-1:0] cnt;
15
      Counter #(
16
         .MAX(DIV-1),
17
18
         . WIDTH(WIDTH)
19
      ) counter
         .CLKB(CLK50MHZ),
20
21
         . en (1 'b1),
22
         . sig (1 'b1),
23
         . rst (rst),
^{24}
         .cnt(cnt)
25
26
27
      assign clk hf = (cnt > (DIV-1)/2);
28
      assign neg trig = (cnt = (DIV-1)\%DIV);
29
      assign pos trig= (cnt = (DIV-1)/2);
30
31
  endmodule
```

3.2.4 Rejestr przesuwny

Rejestr przesuwny zapisuje daną wejściową z interfejsu równoległego do swojego wewnętrznego rejestru w momencie, gdy zauważy podniesioną flagę set. Jeśli flagi włączenia en oraz działania tick są ustawione, wtedy moduł rejestr przesuwa w lewo, wstawiając dostarczony bit rx w puste miejsce. Wyjściowy bit tx zawsze wskazuje na bit z końca rejestru.

```
Listing 18: Shiftreg.v

module Shiftreg #(
parameter WIDTH=8
) (
input CLKB,
// shiftreg
input en,
```

```
7
      input
              set, // setting shiftreg value to data_in if spi_trig occurs
8
      input
              tick, // register shifting is syncronized with tick signal
9
      input
10
      output tx,
11
      input
              [WIDTH-1:0] data in,
12
      output [WIDTH-1:0] data out
|13|);
14
15
      reg [WIDTH-1:0] shiftreg = \{WIDTH\{1'b0\}\};
16
      always @(posedge CLKB) begin
17
         if (set)
18
             shiftreg <= data in;
19
         else if (en & tick)
      \verb|shiftreg|| <= \{ shiftreg|| [WIDTH-2:0], rx \};
20
21
      \mathbf{end}
22
23
      assign tx = shiftreg[WIDTH-1];
24
      assign data out = shiftreg;
25
26 endmodule
```

3.2.5 Wykrywacz zbocza

Wykrywanie zbocza zrealizowane jest przy użyciu rejestru przesuwnego stale zapamiętującego dwie ostatnie wartości śledzonego sygnału w takt podanego zegara. Flagi pos i neg sygnalizują zbocze przy wykryciu właściwego wzorca.

```
Listing 19: Edge Detector.v
  module Edge Detector (
2
3
       input
              clk,
       input
              signal,
4
       output pos,
5
       output neg
6
       );
7
8
      // Record last 2 states of signal
9
10
      wire [1:0] last 2;
11
      Shiftreg #(
12
         . WIDTH (2)
13
      ) shiftreg (
14
               .CLKB(clk),
15
               . en (1 'b1),
16
               set (1'b0),
17
               . tick (1'b1),
18
               .rx(signal),
               .data in (2'b11),
19
20
               .data_out(last2)
21
               );
22
23
      // Detect negative or positive edge
24
25
      assign pos = ( last2 == 2'b01 );
26
      assign neg = ( last2 == 2'b10 );
27
28
  endmodule
```

3.2.6 Serializacja

Moduł dane serializuje, to jest dane dostarczone szyną równoległą przesyła kolejno bit po bicie pojedynczą linią w takt oferowanego zegara. Równocześnie wykonuje operację odwrotną. Serial skomponowany jest z poznanych modułów licznika i rejestru przesuwnego, ale uzupełnia je o synchroniczne zakończenie pracy.

```
Listing 20: Serial.v
  module Serial #(
 2
      parameter WIDTH=32
 3
   ) (
      input RST,
 4
 5
      input CLKB,
 6
       // serial module interface
 7
      input rx,
 8
      output tx,
 9
      input [WIDTH-1:0] data in,
10
      output [WIDTH-1:0] data out,
11
      input trig,
12
       output reg ready = 1'b1,
13
      input tick
14
  );
15
16
       wire sent_all_bits;
17
       Counter #(
18
          .MAX(WIDTH-1)
       ) Counter bits (
19
20
          .CLKB(CLKB),
21
          // counter
                          // if high counter is enabled and is counting
22
          . en (1 'b1),
          . \; \mathsf{rst} \; (\, \mathsf{read} \, \mathsf{y} \,) \;, \; \; // \; \; \mathit{set} \; \; \mathit{counter} \; \; \mathit{register} \; \; \mathit{to} \; \; \mathit{zero}
23
          . sig(tick), // signal which is counted; counts ticks
24
25
          .full(sent all bits) // one pulse if counter is full
26
       );
27
28
       Shiftreg #(
29
          . WIDTH (WIDTH)
       ) Shiftreg_ (
30
31
          .CLKB(CLKB),
32
          // shiftreg
33
          .en(\tilde{ready}),
          . set (trig), // setting shiftreg value to data in if trig occurs
34
35
          .tick(tick),
36
          . rx(rx),
37
          .tx(tx),
38
          .data in(data in),
39
          .data out(data out)
40
       );
41
42
       always @(posedge CLKB)
43
       if (RST)
44
          ready \ll 1'b1;
       else if(sent_all_bits && tick)
45
          ready \ll 1'b1;
46
       else if (trig)
47
48
          ready \le 1'b0;
49
50 endmodule
```

3.2.7SPI

Serial Peripheral Interface jest popularnym sprzętowym interfejsem komunikacji. Jest on wyjaśniony w części poświęconej DAC-owi. Wykorzystuje moduł serializacji dodając jedynie funkcjonalność linii Chip Select.

```
Listing 21: Spi.v
1 module Spi #(
      parameter WIDTH=32
2
3
4
      input RST,
5
      input CLKB,
6
      // spi lines
7
      output spi sck,
8
      output spi_cs ,
9
      input spi_miso ,
10
      {\bf output} \ {\rm spi\_mosi} \ ,
11
      // spi module interface
12
      input [WIDTH-1:0] data in,
13
      output [WIDTH-1:0] data_out,
14
      input trig,
15
      output ready,
16
      input clk,
      input tick
17
18
19
      wire ready_;
20
21
      assign ready = ready_;
22
      Serial \#(
23
          . WIDTH(WIDTH)
24
      ) Serial (
          .CLKB(CLKB),
25
26
          .RST(RST),
27
         // serial module interface
28
          .rx(spi_miso),
^{29}
          .tx(spi_mosi),
30
          .data in(data in),
31
          .data_out(data_out),
32
          .trig(trig),
33
          .ready (ready ),
          . tick(tick)
34
35
36
37
      assign spi_cs = ready_;
      assign spi sck = (~ready ) ? clk : 1'b0;
38
39
40 endmodule
```

3.2.8 Generator impulsów

parameter N = 10

2

3

4

Zadaniem generatora impulsów jest wytwarzanie impulsów jak najbliższych pożadanemu okresowi.

```
Listing 22: BaudRateGenerator.v
1 module BaudRateGenerator
 #(
    parameter INC = 100,
```

```
5|)
 6
             CLK50MHZ,
      input
 7
      input
              RST,
 8
      input
             en,
 9
      output tick
10);
11
12
      reg [N:0] acc = \{N\{1'b0\}\};
      always @(posedge CLK50MHZ)
13
          if(RST) acc <= \{N\{1'b0\}\};
14
15
          else if (en) acc \leq acc [N-1:0] + INC;
16
17
      assign tick = acc[N];
18
19 endmodule
```

3.2.9 Odwracacz bitów

Odwrócenie kolejności bitów w rejestrze wymaga automatycznego wygenerowania kodu. Niedogodność języka została schowana w module $Bits_Reverse$.

```
Listing 23: Bits Reverse.v
1 module Bits_Reverse #(
2
      parameter WIDTH = 8
3
  )
4
              [WIDTH-1:0] orginal,
      input
5
      output [WIDTH-1:0] reversed
6
  );
7
8
      // Reverse bits order
9
      genvar
                   i ;
10
      generate
11
         for ( i = 0; i < WIDTH; i = i + 1)
12
      assign reversed[i] = orginal[WIDTH-1-i];
13
14
         end
15
      endgenerate
16
  endmodule
17
```

3.2.10 Funkcja logarytmiczna

Funkcja ta jest bardzo pomocna w ustaleniu szerokości deklarowanego rejestru na podstawie górnego zakresu liczb przez niego zapamiętywanych. Wartość funkcji obliczana jest na etapie elaboracji.

```
Listing 24: log2.v
              //constant function calculetes value at collaboration time
                //source\ http://www.beyond-circuits.com/wordpress/2008/11/constant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/instant-functions/inst
3
             function integer log2;
 4
                                      input integer value;
5
                                      begin
6
                                                                value = value -1;
7
                                                                for (\log 2 = 0; \text{ value} > 0; \log 2 = \log 2 + 1)
8
                                                                                 value = value >> 1;
9
                                      end
```

3.3 Symulacja

3.3.1 Zegar

Jest to moduł niezbędny do symulacji, formuje prostokątną linie zegarową.

```
Listing 25: Clock.v
1 module Clock #(
2
      //DELAY 10 ns - clock 50MHZ
3
     parameter DELAY = 10
4
5
     output reg clk
6
7
8
      initial clk = 0;
9
     always #DELAY clk <= ~clk;
10
11 endmodule
```

3.3.2 Reset

Moduł w początkowej chwili na krótko podnosi linię, w zamierzeniu sygnału resetu.

```
Listing 26: Reset.v
  module Reset #(
2
      parameter DELAY = 40
3
   ) (
       output reg RST
4
5
  );
6
7
      initial begin
8
          RST = 0;
9
          \#10;
10
          RST = 1;
          \#DELAY;
11
12
          RST = 0;
13
      \mathbf{end}
14
15 endmodule
```

3.3.3 Ustawiacz

Moduł przyjmuje grupę sygnałów przy inicjalizacji, po czym udostępnia zadania operujące na nich i informujące o swoich działaniach z zadaną dokładnością.

```
8
               ostrzezenia
9
10
         LOGLEVEL = 3
11
              informuje o zamiarze zmiany sygnalu
12
         LOGLEVEL = 4
13
               informuje o zmianie sygnalu
14
         LOGLEVEL = 5
15
               informuje o zamiarze przeczekiwania
16
         LOGLEVEL = 6
17
               informuje o przeczekaniu
18
      parameter LOGLEVEL = 1,
19
20
      parameter N = 1
21
22
      output reg [N-1:0] signals
23|);
```

Zadanie state ustawia podany stan na sygnałach i loguje swoje zamiary.

```
25
     // Zadanie ustawia okreslony stan
26
     task state
27
28
        input [N-1:0] new signals
29
     );
30
        begin
31
32
           // Poinformuj o stanie poprzednim
33
           if(LOGLEVEL >= 3)
34
              $\display(\"\%t\t INFO3\t [\%m]\t Stan sygnalow zostanie zmieniony.
                 Obecny stan '%b' (0x %h), spodziewany stan '%b' (0x %h)", $time,
                 signals, signals, new signals, new signals);
35
36
           // Zmien stan
37
           signals = new signals;
38
39
           // Poinformuj o zmianie
           if(LOGLEVEL >= 4)
40
             41
42
43
        \mathbf{end}
     endtask
```

Zadanie low uziemi sygnały. Prawie identycznie wyglądają high oraz z dla wysokiej impedancji.

Do ustawiania zadanego stanu na określony czas służy $state_during$. Istnieją też poręczniejsze, wyspecjalizowane zadania low_during , $high_during$, z_during .

Listing 30: Set.v

```
71
      // Zadanie ustawia zadany stan i przeczekuje zadany okres czasu
72
      task state during
73
74
         input [31:0] period,
75
         input [N-1:0] new_signals
76
77
         begin
78
79
            // Ustaw stan sygnalow na zadany
80
            state ( new signals );
81
82
            // Opcjonalnie poinformuj o przeczekiwaniu
83
            if(LOGLEVEL > = 5)
               $\display(\"\%t\t INFO5\t [\%m]\t Sygnal w stanie \%b (hex \%h) zostaje
84
                    zamrozony przez zadany okres czasu %d", $time, new signals,
                   new signals, period);
85
86
            // Przeczekaj zadany czas
87
            #period;
88
89
            // Opcjonalnie poinformuj o dalszym biegu
90
            if(LOGLEVEL >= 6)
               $\display(\"\%t\t INFO6\t [ \%m ] \t Przeczekiwanie stanu \%b (hex \%h)
91
                   zostalo zakonczone po %d", $time, new_signals, new_signals,
                   period);
92
93
         \mathbf{end}
      endtask
94
```

Ostatnia grupa zadań z modułu Set ustawia żądany stan, przeczekuje zadany czas, po czym przywraca pierwotny stan sygnałów. Oczywiście także tutaj występują specjalizacje w postaci low_during_and_restore, high_during_and_restore.

```
Listing 31: Set.v
71
         Zadanie ustawia okreslony stan i przeczekuje zadany okres czasu, po czym
         wraca\ do\ stanu\ poprzedniego
72
      task state_during_and_restore
73
         input [31:0] period,
74
         input [N-1:0] new signals
75
76
77
         reg [N-1:0]
                        saved signals;
78
         begin
            saved_signals = signals;
79
80
            state ( new signals );
81
            #period;
82
            state( saved_signals );
83
         end
84
      endtask
```

3.3.4 Monitor

Monitor dostaje grupę sygnałów i oferuje zadania do prześledzenia niezmienności ich stanów.

```
Listing 32: Monitor.v

0 module Monitor
#(
```

```
2
         LOGLEVEL = 0
3
              bez zadnych komunikatow
4
         LOGLEVEL = 1
5
              b l e d y
6
         LOGLEVEL = 2
7
              ostrzezenia
8
9
        LOGLEVEL = 3
10
              informuje o stalosci przeczekanego sygnalu
11
         LOGLEVEL = 4
              informuj o oczekiwaniu na przyjecie przez sygnal zadanej wartosci
12
13
        LOGLEVEL = 5
              informuj o zastaniu spodziewanego stanu sygnalow
14
15
        LOGLEVEL = 6
              zrzuca stan monitorowanej linii z kazdej chwili czasu
16
     parameter LOGLEVEL = 1,
17
18
19
      // Szerokosc badanej szyny sygnalowej
20
21
     parameter N = 1
22
23
     input [N-1:0] signals
24
```

Można upewnić się czy sygnały znajdują się w spodziewanych stanach. Występują specjalizacje ensure_low, ensure_high, ensure_z.

```
Listing 33: Monitor.v
27
     // Zadanie sprawdza, czy sygnaly sa w zadanym stanie
28
     task ensure state
29
        input [N-1:0] expected signals,
30
31
        output ensurance
32
     );
33
        begin
34
35
           // Jesli sygnaly sa zgodne z oczekiwaniami, wystawi jedynke
36
           ensurance = 1'b1;
37
38
           if( signals !== expected_signals ) begin
39
40
              // Sygnaly sie roznia, wystaw zero
               ensurance = 1'b0;
41
42
43
               // Zglos blad
               if (LOGLEVEL >= 1)
44
                  \operatorname{Sdisplay}(\text{``\%t} t ERROR t [ \%m ] t Sygnaly nie sa zgodne z
45
                     oczekiwaniami. Stan obecny '%b' (0x %h), spodziewany '%b' (0x
                     %h)", $time, signals, signals, expected signals,
                     expected signals);
46
           end
47
48
49
           // Zakomunikuj o zastaniu spodziewanych stanow
50
           if( ensurance )
               if (LOGLEVEL >= 5)
51
52
                  oczekiwaniami. Stan oczekiwany '%b' (0x %h)", $time,
                     expected_signals, expected_signals);
```

Do weryfikacji czy sygnały nie zmienią się przez podany czas służy zadanie ensure _same _during.

```
Listing 34: Monitor.v
 90
       // Zadanie bada stalosc zadanych sygnalow w ustalonym przedziale czasu
       task ensure same during
 91
 92
 93
          input [31:0] period,
 94
                        ensurance
          output
 95
       );
 96
          integer
          reg [N-1:0] saved signals;
 97
98
          begin
99
             // Jesli stan linii pozostanie bez zmian, wystawi jedynke
100
101
             ensurance = 1'b1;
102
103
             // Zapisz stan linii z momentu rozpoczecia tego zadania
104
             saved signals = signals;
105
106
             // Monitoruj linie przez zadany czas lub do momentu pierwszej zmiany
107
             for (i=0; i < period & ensurance; i=i+1) begin
108
                if (signals !== saved signals) begin
109
                   // Sygnal sie zmienil podczas badania, zakoncz zerem
110
                   ensurance = 1'b0;
111
112
113
                    // Zglos blad
                    if (LOGLEVEL >= 1)
114
115
                       display("%t \in RROR \in [m] \setminus Nastapila nieoczekiwana]
                          zmiana stanu monitorowanej linii po czasie %d 000 / %d 000.
                           Stan obecny '%b' (0x %h), spodziewany '%b' (0x %h)", $time
                          , i, period, signals, signals, saved signals, saved signals
                          );
116
                \mathbf{end}
117
118
119
                // Wypisz wszystkie iteracje petli na zyczenie ostatniego poziomu
                    logowania
                if (LOGLEVEL >= 9)
120
                    $display("%t\t INFO9\t [ \%m ] \t Stan linii '\%b' (0x \%h) zapisana
121
                        '%b' (0x %h) czas %d 000", $time, signals, signals,
                       saved signals, saved signals, i);
122
                // Przejdz do nastepnego kroku czasowego
123
124
                #1;
125
126
             \mathbf{end}
127
128
             // Zakomunikuj o oczekiwanej stalosci sygnalu w zadanym czasie
129
             if ( ~ensurance )
130
131
                if ( LOGLEVEL >= 3 )
                    $display("%t\t INFO3\t [ %m ] \t Stan '%b' (0x %h) linii zgodnie
132
                       z oczekiwaniami nie zmienil sie po czasie %d 000", $time,
                       signals, signals, i);
```

```
133
134 end
135 endtask
```

Do weryfikacji czy sygnały są w spodziewanym stanie oraz czy będą w nim tkwić przez podany czas, dostępne jest zadanie <code>ensure_state_during</code>. Są także doprecyzowane wersje <code>ensure_low_during</code>, <code>ensure_high_during</code>, <code>ensure_z_during</code>.

```
Listing 35: Monitor.v
138
       // Zadanie oczekuje okreslonego stanu badanych linii w nadzorowanym okresie
139
       task ensure state during
140
         input [31:0] period ,
141
         input [N-1:0] expected signals,
142
143
          output ensurance
144
       );
145
                 same;
         reg
146
         begin
147
148
             if(LOGLEVEL >= 7)
                $display("%t\t INFO7\t [ %m ] \t Sprawdzanie czy obecny stan
149
                    sygnalow '%b' (0x %h) bedzie niezmienny i zgodny z oczekiwanym
                    wzorcem '%b' (0x %h) przez zadany czas '%d'", $time, signals,
                    signals, expected_signals, expected_signals, period);
150
151
             // Jesli linie pozostaly w zadanym stanie przez okres proby, potwierdzi
                 jedynka
             ensurance = 1'b1;
152
153
154
             // Sprawdz czy od poczatku wystapil stan wzorcowy
155
             if( signals != expected signals ) begin
156
                // Sygnaly roznia sie od wzorca od poczatku, zwroc zero
157
158
                ensurance = 1'b0;
159
160
                // Zlos blad
                if (LOGLEVEL >= 1)
161
                   $display("%t\t ERROR\t [ %m ] \t Wszystkie sygnaly juz od
162
                       poczatku roznia sie od wzorca '%b' (0x %h), natomiast
                       wystapily '%b' (0x %h)", $time, expected signals,
                       expected signals, signals, signals);
163
164
             end
165
166
             // Jesli sygnaly zaczely jako zgodne ze wzorcem, dopilnuj ich
                 niezmiennosci w badanym czasie
167
             ensure same during (period, same);
168
             if(ensurance \&\& ~same) begin
169
                // Co najmniej jedna linia sie poroznila, zwroc zero
170
                ensurance = 1'b0;
171
172
                // Zglos blad
173
                if (LOGLEVEL >= 1)
174
                   $\display(\"\%t\t ERROR\t [ \%m ] \t Sygnaly '\%b' (0x \%h)
175
                       nieoczekiwanie rozminely sie ze wzorcem '%b' (0x %h)", $time,
                       signals, signals, expected signals, expected signals);
176
             \mathbf{end}
177
```

```
178 end
179 endtask
```

W przypadku chęci zaczekania na ustalenie się pożądanego stanu, można wywołać zadanie wait _for _state, lub jego konkretniejsze wersje wait _for _low, wait _for _high, wait _for _z.

```
Listing 36: Monitor.v
       // Zadanie czeka na zadany stan
231
232
       task wait for state
233
          input [N-1:0] expected signals
234
235
       );
236
          integer
                          i ;
                      [1023:0]
237
          // reg
238
          begin
239
             i = 0;
240
              // Poinformuj o oczekiwaniu na zadany stan
241
              if(LOGLEVEL >= 4)
242
                 $display("%t\t INFO4 \t [ %m ] \t Oczekiwanie na przyjecie stanu '%b
243
                     ' (0x \%h) . Stan obecny '%b' (0x \%h)", time, expected_signals,
                     expected signals, signals, signals);
244
245
             // Oczekuj zadanego stanu
             while ( signals !== expected signals ) begin
246
247
                 i = i+1;
248
                 \#1;
             \mathbf{end}
249
250
251
             // Poinformuj o ustaleniu sie zadanego stanu
252
             if(LOGLEVEL >= 4)
                 $\display(\"\%t\t infO4\t [\%m]\t Oczekiwany stan '\%b' (0x \%h)
253
                     ustalil sie po czasie %d 000", time, expected\_signals,
                     expected_signals, i);
254
255
          \mathbf{end}
256
       \mathbf{endtask}
```

4 DAC

Zadaniem konwertera cyfrowo-analogowego jest przetwarzanie przekazanych mu kolejnych liczb binarnych na ich analogowe odpowiedniki realizowane jako wartość napięcia na jego pinie wyjściowym w zakresie napięcia maksymalnego V_{ref} .


Obsługiwany przez przetwornik zakres liczb binarnych jest dokładnością przetwornika. Występujący na płytce układ scalony LTC2624 ma zatopione 4 przetworniki DAC o dokładności 12-bitowej. Wszystkie przetworniki domyślnie mają wartość napięcia maksymalnego $V_{ref}=3.3V$, jednak dla dwóch z nich wartość tą można indywidualnie ustawić komunikując się z układem wzmacniaczy zawartych w kostce LP3906. Wartości napięć wyjściowych podaje wzór

$$V_{out} = \frac{D[11:0]}{4096} V_{ref}$$

4.1 Komunikacja

4.1.1 SPI


Układ LTC2624 zaimplementowaną ma logikę komunikacji w standardzie magistrali Serial Peripheral Interface.



Rysunek 2: SPI


Na magistrali występuje jeden układ nadrzędny - Master oraz co najmniej jeden Slave. Master generuje zegar na linii SCK. Master wysyła dane do Slavów szeregowo linią MOSI, Slavy odsyłają dane linią MISO. Transmisja jest fullduplexowana - przesył w obu kierunkach poszczególnych bitów następuje równocześnie w takt zegara. Między układami współdzielone są linie zegara oraz danych. Odseparowane natomiast są linie CS poszczególnych slavów - wywołanie niskiego potencjału przez mastera aktywuje danego slava do uczestnictwa w wymianie danych.

4.1.2 Połączenia



Rysunek 3: Schemat polaczen ukladow LTC2624 i FPGA

Przed pierwszym użyciem należy układ zresetować chwilowo obniżając stan linii DAC_CLR. Na linie SPI_SCK należy podać zegar o częstotliwości nie przekraczającej 50Mhz. Obniżając stan linii DAC_CS rozpoczynamy komunikację z układem. Wtedy w takt zegara przesyłamy szeregowo do niego kolejne bity danych linią SPI_MOSI. LTC2624 ładuje kolejne przesyłane bity do swojego rejestru przesuwnego na narastającym zboczu zegara oraz zwraca swoją poprzednią zawartość linią DAC_OUT na opadającym zboczu. Natychmiast po wysłaniu kompletu danych należy koniecznie podnieść stan linii DAC_CS zakańczając transmisję.



Rysunek 4: Wykres stanow linii

4.1.3 Protokół komunikacji

Register 4.1: Przesylana ramka (a)

	Çikizir dille					Kontentilo								Watuse.								Figital of the										
31							24	23			20	19			16	15											4	3			0	
1	0	0	0	0	0	0	0	1	1	0	0	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	

Dane przesyłane do układu LTC2624 są 32-bitową ramką uwidocznioną powyższym polem bitowym. Bity wysyła się kolejno zaczynając od najstarszego. Transmisja zaczyna się ośmioma nic nie znaczącymi bitami. Po nich wysyłane jest 4-bitowe pole komendy - typowo o wartości 0011, co oznacza natychmiastowe wystawienie zadanej wartości napięcia. Następnie podawany jest adres konwertera według poniższej tabeli

19			16	Adres
0	0	0	0	DAC A
0	0	0	1	DAC B
0	0	1	0	DAC C
0	0	1	1	DAC D
1	1	1	1	Wszystkie

Trzecie pole jest 12-bitową wartością binarną odpowiadającą wystawianemu napięciu. Ramka kończy się 4 nieistotnymi bitami. W przykładzie na wszystkich konwerterach pojawiłaby się połowa z ustawionych zakresów napięć.

4.2 Aplikacja

Zrealizowany projekt wykorzystuje opisany układ obecny na płytce przetwornika cyfrowo-analogowego. Po wystartowaniu lub resecie ustawiane jest zerowe napięcie. Używając dwóch przycisków można napięcie podnieść lub obniżyć w zakresie 0V-3.3V z krokiem 32/4096. Zawsze pojedynczy pakiet ustawia wszystkie cztery konwertery dostępne w układzie na raz. Podgląd na bieżący stan podawanego napięcia pokazują diody LED.

4.3 Synteza

4.3.1 Warstwa wierzchnia

Moduł najwyższy łączy interfejs SPI przetworników z odfiltrowanymi z drgań sygnałami przycisków i diodami led. Instancjuje także moduł kontrolera i warstwę spajającą interfejs DAC-a z wewnętrznym SPI.

```
Listing 37: Top.v

1 module Top (
2 input CLK50MHZ,
3 input RST,
4 // dac
5 output SPI_SCK,
```

```
6
     output DAC CLR,
7
     output DAC CS,
8
      output SPI MOSI,
9
     input DAC OUT,
10
      // control
     input BTN WEST,
11
     input BTN EAST,
12
13
     input BTN NORTH,
14
      output [7:0] LED
15
```

4.3.2 Kontroler

Kontroler posiada połączenia do przycisków RST i odfiltrowanych z drgań less, more oraz maxx. W zależności od ich wciśnięć, kontroler wystawi nową wartość data dostępną dla DAC-ów oraz zawiadamia o tym flagą dactrig. Zawsze adresowane są wszystkie DAC-i z komendą natychmiastowego ustawienia nowej wartości. Podgląd aktualnie wystawianej wartości pokazują diody LED.

```
Listing 38: Controller.v
  module Controller (
2
      input RST,
3
      input CLK50MHZ,
4
      // verilog module interface
5
                  [11:0] data,
      output
6
      output reg [3:0]
                          address = 4'b1111,
7
      output reg [3:0 ]
                         command = 4'b0011,
8
      output
                          dactrig,
9
      // control
10
      input
                          less,
11
      input
                          more.
12
      input
                          maxx,
13
      // leds
14
      output
                  [7:0] LED
15
```

Moduł ma wewnętrzny rejestr przechowujący bieżący stan wystawianego napięcia. Wciskane przyciski go modyfikują.

```
reg [7:0] d = 8'd0;
17
      always @(posedge CLK50MHZ)
18
19
         if (RST)
                         d <= 8'd0:
         else if (\max) d \leq 8' hff;
20
         else if (less) begin if (0 < d) d \le d - 1; end
21
22
         else if (more) begin if (^{\sim}& d) d <= d + 1; end
23
^{24}
      assign data = \{ d, 4'h0 \};
25
      assign LED = d;
```

Pojawienie się nowej wartości należy obwieścić modułowi nadrzędnemu.

```
Listing 40: Controller.v

27 assign dactrig = (less || more || maxx);
```

4.3.3 DacSpi

Jest to warstwa zajmująca się opóźnieniem zegara bazowego oraz doprecyzowaniem ogólnego modułu SPI. 50mHz to górna granica działania kostki DAC-ów. Dla pewniejszego działania, zalecane jest niższe taktowanie, co zrealizowane jest modułem ClkMod z podanym parametrem dzielnika DIV=6. Do SPI przekazane zostaje 32-bitowe połączenie spojone z danych uzyskanych od kontrolera i otoczone bitami nieznaczącymi.

```
Listing 41: Controller.v

wire [WIDTH-1:0] dacdatatosend = {8'h80, command, address, data, 4'h1};
```

Zegar magistrali SPI taktowany jest tylko w razie konieczności. Resetowanie DAC-ów następuje odwrotnie do przycisku reset.

```
Listing 42: Controller.v

51 assign SPI_SCK = (~dacdone) ? spi_sck : 1'b0;
52 assign DAC_CLR = ~RST;
```

4.4 Symulacja

W teście inicjalizowane są zegar, reset, moduł syntezowalny, zachowawczy i przypadek testowy.

4.4.1 Przypadek testowy

W przypadku testowym powoływane są ustawiacze przycisków zwiększania oraz zmniejszania napięcia, a także monitor linii resetu. Symulacja czeka na zresetowanie układu, następnie poprzez przyciski dwukrotnie zwiększa napięcie i raz je zmniejsza.

4.4.2 DAC zachowawczo

Interfejs modułu ukazuje poziomy logowania wraz z liniami upozorowanej kostki.

Listing 43: DacLTC2624Behav.v 0 module DacLTC2624Behav 1 #(LOGLEVEL = 02 3 bez zadnych komunikatow4 LOGLEVEL = 15 pokazuje bledy6 LOGLEVEL = 27 pokazuje ostrzezenia 8 9 LOGLEVEL = 310 informuje o odbieraniu danych, odebraniu i ich interpretacji 11 LOGLEVEL = 412 informuje o własciwej liczbie bitow w pakiecie 13 LOGLEVEL = 514informuje o adresie daca 15 LOGLEVEL = 616 informuje o zakonczeniu odbioru danych (moment podniesienia flagi DAC CS LOGLEVEL = 717 informuje o odbieraniu poszczegolnych pol pakietu 18 19 LOGLEVEL = 820informuje o odbiorze poszczegolnych bitow pakietu

```
21
      // LOGLEVEL = 9
22
           informuje o przebiegu resetowania daca
23
     parameter LOGLEVEL
                              =5,
24
     parameter LOGLEVEL SCK = 3,
25
     parameter LOGLEVEL CLR = 3,
26
     parameter LOGLEVEL MOSI = 3,
27
     parameter LOGLEVEL SCK MOSI = 3
28
29
     input
             SPI SCK,
30
            DAC CS,
     input
31
     input
            DAC CLR,
     input SPI MOSI,
32
33
     output DAC OUT
34
```

Moduł zachowawczy sprawdza, czy użytkownik zresetował kostke przed użyciem. Informacja ta zawarta zostaje w rejestrze *inited*. Wątek powróci przy odebraniu ramki.

Listing 44: DacLTC2624Behav.v 63 Przed uzyciem daca nalezy go najpierw zresetowac poprzez chwilowe obnizenie linii DAC CLR inited = 1'b0;64 initial begin 65 66 if(LOGLEVEL >= 9)67 \$display("%t\t INFO9\t [%m] \t Oczekiwanie na zresetowanie daca", 68 \$time); 69 monitor_clr.wait_for_low(); 70 monitor clr.ensure low during (40); 71 monitor clr. wait for high(); 72 73 if(LOGLEVEL >= 9)\$\display(\"\%t\t INFO9\t [\%m]\t Zresetowano daca\", \\$time); 7475 inited = 1'b1;76 end

Kalkulowany jest indeks przesyłanego bitu.

```
Listing 45: DacLTC2624Behav.v
78
      // Rejest zlicza kolejno odbierane bity
79
     reg [5:0] idx = 6'd0;
      // Licznik idx zerowany jest na poczatku kazdej transmisji
80
81
     always @(negedge DAC CS)
82
         idx <= 6'd0;
83
      // Resetuj licznik lub go podbij na kazdym narastajacym zboczu zegara
84
     always @(posedge SPI SCK) begin
85
         idx \le idx + 1;
86
     \mathbf{end}
```

Zadanie odbioru pojedynczego bitu upewnia się, że wartość bitu jest stabilna w zczytywanym oknie czasowym.

```
Listing 46: DacLTC2624Behav.v

88  // Odbiera jeden bit
89  task receive_bit
90  (
91  output received_bit
92 );
```

```
begin
 93
 94
             i f (LOGLEVEL >= 8)
 95
                $\display(\"\t \t INFO8\t \ \mathread{m} \ \t Odbieranie kolejnego bitu\", \time);
 96
97
       // Po właczeniu daca do szyny spi zegar powinien zaczac nisko
             monitor sck.ensure low during (40);
98
             monitor sck. wait for high();
99
100
101
      // 4ns stabilnosci zegara i zczytywanej linii miso
102
       monitor sck mosi.ensure state during (4);
103
       received bit = SPI MOSI;
104
105
       // konczenie okresu zegara
       monitor sck.ensure high during (40-4);
106
107
       monitor sck.wait for low();
108
109
             if(LOGLEVEL >= 8)
                $\display(\"\%t\t INFO8\t [\%m]\t Odebrano bit \%b\", \$time,
110
                    received bit);
111
          end
112
       endtask
```

Odbieranie całego pakietu podzielone jest na mniejsze fragmenty w celu dokładniejszego logowania komunikacji.

```
Listing 47: DacLTC2624Behav.v
       // Pola bitowe otrzymanych danych
114
       reg [ 3:0] dontcare4 = 4'd0;
115
116
       reg [11:0] value
                             = 12' d0;
117
       reg [ 3:0] address
                             = 4' d0:
                             = 4' d0:
118
       reg [ 3:0] command
119
       reg [ 8:0] dontcare8 = 8'd0;
       wire [31:0] packet = { dontcare4, value, address, command, dontcare8 };
120
       // Odbiera 32 bity danych pakietu
121
122
       task receive packet
123
       ();
124
          integer i;
125
          begin
126
             i f (LOGLEVEL >= 3)
                 $\display(\"\%t\t INFO3\t [\%m]\t Odbieranie pakietu\", \$time);
127
128
129
       // Receive 8 dont care bits
130
             i f (LOGLEVEL >= 7)
                 $display("%t\t INFO7\t [ %m ] \t Odbieranie 8 pierwszych nie
131
                    znaczacych bitow", $time);
132
       for(i = 0; i < 8; i=i+1) begin
133
                receive bit (dontcare8[i]);
134
      \mathbf{end}
135
136
       // Receive command
137
             i f (LOGLEVEL >= 7)
138
                 display("%t \in INFO7 \in [m] \in Odbieranie komendy", $time);
139
       for (i = 0; i < 4; i=i+1) begin
                receive bit (command[i]);
140
141
      end
142
       // Receive address of dac
143
144
             i f (LOGLEVEL >= 7)
145
                 $\display(\"\%t\t \INFO7\t \[ \%m \] \t Odbieranie adresu\", $\time);
```

```
146
       for(i = 0; i < 4; i=i+1) begin
147
                  receive bit ( address[i] );
148
       \mathbf{end}
149
       // Receive 12 bit of value
150
              i f (LOGLEVEL >= 7)
151
                  $\display(\"\%t\t INFO7\t [ \%m ] \t Odbieranie wartosci\", \$time);
152
153
       for (i = 0; i < 12; i=i+1) begin
154
                  receive bit ( value[i] );
155
       \mathbf{end}
156
       // Receive 4 dont care bits
157
158
              i f (LOGLEVEL >= 7)
                  $display("%t\t INFO7\t [ %m ] \t Odbieranie 4 ostatnich nie
159
                     znaczacych bitow", $time);
160
       for (i = 0; i < 4; i=i+1) begin
161
                  receive bit (dontcare4[i]);
162
       \mathbf{end}
163
164
              i f (LOGLEVEL >= 3)
                  $\display(\"\%t\t INFO3\t [\%m]\t Odebrano pakiet\", \$time);
165
166
           \mathbf{end}
167
       endtask
```

Obniżenie linii DAC_CS rozpoczyna przesył ramki. Tutaj potwierdzane jest uprzednie zresetowanie układu.

```
Listing 48: DacLTC2624Behav.v
       reg received packet = 1'b0;
169
170
       // Odbiera pakiet i wyzwala o tym flage
171
       always @(negedge DAC CS)
          if (!inited) begin
172
173
              i f (LOGLEVEL >= 1)
                 $display("%t\t BLAD\t [ %m ] \t Nie zresetowano ukladu przed
174
                    nadaniem nadanych", $time);
          end else begin
175
             i f (LOGLEVEL >= 3)
176
177
                 $\display(\"\%t\t INFO3\t [\%m]\t Odbieranie danych\", \$time);
178
179
       received packet = 1'b0;
180
       receive packet();
181
       received packet = 1'b1;
182
183
          \mathbf{end}
```

Śledzić należy przesłanie zbyt dużej ilości bitów w ramce.

```
Listing 49: DacLTC2624Behav.v
       // Zatrzaskuje moment przeslania zbyt wielu bitow
185
       reg too many bits = 1'b0;
186
       always @(negedge DAC CS)
187
188
          too many bits = 1'b0;
189
       always @(posedge received_packet) begin
190
          monitor_sck.wait_for_low();
          monitor_sck.wait_for_high();
191
192
193
          too many bits = 1'b1;
194
       \mathbf{end}
       wire received too many bits = received packet && too many bits;
195
```

Podniesienie linii DAC_CS oznacza zakończenie nadawania ramki. Wypisywane są wtedy szczegółowe komunikaty o zaadresowanym DAC-u, podanej komendzie oraz wystawionej wartości, lub błędy transmisji jeśli jakiekolwiek zaistniały.

```
Listing 50: DacLTC2624Behav.v
197
       // Podniesienie DAC CS konczy transmisje, weryfikowane i wypisywane sa
          przeslane dane
198
       always @(posedge DAC CS) begin
199
          if(inited) begin
200
201
             // Zakomunikuj koniec odbioru
202
             i f (LOGLEVEL >= 6)
                $display("%t\t INFO6\t [ %m ] \t Podniesiono flage DAC_CS, co konczy
203
                     odbior danych", $time);
204
205
             //Bledy nieodpowiedniej ilosci odebranych bitow
206
             if(received_too_many_bits) begin
                if(LOGLEVEL >= 1)
207
                    $display("%t\t BLAD\t [ %m ] \t Do daca wyslanych zostało wiecej
208
                       bitow niz 32", $time);
209
             end else if (idx < 32) begin
210
                if(LOGLEVEL >= 1)
                    $display("%t\t BLAD\t [ %m ] \t Do daca wyslanych zostało %d
211
                       {\tt bitow. Nalezy\ wyslac\ 32",\ \$time\,,\ idx);}
212
213
             // Odebrano własciwa ilosc bitow, parsuj dane
             end else begin
214
215
                if(LOGLEVEL >= 4)
216
                    $display("%t\t INFO4\t [ %m ] \t Odebrane dane zawieraja wlasciwa
217
                        ilosc bitow", $time);
218
219
                    // Wypisz odebrane pola
220
                    if(LOGLEVEL >= 3)
221
                       $\display(\"\t\t\t\t\t\INFO3\t\[\%m\]\t\Ustawiono\twartosc\%d\((0x\%h)\\)
                          tna adresie %d (0x\%h)\tz komenda %d (0x\%h)", $time, value,
                          value, address, address, command, command);
222
                       Wypisz ustawian-eqo/-ne dac-a/-i bazujac na przeslanym adresie
223
                        lub zakomunikuj blad
224
                    case (address)
225
                       4 'b0000:
226
                          if(LOGLEVEL >= 5)
                             display("\%t \mid INFO5 \mid \%m \mid t Dac o adresie \%b (0x\%h)
227
                                  jest dac-iem A", $time, address, address);
228
                       4'b0001:
229
                          if(LOGLEVEL >= 5)
230
                             $display("%t\t INFO5\t [ %m ] \t Dac o adresie %b (0x%h)
                                  jest dac-iem B", $time, address, address);
                       4'b0010:
231
232
                          if(LOGLEVEL >= 5)
233
                             $\display(\"\t\t\ INFO5\t\ [\%m]\t\ Dac o adresie \%b (0x\%h)
                                  jest dac-iem C (mozliwe ustawienie wzmocnienia)",
                                 $time, address, address);
                       4'b0011:
234
235
                          if(LOGLEVEL >= 5)
                             display("%t \in INFO5 \in [m] \setminus Dac \ o \ adresie \%b (0x\%h)
236
                                  jest dac-iem D (mozliwe ustawienie wzmocnienia)",
                                 $time, address, address);
```

```
237
                       4'b1111:
238
                          if(LOGLEVEL >= 5)
239
                             $\display(\"\t\t\ INFO5\t\ [\%m]\t\ Dac o adresie \%b (0x\%h)
                                  odpowiada wszystkim dac-om", $time, address, address
                       default:
240
241
                          if(LOGLEVEL >= 1)
                              $display("%t\t BLAD\t [ %m ] \t Nieprawidlowy adres daca
242
                                 ", $time);
                    endcase
243
244
245
                       Sprawdz czy wyslano wlasciwa komende, jedyna poprawna to 0011
                       Odbierana komenda jest w odwroconym porzadku bitow
246
                    if (command != 4'b1100)
247
248
                       if(LOGLEVEL >= 1)
                          display("%t \ BLAD\ [\%m] \ \ Nieprawidlowa komenda \%b (0)
249
                              x%h) - aby natychmiastowo ustawic dac nalezy wyslac 0011
                               (0x3)", $time, command, command);
250
251
             end
252
          end
      \mathbf{end}
253
```

Istotnym aspektem modułu behawioralnego jest zwracanie poprzednio zapamiętanej wartości linią $DAC\ OUT.$


```
Listing 51: DacLTC2624Behav.v

255 // Na linii wyjsciowej DAC_OUT beda sie pojawiac kolejne bity wypychane z
rejestru przesuwnego daca

256 // Nastepuje to na narastajacym zboczu zegara SPI_SCK przy obnizonej linii
aktywacji transmisji DAC_CS
257 assign DAC_OUT = DAC_CS ? 1'b0 : packet[31];
```

4.4.3 Przebieg

Przedstawiona symulacja pokazuje wykres przebiegów czasowych linii prowadzących do układu DAC. Pola z bitami nieistotnymi przesyłanej ramki są tak dobrane aby pojedynczymi, skrajnymi pikami pokazywały początek i koniec ramki.




Zestaw komunikatów z przebiegu symulacji.

```
Listing 52: DAC logi
    301000 INFO3 [
                   TopTest.TopTestBench
                                             Zwiekszanie napiecia
2
    510000 INFO3 [
                   TopTest . DacLTC2624Behav
                                                Odbieranie danych
3
    510000 INFO3 [ TopTest.DacLTC2624Behav_.receive_packet ] Odbieranie pakietu
    4350000 INFO4 [ TopTest DacLTC2624Behav ]
                                                 Odebrane dane zawieraja wlasciwa
4
       ilosc bitow
5
    4350000 INFO3 [ TopTest.DacLTC2624Behav ]
                                                 Ustawionowartosc
                                                                      0 (0 \times 0.00)  na
       adresie 15 (0xf)z komenda 12 (0xc)
6
    4350000 INFO5 [ TopTest.DacLTC2624Behav ]
                                                Dac o adresie 1111 (0xf) odpowiada
        wszystkim dac-om
```


```
4351000 INFO3 [ TopTest.TopTestBench_ ] Zwiekszanie napiecia
7
8
                     TopTest.DacLTC2624Behav_.receive_packet | Odebrano pakiet
     4351000 INFO3 [
                     TopTest.DacLTC2624Behav\_\ ] \\ Odbieranie \ danych
9
     4530000 INFO3 [
                     TopTest.DacLTC2624Behav_.receive_packet | Odbieranie pakietu
10
     4530000 INFO3 [
                     TopTest.DacLTC2624Behav | Odebrane dane zawieraja własciwa
     8370000 INFO4
11
        ilosc bitow
12
     8370000 INFO3 [ TopTest.DacLTC2624Behav ] Ustawionowartosc 128 (0x080)na
        adresie 15 (0xf)z komenda 12 (0xc)
     8370000 INFO5 [ TopTest.DacLTC2624Behav ] Dac o adresie 1111 (0xf) odpowiada
13
         wszystkim dac-om
     8371000 INFO3 [ TopTest.DacLTC2624Behav_.receive_packet ] Odebrano pakiet
14
    8401000 INFO3 [ TopTest.TopTestBench_ ] Zmniejszanie napiecia
8610000 INFO3 [ TopTest.DacLTC2624Behav_ ] Odbieranie danych
15
16
    8610000 INFO3 [ TopTest.DacLTC2624Behav_.receive_packet ] Odbieranie pakietu
17
     12450000 INFO4 [ TopTest.DacLTC2624Behav ] Odebrane dane zawieraja własciwa
18
        ilosc bitow
     12450000 INFO3 [ TopTest.DacLTC2624Behav ] Ustawionowartosc
                                                                        64 (0x040) na
19
        adresie 15 (0xf)z komenda 12 (0xc)
     12450000 INFO5 [ TopTest.DacLTC2624Behav_ | Dac o adresie 1111 (0xf)
20
        odpowiada wszystkim dac-om
21
     12451000 INFO3 [ TopTest.DacLTC2624Behav .receive packet ] Odebrano pakiet
```

5 Rotor

Płytka Spartan 3AN jest wyposażona w obrotowy przełącznik o dwóch wyprowadzeniach do FPGA. W stanie jałowym są one przyłączone do wysokiego potencjału. Mechaniczne obracanie pokrętła powoduje zwieranie styków na liniach i uziemienie napięcia. Kierunek obrotu wyznacza linia, która wcześniej zostanie zwarta do masy lub, co jest ekwiwalentne, wcześniej wróci do stanu jałowego.



Rysunek 5: Obrót w kierunku zgodnym z ruchem wskazówek zegara. Fioletowa linia pokazuje sygnał rota, natomiast zielona rotb.



Rysunek 6: Kilka obrotów następujących po sobie

5.1 Aplikacja

FPGA po skonfigurowaniu lub zresetowaniu zapala jedną diode, piątą lub szóstą w szeregu. Obrót rotora powoduje przesunięcie stanu wszystkich diód o jedną pozycję w lewo lub w prawo

w zależności od kierunku obrotu. Pozycje skrajne się cyklicznie uzupełniają. Rotor można także nacisnąć, co spowoduje zmianę stanu pierwszej diody na przeciwny. Nacisk ma własną linię sygnałową nie powiązaną z obrotowymi.

5.2 Synteza

5.2.1 Warstwa wierzchnia

FPGA korzysta z wyprowadzeń zegara, dolnego przycisku resetu, ROT_CENTER jest do obsługi wciśnięć. ROT_A oraz ROT_B są połączeniami do pokrętła. Są też wyprowadzenia dla diód i dodatkowe połączenia pokrętła na oscyloskop.

```
Listing 53: Rs232Tx.v
  module Top (
14
                      CLK50MHZ,
15
       input
16
       input
                      RST,
17
       // rotor control
                      ROT CENTER,
18
       input
19
       input
                      ROT A,
20
       input
                      ROT B,
21
       // leds
22
       output [7:0] LED,
       // debug
23
                      DEBUG A,
24
       output
25
                      DEBUG B
       output
26
       );
```

Przycisk ROT_CENTER jest pozbawiany drgań styków dzięki przeprowadzeniu przez Debouncera. Zainstancjonowane są tu także moduły Rotor-a oraz Controller-a. Wyprowadzenia debugera to przypisania ciągłe na odpowiadające połączenia obrotu.

5.2.2 Rotor

Rotor otrzymuje bezpośrednio sygnały o mechanicznych obrotach pokrętła i je interpretuje, w wyniku czego sygnalizuje wykryte obroty wraz z ich rozpoznanym kierunkiem.


```
module Rotor (
2
       input clk,
3
       input rst,
4
       //inputs
5
       input rota,
6
       input rotb,
7
       // one pulse output direction signals
8
       output left,
9
       output right
10|);
```

Dla zobrazowanie dalszych zależności między sygnałami, zamieszczony jest zrzut z symulacji.

Rejestry pomocnicze zatrzaskują stan linii rotb. $rotary_q1$ gdy wyprowadzenia pokrętła są zgodne, natomiast $rotary_q2$ gdy są przeciwne.

```
Listing 55: Rotor.v

12 reg rotary_q1 = 1'b0;
always @(posedge clk)
```



Rysunek 7: Symulacja sygnałów rotora

Dodatkowy rejestr $prev_rotary_q1$ przechowuje wartość $rotary_q1$ z poprzedniej chwili. To umożliwia wykrycie zbocza narastającego $rotary_q1$, czyli momentu gdy obrót się skończył i oba wyprowadzenia pokrętła są ponownie wysokie w stanie jałowym.

Pogląd na kierunek obrotu daje drugi rejestr pomocniczy $rotary_q2$. Linie pokrętła nie kończą wysterowywania obrotu jednocześnie. Kolejność powrotów mówi o kierunku obrotu. $rotary_q2$ zachowa stan rotb w chwili pierwszego powrotu. Wystarczy teraz sprawdzić zachowany stan $rotary_q2$, by odpowiedzieć czy ona wróciła pierwsza, co implikowałoby obrót w prawo - zgodny z ruchem wskazówek zegara.

```
Listing 56: Rotor.v
       reg prev rotary q1 = 1'b0;
22
23
       reg rotary_event = 1'b0;
24
       reg rotary left = 1'b0;
25
       always @(posedge clk) begin
26
           prev_rotary_q1 <= rotary q1;</pre>
           if(~prev_rotary_q1 && rotary_q1) begin
27
                rotary_event <= 1'b1;</pre>
28
29
                rotary left <= rotary q2;
30
           end else
31
                rotary_event <= 1'b0;
32
       end
33
       assign left = rotary event & ~rotary left;
34
35
       assign right = rotary event & rotary left;
36
  endmodule
```

5.2.3 Kontroler

Kontroler operuje na rejestrze, który powiązany jest z diodami led na płytce. Po świeżej konfiguracji płytki świeci się dioda piąta. Przycisk resetu ustawia jedynie szóstą. Przycisk centralny pokrętła zmieni stan diody pierwszej na przeciwny. Kontroler dostaje też impulsy left oraz

right informujący o zajściu obrotu i jego kierunku. Wtedy przesuwa bity rejestru w wyznaczonym kursie.

```
Listing 57: Controller.v
  module Controller (
2
             input clk,
3
             input rst,
4
             // tick inputs
5
             input center,
6
             input left,
7
             input right,
8
             // leds
9
             output reg [7:0] leds = 8'b0001 0000
10
       );
11
12
       always @(posedge clk)
13
            if(rst)
                                 leds <= 8'b0010 0000;
                                 leds[0] <=  leds[0];
            else if (center)
14
                                 leds <= \ \{ \ leds \, [6:0] \, , \ leds \, [7] \ \};
            else if (left)
15
            else if (right)
16
                                 leds \le \{ leds[0], leds[7:1] \};
17
  endmodule
```

5.3 Symulacja

Moduły testowe jedynie symulują obracanie pokrętła przez użytkownika poprzez wysterowanie jego sygnałów. Moduł najwyższy symulacji jedynie zapewnia zainstancjonowanie zegara, resetu, modułu syntezowalnego i testowego odpowiednika pokrętła.

5.3.1 Przypadek testowy

```
Listing 58: TopTestBench.v
  module TopTestBench #(
1
     LOGLEVEL = 3,
2
3
     LOGLEVEL BEHAV = 3,
4
     LOGLEVEL_BEHAV_CENTER = 3,
5
     LOGLEVEL_BEHAV_ROTA = 3,
6
     LOGLEVEL_BEHAV_ROTB = 3
7
8
      // rotor control
9
     output ROT CENTER,
10
      output ROT A,
      output ROT B
11
12
```

On z kolei instancjuje $Rotor_behav$ i operuje pokrętłem poprzez jego zestaw zadań.

5.3.2 Rotor zachowawczo

Rotor dysponuje garstką prostych zadań.

```
Listing 60: Rotor behav.v
      task turn left();
1
2
3
         begin
            // rozpoczecie skretu w lewo
4
5
             set_rota.low_during( 250 );
6
            set rotb.low during (300);
7
8
            // konczenie skretu w lewo
9
            set rota.high during (50);
10
            set rotb.high during(500);
11
12
         \mathbf{end}
13
      endtask
```

Obrót w prawo jest analogiczny do lewego.

```
Listing 61: Rotor behav.v
     task turn right();
2
         begin
3
            // rozpoczecie skretu w prawo
4
5
            set rotb.low during (250);
6
            set rota.low during (300);
7
8
            // konczenie skretu w prawo
9
            set rotb.high during(50);
            set_rota.high_during(500);
10
11
12
        end
     endtask
13
```

Po zwolnieniu wciśniętego przycisku, dołożona jest chwila przerwy.

5.3.3 Komunikaty

Przedstawione jest pełne wyjście z pierwszego zadania obrotu w lewo przy maksymalnym stopniu logowania.

```
Time resolution is 1 ps
2 Simulator is doing circuit initialization process.
```

```
0 INFO3 [ TopTest.TopTestBench_.rotor_behav.set_center.state ]
3
           sygnalow zostanie zmieniony. Obecny stan 'x' (0x x), spodziewany stan
           0' (0x 0)
       0 INFO4 [ TopTest.TopTestBench .rotor behav.set center.state ]
4
           sygnalow zostal zmieniony. Obecny stan '0' (0x 0)
       5
       0\ INFO4\ [\ TopTest.TopTestBench\_.rotor\_behav.set\_rota.state\ ] \ Stan\ sygnalow
6
            zostal zmieniony. Obecny stan '1' (0x 1)
       0\ INFO3\ [\ TopTest.TopTestBench\_.rotor\_behav.set\_rotb.state\ ] \ Stan\ sygnalow
            zostanie zmieniony. Obecny stan 'x' (0x x), spodziewany stan '1' (0x 1)
  Finished circuit initialization process.
  300000 INFO3 [ TopTest.TopTestBench_ ] Poczatek symulacji
  300000 INFO3 [ TopTest.TopTestBench .rotor behav.turn left ]
                                                                 Obracanie pokretla
  300000 INFO3 [ TopTest.TopTestBench_.rotor_behav.set_rota.state ] Stan sygnalow
       zostanie zmieniony. Obecny stan '1' (0x 1), spodziewany stan '0' (0x 0)
  300000 INFO4 [ TopTest.TopTestBench .rotor behav.set rota.state ] Stan sygnalow
       zostal zmieniony. Obecny stan '0' (0x 0)
13 300000 INFO5 [ TopTest.TopTestBench ..rotor _behav.set _rota.state _during ]
                                                                             Sygnal
      w stanie 0 (hex 0) zostaje zamrozony przez zadany okres czasu
                                                                             250
  550000 INFO6 [ TopTest.TopTestBench_.rotor_behav.set_rota.state_during ]
      Przeczekiwanie stanu 0 (hex 0) zostalo zakonczone po
                                                                   250
15 5 5 0 0 0 0 INFO 1 [ TopTest.TopTestBench_.rotor_behav.set_rotb.state ] Stan sygnalow
       zostanie zmieniony. Obecny stan '1' (0x 1), spodziewany stan '0' (0x 0)
16 \mid 850000 \;\; \text{INFO3} \;\; [ \;\; \text{TopTest.TopTestBench\_.rotor\_behav.set\_rota.state} \;\; ] \quad \text{Stan sygnalow}
       zostanie zmieniony. Obecny stan '0' (0x 0), spodziewany stan '1' (0x 1)
  850000 INFO4 [ TopTest.TopTestBench .rotor behav.set rota.state ] Stan sygnalow
17
       zostal zmieniony. Obecny stan '1' (0x 1)
  850000 INFO5 [ TopTest.TopTestBench_.rotor_behav.set_rota.state_during ]
                                                                              Sygnal
      w stanie 1 (hex 1) zostaje zamrozony przez zadany okres czasu
  900000 INFO6 [ TopTest.TopTestBench .rotor behav.set rota.state during ]
      Przeczekiwanie stanu 1 (hex 1) zostalo zakonczone po
20 \mid 900000 \mid NFO3 \mid TopTest.TopTestBench\_.rotor\_behav.set\_rotb.state \mid Stan sygnalow
       zostanie zmieniony. Obecny stan '0' (0x 0), spodziewany stan '1' (0x 1)
21 400000 INFO4 [ TopTest.TopTestBench .rotor behav.turn left ] Obrocono pokretlo
     w lewo
```

6 Rs232

Rs232 jest asynchronicznym, szeregowym standardem komunikacyjnym. Zdefiniowane są osobne linie do wysyłanych i odbieranych danych. Szybkość transmisji ustala się ręcznie w urządzeniach końcowych.

Stanem wysokim określony jest stan bezczynności. Nadawanie danych rozpoczyna się od opuszczenia linii tx na okres jednego bitu tzw. startowego. Następnie przesyłane są kolejne bity danych i kończone są wysokim bitem stopu. Standard przewiduje możliwy bit parzystości poprzedzający stop.

6.1 Aplikacja

Zaimplementowana aplikacja oczekuje wysłania bajtu danych przez urządzenie po drugiej stronie kabla, po czym mu go odsyła w niezmienionej postaci. Działa jak zwykłe echo. Pracuje z prędkością 115200 bitów na sekundę. Nie implementuje bitu parzystości.

6.2 Synteza

6.2.1 Warstwa wierzchnia

Moduł najwyższy w zasadzie przepuszcza wszystkie połączenia do właściwego modułu echa. Jedynie wyprowadza dodatkowo stan linii komunikacyjnych na złącze oscyloskopu do łatwej analizy. Natomiast moduł echa instancjuje część odbierającą i transmitującą dane oraz je łączy.

```
Listing 63: Rs232Echo.v
  module Rs232Echo(
 1
 \frac{2}{3}
             input
                                  clk,
             input
                                  RST,
             input
                                  RxD,
 5
             output
                                 TxD
 6
 7
 8
             wire RxD data ready;
 9
             wire [7:0] RxD data;
             Rs232Rx rx(.CLK50MHZ(clk), .RST(RST), .RxD(RxD), .RxD data ready(
10
                 RxD data ready), .RxD data(RxD data));
11
             Rs232Tx \ tx \ ( \ .CLK50MHZ( \ c \ l \ k \ ) \ , \ \ .RST(RST) \ , \ \ .TxD(TxD) \ , \ \ .TxD\_start \ (
                 RxD data ready), .TxD data(RxD data));
12
  endmodule
```

6.2.2 Transmisja

Transmiter jest prostszy, zatem od niego warto zacząć. Należy przekazać mu w parametrach taktowanie zegara podstawowego płytki oraz zakładaną prędkość pracy. Aby z modułu skorzystać wystarczy podsunąć wysyłany bajt połączeniem TxD_data , po czym podnieść na jeden cykl TxD_start . Wtedy zacznie formować stan linii wyjściowej TxD poprzez serializację dostarczonego bajtu wraz z dodatkowymi skrajnymi bitami startu i stopu. Swoją zajętość sygnalizuje flagą TxD busy.

```
Listing 64: Rs232Tx.v

1 module Rs232Tx

#(
```

```
3
      parameter FREQ = 500000000,
                                          50MHz
 4
      parameter BAUD = 115200
                                        // 115 200 bounds/sec
5
  )
6
      input
                    CLK50MHZ,
7
      input
                    RST,
8
                    TxD start,
      input
9
      input [7:0]
                    TxD_{data},
                    TxD,
10
      output
                    {\bf TxD\_busy}
11
      output
12
  );
```

Zalecany standard 232 przewiduje tolerancję niedokładności zegara nie przekraczającą 5% w dowolnym kierunku. Przy przesyłanych łącznie 10 bitach w pakiecie oznacza to rozjechanie się zegarów odbiornika i nadajnika maksymalnie o pół bitu. Prosty licznik oparty na zegarze podstawowym 50Mhz nie spełnia wymagań. Należy zachowywać resztę z dodawań po każdym przepełnieniu. Dlatego do wyznaczenia momentu nadania kolejnego bitu służy dedykowany moduł BaudRateGenerator z wykalkulowaną inkrementacją.

```
Listing 65: Rs232Tx.v
      'include "../../generic/log2.v"
14
      localparam N = log2 (BAUD);
15
16
17
      wire
                    BaudTick;
      wire
                   TxD ready;
18
19
      BaudRateGenerator #(
20
            |NC((BAUD < (N-4)) + (FREQ > 5))|/(FREQ > 4)|, // = 302
21
            .N(N)
22
        ) baud115200 (
23
            . CLK50MHZ(CLK50MHZ),
24
            .RST(RST),
25
            . en (TxD busy),
26
            . tick (Baud Tick)
27
       );
```

Znany moduł do serializacji zajmuje się wysyłaniem danych w takt sygnału generowanego przez *BaudRateGenerator*. Dane te należy otoczyć bitem startu i stopu oraz w całości zanegować dla spójności z jałową jedynką.

```
Listing 66: Rs232Tx.v
       // START BIT, data, STOP BIT
29
30
       wire [9:0] rs data = { 1'b1, ~TxD data, 1'b0 };
31
      // output TxD line should be high at idle
32
       wire
                    TxD neg;
       Serial #(
33
           . WIDTH (10)
34
35
       ) Serial (
36
           .CLKB(CLK50MHZ),
37
           .RST(RST),
38
           // serial module interface
39
           . rx (1'b0),
40
           tx(TxD neg),
           . data_in(rs_data),
41
           .trig(TxD_start),
42
           .ready(TxD ready),
43
           . tick (Baud Tick)
44
45
       );
46
47
      assign TxD
                           TxD neg;
```

```
48 assign TxD_busy = ~ TxD_ready;
49 endmodule
```

6.2.3 Odbiór

Moduł odbiorczy podobnie ma parametryzowane zegar podstawowy płytki oraz szybkość pracy. Gdy odbierze nowe dane, wystawia je na wyjścia RxD_data oraz informuje o zdarzeniu flagą RxD_data ready przez jeden cykl.

```
Listing 67: Rs232Rx.v
1 module Rs232Rx
2
  #(
3
           parameter FREQ = 50000000,
4
           parameter BAUD = 115200
                                               // 115 200 bounds/sec
5
  ) (
6
                         CLK50MHZ,
           input
7
                         RST,
           input
8
           input
                         RxD,
9
           output [7:0] RxD_data,
10
           output
                          RxD data ready
11
```

Protokół jest asynchroniczny, więc sygnał zegarowy nie jest przekazywany, co utrudnia nieco odbiór. Linia RxD jest próbkowana z trzykrotnie większą częstotliwością, a przyjęty odebrany bit jest wynikiem głosowania próbek. Podejście wymusza powołanie również szybszego modułu BaudRateGenerator-a.

```
Listing 68: Rs232Rx.v
                                            'include "../../generic/log2.v"
13
14
                                          localparam N = log2 (BAUD);
15
16
                                            wire
                                                                                                                                                                                         receving;
17
                                                                                                                                                                                        BaudTick3;
18
                                            BaudRateGenerator #(
19
                                                                                  // 3 times oversampling
20
                                                                                    |A| = 100 \cdot 100 
21
                                                                                   .N(N)
22
                                                   ) baud 115200x3 (
                                                                                    . CLK50MHZ(CLK50MHZ),
23
24
                                                                                   .RST(RST),
25
                                                                                  .en(receving),
26
                                                                                   . tick (BaudTick3)
27
                                                   );
28
29
                                                   wire
                                                                                                                                                 BaudTick;
30
                                                   BaudRateGenerator #(
31
                                                                                    |A| = 100 \cdot (BAUD < (N-4)) + (FREQ > 5) / (FREQ > 4) , // = 302
32
                                                                                   N(N)
                                                   ) baud_115200 (
33
                                                                                   .CLK50MHZ(CLK50MHZ),
34
35
                                                                                   .RST(RST),
36
                                                                                  .en(receving),
37
                                                                                   . tick (BaudTick)
38
                                                   );
```

Tutaj instancjalizowany jest rejestr przesuwny dla próbek oraz kreowany układ głosujący przypisaniem ciągłym.

```
Listing 69: Rs232Rx.v
40
      wire [2:0]
                     rx3;
41
      Shiftreg #(
          . WIDTH(3)
42
43
      ) rx3 shitftreg (
                .CLKB(CLK50MHZ),
44
45
                . en (1 'b1),
                set (1'b0),
46
                . tick (BaudTick3),
47
48
                . rx(RxD),
49
                .data in (3'b000),
50
                . data out(rx3)
51
                );
52
53
      // Vote for rx value
54
      wire
                                   rx =
55
                                   rx3 != 3'b000 \&\&
56
                                   rx3 != 3'b001 \&\&
57
                                   rx3 != 3'b010 \&\&
58
                                   rx3 != 3'b100;
```

Serializer zajmuje się deserializacją napływających bitów pakietu. Bity początkowy startu i końcowy stopu zostają obcięte.

```
Listing 70: Rs232Rx.v
59
      wire
                                  trig;
60
      wire
                                  ready;
      wire [9:0]
61
                                  data out;
      Serial \#(
62
63
            . WIDTH (10)
64
       ) Serial (
65
            .CLKB(CLK50MHZ),
66
            .RST(RST),
67
            // serial module interface
68
            . rx(rx),
69
            . data_in (10'b0),
            . data_out(data_out),
70
71
            .trig(trig),
72
            .ready(ready),
73
            . tick (Baud Tick)
74
       );
75
      // get rid of START and STOP bits
76
      assign RxD data = data out [8:1];
```

Konieczna jest maszyna stanów. Najpierw wyczekuje niskiego bitu startu, po czym odbiera pakiet i zgłasza jego przyjęcie. Cykl się powtarza.

```
state = WAIT STARTBIT;
 85
       reg [2:0]
       always @(posedge CLK50MHZ)
 86
 87
          if (RST)
            state <= WAIT STARTBIT;</pre>
 88
 89
          else
 90
            case (state)
              WAIT\_STARTBIT:
 91
                 if(^{\sim}RxD)
 92
                   state <= START RECEVING;
 93
 94
              START RECEVING:
 95
                   state <= RECEVING;
 96
              RECEVING:
 97
                 if (ready)
                   state <= RECEIVED;
 98
 99
              RECEIVED:
100
                   state <= WAIT STARTBIT;</pre>
            endcase
101
102
                      trig = (state == START RECEVING);
103
       assign
104
       assign
                      RxD_{data_{ready}} = (state = RECEIVED);
105
       assign
                      receving = (state == RECEVING);
106
   endmodule
```

6.3 Symulacja

Moduł symulacyjny wysyła serię bajtów wzorcowych, po czym oczekuje odesłania ich z powrotem.

Moduł najwyższy TopTest kreuje instancje zegara, resetu, Rs232 i wierzchni moduł syntezowalny oraz zapewnia między nimi połączenia.

6.3.1 Rs232

Rs232 zawiera pamięć z napisem, który zamierza nadać, po czym odebrać.

```
Listing 72: sim/Rs232.v
28
      localparam CHARS = 8;
29
      reg [7:0] mem [CHARS:0];
30
      initial begin
          \operatorname{mem}[0] = "A";
31
          mem[1] = "G";
32
          mem[2] = "H";
33
34
          mem[3] = " "
          mem[4] = "W":
35
          mem[5] = "F"
36
          mem[6] = "i":
37
          mem [7] = "I";
38
          mem[8] = "S";
39
      \mathbf{end}
```

Nadawane są kolejno litery korzystając z zadania modułu zachowawczego.

Sledzona jest linia rx, która to powinny wysłane dane otrzymać z powrotem w tej samej formie i porządku, co zostaje poddane weryfikacji.

```
Listing 74: sim/Rs232.v
     integer k = 0;
64
65
     reg [7:0] byte_received = 8'd0;
     always @(negedge rx) begin
66
67
         if(inited) begin
68
69
            // odbior bajtu
70
            rs232 behav.receive(byte received);
71
72
73
            // weryfikacja
74
            if(byte received != mem[k])
               if(LOGLEVEL >= 1)
75
                  $display("%t\t ERROR [ %m ] \t Odebrany bajt %b 0x%h %d %s rozni
76
                      sie od wyslanego wzorca %b 0x%h %d %s", $time, byte received,
                      byte_received, byte_received, byte_received, mem[k], mem[k],
                     mem[k], mem[k]);
77
78
            // inkrementuj numer biezacego bajtu
79
            k = k + 1;
80
       end
81
    end
```

6.3.2 Rs232 zachowawczo

Moduł udostępnia zadania do wysyłania oraz odbierania danych. Zajmuje się formowanie ich w pakiety z doklejonymi bitami startu i stopu lub wyłuskiwaniem jego zawartości. Informuje o przebiegu swojej pracy z wybraną sześciostopniową dokładnością poziomu logowania.

```
Listing 75: sim/Rs232 behav.v
1 module Rs232 behav
2
  #(
3
        LOGLEVEL = 0
4
              bez zadnych komunikatow
5
        LOGLEVEL = 1
6
              pokazuje bledy
7
        LOGLEVEL = 2
8
              pokazuje ostrzezenia
9
10
        LOGLEVEL = 3
11
              informuje o wyslaniu/otrzymaniu pelnego bajtu
12
         LOGLEVEL = 4
13
              informuje o wysylaniu/otrzymywaniu poszczegolnych bitow
14
        LOGLEVEL = 5
15
              informuje o wyslaniu/otrzymywaniue start i stop bitow
16
        LOGLEVEL = 6
17
              informuje o przeczekiwaniu tolerowanego przesuniecia zegara
```

```
18
      parameter LOGLEVEL=3,
19
      parameter LOGLEVEL RX=3,
20
      parameter LOGLEVEL TX=3,
21
22
      parameter BAUDRATE = 115 200
23
  )
24
      input rx,
25
      output tx
26);
```

Wyliczone są czasy trwania pojedynczego bitu na podstawie żądanej prędkości transmisji oraz tolerancji na błąd przesunięcia zegara.

```
Listing 76: sim/Rs232 behav.v

// czas jednego okresu przy zakladanej szybkosci
localparam PERIOD = 1_000_000_000 / BAUDRATE;
// tolerancja zegara
localparam BITTOL = 0.05 * PERIOD;
```

Zadanie wysyłające przyjmuje bajt danych. Wysyła go w pętli poprzedzając bitem startu i zakańczając stopem.

```
Listing 77: sim/Rs232 behav.v
64
          Zadanie wysyla przekazany bajt wraz z poprzedającym bitem startu i
          nastepujacym stopu
65
      task transmit
66
67
         input [7:0] byte_tosend
68
69
          integer
                       i;
70
         begin
71
             set tx.low during ( PERIOD );
72
73
74
             // Przekazany bajt
75
             for (i = 0; i < 8; i = i + 1) begin
76
                set tx.state during (PERIOD, byte tosend[i]);
77
78
             \mathbf{end}
79
80
             // Stop bit
81
82
             set tx.high during (PERIOD);
83
84
         \mathbf{end}
      endtask
85
```

Zadanie odbierające dane symetrycznie do nadającego spodziewa się bitu startu, bajtu danych i stop bitu.

```
Listing 78: sim/Rs232 behav.v

task receive
(
coutput reg [7:0] byte_received
coutput i;
coutput reg i;
coutput
```

```
125
          begin
             // Zaczekaj na start bit
126
127
128
             monitor rx. wait for low();
129
             // Odbierz bit startu
130
131
             receive bit ( startbit );
             if (start bit != 1'b0)
132
133
                 if(LOGLEVEL >= 1)
                    $display("%t\t ERROR [ %m ] \t Bit startu powinien byc niski",
134
                        $time);
135
             // Odbierz bajt danych
136
             for (i=0; i < 8; i=i+1) begin
137
138
                 receive bit (byte received[i]);
139
             \mathbf{end}
140
141
142
             // Odbierz oczekiwany stop bit
143
             receive bit (stopbit);
144
             if(stopbit != 1'b1)
145
                 if(LOGLEVEL >= 1)
146
                    $display("%t\t ERROR [ %m ] \t Oczekiwany bit stopu powinien byc
147
                        wysoki", $time);
148
149
          end
150
       endtask
```

Odbiór bitu realizowany jest w kolejnym dedykowanym zadaniu. Sprawdzane jest, czy linia rx jest stabilna przez długość trwania okresu z wyłączeniem początkowego i końcowego możliwego błędu synchronizacji zegarów.

```
Listing 79: sim/Rs232 behav.v
       // Zadanie odbiera bit probkujac go 3 krotnie
 89
 90
       task receive bit
 91
 92
           output reg received
 93
 94
           begin
 95
 96
              #(BITTOL);
 97
              monitor_rx.ensure_same_during( (PERIOD-2*BITTOL) );
 98
 99
100
              received = rx;
101
              \#(BITTOL);
102
103
          \mathbf{end}
104
105
       endtask
```

6.3.3 Wyjście

```
Listing 80: Rs log
255 96800000 INFO3 [ TopTest.rs232 ] Wyslano bajt '01001000' (0x 48) (dec 72) (
ascii H)
```

7 Klawiatura PS2

7.1 Interfejs PS2

Interfejs PS2 występuje najczęściej jako 6 stykowe gniazdo mini-DIN, takie też dostępne jest na płytce Spartan 3AN Starter Kit. Złącze mini-DIN ustandaryzowane zostało przez niemiecki instytut Deutsches Institut fuer Norm http://www.din.de, natomiast sposób komunikacji opracowała firma IBM w 1987 roku.



Rysunek 8: Port mini-DIN

Styk trzeci jest masą, styk czwarty zasila urządzenia peryferyjne napięciem 5 V podając natężenie nie większe niż 275mA. Linią pierwszą wymieniane są dane w takt zegara na linii piątej. Tyle wystarcza do komunikacji z urządzeniem peryferyjnym myszki lub klawiatury. Połączenia numer dwa i sześć zazwyczaj nie są wykorzystywane. Jednak w rzadkich przypadkach producent może je wykorzystać dla drugiego urządzenia. Wtedy z pomocą kabla rozdzielającego można podłączyć mysz i klawiaturę do jednego, wspólnego gniazda mini-DIN. To rozwiązanie stosowane jest w starych laptopach oraz na płytce Spartan 3AN dla oszczędności miejsca.

Linie zegara i danych wysterowane są wysoko w stanie jałowym. Obie są dwukierunkowe, co jest zrealizowane przez konfigurację otwartego kolektora podciągniętego do stanu wysokiego. Zegar taktowany jest zawsze przez urządzenie peryferyjne z częstotliwością w zakresie 10-16.7kHz. Urządzenie przesyłając porcje danych do hosta najpierw przesyła niski bit startu, po czym następuje bajt danych w kolejności zaczynającej od bitu najmniej znaczącego, dalej jest bit parzystości i wysoki bit stopu. Stan bitów może być zmieniany w połowie czasu wysokiego zegara, bity odczytywane są przez hosta na zboczu opadającym.

Host może wysłać komendę do urządzenia. Przetrzymuje on wtedy linie zegarową oraz danych w stanach niskich przez czas co najmniej 100ms. Po tym zwalnia linie zegarową. Jest do żądanie do urządzenia o umożliwienie przesłania danych i wytaktowanie linii zegarowej. Po podaniu zegara, host ustawia bity w chwilach niskiego zegara. Ramka wygląda podobnie zawierając bit startu, bajt danych, parzystość i stop. Jednak po tym następuje dodatkowy bit potwierdzenia. Jest to obniżenie linii danych przez urządzenie i wygenerowania dla niego dodatkowego pulsu zegara. Potwierdza to właściwy odbiór danej.

7.2 Klawiatura

Klawiatura PS2 nadaje momenty wciśnięcia lub zwolnienia poszczególnych klawiszy. Jeśli klawisz jest przetrzymany dłużej, wtedy nadawane są przypomnienia jego wciśnięcia w odstępach 100ms.

Kody wciskanych klawiszy, nazywane skan kodami, powiązane są z ich położeniem i wcale się nie zakłada układu QWERTY rozmieszczenia klawiszy. Skan kody wymagają przekonwertowania do odpowiadającego użytkownikowi układu znaków.

Skan kod zajmuje jeden bajt. Krótkie wciśnięcie klawisza wysyła jego skan kod w pojedynczej ramce komunikacyjnej. Zwolnienie klawisza jest zdefiniowane przez wysłanie ramki poprzedzającej z bajtem F0 i kolejnej ramki ze skan kodem klawisza zwalnianego.

Rozróżnia się klawisze lewego oraz prawego alt-a i cntr-la. Lewe klawisze przesyłane są jak wszystkie pozostałe. Natomiast klawisze prawe poprzedzone są ramką o treści E0.

Do klawiatury można wysyłać polecenia od hosta. Polecenie echo określone bajtem EE powoduje odesłanie przez klawiaturę tego samego bajtu EE. Można ustawić częstotliwość powtarzania wciśniętego klawisze komendą F3. Po niej klawiatura odpowiada potwierdzeniem FA i następny bajt przesyła host z żądaną częstotliwością. Komenda ED ustawia stan diod led CapsLock, ScrollLock, NumLock. Klawiatura ją także potwierdza odsyłając FA i oczekuje kolejnego bajtu z maską diod.

7.3 Aplikacja

Aplikacja odbiera przesłany przez klawiaturę bajt i wyświetla go na diodach led. Można zauważyć skan kod wciskanego klawisza oraz mignięcia bajtu F0 przy zwalnianiu. Aplikacja nie przesyła do klawiatury żadnych komend.

7.4 Synteza

7.4.1 Warstwa wierzchnia

Moduł najwyższy jedynie instancjuje kontrolera i moduł klawiatury.

```
Listing 81: Top.v
  module Top (
1
2
               CLK50MHZ,
       input
3
       input
               RST,
4
       // keyboard
5
       input PS2 CLK1,
6
       input PS2 DATA1,
7
       output [7:0] LED,
8
9
10
       wire [7:0] scancode;
11
       wire scan ready;
12
       Keyboard keyboard
13
            . CLK50MHZ(CLK50MHZ),
14
            RST(RST),
           .ps2 clk(PS2 CLK1),
15
            .ps2 data(PS2 DATA1),
16
17
            . scancode (scancode),
18
            .scan ready(scan ready)
19
       );
20
21
       Controller controller
22
            . CLK50MHZ(CLK50MHZ),
23
            .RST(RST),
            .scancode(scancode),
24
25
            .scan ready (scan ready),
26
            .led (LED)
27
       );
28
  endmodule
```

7.4.2 Kontroler

Kontroler jedynie wyświetla na diodach przesłany skan kod.

Listing 82: Controller.v

```
1 module Controller (
2
     input
                 CLK50MHZ,
3
     input
                 RST,
4
     input [7:0]
                        scancode,
5
                 scan ready,
     input
6
     output reg [7:0] led = 8'b0011 1100
7
8
9
       always @(posedge CLK50MHZ)
10
            if (RST)
              led <= 8'b0111 1110;
11
12
            else if ( scan ready )
13
              led <= scancode;</pre>
14
15
  endmodule
```

7.4.3 Klawiatura

Najważniejszym modułem projektu jest sama klawiatura. Przyjmuje linie zegarową $ps2_clk$ i danych $ps2_data$, po odebraniu skan kodu wystawia go przewodem równoległym scancode i informuje o tym ustawiając flagę $scan_ready$.

```
Listing 83: Keyboard.v
 module Keyboard (
1
2
              CLK50MHZ,
      input
3
      input
              RST,
4
      input
              ps2_clk,
5
      input
              ps2_data,
6
      output [7:0] scancode,
7
      output scan ready
```

Wykrywanie zbocza opadającego zegara zrealizowane jest dwubitowym rejestrem przesuwnym i ciągłym porównywaniem go z wzorcem zbocza w pomocniczym module $Bits_Reverse$.

Przesyłana ramka zczytywana jest szeregowo na wykrytym zboczu opadającym przy wykorzystaniu modułu serializacji. Moduł odbiera jedynie 10 pierwszych bitów z ramki, ostatni stop bit nie jest zapisywany. Ponieważ pierwszy takt zegara ps2 wprawia maszynę stanów w ruch i dopiero włącza serializację do pracy, takt ten nie zostanie policzony wewnątrz serializacji. Obejściem byłoby dopisanie rejestru opóźniającego takty zegara ps2 o cykl i przekazanie go do serializacji lub, co jest prostsze, obcięcie ramki.

```
22
         // ignore 11th stop bit as first tick is not counted
23
         .WIDTH(10)
24
      ) Serial (
         . CLKB(CLK50MHZ),
25
26
         .RST(RST),
27
         // serial module interface
28
         . rx (ps2 data),
29
         . data_in(10'b0),
30
         .data out(frame),
31
         .trig(trig),
32
         .ready(ready),
33
         .tick(ps2 clk negedge)
34
```

Ramka pozbawiana jest otaczających bitów startu, parzystości i stopu, co ekstrahuje przesyłany bajt danych. Ogólny moduł do obsługi rejestru przesuwnego zaprojektowany został do odbioru bitów w kolejności od najbardziej znaczącego. Protokół PS2 przesyła je w odwrotnej kolejności, przez co wymagane jest użycie dodatkowego modułu przywracającego pierwotny porządek. Odebrane dane nie są weryfikowane pod kątem zgodności z bitem parzystości.

Klawiatura zawiera maszynę stanów. Najpierw czeka na rozpoczęcie transmisji opadającym zboczem zegara. Kiedy to nastąpi, uruchamia odbiór szeregowy i czeka na jego zakończenie. Zakończenie odbioru wprawia ją w ostatni stan sygnalizujący modułowi wyższemu gotowość odebranego bajtu.

```
Listing 87: Keyboard.v
42
      localparam [2:0]
       WAIT STARTBIT = 3'd0,
43
44
       START RECEVING = 3'd1,
45
       RECEIVING = 3'd2,
46
       RECEIVED = 3'd3;
47
48
      reg [1:0]
                  state = WAIT STARTBIT;
49
      always @(posedge CLK50MHZ)
50
        if (RST)
           state <= WAIT STARTBIT;</pre>
51
52
        else
53
           case (state)
             WAIT STARTBIT:
54
55
               if(ps2\_clk\_negedge)
                 state <= START RECEVING;
56
57
            START RECEVING:
58
                 state <= RECEIVING;
59
             RECEIVING:
60
               if (ready)
                 state <= RECEIVED;
61
62
            RECEIVED:
63
                 state <= WAIT STARTBIT;</pre>
64
           endcase
65
                      trig = (state == START RECEVING);
66
       assign
```

```
67 assign scan_ready = (state == RECEIVED);
68 endmodule
```

7.5 Symulacja

Moduł najwyższy TopTest powołuje zegar, reset, moduł najwyższy syntezowalny oraz przypadek testowy do przeprowadzenia.

7.5.1 Przypadek testowy

Przypadek testowy powołuje instancję zachowawczą klawiatury, po czym operuje na jej zestawie zadań wciskając oraz zwalniając parę z nich.

```
Listing 88: TopTestBench.v
  module TopTestBench (
2
3
       input RST,
       // keyboard
4
       output PS2 CLK1,
5
       output PS2 DATA1
6
  );
7
8
      Keyboard behav #(
9
         . LOGLEVEL (5)
10
      ) keyboard behav (
         . clk (PS2 CLK1),
11
         data (PS2 DATA1)
12
13
14
15
      initial begin
16
         @(negedge RST);
17
         #10 000;
18
         keyboard_behav.press_right_alt();
19
20
         keyboard behav.type char("a");
21
         keyboard behav.release right alt();
22
23
         keyboard behav.type (keyboard behav.ENTER);
24
      \mathbf{end}
25
26 endmodule
```

7.5.2 Klawiatura zachowawczo

Moduł zachowawczy przyjmuje parametr żądanej szczegółowości logowania oraz wysterowywuje linie zegara i danych.

```
Listing 89: Keyboard_behav.v

module Keyboard_behav

#(

// LOGLEVEL = 0

bez zadnych komunikatow

// LOGLEVEL = 1

// pokazuje bledy

// LOGLEVEL = 2
```

```
8
              pokazuje ostrzezenia
9
10
         LOGLEVEL = 3
11
              informuje o wyslaniu/otrzymaniu pelnego bajtu
12
         LOGLEVEL = 4
13
              informuje o wysylaniu/otrzymywaniu poszczegolnych bitow
14
         LOGLEVEL = 5
15
              informuje o wyslaniu/otrzymywaniue start i stop bitow
16
         LOGLEVEL = 6
              informuje o przeczekiwaniu tolerowanego przesuniecia zegara
17
18
19
     parameter LOGLEVEL=3,
20
      parameter LOGLEVEL CLK=3,
21
     parameter LOGLEVEL DATA=3
22
23
      output
              clk,
24
      output
              data
25|);
```

Ustawiane zostają stałe połowy okresu $HALF_PERIOD=7000000$ oraz ćwiartka. Instancjalizowane zostają moduły ustawiania linii zegara i danych oraz inicjalizowane zostają stanami wysokimi.

Konstrukcja zadania wysyłającego daną $send_{_}$ jest bliźniaczo podobna do zadania transmit z modułu $Rs232_behav$. Wysyłane bity są jedynie zmieniane w połowie wysokiego zegara, a ramka poszerzona jest o bit parzystości wyrażany operatorem redukcji

```
Listing 90: Keyboard_behav.v

75 odd = ~^ scancode;
```

Zapisane są mapowania klawiszy specjalnych do odpowiadających skan kodów.

```
Listing 91: Keyboard behav.v
       // Pare klawiszy specjalnych
110
111
112
           [7:0] ESC
                                  = 8'h76;
       \mathbf{reg}
                                  = 8' h0d;
113
       reg
            [7:0]
                   TAB
                   BKSPC
                                  = 8' h0d;
114
       reg
             7:0
115
             [7:0]
                   ENTER
                                    8'h5a;
       reg
                   SPACE
116
            [7:0]
                                    8'h29:
       \mathbf{reg}
            [7:0] LEFT SHIFT
117
                                 = 8'h12;
       reg
118
            [7:0] RIGHT SHIFT = 8'h59;
119
            [7:0] LEFT CTRL
                                  = 8'h14;
       reg
            [7:0] LEFT ALT
120
                                  = 8'h11;
       \mathbf{reg}
121
122
       reg [7:0] EXT
                                  = 8' he0;
123
       reg [7:0] RELEASE
                                  = 8' hf0;
```

Zdefiniowanych jest parę podstawowych operacji na klawiszach.

```
Listing 92: Keyboard_behav.v

// Zadania ogolne do wcisniecia, puszczenia oraz przetrzymania zadanego klawisza

task press_
(
input [7:0] scancode
);

segin
```

```
send_(scancode);
132
133
           \mathbf{end}
134
       endtask
135
136
        task release
137
           input [7:0] scancode
138
139
        );
140
           begin
141
               press_(EXT);
142
        press (scancode);
           \mathbf{end}
143
144
       endtask
145
146
        task type_
147
           input [7:0] scancode
148
149
150
           begin
151
        press_ (scancode);
        #1000;
152
        release_(scancode);
153
154
        #1000;
155
           \mathbf{end}
        endtask
156
```

Dla rozróżnienia lewego lub prawego ctrl-a, dołączone są dedykowane zadania. To samo podejście zastosowane jest dla alt-a.

```
Listing 93: Keyboard behav.v
       // Klawisze lewego i prawego alt-a oraz ctrl-a sa rozroznialne
158
159
        task press left control
160
161
162
           begin
163
        press_ (LEFT_CTRL);
           \mathbf{end}
164
165
       endtask
166
        task release left control
167
168
        ();
169
           begin
        release\_(LEFT\_CTRL);
170
171
           \quad \mathbf{end} \quad
172
       endtask
173
174
        task press_right_control
175
176
           begin
        press_ (EXT) ;
177
        press_ (LEFT_CTRL);
178
179
           \mathbf{end}
       endtask
180
181
        task release right control
182
183
184
           begin
        press\_(EXT);
185
        release_(LEFT_CTRL);
186
```

```
187 end
188 endtask
```

Translacją znaków tablicy ASCII do odpowiadających skan kodów zajmuje się tablica $char_to_s cancode$.

Ostatnie zadania operują na przekazanych znakach tablicy ASCII i przesyłają ich skan kod.

```
Listing 95: Keyboard behav.v
          Zadania operuja na znakach
262
263
264
       task press char
265
          input [7:0] char
266
267
           begin
268
269
              press_ (char_to_scancode[char]);
270
           end
       endtask
271
272
273
       task release char
274
          input [7:0] char
275
276
277
           begin
              release_ (char_to_scancode[char]);
278
           \mathbf{end}
279
280
       endtask
281
282
       task type char
283
          input [7:0] char
284
285
286
           begin
287
              type (char to scancode [char]);
288
289
       endtask
```

7.5.3 Przebieg

Wycinek zrzutu ekranu pokazuje przebieg symulacji. Niebieskie markery oddzielają sekwencję dla poszczególnych klawiszy.



Rysunek 9: Przebieg symulacji

Zamieszczone jest wyjście logów dla domyślnych poziomów logowania.

```
Listing 96: Keyboard logs output
    10000000 INFO3 [ TopTest.TopTestBench .keyboard behav.press right alt ]
1
        Wcisnieto prawy alt
2
    10000000 INFO4 [ TopTest.TopTestBench .keyboard behav.press ] Wcisnieto
        przycisk o skan kodzie 11100000 (0x e0)
3
    10000000 INFO5 [ TopTest.TopTestBench .keyboard behav.send ] Wysylanie bajtu
         '11100000' (0x e0)
4
    890000000 INFO5 [ TopTest.TopTestBench .keyboard behav.send ] Wyslano bajt
        11100000 (0x e0)
5
    890000000 INFO4 [ TopTest.TopTestBench .keyboard behav.press ] Wcisnieto
        przycisk o skan kodzie 00010001 (0x 11)
6
    890000000 INFO5 [ TopTest.TopTestBench .keyboard behav.send ] Wysylanie
        bajtu '00010001' (0x 11)
 7
    1770000000 INFO5 [ TopTest.TopTestBench .keyboard behav.send ] Wyslano bajt
        00010001 (0x 11)
    1770000000 INFO3 [ TopTest.TopTestBench_.keyboard_behav.type_char ]
8
        Wpisywanie klawisza o literze/cyfrze 01100001 (0x 61) (dec 97) (ascii a)
    1770000000 INFO4 [ TopTest.TopTestBench .keyboard behav.type ] Wpisywanie
9
        przycisku o skan kodzie 00011100 (0x 1c)
10
    1770000000 INFO4 [ TopTest.TopTestBench .keyboard behav.press ] Wcisnieto
        przycisk o skan kodzie 00011100 (0x 1c)
    1770000000 INFO5 [ TopTest.TopTestBench .keyboard behav.send ] Wysylanie
11
        bajtu '00011100' (0x 1c)
    2650000000 INFO5 [ TopTest.TopTestBench .keyboard behav.send ] Wyslano bajt
12
        00011100 (0x 1c)
    2730000000 INFO4 [ TopTest.TopTestBench .keyboard behav.release ] Zwalnianie
13
         przycisku o skan kodzie 00011100 (0x 1c)
    2730000000 INFO4 [ TopTest.TopTestBench .keyboard behav.press ] Wcisnieto
14
        przycisk o skan kodzie 11110000 (0x f0)
    2730000000 INFO5 [ TopTest.TopTestBench .keyboard behav.send ] Wysylanie
15
        bajtu '11110000' (0x f0)
    3610000000 INFO5 [ TopTest.TopTestBench .keyboard behav.send ] Wyslano bajt
16
        11110000 (0x f0)
    3610000000 INFO4 [ TopTest.TopTestBench .keyboard behav.press ] Wcisnieto
17
        przycisk o skan kodzie 00011100 (0x 1c)
    3610000000 INFO5 [ TopTest.TopTestBench .keyboard behav.send ] Wysylanie
18
        bajtu '00011100' (0x 1c)
    4490000000 INFO5 [ TopTest.TopTestBench .keyboard behav.send ] Wyslano bajt
19
        00011100 (0x 1c)
20
    4570000000 INFO3 [ TopTest.TopTestBench .keyboard behav.release right alt ]
        Zwalnianie prawego alt-a
    4570000000 INFO4 [ TopTest.TopTestBench .keyboard behav.press ] Wcisnieto
21
        przycisk o skan kodzie 11100000 (0x e0)
22
    4570000000 INFO5 [ TopTest.TopTestBench .keyboard behav.send ] Wysylanie
        bajtu '11100000' (0x e0)
23
    5450000000 INFO5 [ TopTest TopTestBench keyboard behav.send ] Wyslano bajt
        11100000 (0x e0)
    5450000000 INFO4 [ TopTest.TopTestBench_.keyboard_behav.release ] Zwalnianie
24
         przycisku o skan kodzie 00010001 (0x 11)
25
    5450000000 INFO4 [ TopTest.TopTestBench .keyboard behav.press ] Wcisnieto
        przycisk o skan kodzie 11110000 (0x f0)
    5450000000 INFO5 [ TopTest.TopTestBench .keyboard behav.send ] Wysylanie
^{26}
        bajtu '11110000' (0x f0)
    6330000000 INFO5 [ TopTest.TopTestBench .keyboard behav.send ] Wyslano bajt
27
        11110000 (0x f0)
28
    6330000000 INFO4 [ TopTest.TopTestBench .keyboard behav.press ] Wcisnieto
        przycisk o skan kodzie 00010001 (0x 11)
^{29}
    6330000000 INFO5 [ TopTest.TopTestBench .keyboard behav.send ] Wysylanie
        bajtu '00010001' (0x 11)
```

30	7210000000 INFO5 [TopTest.TopTestBenchkeyboard_behav.send_]	Wyslano bajt
	00010001 (0x 11)	
31	7210000000 INFO4 [TopTest.TopTestBenchkeyboard_behav.type_]	Wpisywanie
	przycisku o skan kodzie 01011010 (0x 5a)	
32	7210000000 INFO4 [TopTest.TopTestBenchkeyboard_behav.press_]	Wcisnieto
	przycisk o skan kodzie 01011010 (0x 5a)	
33		Wysylanie
	bajtu '01011010' (0x 5a)	
34		Wyslano bajt
	01011010 (0x 5a)	
35] Zwalnianie
	przycisku o skan kodzie 01011010 (0x 5a)	
36		Wcisnieto
	przycisk o skan kodzie 11110000 (0x f0)	
37	8170000000 INFO5 [TopTest.TopTestBenchkeyboard_behav.send_]	Wysylanie
	bajtu '11110000' (0x f0)	
38		Wyslano bajt
	11110000 (0x f0)	
39		Wcisnieto
	przycisk o skan kodzie 01011010 (0x 5a)	
40		Wysylanie
	bajtu '01011010' (0x 5a)	
41		Wyslano bajt
L	01011010 (0x 5a)	

8 VGA

Standard VGA odpowiada za przesłanie obrazu do wyświetlacza. Wprowadziła go firma IBM w 1987 roku w jej linii komputerów osobistych. Standard definiuje maksymalne wymiary obrazu w trybie znakowym jako 720x480, natomiast w trybie graficznym jest to 640x480 przy 16 lub 256 dostępnych kolorach i częstotliwości odświeżania do 70 Hz. Punkty obrazu, zwane pikselami, przesyłane są w porządku od lewej do prawej kolumny, zaczynając od górnego do dolnego wiersza.

Po przesłaniu każdego wiersza, następuje chwilowe obniżenie linii synchronizacyjnej HSYNC. Natomiast po przesłaniu całej ramki, chwilowo opuszczana jest linia VSYNC. W punktach tych i ich pewnym otoczeniu należy uziemić linie kolorów.

Kolor pikseli określa złożenie nasycenia trzech podstawowych barw: czerwonej, zielonej i niebieskiej. Ich stan podawany jest osobnymi liniami analogowo wartościami napięcia z zakresu 0.0V-0.7V.

Płytka Spartan wykorzystuje po 4 cyfrowe wyjścia FPGA dla każdej z barw łączone w drabinki rezystorowe tworząc proste ADC.

8.1 Aplikacja

Zaprojektowana aplikacja pokazuje na ekranie przyłączonego wyświetlacza jeden z ośmiu kolorów. Użytkownik wybiera ulubiony kolor posługując się dwoma przyciskami. Jeden z nich przełącza kolor tła na następną dostępną barwę, drugi wraca do poprzedniej. Końce listy dostępnych barw są połączone, próba wykroczenia poza nią powoduje płynne przejście na jej przeciwny koniec.

8.2 Synteza

8.2.1 Połączenia

Moduł najwyższy przyjmuje sygnały zegarowy, resetu oraz dwóch przycisków służących zmianie koloru wyświetlanego tła. Moduł wyprowadza sygnały synchronizacji ramek i kolumn oraz pożądany kolor podany poprzez trzy czterobitowe rejestry nasycenia czerwieni, błękitu i zieleni.

```
Listing 97: Top.v
  module Top (
2
3
       input
                      CLK50MHZ,
       input
                      RST,
 4
         vga interface
5
       output
               [3:0] VGA R,
 6
       output
               [3:0]
                     VGA G,
 7
       output
               [3:0] VGA B,
8
                      VGA HSYNC,
       output
9
       output
                      VGA VSYNC,
10
       // color control
11
                      BTN NEXT,
       input
12
                      BTN PREV,
       input
13
```

Sygnały przycisków przewijania należy pozbawić drgań styków wykorzystując poznany moduł Debouncer. Następnie zostają zainstancjonowane moduły Sync służący synchronizacji oraz Controller, który obsługuje przyciski i podaje wybrany kolor.

8.2.2 Synchronizacja

Standard VGA powstał w czasach monitorów kineskopowych. Technologia ta ukierunkowywuje elektromagnesami naładowaną wiązkę o wybranej energii w punkt na luminoforze, czym wyzwala fotony światła. Momenty gdy wiązka powraca na początek kolejnej linii lub całej ramki są punktami synchronizacji. Podczas powrotów wiązki, a także w chwilach przed i po, musi być ona wygaszona (przez obniżenie wartości składowych kolorów), aby nie zakłócić kolorów nadanych luminoforowi w pierwszym przebiegu.

Zadaniem modułu synchronizacyjnego jest właściwe wytaktowanie linii zawiadamiających o początku nowej ramki lub nowej kolumny. Są to sygnały cyfrowe utrzymywane w stanie wysokim, w chwilach synchronizacji zostają obniżane. Domyślne parametry dostosowane są do przesyłania obrazu rozmiaru 640x480 pikseli przy częstotliwości odświeżania 60 Hz. Odmierzanie czasu przesyłu kolumn bazuje na podstawowym zegarze występującym na płytce o częstotliwości 50 mHz. Natomiast przesłanie ramki sygnalizowane jest po zliczeniu wysłania odpowiedniej liczby kolumn.

Sygnał dispalying określa czy kolory mogą być podawane, sygnały współrzędnych x i y podają bieżącą lokalizuję wiązki.

```
Listing 98: Sync.v
1 module Sync
2
  #(
3
      parameter H S = 2*800,
      parameter H FP = 2*16,
4
5
     parameter H PW = 2*96,
6
     parameter H BP = 2*48,
7
     parameter V S = 521,
8
     parameter V PW = 2,
9
     parameter V FP = 10,
10
     parameter V BP = 29
11
12
      input
                     CLK50MHZ,
13
     input
                     RST.
14
      // vga interface
                     VGA HSYNC,
15
      output
16
                     VGA VSYNC,
     output
17
      // tick for next pixel
18
      output [10:0] x,
19
      output
             [10:0]
                     у,
20
      output
                     displaying
21
  );
```

Synchronizacja opiera się na dwóch licznikach. Pierwszy zlicza zegar podstawowy 50 mHz, drugi zlicza przepełnienia pierwszego śledząc bieżącą linie w ramce. Połączenia i oraz j są aktualnymi stanami liczników.

```
Listing 99: Sync.v
             wire [10:0] i;
23
24
             wire
                             h;
             Counter #(
25
26
                        .MAX(H S)
27
             ) Counter h (
28
                        .CLKB(CLK50MHZ),
29
                        // counter
30
                        .en(1'b1),
31
                        .rst(RST).
                        .sig(1'b1), // \mathit{count} all \mathit{CLK50MHZ} \mathit{ticks}
32
```

```
33
                      .cnt(i),
34
                      . full (h)
35
            );
36
37
            wire [9:0] j;
38
            Counter #(
39
                      .MAX(V S)
40
            ) Counter v (
41
                      .CLKB(CLK50MHZ),
42
                      // counter
43
                      .en(1'b1),
44
                      .rst(RST),
45
                      sig(h), //count h sync
46
                      . cnt (j)
            );
```

Dzięki przypisaniu ciągłemu do warunku logicznego, liczniki w stanach od 0 do długości trwania pulsu wywołują efekt synchronizacji. Natomiast połączenie *dispalying* obejmuje również chwile zakazu wyświetlania wokół tych punktów.

```
Listing 100: Sync.v
            assign displaying = (
49
                i \ >= \ H\_PW \ + \ H \ BP \ \&\&
50
                i < H_S - H_FP \&\&
51
                j >= V PW + V BP \&\&
52
                j \ll V S - V FP
53
54
            );
55
56
            assign VGA HSYNC = (i > H PW);
            assign VGA VSYNC = (j >= V PW);
57
58
59
            assign x = i - H PW - H BP;
            assign y = j - V PW - V BP;
60
61
  endmodule
```

8.2.3 Controller

Moduł kontrolera odpowiada za kolory poszczególnych pikseli. Dostaje on informacje czy może podawać kolor oraz obecne położenie wiązki. Jednakże jest on uproszczony i wypełnia cały obszar jednym jedynie kolorem, a więc położenie wiązki jest mu zupełnie zbędne. Dostępnych jest jedynie 8 kolorów. Kolory przełączane są dwoma przyciskami na następny lub poprzedni.

```
Listing 101: Sync.v
49 module Controller (
                   CLK50MHZ,
50
       input
51
       input
                   RST.
52
       // vga interface
53
       output [3:0] VGA R,
54
       output [3:0] VGA G,
55
       output [3:0] VGA B,
56
       // color control
57
       input
58
       input
                      prev,
59
       input [10:0] x,
60
       input [10:0] y,
61
       input displaying
```

```
|62| ) ;
```

Kolor bieżący zapisany jest w trzybitowym rejestrze. Zmieniany jest poprzez zewnętrzne przyciski. Przepełnianie licznika zachowuje się jak wybieranie od początku.

```
Listing 102: Sync.v
      reg [2:0]
16
                        i = 1;
      always @(posedge CLK50MHZ)
17
18
          if (RST)
19
            i <= 1;
          else if (next)
20
21
            i <= i + 1;
22
          else if (prev)
23
            i \le i - 1;
```

Każdy z bitów bieżącego koloru odpowiada jednej ze składowych podstawowych. Wartości pośrednie nie są wykorzystywane.

8.3 Symulacja

Symulacja musi zweryfikować, czy sygnały synchronizacyjne pojawiają się w spodziewanych okresach oraz czy wtedy oraz w ich otoczeniu wiązka jest wygaszona. Do tego zliczane są linie w ramce.

8.3.1 Przypadek testowy

Zaimplementowana jest symulacja wciśnięć przycisków zmian kolorów. Wciskany jest dwukrotnie przycisk żądania następnego koloru, po czym raz wciśnięty zostaje przycisk koloru poprzedniego.

8.3.2 Moduł behawioralny

Za odbiór i sprawdzenie nadawanych sygnałów wtyczki VGA odpowiada moduł Vga_Behav . Przyjmuje trzy czterobitowe sygnały kolorów oraz dwie synchronizujące linii i ramek. Moduł jedynie odbiera sygnały, nie generuje żadnych zwrotnych.

 Vga_Behav przyjmuje szereg parametrów. Domyślne wartości odpowiadają odbiorowi obrazu o rozmiarach 640x480 pikseli przy częstotliwości odświeżania 60 Hz. Czasy niewiele różnią się od tych podanych w dokumentacji do płytki, dostosowane są dla zegara 50 mHz.

```
Listing 104: Vga behav.v
 module Vga Behav
1
2
 #(
3
        LOGLEVEL = 0
4
              bez zadnych komunikatow
5
        LOGLEVEL = 1
6
              pokazuje bledy
7
        LOGLEVEL = 2
8
              pokazuje ostrzezenia
```

```
LOGLEVEL = 3
10
11
               informuje o oczekiwaniu na poczatek nowej ramki
12
         LOGLEVEL = 4
               informuje \ o \ zsynchronizowaniu \ ramki
13
14
15
      parameter LOGLEVEL = 5,
16
      parameter LOGLEVEL SYNC = 5,
17
      parameter LOGLEVEL LINES = 5,
18
19
      // Domyslnie 640x480
20
      parameter V S
                       = 16 700 000
21
      parameter V FP
                             320 000,
22
      parameter V PW
                              64 040,
      \mathbf{parameter} \ V \ BP \ =
23
                             928 000,
24
      parameter H S
                              32 020,
25
                               3 860,
      parameter H PW =
26
      parameter H FP =
                                  640,
27
      parameter H BP
                               1 900,
28
29
      parameter LINES = 521
30|)
31
      input [3:0] vga_r,
32
      input [3:0] vga_g,
33
      input [3:0] vga_b,
34
      input vga hsync,
35
      input vga_vsync
36|);
```

Moduł wyczekuje początku nowej ramki. Dopiero po synchronizacji zaczyna sprawdzenia w modułach pomocniczych Vga_Behav_Sync oraz $Vga_Behav_Lines_Counter$.

```
Listing 105: Vga_Behav.v
47
            synchronized = 1'b0;
      initial begin
48
49
         if (LOGLEVEL >= 3)
50
            $display("%t\t INFO3\t [ %m ] \t Oczekiwanie na poczatek nowej ramki.",
                 $time);
51
         // Poczekaj na pierwszy puls synchronizacji ramki
52
         // Nie sprawdza jednak długosci jego trwania, pomiar pulsu synchronizacji
53
            nastapi od drugiej ramki
54
         monitor vga vsync.wait for low();
         monitor vga vsync.wait for high();
55
56
         // Zsynchronizowano, zacznij odbierac ramki
57
58
         synchronized = 1'b1;
59
60
         if (LOGLEVEL >= 4)
            $display("%t\t INFO4\t [ %m ] \t Zsynchronizowano, rozpoczecie odbioru
61
               ramek.", $time);
62
     \mathbf{end}
```

8.3.3 Synchronizacja

Moduł weryfikacji synchronizacji ramek składa się z dwóch podobnych bloków. Pierwszy weryfikuje uziemienie kolorów podczas i wokół synchronizacji ramek.

```
Listing 106: Vga Behav Svnv.v
```

```
70
          Sprawdzanie synchronizacji ramek
      always @(negedge vga vsync) begin
 71
 72
          if (synchronized) begin
             if(LOGLEVEL >= 3)
 73
                $display("%t\t INFO3\t [ %m ] \t Rozpoczecie odbioru nowej ramki.",
 74
 75
             fork begin
 76
                // Dlugosc pulsu synchronizacji ramki
 77
                // +1: wymaga symulacja
 78
 79
                monitor vga vsync.ensure low during (VPW +1);
 80
 81
                // Czas do nastepnej synchronizacji ramki
 82
                // -1: kompensacja +1 z poprzedniego; nastepne -1 aby skonczyl
                    chwile przed nastepnym cyklem i zlapal liste wrazliwosci
                monitor vga vsync.ensure high during (VS - VPW - 1 - 1);
 83
 84
             end begin
 85
 86
                // Dlugosc pulsu synchronizacji ramki
 87
 88
                monitor vga colours v.ensure low during (VPW + VBP);
 89
                // Czas wyswietlania wszystkich kolejnych wierszy w ramce
 90
                if ( LOGLEVEL >= 4 )
 91
                    $\display(\"\%t\t INFO4\t [ \%m ] \t Nadawanie wierszy\", \$time);
 92
                \#(V_S - V_{FP} - V_{PW} - V_{BP} + 13581);
 93
 94
                if (LOGLEVEL >= 5)
                    $\display(\"\%t\t INFO5\t [ \%m ] \t Nadano wiersze\", \$time);
 95
 96
97
                // Czas do nastepnej synchronizacji ramki
98
                monitor vga colours v.ensure low during (VFP -13581 -1);
99
             end join;
100
101
             $display();
102
          end;
103
      \mathbf{end}
```

Drugi blok weryfikuje uziemienie kolorów podczas i wokół synchronizacji wierszy.

```
Listing 107: Vga Behav Synv.v
105
          Sprawdzanie synchronizacji wierszy
106
       always @(negedge vga_hsync) begin
107
          if(synchronized) begin
108
             // logs.info1("Rozpoczecie odbioru nowego wiersza");
             if(LOGLEVEL >= 3)
109
                $\display(\"\t \t INFO3\t \ \mathre{\capacita} m \]\ \t Rozpoczecie odbioru nowego wiersza.
110
                    ", $time);
111
112
             fork begin
                // Dlugosc pulsu synchronizacji wierszy
113
114
                // +1: wymaga symulacja
                monitor vga hsync.ensure low during (HPW +1);
115
116
                // Czas do nastepnej synchronizacji wierszy
117
                 // -1: kompensacja +1 z poprzedniego; nastepne -1 aby skonczyl
                    chwile przed nastepnym cyklem i zlapal liste wrazliwosci
                monitor vga hsync.ensure high during (HS - HPW - 1 - 1);
118
119
             end begin
120
121
```

```
122
                 // Dlugosc pulsu synchronizacji wierszy
123
                 monitor vga colours h.ensure low during (HPW + HBP);
124
125
                 // Czas wyswietlania wszystkich kolejnych pikseli w wierszu
                 if ( LOGLEVEL >= 4 )
126
                    $\display(\"\%t\t INFO4\t [\%m]\t Nadawanie kolorow w wierszu\",
127
                        $time);
                 \#(H_S - H_FP - H_PW - H_BP);
128
129
                 if (LOGLEVEL >= 5)
                    $display("%t\t INFO5\t [ %m ] \t Nadano kolory w wierszu", $time)
130
131
132
                 // Czas do nastepnej synchronizacji wierszy
133
                 monitor vga colours h.ensure low during (H FP -1);
134
135
             end join;
136
137
             $display();
138
          end
139
       \quad \mathbf{end} \quad
```


8.3.4 Zliczanie linii

Osobny moduł zajmuje się zliczeniem linii i weryfikacją czy nastąpiło ich w ramce prawidłowa ilość.

```
40
      // Zlicza ilosc odebranych wierszy w ramce i sprawdza czy jest wlasciwa
41
     integer i=0;
42
      always @(negedge vga vsync)
43
         if (synchronized) begin
44
            i = 0;
45
46
            // Przeczekaj cykl ramki
47
            monitor vga vsync.wait for high();
            monitor_vga_vsync.wait_for_low();
48
49
50
            // Sprawdz ilosc odebranych linii , zakomunikuj warunkowo o rezultacie
            if (i != LINES+1) begin
51
52
               if(LOGLEVEL >= 1)
                  $display("%t\t BLAD\t [ %m ] \t Pomiedzy synchronizacjami kolumn
53
                      wyslano %d linii. W cyklu powinno ich nastapic %d.", $time, i,
                       LINES);
            end else
54
               if(LOGLEVEL >= 3)
55
56
                  $display("%t\t INFO3\t [ %m ] \t Odebrano wlasciwa ilosc linii %d
                       w cyklu.", $time, i);
57
58
         end
      always @(negedge vga_hsync)
59
60
         if (synchronized) begin
61
            i = i + 1;
62
            // Przeczekaj cykl linii
63
64
            monitor_vga_hsync.wait_for_low();
65
            monitor_vga_hsync.wait_for_high();
66
         end
```

8.3.5 Przebieg

Wycinek zrzutu ekranu pokazuje przebieg symulacji dla wybranego pierwszego koloru.



Rysunek 10: Przebieg symulacji

Zamieszczony jest fragment wyjścia logów dla domyślnych poziomów logowania.

```
Listing 109: Vga logs output
                TopTest.vga\_behav\_\ ] \quad Oczekiwanie \ na \ poczatek \ nowej \ ramki.
 1
     0 INFO3 [
         NFO3 [ TopTest.TopTestBench_.set_next.state ] Stan sygnalow zostanie zmieniony. Obecny stan 'x' (0x x), spodziewany stan '0' (0x 0)
 2
     0 INFO3
     0 INFO4 [ TopTest.TopTestBench_.set_next.state ] Stan sygnalow zostal zmieniony. Obecny stan '0' (0x \ 0)
 3
     0\ INFO 3\ [\ TopTest.TopTestBench\_.set\_prev.state\ ] \\ Stan\ sygnalow\ zostanie
 4
         zmieniony. Obecny stan 'x' (0x x), spodziewany stan '0' (0x 0)
     0 INFO4 [ TopTest.TopTestBench .set prev.state ] Stan sygnalow zostal
 5
         zmieniony. Obecny stan '0' (0x 0)
   Finished circuit initialization process.
  500000 INFO3 [ TopTest.TopTestBench_ ] Zadanie nastepnego koloru
500000 INFO3 [ TopTest.TopTestBench_.set_next.state ] Stan sygnalow zostanie
      zmieniony. Obecny stan\ ^{\prime}0\ ^{\prime}\ (0x\ 0), spodziewany stan\ ^{\prime}1\ ^{\prime}\ (0x\ 1)
  500000 INFO4 [ TopTest.TopTestBench .set next.state ] Stan sygnalow zostal
      zmieniony. Obecny stan '1' (0x 1)
10 750000 INFO3 [ TopTest.TopTestBench_.set_next.state ] Stan sygnalow zostanie
       zmieniony. Obecny stan '1' (0x 1), spodziewany stan '0' (0x 0)
  750000 INFO4 [ TopTest.TopTestBench_.set_next.state ] Stan sygnalow zostal zmieniony. Obecny stan '0' (0x 0)
11
12
  64071000 INFO4 [ TopTest.vga behav ] Zsynchronizowano, rozpoczecie odbioru
      ramek.
13 96090000 INFO3 [ TopTest.vga behav .vga behav sync ] Rozpoczecie odbioru
      nowego wiersza.
14 101850000 INFO4 [ TopTest.vga behav .vga behav sync ] Nadawanie kolorow w
  127470000 INFO5 [ TopTest.vga behav .vga behav sync ] Nadano kolory w wierszu
15
16
17
  128110000 INFO3 [ TopTest.vga behav .vga behav sync ] Rozpoczecie odbioru
      nowego wiersza.
  133870000 INFO4 [ TopTest.vga behav .vga behav sync ] Nadawanie kolorow w
19 159490000 INFO5 [ TopTest.vga behav .vga behav sync ] Nadano kolory w wierszu
20
  160130000 INFO3 [ TopTest.vga behav .vga behav sync ] Rozpoczecie odbioru
21
      nowego wiersza.
  165890000 INFO4 [ TopTest.vga behav .vga behav sync ] Nadawanie kolorow w
22
23 | 191510000 INFO5 | TopTest.vga behav .vga behav sync | Nadano kolory w wierszu
24
25
26
  16714470000 INFO3 [ TopTest.vga behav .vga behav sync ] Rozpoczecie odbioru
      nowego wiersza.
28 16714470000 INFO3 [ TopTest.vga behav .vga behav sync ] Rozpoczecie odbioru
      nowej ramki.
```

```
29 | 16720230000 INFO4 [ TopTest.vga_behav_.vga_behav_sync_ ]
                                                                         Nadawanie wiersza
30 16745850000 INFO5 [ TopTest.vga behav .vga behav sync ]
                                                                         Nadano
                                                                                  wiersz
31
32|\ldots
33
34 17000750000 INFO3 [ TopTest.TopTestBench_ ] Zadanie nastepnego koloru 35 17000750000 INFO3 [ TopTest.TopTestBench_.set_next.state ] Stan sygnalow
       zostanie zmieniony. Obecny stan{}^{,}0{}^{,}\overline{\;(0x\;\;0)},\;\mathrm{spod}\,\mathrm{ziewany}\;\mathrm{stan}\;{}^{,}1{}^{,}\;(0x\;\;1)
36 17000750000 INFO4 [ TopTest.TopTestBench .set next.state ] Stan sygnalow zostal
        zmieniony. Obecny stan '1' (0x 1)
   17001000000 INFO3 [ TopTest.TopTestBench .set next.state ] Stan sygnalow
       zostanie zmieniony. Obecny stan '1' (0x 1), spodziewany stan '0' (0x 0)
  17001000000 INFO4 [ TopTest.TopTestBench .set next.state ] Stan sygnalow zostal
38
   zmieniony. Obecny stan '0' (0x 0)
17002010000 INFO5 [ TopTest.vga_behav_.vga_behav_sync_ ]
                                                                         Nadano
40
41
42
43 17675070000 INFO3 [ TopTest.vga behav .vga behav sync ]
                                                                         Rozpoczecie odbioru
       nowego wiersza.
44 17680830000 INFO4 [
                           TopTest.vga behav .vga behav sync
                                                                         Nadawanie wiersza
                           Top Test.vga\_behav\_.vga\_behav\_sync\_
  17706450000 INFO5
                                                                         Nadano wiersz
46 17706510000 INFO4
                           TopTest.vga\_behav\_.vga\_behav\_sync\_
                                                                         Nadawanie ramki
```

9 Bibliografia

```
Spartan 3an User Guide
Zbigniew Hajduk "Wprowadzenie do języka Verilog"
Rafał Baranowski "Mikrokontrolery AVR ATtiny w praktyce"
Pong P. Chu "FPGA Prototyping By Verilog Examples: Xilinx Spartan-3 Version"
http://edu.i-lo.tarnow.pl/inf/alg/002_struct/index.php
https://www.youtube.com/user/ElektroPrzewodnik/videos
http://www.elektroda.pl/rtvforum/topic1842513.html#8832060
http://www.asic-world.com/
http://testbench.in
http://johnroach.info/2011/01/15/getting-vga-output-using-vga-and-a-spartan-3an-board/
http://www.george-smart.co.uk/wiki/FPGA_PS2_Mouse
http://vhdldesign.blogspot.fr/2011/01/ps2-timing-diagram.html
http://www.eecg.toronto.edu/~jayar/ece241_08F/AudioVideoCores/ps2/ps2.html
http://www.computer-engineering.org/ps2protocol/
http://en.f-alpha.net/electronics/digital-electronics/digital-comparator/lets-go/
       experiment-5-2-bit-magnitude-comparator.html
http://comp-phys.net/2014/03/22/including-vector-graphics-in-latex-using-includesvg/
http://forums.xilinx.com/t5/Spartan-Family-FPGAs/
       ADC-on-Spartan-3AN-Starter-Kit-with-VHDL/td-p/179666
http://opencores.org/project,spi_master_slave
http://gft2009.forumactif.com/t40-dac-adc-fpga-vhdl-spartan-3e-xilinx
http://forums.xilinx.com
```

10 Dodatki

10.1 Makefile

Projekty można zsyntetyzować, przesymulować oraz przesłać na płytkę z wykorzystaniem programu GNU make. Skrypt wykorzystuje narzędzia Xilinxa dostępne z linii poleceń. W repozytorium podmodułu generic dostępny jest katalog 'makefile' z szablonami dla wszystkich projektów. Makefile'e projektów wyszczególniają swoje zależne pliki po czym załączają ogólny plik Makefile nazwany 'generic'.

Listing 110: Makefile 1 SHELL := /bin/bash -O extglob 2 3 top=Top part = xc3s700an - fgg484 - 56 # FIXME set to your value isedir ?= /opt/Xilinx/14.3/ISE DS 8 xil env ?= . \$(isedir)/settings32.sh10 intstyle — intstyle ise 11 12 if neq (\$ (wildcard default wcfg),) wcfg view-view ../wcfg/'cat default wcfg' 13 14 end if 15 16 # all: bit configure 17 18 bit: \$(synt) 19 for src in \$(synt); do echo "verilog work \$\$src"; done | sort -u > Top.prj [-d xst/projnav.tmp] || mkdir -p xst/projnav.tmp 20\$(xil_env); xst \$(intstyle) -ifn "../../generic/makefile/config.xst" -ofn "\$(21top).syr" \$(xil env); ngdbuild \$(intstyle) -dd ngo -nt timestamp -uc "../\$(top).ucf" -p 22 **\$(part) \$(top).ngc \$(top).ngd** \$(xil_env); map \$(intstyle) -p \$(part) -cm area -ir off -pr off -c 100 -o 23Top map.ncd \$(top).ngd \$(top).pcf 24\$(xil env); par -w \$(intstyle) -ol high -t 1 Top map.ncd \$(top).ncd \$(top).pcf $(xil\ env)$; tree (intstyle) -v 3 -s 5 -n 3 -fastpaths -xml (top).twx (top). 25 ncd -o $\$(\operatorname{top}).twr$ $\$(\operatorname{top}).pcf$ \$(xil env); bitgen \$(intstyle) -f "../../generic/makefile/config.ut" \$(top). 26 ncd 27 configure: bit 28\$(xil env); impact -batch <<< "' cat .../../generic/makefile/impact_batch.tpl |</pre> 29 sed "s:BITSTREAM FILE:\$\$PWD/\$(top).bit:" " 30 sim: \$(sim)31for src in (sim); do echo "verilog work src"; done | sort -u > src beh. 32 33 \$(xil env); fuse \$(intstyle) -d SIM -incremental -lib unisims ver -lib unimacro ver -lib xilinxcorelib ver -o TopTest isim beh.exe -prj TopTest beh.prj TopTest \$(xil env); "./TopTest isim beh.exe" \$(intstyle) -gui -tclbatch isim.cmd -wdb 34 "TopTest isim beh.wdb" \$(wcfg_view) 3536 simr: \$ (sim)

```
prj
$(xil_env); fuse $(intstyle) -d SIM -incremental -lib unisims_ver -lib
unimacro_ver -lib xilinxcorelib_ver -o TopTest_isim_beh.exe -prj
TopTest_beh.prj TopTest
$(xil_env); "./TopTest_isim_beh.exe" $(intstyle) -tclbatch isim.cmd -wdb "
TopTest_isim_beh.wdb" $(wcfg_view)

40
41 distclean:
42 rm -rf !(*.xise|Makefile|isim.cmd|default_wcfg)
```

Listing 111: config.ut

22 -g DriveDone:No
23 -g en_sw_gsr:No
24 -g en_porb:Yes
25 -g drive_awake:No
26 -g sw_clk:Startupclk
27 -g sw_gwe_cycle:5
28 -g sw_gts_cycle:4

```
1 | -w
 2
  -g DebugBitstream:No
 3 | -g  Binary: no
 4|-g CRC: Enable
 5|-g Reset_on_err:No
 6 -g ConfigRate: 25
  -g ProgPin: PullUp
 8 - g DonePin: PullUp
 9 - g \cdot TckPin : PullUp
10 -g TdiPin: PullUp
11 -g TdoPin: PullUp
12 | -g \text{ TmsPin} : PullUp
13 -g UnusedPin: PullDown
14 - g UserID: 0xFFFFFFFF
15 -g Start Up Clk: CClk
16 –g DONE_cycle: 4
17 -g GTS_cycle:5
18 -g GWE_cycle:6
19 -g LCK cycle: NoWait
20 -g Security: None
21 -g DonePipe:No
```

```
Listing 112: config.xst
1 set -tmpdir "xst/projnav.tmp"
2 set -xsthdpdir "xst"
3 run
4 - if n Top. prj
5 - ifmt mixed
6 of n Top
7 of mt NGC
8|-p \times c3s700an-5-fgg484
9|-\text{top Top}
10 opt mode Speed
11 - \text{opt} \_ \text{level } 1
12 - iuc NO
13 -keep hierarchy No
14 - netlist_hierarchy As_Optimized
15 - rtlview Yes
16 - glob opt AllClockNets
17 - read cores YES
```

```
18 - write_timing_constraints NO
19 - cross clock analysis NO
20 - hierarchy separator /
21 -bus delimiter <>
22 -case Maintain
23 slice utilization ratio 100
24 bram_utilization_ratio 100
25 - verilog 2001 YES
26 -fsm extract YES -fsm encoding Auto
27 - safe implementation No
28|-fsm style LUT
29 - ram extract Yes
30 - ram_style Auto
31 -rom_extract Yes
32 -mux_style Auto
33 -decoder_extract YES
34 priority extract Yes
35 - shreg extract YES
36 - shift extract YES
37 -xor collapse YES
38 - rom_style Auto
39 -auto_bram_packing NO
40 -mux_extract Yes
41 - resource_sharing YES
42 - async to sync NO
43 - mult style Auto
44 - iobuf YES
45 -max fanout 500
46 - \text{bufg} 24
47 - register_duplication YES
48 - register_balancing No
49 - slice packing YES
50 - optimize primitives NO
51 - use_clock_enable Yes
52 use_sync_set Yes
53 -use sync reset Yes
54 -iob Auto
55 - equivalent_register_removal YES
56 -slice_utilization_ratio_maxmargin_5
```

1 setMode -bs 2 setMode -sm 3 setMode -hw140 4 setMode -acecf 5 setMode –acempm setMode -pff 6 7 setMode -bs 8 9 set Cable -port auto 10 11 Identify -inferir 12 identifyMPM 13 14 assignFile -p 1 -file "BITSTREAM FILE" 15 Program -p 1 -onlyFpga 16 17 quit

10.1.1 DAC

```
# project specific synt modules
 3
   synt += ... / Top.v
 4| \, \mathrm{synt} \, + = \, \ldots / \, \mathrm{Controller} \, . \, \mathrm{v}
 5 | \text{synt} += ... / \text{DacSpi.v}
 6 synt += ../../generic/Debouncer.v
   # generic synt modules
 8
10 | synt += ... / ... / generic / Counter.v
11 | synt += ... / ... / generic / ModClk.v
|12| \text{ synt } += \dots / \dots / \text{ generic } / \text{Spi.v}
13 synt += ../../generic/Serial.v
14 synt += ../../generic/Shiftreg.v
16 # project specific sim modules
17
18 \mid sim += \$ (synt)
|19| \sin += ... / \sin / \text{TopTest.v}
|20| \sin += ... / \sin / \text{TopTestBench.v}
21 \mid sim \mid += ... / sim / DacLTC2624-behav.v
22
23 # generic sim modules
24
25 \mid sim += ... / ... / generic / sim / Clock.v
26 | sim += ... / ... / generic / sim / Reset.v
27
   sim += ... / ... / generic / sim / Set.v
28 | sim += ... / ... / generic / sim / Monitor.v
29
30 # generic makefile
31
32 include ... / ... / generic / makefile / generic
```

10.1.2 Rotor

```
1 \mid \text{synt} += \dots \mid \text{Top.v}
 2 | \text{synt} += ... / \text{Controller.v}
 3 \mid \text{synt} += \dots \mid \text{Rotor.v}
 4 synt += .../.../generic/Counter.v
 5 synt += ../../generic/Debouncer.v
 6
 7
   sim += \$(synt)
 8
   sim += ... / sim / TopTest.v
 9|\sin += .../\sin/TopTestBench.v
10 | \sin += ... / \sin / \text{Rotor behav.v}
11 \mid sim += ... / ... / generic / sim / Clock.v
12 \mid sim += ... / ... / generic / sim / Reset.v
|13| \sin += \ldots / \ldots / \operatorname{generic/sim/Set.v}
14
15 include ... / ... / generic / makefile / generic
```

10.1.3 Rs232

```
.../projects/rs232/project/Makefile
 1 \mid \text{synt} += \dots \mid \text{Top.v}
 2 | \text{synt} += ... / \text{Rs}232 \text{Echo.v}
 3 \mid \text{synt} += \dots \mid \text{Rs}232\text{Tx.v}
 4 \mid \text{synt} += \dots \mid \text{Rs}232 \text{Rx.v}
 5 \mid synt \mid += \dots / \dots / generic / BaudRateGenerator.v
 6 | \text{synt} += \dots / \dots / \text{generic} / \text{Serial.v}
 7 | \text{synt} += \dots / \dots / \text{generic} / \text{Counter.v}
 8 | \text{synt} += \dots / \dots / \text{generic} / \text{Shiftreg.v}
10 \mid sim += \$ (synt)
11 \mid sim += ... / sim / TopTest.v
12 \mid \text{sim} \mid += \dots \mid \text{sim} \mid \text{Rs} \mid 232 \dots \text{v}
13 | sim += ... / sim / Rs 232 \_ behav.v
14 sim += .../.../generic/sim/Clock.v
15 | sim += ... / ... / generic / sim / Reset.v
16 \mid sim \mid += \dots / \dots / generic / sim / Monitor.v
|17| \sin += ... / ... / generic / sim / Set. v
18
19 include ... / ... / generic / makefile / generic
```

10.1.4 VGA

```
../projects/vga/project/Makefile
 1 \mid \text{synt} += \dots \mid \text{Top.v}
 2 synt += ../Controller.v
 3 \mid \text{synt} += \dots \mid \text{Sync.v}
   \operatorname{synt} += \ldots / \ldots / \operatorname{generic} / \operatorname{Counter} . v
 5 \mid \text{synt} += \dots / \dots / \text{generic} / \text{Debouncer.v}
 6
 7
   sim += \$(synt)
 8 | sim += ... / sim / TopTest.v
 9 | sim += ... / sim / Top Test Bench. v
10 | \sin += ... / \sin / Vga Behav.v
11 sim += ... / sim / Vga_Behav_Lines_Counter.v
12 | sim += ... / sim / Vga_Behav_Sync.v
13 | sim += ... / ... / generic / sim / Clock.v
14 \mid sim \mid += \dots / \dots / generic / sim / Reset.v
15 | sim += ... / ... / generic / sim / Monitor.v
16 \mid sim \mid += \dots / \dots / generic / sim / Set.v
17
18 include ... / ... / generic / makefile / generic
```