#### 這次有遇到幾個問題

第一個是 case 沒有寫完整, 之後在 Decoder.v 檔裡面再加了一個 default case 來處理就可以了。

第二個是 write back 的 data 好像都印不出來,看了 testbench.v 裡面的寫法,應該是因為都是 0,所以都沒有 write 到 result.txt 檔裡面,檢查各個.v 檔和電路之後發現最後要 write back 的 MUX0,1 順序和其他的 decoder 相反,所以拉回去的值錯了,對調 Simple\_Single\_CPU.v 檔裡面那一個 MUX 的 port就可以了。

第三個是我們發現 jal 指令做完之後並沒有 jump,而是直接跳到下一行,檢查.v 檔之後發現是在原本的寫法裡面少給 jal 的 imm 最後 1'b0,導致值是錯的。

再來是 sw 指令都寫進錯誤的 address(0),檢查 ALU\_Ctrl 之後發現,在原本的設計裡面 sw 和 slt 掉到同一個 case,所以導致 alu 算出來的值是錯的,在 ALU\_Ctrl 的判斷式裡面多加上 ALU\_OP 來做判斷就可以了。

第四個就是 alu 的 input 要加 signed,我們覺得可能是因為 alu 後來是直接改成用對應的 operator 去實作,所以若是 input 沒有 signed 的話他會報錯。由於第 1700 行的指令是 slt,然後好像是 0 跟-1 比,最後結果應該要是 1,後來是在 simple\_cycle 裡面,Vscode 會提示各個 port 的型態,才突然想到 alu 的 input 應該要是 signed,後來改完就對了~

## 執行結果:

decoder 的筆記:

	R	RW I	в 0	, ,	00 MB	MR O	Mw	AB Src XO	0p	60 (1001)
	addi	1	o	9	٥٥	0	Q.	χI	00	ا ا ده ا
	IW	1	0	0	0]	1	0	×1	ьΟ	0000011
	sw	0	J	0	XX	0	1	X.I	00	010001]
	beq	0	i	٥	XX	0	o	0 0	01	1100011
	jal	1	o	-1	11	D	0	ρX	**	1101111
	jalr	1	0	ı	١x	D	ь	1 %	**	110011)
ord=PC+4  ord=PC+4  ord=PC+4  ord=PC+4  ord=PC+4  ord=PC+4										
4	jalr /	rd r X 0 X	1 + of	f -PC	þeg	×7 ×	0 16		sw	
	10	'4				rs  r			1m	rs2 rs1
					add i	rd rs	1 Imve			rd rsl

#### Implement detail:

架構圖其實就是照 slide 做的~

Imm\_Gen 的 sign-extend 是直接用複製幾個的方式,不太確定有沒有其他方法。

```
/* Write your code HERE */
always @* begin
                  casez(opcode)
                                      7'b0010011, 7'b0000011, 7'b1100111: begin //addi, load
                                                         Imm_Gen_o = {{20{instr_i[31]}}, instr_i[31:20]};
                                     7'b0100011: begin //store
                                                         Imm_Gen_o = {{20{instr_i[31]}}, instr_i[31:25], instr_i[11:8], instr_i[7]};;
                                     7'b1100011: begin //Branch
                                                         Imm_Gen_o = {{19{instr_i[31]}}, instr_i[7], instr_i[30:25], instr_i[11:8], 1'b0};
                                      7'b1101111: begin //jal, jalr
                                                         Imm\_Gen\_o = \{\{12\{instr\_i[31]\}\}, \ instr\_i[19:12], \ instr\_i[20], \ instr\_i[30:25], \ instr\_i[24:21], \ 1'b0\}; \ instr\_i[20], \ instr[i[20], \ instr[i[20], \ instr[i[20], \ instr[i[20],
                                     default: begin
                                                         Imm_Gen_o = 0;
                   endcase
end
endmodule
```

### ALU control 是直接沿用上次的~

```
wire [6-1:0] instr_ALUOp;
assign instr_ALUOp = {instr, ALUOp};
// 6'b????00 : I type, S type
// 6'b????01 : B type
// 6'b????10 : R type
always @(*) begin
    casez(instr_ALUOp)
        6'b????00: ALU Ctrl o = 4'b0010; // ld sd, add
        6'b????01: ALU_Ctrl_o = 4'b0110; // beq, sub
        6'b000010: ALU_Ctrl_o = 4'b0010; // add
        6'b100010: ALU_Ctrl_o = 4'b0110; // sub
        6'b011110: ALU Ctrl o = 4'b0000; // and
        6'b011010: ALU_Ctrl_o = 4'b0001; // or
        6'b001010: ALU_Ctrl_o = 4'b0111; // slt
        6'b110110: ALU Ctrl o = 4'b1000; // sra
        6'b000110: ALU Ctrl o = 4'b1001; // sll
        6'b010010: ALU_Ctrl_o = 4'b1010; // xor
        default: ALU Ctrl o = 4'bxxxx;
    endcase
end
endmodule
```

# Decoder 是類似這樣給所有 output 值,數字是依照前面为 table

```
/* Write your code HERE */
always @(*) begin
    casez(instr_i)
    7'b0110011: begin //R-type
        RegWrite = 1;
        Branch = 0;
        Jump = 0;
        WriteBack1 = 0;
        WriteBack0 = 0;
        MemRead = 0;
        MemWrite = 0;
        ALUSrcA = 1'bx;
        ALUSrcB = 0;
        ALUOp = 2'b10;
end
7'b0010011: bogin //addi
```