這次有遇到幾個問題

第一個是 case 沒有寫完整,原本少了 default 導致 PC 一直是 xxxx,讓我們 debug 了超久。

第二個就是 alu 的 input 要加 signed,我們覺得可能是因為 alu 後來是直接改成用對應的 operator 去實作,所以若是 input 沒有 signed 的話他會報錯。由於第 1700 行的指令是 slt,然後好像是 0 跟-1 比,最後結果應該要是 1,後來是在 simple_cycle 裡面,Vscode 會提示各個 port 的型態,才突然想到 alu 的 input 應該要是 signed,後來改完就對了~

第三個就是我們以為 jalr 是 Jtype,所以原本 Imm-Gen 有錯,後來改成 Itype 的就好了。執行結果:

decoder 的筆記:

	ρ	RW.	β	Ľ	wB N	MR	Mw	AB Src	Op	code
	R	I	0	0	60	0	O	X 0	10	011001)
	addi	- 1	0	9	00	0	C)	×Ι	00	ا ا د د ا
	lw	1	0	0	01	1	0	×I	ьΟ	U v v v o o (
	sw	0	ð	0	**	0	1	X.I	00	0100011
	beq	0	i	٥	XX	0	0	00	01	1100011
	jal	1	o	-1	11	D	0	ρX	XX	1101111
	jalr	1 rd=PC	0 +4	ı	١x	D	ь	1 %	**	1100 [1]
Ø	JAI XI	-40	7د	ςe ^t	PC= PC+	offset				
٨	jalr /	rd r 70 x 4	1 0	f -PC		x7 60 rs rs2	16		2 14	x 8(x2) rs2 rs1
					add i	rd rsl	/m vi	Λ	١٣	rd rsl

Implement detail:

架構圖其實就是照 slide 做的~

Imm_Gen 的 sign-extend 是直接用複製幾個的方式,不太確定有沒有其他方法。

```
/* Write your code HERE */
always @* begin
                  casez(opcode)
                                      7'b0010011, 7'b0000011, 7'b1100111: begin //addi, load
                                                         Imm_Gen_o = {{20{instr_i[31]}}, instr_i[31:20]};
                                     7'b0100011: begin //store
                                                         Imm_Gen_o = {{20{instr_i[31]}}, instr_i[31:25], instr_i[11:8], instr_i[7]};;
                                     7'b1100011: begin //Branch
                                                         Imm_Gen_o = {{19{instr_i[31]}}, instr_i[7], instr_i[30:25], instr_i[11:8], 1'b0};
                                      7'b1101111: begin //jal, jalr
                                                         Imm\_Gen\_o = \{\{12\{instr\_i[31]\}\}, \ instr\_i[19:12], \ instr\_i[20], \ instr\_i[30:25], \ instr\_i[24:21], \ 1'b0\}; \ instr\_i[20], \ instr[i[20], \ instr[i[20], \ instr[i[20], \ instr[i[20],
                                     default: begin
                                                         Imm_Gen_o = 0;
                   endcase
end
endmodule
```

ALU control 是直接沿用上次的~

```
wire [6-1:0] instr_ALUOp;
assign instr_ALUOp = {instr, ALUOp};
// 6'b????00 : I type, S type
// 6'b????01 : B type
// 6'b????10 : R type
always @(*) begin
    casez(instr_ALUOp)
        6'b????00: ALU Ctrl o = 4'b0010; // ld sd, add
        6'b????01: ALU_Ctrl_o = 4'b0110; // beq, sub
        6'b000010: ALU_Ctrl_o = 4'b0010; // add
        6'b100010: ALU_Ctrl_o = 4'b0110; // sub
        6'b011110: ALU Ctrl o = 4'b0000; // and
        6'b011010: ALU_Ctrl_o = 4'b0001; // or
        6'b001010: ALU_Ctrl_o = 4'b0111; // slt
        6'b110110: ALU Ctrl o = 4'b1000; // sra
        6'b000110: ALU Ctrl o = 4'b1001; // sll
        6'b010010: ALU_Ctrl_o = 4'b1010; // xor
        default: ALU Ctrl o = 4'bxxxx;
    endcase
end
endmodule
```

Decoder 是類似這樣給所有 output 值,數字是依照前面为 table

```
/* Write your code HERE */
always @(*) begin
    casez(instr_i)
    7'b0110011: begin //R-type
        RegWrite = 1;
        Branch = 0;
        Jump = 0;
        WriteBack1 = 0;
        WriteBack0 = 0;
        MemRead = 0;
        MemWrite = 0;
        ALUSrcA = 1'bx;
        ALUSrcB = 0;
        ALUOp = 2'b10;
end
7'b0010011: bogin //addi
```