NYCU-ECE DCS-2022

Online Test

Design: Divider


資料準備

1. 從 TA 目錄資料夾解壓縮:

% tar -xvf ~dcsta01/OT.tar

- 2. 解壓縮資料夾 OT 包含以下:
 - a. 00 TESTBED/
 - b. 01 RTL/
 - c. 02 SYN/
 - d. 03 GATE/
 - e. 09 UPLOAD/

Block Diagram



設計描述

OT主要分成 Decoding、Sorting、Division、P2S 四個部分,最後要輸出一個除法的商數。

1. Decoding:

一開始 in_{data} (4 bits) 會連續給 4 個個位數字 $(0\sim9)$, 數字會以**Excess-3編碼表示**,對應的數字如下表。

Example: $1001 \cdot 1011 \cdot 0101 \cdot 1000 \rightarrow 6 \cdot 8 \cdot 2 \cdot 5$

Decimal	0	1	2	3	4	5	6	7	8	9
Excess-3	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100

2. Sorting:

接下來將四個數字**以大至小**排序,假設排序完的數列為 $\{A, B, C, D\}$,其中 $(A \ge B \ge C \ge D)$ 。 Example: $\{6, 8, 2, 5\} \rightarrow \{8, 6, 5, 2\}$

排序完後,把A放在百位數、C放在十位數、D放在個位數組成一個以十進位表示的被除數ACD,B則為除數,如下公式: Example: $\{8,6,5,2\} \rightarrow 852_{(10)}/6_{(10)}$

3. Division:

$$ACD_{(10)} \div B_{(10)}$$

接下來要做上述公式的除法,但**不能使用/與%**,以下介紹 Division by shifting and subtraction 的演算法(僅供參考),如下圖所示:

Step1: 將被除數的 bit 數擴展兩倍,以下說明 [19:10] 稱為左半部, [9:0] 稱為右半部,將被除數放在右半部,除數則對齊到左半部。

Step2: 將被除數向左移一位。

Step3: 檢查左半部的被除數是否大於等於除數,

若大於等於,則在被除數最右方補 1,並將左半部的被除數減掉除數; 若小於,則在被除數最右方補 0,被除數不變。

重複十次Step2、Step3之後,被除數的左半邊會是餘數,右半邊會是商(Q)。

※如果除數為 0,則不管運算過程,商一律輸出為 $11_1111_1111_{(2)} = 1023_{(10)}$ 。

Example: 被除數 = $852_{(10)}$ = $11_0101_0100_{(2)}$,除數 = $6_{(10)}$ = $0110_{(2)}$,最後會得到商為 $00_1000_1110_{(2)}$ = $142_{(10)}$ 。

index	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Divisor							0	1	1	0											
Initial											1	1	0	1	0	1	0	1	0	0	(Dividend)
Shift										1	1	0	1	0	1	0	1	0	0	0	
Shift									1	1	0	1	0	1	0	1	0	0	0	0	
Shift								1	1	0	1	0	1	0	1	0	0	0	0	0	
Subtract								0	0	0	1	0	1	0	1	0	0	0	0	1	
Shift							0	0	0	1	0	1	0	1	0	0	0	0	1	0	
Shift						0	0	0	1	0	1	0	1	0	0	0	0	1	0	0	
Shift					0	0	0	1	0	1	0	1	0	0	0	0	1	0	0	0	
Shift				0	0	0	1	0	1	0	1	0	0	0	0	1	0	0	0	0	
Subtract				0	0	0	0	1	0	0	1	0	0	0	0	1	0	0	0	1	
Shift			0	0	0	0	1	0	0	1	0	0	0	0	1	0	0	0	1	0	
Subtract			0	0	0	0	0	0	1	1	0	0	0	0	1	0	0	0	1	1	
Shift		0	0	0	0	0	0	1	1	0	0	0	0	1	0	0	0	1	1	0	
Subtract		0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	1	1	1	
Shift	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	1	1	1	0	
	\leftarrow			R	ema	inde	er			\rightarrow	\leftarrow			(Quot	ient				\rightarrow	

4. P2S (Parallel-to-Serial)

最後一個步驟要將從第三步驟得到的除法結果輸出,輸出答案由1 bit out_data輸出,輸出方式是以Serial的傳輸方式,由商數(Q)的 MSB 輸出到 LSB 連續輸出 10 cycles。

Example: $Q = 00_1000_1110_{(2)} \rightarrow \text{out_data} = 0, 0, 1, 0, 0, 0, 1, 1, 1, 0 。 (請參考範例波型)$

Inputs

Signal name	Number of bit	Description								
clk	1	Clock								
rst_n	1	Asynchronous active-low reset								
in_valid	1	當 in_valid 為 1,in_data 給值								
in_data	4	XS-3 編碼的數字,連續輸入 4 cycles								


Outputs

Signal name	Number of bit	Description
out_valid	1	當 out_valid 為 1,out_data 給值
out_data	1	從商數的 MSB 到 LSB 連續輸出 10 cycles

Specifications

- 1. Top module name: **Divider** (File name : **Divider.sv**)
- 2. 只會在模擬一開始 reset 一次, 在非同步負準位 reset 後,所有的 output 訊號必須歸零。
- 3. Output 訊號要在 Input 結束後的 100 cycles 內輸出。
- 4. Output 要輸出 10 cycles, out_data 的答案必須完全正確。
- 5. 所有 Output 訊號要在輸出結束後全部歸零。
- 6. Clock period 5 ns.
- 7. Input delay = 0.5 * clock period; Output delay = 0.5 * clock period.
- 8. 02 SYN result 不行有 error、不能有任何 latch、不可以 timing violation。
- 9. 03 GATE 不能有 timing violation。
- 10. 03 GATE 的 Latency 要與 01 RTL 一致。
- 11. Separate your combination and sequential logic.
- 12. 不能使用 / 與 %
- ※ 第三步驟的除法可以不用參照助教的作法,可以使用自己想到的演算法。
- ※ Code 有用到 / 跟 % 會 Demo fail。
- ※ 嚴禁作弊,禁止使用任何通訊軟體與網路瀏覽器。

Example waveform



Example Testing Data

助教提供 10 組範例測資,每一行為一組測資的輸入輸出,同學可以直接讀檔使用,在檔案只會有二進位數字,下圖為方便同學閱讀提供十進位表示法。

			input			output.txt							
		Decimal						Binar	Decimal				
1	1001	1011	0101	1000	(6	8	2	5)		1	00 1000	1110	(142)
2	0111	0101	1010	1010	(4	2	7	7)		2	00 0110	1010	(106)
3	0101	1100	0101	1100	(2	9	2	9)		3	00 0110	0110	(102)
4	0111	1100	1100	0100	(4	9	9	1)		4	00_0110	1000	(104)
5	1000	1100	0101	0011	(5	9	2	0)		5	00 1011	1000	(184)
6	1010	0110	0110	0100	(7	3	3	1)		6	00 1111	0011	(243)
7	0100	1000	0101	0100	(1	5	2	1)		7	00 1111	1111	(255)
8	1011	0111	0100	0101	(8	4	1	2)		8	00 1100	1101	(205)
9	0011	1011	0100	0011	(0	8	1	0)		9	11_0010	0000	(800)
10	1000	1001	1010	1001	(5	6	7	6)	1	0	00_0111	1111	(127)

上傳檔案

- 1. Code使用09_UPLOAD裡的01_upload上傳。
- 2. Deadline:

Demo1: 6/10 15:30 pm (Will not be postponed.)

Demo2: 6/10 23:59 pm.

Grading policy

- 1. Pass the RTL simulation & Synthesis & Gate simulation. (100%)
- 2. If not separate your combination and sequential logic. (-10%).

Note

Template folders and reference commands:

```
    01_RTL/ (RTL simulation)  → ./01_run
    02_SYN/ (synthesis)  → ./01_run_dc
```

3. $03_GATE/(GATE \text{ simulation}) \rightarrow ./01_run$

4. $09_UPLOAD/(upload) \rightarrow ./01_upload$

```
Trying to check out license...
Incisive_HDL_Simulator 15.20 - Failed
Xcelium_Limited_Single_Core 16.00 - Failed
Incisive_Enterprise_Simulator 15.20 - Failed
Incisive_Enterprise_Verifier 15.20 - Failed
Xcelium_Single_Core 16.00 - Failed
Xcelium_Single_Core 16.00 - Failed
Acclium_Safety 16.00 - Failed
ncsim: *F,NOLICN: Unable to checkout license for the simulation. (flag - 2) 'lic error -5'.
```

If the license failure occurs while running 01_RTL or 03_GATE, try one of these two commands:

- → source ~dcsta01/license_1.cshrc
- → source ~dcsta01/license_2.cshrc