# **NYCU-ECE DCS-2022**

# **HW05**

Design: Convolution


# 資料準備

1. 從 TA 目錄資料夾解壓縮:

# % tar -xvf ~dcsta01/ HW05.tar

- 2. 解壓縮資料夾 hw01 包含以下:
  - a. 00\_TESTBED/
  - b. 01 RTL/
  - c. 02\_SYN/
  - d. 03\_GATE/
  - e. 09 UPLOAD/

# **Block Diagram**



這次HW可以自己調整clock period!詳情請看Specification。

CNN在AI、Machine Learning中是常見的架構,這次作業主要做兩次Convolutional的計算。Convolutional分為filter跟image 兩部分,主要利用filter在image上移動計算,而會得出一張新的特徵圖片(feature map),以下以這次作業為例分為五個部分介紹,分別為filter、image、convolution、output和pattern。

#### Filter


有1x5和5x1兩個filter,各5個數字,數值範圍-8~7。1x5的filter和5x1的filter都由in\_data給值,先給1x5的filter再給5x1的filter,給值的順序依照raster scan order,從左到右,從上往下。

# Image

輸入一張8x8的image,總共64個pixel,數值範圍-8~7。由in\_data一次給一個pixel,filter都給完才給image,給值的順序依照raster scan order,從左到右,從上往下。

#### Convolution

這次計算做兩次convolution,輸入8x8的image先和1x5的filter做convolution, 得到8x4的圖像,再把8x4的圖像和5x1的filter做convolution,得到4x4的圖像。




詳細的convolution步驟請參考DCS\_HW05\_conv.pdf

# Output

將第二次convolution完的4x4圖像依照raster scan order,從左到右,從上往下一次輸出一個pixel,總共輸出16 cycles。

#### Pattern

注意,這次的pattern也要由你們寫,助教僅提供10組測資,請想辦法讀檔讀進去測(之前上課有教過),或是直接在pattern生成測資,並產生更多測資去測試。input.txt 範例



output.txt 範例

Constitution of the state of	<b>□</b>			
input.txt	🗵 🔚 output.txt 🔀			
1	143	-1421	64	335
2	-479	112	-875	602
3	113	948	-874	250
4	839	790	28	362
5				
6	313	441	411	361
7	365	-118	111	-238
8	-103	225	-7	-127
9	-200	-511	-401	-49

第1~4行是4x4的輸出

第1~4行是第一筆測資,第6~9行是第二筆測資,以此類推

# **Inputs**


Signal name	Number of bit	Description		
clk	1-bit	Clock		
rst_n	1-bit	Asynchronous active-low reset		
imaga valid	1-bit	為 1 時代表 in_data 給 image 資料,連續給		
image_valid	1-DIL	64 cycles		
filter volid	1-bit	為 1 時代表 in_data 給 filter 資料,連續給		
filter_valid	1-D1t	10 cycles,先給 1x5 再給 5x1 的 filter		
		連續給 74 cycles (10+64),根據 image_vali		
in_data	4-bit	和 filter_valid 判斷是哪種資料,是 signed		
		數值範圍-8~7		

# **Outputs**

Signal name	Number of bit	Description	
out_valid	out_valid 1-bit 必須在 image_valid 變 0 後 300 cg		
		起,並持續 16 cycles	
out_data 16-bit 依序輸出計算完後的結果,共 16		依序輸出計算完後的結果,共 16 cycles,	
		是 signed	

PS: 輸入和輸出都是依照 raster scan order,從左到右,從上往下。

 $\begin{array}{ccc} & & & 1^{\text{st}} \text{ cycle} & & \\ & & & \downarrow & \\ \text{in\_data order: ABCDEFGHIJ0123456789...} \end{array}$ 




0	1	2	3	4	5	6	7
8	9						

## **Specifications**

- 1. Top module name: **Conv**(File name: **Conv.sv**)
- 2. 在非同步負準位 reset 後,所有的 output 訊號必須全部歸零
- 3. Input 時就可 output, output 最晚要在 input 結束後的 300 cycles 內開始輸出
- 4. Output 要輸出連續 16 cycles,不能多不能少,且輸出的答案要正確
- 5. 所有 Output 訊號要在輸出結束後全部歸零
- 6. 每筆測資之間間隔 2 個 negedge clk
- 7. 02\_SYN result 不行有 error 且不能有任何 latch
- 8. Input delay = 0.5 \* clock period. Output delay = 0.5 \* clock period
- 9. Clock period 最大 6.0ns,以 0.1ns 為單位,例如 5.1ns,不要有 5.17ns。要更 改 clock period 要修改兩個地方再去跑 02,一個是 PATTERN.sv 第 1 行,另一個是 syn.tcl 第 25 行
- 10. Separate your combination and sequential blocks
- 11. 這次作業要自己寫 PATTERN 去測試 Design,寫法可以參考之前助教給的 PATTERN, PATTERN 必須要測試 Design 是否符合 Specification 2~5

# **Example waveform**

## Input



#### Output



# 上傳檔案

- 1. Code和clock period使用09\_upload上傳,方法請參考下方Note
- 2. report\_dcsxx.pdf, xx is your server account. 上傳至new E3
- 3. 1 demo請在 5/12 15:30 上課之前上傳
- 4. 2 demo請在 5/19 15:30 上課之前上傳

# **Grading policy**

- 1. Pass the RTL & Synthesis & Gate-level simulation (60%)
- 2. Performance = Area  $\times$  Total cycles  $\times$  Clock period (30%)
- 3. Report (10%)
- 4. Combinational、sequential Logic沒有分開寫 (-5%)

Template folders and reference commands:

- 1.  $01_{RTL}/(RTL \text{ simulation}) \rightarrow ./01_{run}$
- 2.  $02_SYN/(synthesis) \rightarrow ./01_run_dc$
- 3.  $03_{GATE}/(gate-level simulation) \rightarrow ./01_{run}$
- 4.  $09\_UPLOAD/(upload) \rightarrow ./09 upload$
- ※01 upload上傳檔案與 clock period 使用教學:
  - (1) ./01\_upload [your clock period] 範例:

```
linux01 [HW05/09_UPL0AD]% ./01_upload 4.5
module Conv(
  image_valid,
filter_valid,
  in_data,
// Output signals
  out data
      INPUT AND OUTPUT DECLARATION
input clk, rst_n, image_valid, filter_valid;
output logic [15:0] out data;
output logic out_valid;
endmodule
                               Check your code and clock period
Your clock period is 4.5 ns.
The 1st demo deadline is Thu May 12 15:30:00 CST 2022 , a
7 15:30:00 CST 2022
It is Sat Apr 23 16:01:52 CST 2022 now!
It will upload to demo1.
It will overwrite your file if you have uploaded before.
Is this the file you want to upload?(y/n):y
```

如果clock period輸入錯誤會無法上傳。。

```
linux01 [HW05/09_UPL0AD]% ./01_upload
Please input clock period. -> Ex: ./01_upload 6.0
linux01 [HW05/09_UPL0AD]% ./01_upload -2
Clock period must be positive.
linux01 [HW05/09_UPL0AD]% ./01_upload 7.1
Clock period has a limit of 6.0 ns.
linux01 [HW05/09_UPL0AD]% ./01_upload JohnCena
JohnCena is not a number.
```

(2) ./02 downlod demoX (X=1 or 2)

用02\_download確認自己是否上傳正確,下載下來的檔名會寫你上傳的 clock period。

```
linux01 [HW05/09_UPL0AD]% ./02_download demo1

Download done!
linux01 [HW05/09_UPL0AD]% ll
total 12
-rwxr-xr-- 1 dcsta02 dcs 2653 Apr 23 15:55 01_upload
-rwxr-xr-x 1 dcsta02 dcs 676 Apr 23 15:59 02_download
lrwxrwxrwx 1 dcsta02 dcs 17 Apr 21 23:59 Conv_sv -> _/01 RTI
-rw-r--r-- 1 dcsta02 dcs 495 Apr 23 16:03 Conv_4.5_dcsta02.sp
```

報告請簡單且重點撰寫,不超過兩頁A4,並包括以下內容

- 1. 描述你的設計方法,包含但不限於如何加速(減少critical path)或降低面積。
- 2. 基於以上,畫出你的架構圖(Block diagram)
- 3. 心得報告,不侷限於此次作業,對於作業或上課內容都可以寫下。
- 4. 遇到的困難與如何解決。