

Kontroler Lotu Drona

Autorzy: Szymon Rybak (SR), Krzysztof Piziak (KP)

Ostatnia modyfikacja: 29.08.2026

Spis treści

1. Repozytorium git
2. Wstęp
3. Specyfikacja
 - 3.1. Opis ogólny algorytmu
 - 3.2. Tabela zdarzeń
4. Architektura
 - 4.1. Moduł: top
 - 4.2. Rozprowadzenie sygnału zegara
5. Implementacja
 - 5.1. Lista zignorowanych ostrzeżeń Vivado
 - 5.2. Wykorzystanie zasobów
 - 5.3. Marginesy czasowe
6. Konfiguracja sprzętu
 - 6.1. Autorski system zasilania
7. Film

1. Repozytorium git

Adres repozytorium GITa:

<https://github.com/krzsz72/uec2-drone>

2. Wstęp

Projekt obejmuje stworzenie sprzętowego systemu stabilizacji do drona, zaimplementowanego w układzie FPGA na płycie Basys3. Przy okazji rozwijania układu sterowania, zrealizowaliśmy budowę samej konstrukcji drona wielkości dłoni, z dedykowaną ramą i autorskim pakietem zasilającym opartym na wysokoprądowym ogniwie 21700. Obecnie system skupia się na stabilizacji. Sterowanie, takie jak ustawianie wartości ciągu, zmiana trybów latania czy aktywacja żyroskopu, odbywa się ręcznie za pomocą fizycznych przełączników i przycisków wbudowanych w płytkę Basys3. Sercem układu stabilizacji jest sprzętowy regulator PID, napisany w całości w języku SystemVerilog.

3. Specyfikacja

3.1. Opis ogólny algorytmu

System realizuje sprzętową pętlę sterowania PID w czasie rzeczywistym. W głównej pętli, dedykowany moduł nieustannie pobiera zaktualizowane odczyty przechyłu roll, pochylenia pitch oraz odchylenia yaw z układu IMU. Równolegle, układ odczytuje stany przełączników oraz przycisków, które definiują wartość ciągu oraz aktualny tryb pracy stabilizatora. Wyliczony przez układ matematyczny uchyb trafia do modułu PID, który konwertuje wynik na wypełnienie impulsów dla 4 kanałów PWM w celuysterowania regulatorów silników bezszczotkowych.

3.2. Tabela zdarzeń

Zdarzenie	Kategoria	Reakcja systemu
Przełączenie przełącznika zasilania na ON	Zasilanie	Uruchomienie logiki FPGA oraz zasilanie układów ESC napięciem ogniwa. Silniki w gotowości na przyjęcie sygnału PWM.
Naciśnięcie przycisku BTNU	Sterowanie	Włączenie stabilizacji żyroskopowej
Zmiana położenia przełączników sw[15:0]	Sterowanie	Aktualizacja docelowej wartości ciągu dla silników.


4. Architektura

4.1. Moduł: top

Osoba odpowiedzialna: SR, KP

Główny moduł top_drone.sv odpowiada za zintegrowanie wszystkich komponentów składowych systemu: interfejsu IMU, dekodera przycisków i przełączników, bloku matematycznego PID, wyświetlacza 7-segmentowego oraz generatorów PWM dla regulatorów ESC.

4.1.1. Schemat blokowy



4.1.2. Porty

a) Wejścia topu FPGA

Nazwa portu	Opis
clk	Główny sygnał zegarowy (100 MHz z oscylatora Basys3)
btnC	Asynchroniczny reset układu
btnU	Aktywacja komunikacji z gyro
sw[15:0]	Przełączniki suwakowe do sprzętowego ustawiania wartości ciągu (throttle) i parametrów
poci	Linia danych wejściowych z czujnika IMU

b) Wyjścia topu FPGA

Nazwa portu	Opis
motor_pwm[3:0]	4-kanalowe wyjście sygnałów sterujących PWM dla płytki rozdzielczej (powerboard)
copi	Linia danych wyjściowych do czujnika IMU
sclk	Linia zegarowa magistrali SPI dla IMU
cs_n	Sygnał wyboru układu IMU (Chip Select)
led[15:0]	Diody statusowe odpowiadające aktywności przełączników i stanom układu
seg[6:0], an[3:0], dp	Sygnały sterujące wbudowanym wyświetlaczem 7-segmentowym do diagnostyki

4.2. Rozprowadzenie zegara

Osoba odpowiedzialna: SR, KP

W całym projekcie używany jest generowany sygnał zegara o częstotliwości 100MHz.

5. Implementacja

5.1. Lista zignorowanych ostrzeżeń Vivado

Identyfikator ostrzeżenia	Liczba wystąpień	Uzasadnienie
[Synth 8-7080]	1	Ostrzeżenie wewnętrzne Vivado o braku wielowątkowej syntezy fragmentu kodu. Wpływa jedynie na czas kompilacji.
[Synth 8-6014]	1	Synteza usunęła zbędny rejestr w celu uproszczenia logiki oraz optymalizacji zużycia zasobów. Nie wpływa na funkcjonalność.
[Power 33-332]	1	Ostrzeżenie związane z niedokładnością statycznej analizy poboru mocy. Nie wpływa na funkcjonalność ani na rzeczywisty pobór mocy.

5.2. Timing oraz wykorzystanie zasobów

Setup	Hold	Pulse Width
Worst Negative Slack (WNS): 0,680 ns	Worst Hold Slack (WHS): 0,059 ns	Worst Pulse Width Slack (WPWS): 3,000 ns
Total Negative Slack (TNS): 0,000 ns	Total Hold Slack (THS): 0,000 ns	Total Pulse Width Negative Slack (TPWS): 0,000 ns
Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	Number of Failing Endpoints: 0
Total Number of Endpoints: 3311	Total Number of Endpoints: 3311	Total Number of Endpoints: 1064

All user specified timing constraints are met.

Resource	Utilization	Available	Utilization %
LUT	997	20800	4.79
FF	704	41600	1.69
DSP	4	90	4.44
IO	46	106	43.40
MMCM	1	5	20.00

6. Konfiguracja sprzętu

- **Platforma deweloperska:** Xilinx Basys3 FPGA Artix-7.
- **Konstrukcja fizyczna:** Dron wielkości dłoni, dedykowana rama wydrukowana na drukarce 3D.
- **Sterowanie:** Realizowane wbudowanymi przyciskami i przełącznikami suwakowymi ze wsparciem weryfikacji na wyświetlaczu 7-segmentowym. Urządzenie pozbawione zewnętrznego układu komunikacji radiowej.


6.1. Autorski system zasilania

Wyróżniającym elementem projektu jest autorski system dystrybucji zasilania i sygnałów. Płytką Basys3 nie jest zasilana z portu USB, lecz ze źródła zewnętrznego. Głównym źródłem energii jest zintegrowane, wysokoprądowe ogniwo 21700. Zastosowano fizyczny przełącznik bezpieczeństwa odcinający obwód baterii.

Zaprojektowana płytką rozdzielcza pełni dwie kluczowe funkcje:

1. **Dystrybucja zasilania:** Rozdziela bezpośrednio, wysokie napięcie z ogniwa do 4 sprzętowych regulatorów prędkości silników ESC oraz zasila wbudowany stabilizator DC-DC. Stabilizator ten podnosi napięcie baterii do bezpiecznego poziomu 5 V, którym następnie zasilana jest płytką Basys3. Logika operuje zatem płynnie, niezależnie od spadków napięć i skoków prądowych wywoływanych przez silniki bezszczotkowe.
2. **Routing sygnałów:** Odbiera 4 niezależne kanały sygnałowe PWM wygenerowane przez układ FPGA i rozprowadza je do odpowiednich ESC, stanowiąc most komunikacyjny.

Schemat blokowy dystrybucji zasilania i sygnałów:



7. Film

Link do ściągnięcia filmu:

<https://drive.google.com/file/d/1C-Kbp8j6mAQ2hn9e9eB4gVL8fJ6lXODx/view?usp=sharing>