

Tytuł: Sterownik serwomechanizmu z procesorem ucore

Autorzy: Krzysztof Muś, Oliwier Krupa

Ostatnia modyfikacja: 16.06.2026

<i>Pytanie</i>	<i>Oczekiwana odpowiedź</i>	<i>Twoja odpowiedź</i>
Czy raport został załączony w formacie PDF? (TAK / NIE)	TAK	TAK
Czy w katalogu <i>results</i> został umieszczony bitstream? (TAK / NIE)	TAK	TAK
Czy rozmieszczenie plików w katalogach projektu jest zgodne ze specyfikacją? (TAK / NIE)	TAK	TAK
Czy sprawdzona została poprawność załadowanego repozytorium projektu poprzez sklonowanie go w nowym katalogu, uruchomienie symulacji i wygenerowanie bitstream'u? (TAK / NIE)	TAK	TAK
Numer użytej wersji Vivado		Vivado 2025.1
Liczba błędów (error) zgłoszonych przez Vivado	0 (!)	0
Liczba ostrzeżeń krytycznych (<i>critical warning</i>) zgłoszona przez Vivado	0 (!)	0
Liczba ostrzeżeń zwykłych (<i>warning</i>) zgłoszona przez Vivado		21
Interfejs dostarczania danych przez użytkownika (klawiatura / mysz / ...)		UART/USB-RS232
Użycie ekranu jako wyjścia (TAK / NIE)	TAK	N/D
Rozdzielczość ekranu (X px / Y px)		N/D
Czy układ używa resetu asynchronicznego? (TAK / NIE)	TAK	TAK
Identyfikator przycisku na płytce Basys3 użytego jako reset (BTND / BTNC /...)		BTNC
Czy moduły używają wyłącznie sygnałów zegarowych generowanych przez bloki generatorów zegara (IP Vivado) ? (TAK / NIE)		TAK

UWAGA: Projekt jest uznany za wykonany poprawnie, jeżeli twoje odpowiedzi są zgodne z odpowiedziami oczekiwanymi.

UWAGA: W przypadku wystąpienia nieuzasadnionych błędów lub ostrzeżeń krytycznych [oznaczonych (!)], oceną z projektu będzie 2.0 (ndst).