

Tytuł: Pit Stop

**Autorzy: Krzysztof Jędrzejek (KJ),
Adam Krupa (AK)**

Ostatnia modyfikacja: 01.09.2026

Spis treści

1. Repozytorium git.....	1
2. Wstęp.....	1
3. Specyfikacja.....	1
3.1. Opis ogólny algorytmu.....	1
3.1.1. Przebieg działania.....	2
3.1.2. Zrzuty ekranu.....	3
3.2. Tabela zdarzeń.....	3
4. Architektura.....	4
4.1. Moduł: top_vga_basys3.....	4
4.1.1. Schemat blokowy.....	5
4.1.2. Porty.....	5
4.1.3. Grupy interfejsów zewnętrznych.....	6
4.2. Rozprowadzenie sygnału zegara.....	6
5. Implementacja.....	7
5.1. Lista zignorowanych ostrzeżeń Vivado.....	7
5.2. Wykorzystanie zasobów.....	7
5.3. Marginesy czasowe.....	7
6. Konfiguracja sprzętu.....	7
7. Film.....	7

1. Repozytorium git

Adres repozytorium GITa:

<https://github.com/krzysiuwu/pit-stop>

2. Wstęp

W ramach projektu powstała gra zręcznościowa, jedno- lub dwuosobowa, inspirowana pitstopami w motosporcie, w szczególności w Formule 1. Celem gracza jest jak najszybsze wykonanie pitstopu czyli wymiany kół bolidu.

3. Specyfikacja

3.1. Opis ogólny algorytmu


Po konfiguracji układu FPGA generator zegara tworzy domenę 65 MHz, a logika resetu wprowadza moduły do stanu początkowego. System przechodzi następnie do menu głównego, w którym użytkownik może uruchomić grę lub przejść do ustawień. Przełączniki Basys 3 wybierają tryb jedno- lub dwuosobowy, wariant rozgrywki oraz wartość docelową.

Po rozpoczęciu sesji bolid wjeżdża na stanowisko i zatrzymuje się w pozycji serwisowej. Gracz odkręca oba stare koła rolką myszy, przeciąga je poza obszar gry, pobiera nowe koła ze stojaka, umieszcza je przy wolnych piastach i dokręca. Dopiero zakończenie obsługi obu kół uruchamia odjazd bolidu, zaliczenie punktu i rozpoczęcie następnej rundy.

Kontroler wyniku i czasu kończy rozgrywkę zgodnie z wybranym trybem. W trybie multiplayer obie płytki okresowo wymieniają ramki UART zawierające identyfikator sesji, konfigurację, wynik i flagę zakończenia. Płytką rozpoczynającą sesję narzuca wspólny tryb oraz wartość docelową, dlatego różne początkowe ustawienia przełączników nie powodują rozbieżności w trakcie meczu. Po otrzymaniu obu wyników wyświetlany jest rezultat WIN, LOSE albo DRAW.


3.1.1. Przebieg działania

1. Inicjalizacja zegara, resetu, interfejsu VGA, myszy PS/2 i łącza UART.
2. Wyświetlenie menu głównego oraz odczyt ustawień ze zsynchronizowanych przełączników.
3. Po PLAY lub zdalnym starcie: sprawdzenie gotowości multiplayera i zapamiętanie wspólnej konfiguracji sesji.
4. Wjazd bolidu, zatrzymanie go i uaktywnienie dwóch niezależnych sekwencji obsługi kół.
5. Odkręcenie, usunięcie, pobranie, ustawienie i dokręcenie obu nowych kół.
6. Odjazd bolidu, aktualizacja punktów oraz statystyk i rozpoczęcie kolejnej rundy, jeżeli gra trwa.
7. Po spełnieniu warunku końca: ustalenie wyniku lokalnego lub porównanie wyników UART i wyświetlenie podsumowania.




Rys. 1. Uproszczony algorytm działania gry Pit Stop.


3.1.2. Zrzuty ekranu




Rys. 2. Ekran menu głównego



Rys. 3. Ekran ustawień



Rys. 4. Wymiana kół



Rys. 5. Ekran podsumowania

3.2. Tabela zdarzeń

Tabela 1 przedstawia najważniejsze zdarzenia zewnętrzne i wewnętrzne oraz reakcje systemu w kolejnych etapach działania gry.

Zdarzenie	Kategoria	Reakcja systemu
LPM w obszarze przycisku OPTS	Menu główne	Przejsie do ekranu ustawień.
LPM w obszarze przycisku BACK	Ustawienia / oczekiwanie / podsumowanie	Powrót do menu; z ekranu podsumowania dodatkowo reset bieżącej sesji.
LPM w obszarze przycisku PLAY	Menu główne	Zapamiętanie lokalnych ustawień i rozpoczęcie sesji albo przejście do oczekiwania na drugą płytkę.
Odebranie nowej sesji przez UART	Multiplayer	Przyjęcie trybu i wartości docelowej płytki rozpoczynającej oraz start tej samej sesji.
Zakończenie wjazdu bolidu	Rozgrywka	Zatrzymanie bolidu i uaktywnienie obsługi obu kół.
Obrót kółka myszy nad starym kołem	Wymiana koła	Zmiana postępu odkręcania; po wymaganej liczbie kroków koło można chwycić.
Przeciągnięcie starego koła poza obszar gry	Wymiana koła	Uznanie koła za usunięte i oczekiwanie na koło zapasowe.
LPM na stojaku z kołami	Wymiana koła	Udostępnienie nowego koła tej stacji, która oczekuje na część.
Zwolnienie LPM w pobliżu wolnej piasty	Wymiana koła	Przyciągnięcie nowego koła dokładnie do wybranej piasty.

Zdarzenie	Kategoria	Reakcja systemu
Obrót kółka myszy w kierunku dokręcania	Wymiana koła	Zwiększenie postępu dokręcania aż do zakończenia obsługi koła.
Zakończenie obsługi obu kół	Rozgrywka	Odjazd bolidu, zwiększenie wyniku i aktualizacja czasu ostatniego oraz najlepszego pitstopu.
Spełnienie warunku zakończenia	Kontroler gry	Przejsie do podsumowania albo, w multiplayerze, oczekiwanie na końcową ramkę rywala.
Odebranie wyniku końcowego rywala	Multiplayer	Porównanie wyników i wyświetlenie WIN, LOSE lub DRAW.

4. Architektura

Moduł `top_vga_basys3` jest modułem strukturalnym. Nie realizuje algorytmu gry w blokach proceduralnych, lecz łączy moduły odpowiedzialne za zegar, reset, obsługę wejść, logikę gry, generowanie obrazu oraz diagnostykę sprzętową.

Cała logika synchroniczna pracuje w jednej domenie `clk65M`. Funkcje gry znajdują się niżej w hierarchii `top_fsm` -> `pit_stop_core`, natomiast moduł główny pozostaje adapterem pomiędzy tą hierarchią a pinami płytki Basys 3.


4.1. Moduł: `top_vga_basys3`

Osoba odpowiedzialna: Adam Krupa

W module głównym umieszczono następujące bloki składowe:

- `clk_wiz_0` - przekształcenie zegara 100 MHz na zegar systemowy 65 MHz i sygnalizacja `locked`;
- `reset_sync` - synchroniczne zwolnienie resetu po ustabilizowaniu zegara;
- `top_fsm` - synchronizacja sterowania, obsługa myszy PS/2 i połączenie z `pit_stop_core`;
- `seven_segment_display` - multipleksowanie czterech cyfr wyświetlacza siedmiosegmentowego;
- `ODDR` - wyprowadzenie kopii zegara pikselowego na pin JA1.

4.1.1. Schemat blokowy



Rys. 6. Architektura modułu głównego `top_vga_basys3`. Zegar i reset przedstawiono na rys. 7.

4.1.2. Porty

Tabela 2 zawiera wszystkie porty zewnętrzne modułu top_vga_basys3. Kierunek podano względem układu FPGA.

Port	Kierunek	Bity	Grupa	Opis
clk	input	1	zegar	Zegar 100 MHz z oscylatora płytki Basys 3.
btnC	input	1	sterowanie	Przycisk centralny inicjujący reset projektu.
btnU	input	1	diagnostyka	Zakończenie testowej sesji UART w trybie diagnostycznym.
sw[15:0]	input	16	sterowanie	Wybór multiplayera, trybu gry, testu UART i wartości docelowej.
uart_rx	input	1	UART RX	Szeregowe dane odbierane z drugiej płytki, 115200 bit/s, 8N1.
uart_tx	output	1	UART TX	Szeregowe dane wysyłane do drugiej płytki, 115200 bit/s, 8N1.
PS2Data	inout	1	PS/2	Linia danych interfejsu myszy PS/2.
PS2Clk	inout	1	PS/2	Linia zegarowa interfejsu myszy PS/2.
Vsync	output	1	VGA	Sygnał synchronizacji pionowej monitora.
Hsync	output	1	VGA	Sygnał synchronizacji poziomej monitora.
vgaRed[3:0]	output	4	VGA	Czterobitowa składowa czerwona obrazu.
vgaGreen[3:0]	output	4	VGA	Czterobitowa składowa zielona obrazu.
vgaBlue[3:0]	output	4	VGA	Czterobitowa składowa niebieska obrazu.
seg[6:0]	output	7	7-segment	Sterowanie segmentami a-g wyświetlacza.
an[3:0]	output	4	7-segment	Wybór aktywnej cyfry wyświetlacza.
dp	output	1	7-segment	Sterowanie kropką dziesiętną.
led_low[7:0]	output	8	diagnostyka	Odebrany przez UART wynik drugiej płytki.
led_high[15:12]	output	4	diagnostyka	Tryb zdalny, błąd UART, aktywność RX i stan połączenia.
JA1	output	1	diagnostyka	Kopia zegara clk65M wygenerowana przez ODDR.


4.1.3. Grupy interfejsów zewnętrznych

Nazwy użyte na schemacie blokowym oznaczają logiczne grupy portów, a nie osobne konstrukcje interface w module głównym.

Interfejs	Kierunek	Sygnały	Funkcja
board_ctrl_if	do FPGA	btnC, btnU, sw[15:0]	Sterowanie z płytki Basys 3.
ps2_rx_if / ps2_tx_if	obie	PS2Data, PS2Clk	Dwukierunkowa komunikacja z myszą PS/2.
uart_rx_if	do FPGA	uart_rx	Odbiór ramek stanu z drugiej płytki.
uart_tx_if	z FPGA	uart_tx	Wysyłanie lokalnego stanu i wyniku.
vga_if	z FPGA	Vsync, Hsync, vgaRed, vgaGreen, vgaBlue	Obraz VGA 1024 x 768.
sevensseg_if	z FPGA	seg[6:0], an[3:0], dp	Wartość wyniku, czasu lub ustawienia.
uart_diag_if	z FPGA	led_low[7:0], led_high[15:12]	Stan połączenia i dane diagnostyczne UART.
pclk_if	z FPGA	JA1	Kopia zegara pikselowego do pomiarów.

4.2. Rozprowadzenie sygnału zegara

Zegar 100 MHz z płytki Basys 3 jest przekształcany przez moduł `clk_wiz_0` na `clk65M` o częstotliwości 65 MHz. Wszystkie moduły synchroniczne projektu pracują w tej jednej domenie zegarowej. Sygnał `locked` wraz z `BTNC` tworzy żądanie resetu, którego zwolnienie jest synchronizowane w module `reset_sync`. Moduł `ODDR` przekazuje na `JA1` jedynie kopię zegara pikselowego; sygnał ten nie zasila logiki projektu.



Wszystkie moduły synchroniczne pracują w jednej domenie `clk65M`.

Rys. 7. Rozprowadzenie zegara `clk65M`, sygnału resetu i kopii zegara pikselowego na `JA1`.

5. Implementacja

5.1. Lista zignorowanych ostrzeżeń Vivado.

Brak

5.2. Wykorzystanie zasobów

Tabela z wykorzystaniem zasobów z Vivado

Zasób	Wykorzystane	Dostępne	Wykorzystanie
Slice LUTs	3335	20800	16,03%
Slice Registers (przerzutniki)	1517	41600	3,65%
Block RAM	7	50	14,00%
DSP	0	90	0%
IOB	58	106	54,72%
BUFGCTRL	2	32	6,25%
MMCME2_ADV	1	5	20,00%


5.3. Marginesy czasowe

Parametr	Worst slack [ns]	Total slack [ns]	Naruszone punkty	Wszystkie punkty
Setup WNS	1.232	0	0	3616
Hold WHS	0.070	0	0	3616

Wszystkie ograniczenia czasowe zostały spełnione.

6. Konfiguracja sprzętu

Schamot podłączenia płytek Basys3 do trybu multiplayer:



Wyjście UART TX jest zdefiniowane na pinie JB1 a wejście UART RX na pinie JB2. Należy połączyć TX jednej płytki z RX drugiej płytki oraz połączyć GND.

7. Film.

Link do ściągnięcia filmu:

<https://drive.google.com/drive/folders/12j0ykXeMMqSVlNVmPTIE7VaT-Tx0piK5?usp=sharing>

<https://www.youtube.com/watch?v=DXOopzR4oV4>