Implementacja interfejsu 1
wire w VHDL przy użyciu Spartan-3 E ${\rm oraz\ DS18S20}$

Krzysztof Cabała 210047 Kinga Wilczek 210063

Spis treści


1	Wst	tęp																						•
2	Kon	nunika	acja	ι																				•
	2.1	Inicjal	liza	cja i	reset																			3
		2.1.1	Z_{ϵ}	apis l	oitu .											 								3
		2.1.2	O	dczvi	biti	1.										 								4

Spis rysunków

1	Przykładowe połączenie urządzeń	3
2	Diagram czasu dla procedury inicjalizacji	3
3	Diagramy czasow dla procedury zapisu i odczytu	4

1 Wstęp

Interfejs 1wire jest interfejsem opracowanym przez firmę Dallas Semiconductor do komunikacji między dwoma lub większą liczbą urządzeń przy wykorzystaniu zaledwie jednej lini danych, linii GND (konieczne odniesienie dla poprawnego rozpoznawania stanów logicznych) oraz zasialania gVcc. W ramach oszczędności przewodów ogranicza się połączenia do dwóch lini, wtedy układ zasilany jest pasożytniczo z lini danych. Przykładowe połacznie przedstawia schemat:




Rysunek 1: Przykładowe połączenie urządzeń

Wyróżnia się urządzania typu Master (najczęsciej mikrokontroler) oraz Slave (peryferia).

2 Komunikacja

2.1 Inicjalizacja i reset

Każda próba komunikacji urządzeń master i slave musi zacząć się od sekwencji składającej się z sygnału reset, wysyłanego przez master, po którym następuje sygnał obecności układu slave. Sygnał reset to wymuszony stan 0 trwający przynajmniej 480μ s. Następnie master oczekuje na sygnał obecności innego urządzenia na linii. Następuje wówczas zwolnienie magistrali, co powoduje podciągnięcie jej do stanu wysokiego przez rezystor pull-up. Urządzenie slave wykrywa wówczas narastające zbocze lini i po upływie 15μ s- 60μ s sygnalizuje swoją obecność poprzez wymuszenie stanu niskiego na okres 60μ s- 240μ s.



Rysunek 2: Diagram czasu dla procedury inicjalizacji


2.1.1 Zapis bitu

Operacje zapisu bitu realizowane są w ściśle określonych slotach czasowych. Długość jednego slotu wynosić zwykle 60μ s. Próbkowanie dokonywane jest mniej więcej w środku slotu celem uodpornienia na błędy. Pomiędzy kolejnymi operacjami wymagana jest przynajmniej 1μ s odstępu.

Zapis rozpoczyna się wysterowaniem linii danych przez master na poziom niski. Zapis 0 wymaga utrzymania jej w tym stanie przez cały slot. Zapis 1 jest nieco bardziej skomplikowany. Master musi w czasie nie dłuższym niż 15μ s, ale nie krótszym niż 1μ s zwolnić magistralęm tak aby w momencie próbkowania (po 30μ s od zbocza opadającego) była w stanie wysokim.

2.1.2 Odczyt bitu

Odczyt bitu również wymaga 60μ s slotu oraz 1μ s przerwy. Odczyt rozpoczyna się wymuszeniem przez master stanu niskiego na linii danych na czas nie krótszy niż 1μ s i zwolnienie jej (powrót do stanu wysokiego). Po tym sygnale sterowanie linią przejmuje urządzenie slave, wysyłające bit 0 lub 1. Slave po wykryciu zbocza opadającego wymusza stan niski (dla 0) lub utrzymuje wysoki (dla 1) linii danych. Sygnał musi być wtedy spróbkowany przez master. Przed upłynięciem czasu końca slotu maigistrala zostaje zwolniona przez slave, co powoduje jej powrót do stanu wyokiego.



Rysunek 3: Diagramy czasow dla procedury zapisu i odczytu