


UNIVERSITATEA TEHNICĂ A MOLDOVEI

VIORICA SUDACEVSCHI

TESTAREA SISTEMELOR DE CALCUL

TESTAREA CIRCUITELOR NUMERICE

Prezentare teoretică și aplicații



**Chișinău
2010**

UNIVERSITATEA TEHNICĂ A MOLDOVEI
FACULTATEA CALCULATOARE, INFORMATICĂ ȘI
MICROELECTRONICĂ
CATEDRA CALCULATOARE

TESTAREA SISTEMELOR DE CALCUL

**TESTAREA CIRCUITELOR
NUMERICE**

Prezentare teoretică și aplicații

**Chișinău
U.T.M.
2010**

CUPRINS

PREFĂTĂ.....	3
1. NOȚIUNI ȘI DEFINIȚII FUNDAMENTALE.....	4
1.1. Fiabilitatea	4
1.2. Diagnosticarea tehnică.....	6
1.3. Clasificarea defectelor hardware.....	6
1.4. Defecțe logice.....	7
1.4.1. Modele de defecțiuni.....	7
1.5. Concepte de bază ale testării circuitelor numerice.....	11
1.5.1. Teste.....	11
1.5.2. Principii de elaborare a testelor.....	12
1.5.3. Defecțe nedetectabile.....	13
1.5.4. Testabilitatea, controlabilitatea și observabilitatea	14
2. TESTAREA CIRCUITELOR LOGICE COMBINAȚIONALE.....	15
2.1. Clasificarea metodelor de generare a secvențelor de test.....	15
2.2. Metoda activării unei căi.....	15
2.2.1. Exemplu de generare a testelor pentru un CLC arbitrar	19
2.3. Lucrarea de laborator Nr. 1: Generarea testelor prin metoda activării unei căi.....	23
2.5. Algoritmul D	25
2.5.1. Cuburi singulare.....	25
2.5.2. Cuburi D de propagare.....	26
2.5.3. Cuburi D ale defectelor (CDD).....	28
2.5.4. Intersecția D	28
2.5.5. Etapele algoritmului D	30
2.5.6. Exemplu de generare a testelor prin metoda algoritmului D pentru un CLC arbitrar.....	32
2.3. Lucrarea de laborator Nr. 2: Generarea testelor prin metoda algoritmului D	35
3. TESTAREA CIRCUITELOR LOGICE SECVENTIALE.....	37
3.1. Noțiuni de bază și definiții.....	37
3.2. Testarea CLS asincrone cu o buclă de reacție	39
3.2.1. Exemplu de elaborare a testelor pentru CLS cu o buclă de reacție.....	41
3.3. Testarea CLS asincrone cu mai multe bucle de reacție.....	43
3.3.1. Exemplu de elaborare a testelor pentru CLS cu două bucle de reacție.....	44
3.4. Proiectarea circuitelor testabile.....	47

3.5. Lucrarea de laborator Nr. 3: Generarea testelor pentru CLS asincrone cu bucle de reacție.....	51
4. CODURI DETECTOARE ȘI CORECTOARE DE ERORI.....	55
4.1. Redundanța.....	55
4.2. Metode de protecție a datelor împotriva erorilor	56
4.3. Noțiuni de bază din teoria codurilor.....	56
4.4. Coduri cu paritate.....	59
4.4.1. Circuite de codare si de decodare pentru coduri cu paritate	59
4.4.2. Paritate încruțișată.....	60
4.5. Coduri Hamming.....	61
4.5.1. Codorul și decodorul Hamming detector și corector de o eroare	65
4.5.2. Codul Hamming detector de două erori și corector de o eroare	67
4.6. Lucrarea de laborator Nr. 4: Codor și decodor Hamming detector și corector de o eroare	68
BIBLIOGRAFIE	72
Anexă	73

PREFĂȚĂ

Realizarea sistemelor de calcul de înaltă fiabilitate este o sarcină, ce presupune utilizarea unui ansamblu de măsuri constructiv-tehnologice complexe, atât la etapa de proiectare, cât și la cea de exploatare. Aspectele referitoare la elaborarea unui sistem sigur în funcționare pot fi abordate în două moduri de lucru complementare: detectarea defectării sistemului și toleranța la defectări a sistemului. Primul mod presupune depistarea și localizarea defectelor folosind proceduri de diagnosticare prin testare. Cel de-al doilea mod utilizează redundanța pentru a neutraliza efectul implicat de apariția defectelor. La etapa actuală metodele și tehniciile ce țin de elaborarea sistemelor fiabile prezintă o importantă direcție pentru cercetare, proiectare și industrie. Prin urmare, fiecare specialist în electronică trebuie să aibă pregătirea teoretică respectivă și să disponă de deprinderile practice necesare în domeniul proiectării și aplicării în producție a acestor metode și tehnici.

Lucrarea de față conține materialul referitor la mijloacele și principalele aspecte ale testării circuitelor logice combinaționale și secvențiale, precum și analiza unor coduri detectoare și corectoare de erori. În capitolul 1 sunt prezentate noțiunile și principiile de bază ale testării circuitelor numerice, sunt analizate principalele modele de defectiuni și concepțele de elaborare a testelor. Capitolul 2 este destinat abordării principalelor aspecte ale testării circuitelor logice combinaționale și descrierii mai multor metode de generare a testelor. Pentru studierea lor practică sunt descrise aplicații pentru două lucrări de laborator. În capitolul 3 este expusă prezentarea teoretică și sunt descrise aspectele de testare a circuitelor logice secvențiale. Tot în acest capitol este prezentat materialul necesar îndeplinirii unei lucrări de laborator. În capitolul 4 sunt abordate unele aspecte din teoria codurilor și analizate câteva coduri frecvent utilizate pentru detectarea și corectarea erorilor, ce pot apărea la transmiterea datelor. Materialul teoretic prezentat este necesar pentru îndeplinirea celei de-a patra lucrări de laborator, descrise în acest capitol.

Toate lucrările de laborator vor fi îndeplinite utilizând sistemul de proiectare digitală **Logic Works**. Sistemul **Logic Works** este destinat proiectării și simulării circuitelor digitale. Asamblarea circuitelor se efectuează cu ajutorul elementelor logice și circuitelor combinaționale și secvențiale, care se conțin în bibliotecile sistemului. Circuitul

asamblat se analizează cu ajutorul diagramelor de timp și a elementelor de vizualizare a valorilor logice generate de circuit.

Îndeplinirea primelor trei lucrări de laborator presupune:

- asamblarea schemelor circuitelor numerice și verificarea testelor prin simularea defectelor corespunzătoare;
- efectuarea analizei circuitelor asamblate și colectarea datelor pentru darea de seamă a lucrării.

Îndeplinirea celei de a patra lucrări de laborator constă în asamblarea circuitelor pentru codorul și decodorul Hamming și verificarea acestor circuite pentru exemple concrete.

Pentru a fi admis la îndeplinirea lucrării de laborator fiecare student trebuie să îndeplinească următoarele condiții:

- îndeplinirea sarcinii individuale pentru lucrarea de laborator conform variantei;
- cunoașterea materialului teoretic necesar pentru îndeplinirea lucrării, demonstrat prin răspunsurile la întrebările de control puse de către profesor.

Lucrarea de laborator se consideră îndeplinită doar după ce studentii demonstrează profesorului corectitudinea circuitelor și a testelor elaborate.

Pentru fiecare lucrare de laborator studentul pregătește o dare de seamă, pe care o susține în fața profesorului. Darea de seamă include: foaia de titlu, tema, scopul lucrării, lucrul îndeplinit acasă, schemele tuturor circuitelor asamblate, tabelele de teste elaborate, diagramele de timp obținute în rezultatul simulării testelor, concluzii și interpretarea rezultatelor.

1. NOTIUNI ȘI DEFINIȚII FUNDAMENTALE

1.1. Fiabilitatea

Fiabilitatea este un atribut al echipamentelor tehnice foarte important. Este de preferat să se țină cont de aspectele legate de fiabilitate încă din faza de proiectare. Apariția unei teorii a fiabilității a fost determinată de creșterea complexității echipamentelor și de caracterul de masă al producției moderne.

Fiabilitatea este o disciplină din domeniul ingineriei, care utilizează cunoștințe științifice pentru asigurarea unor performanțe

ridicate ale funcțiilor unui echipament, într-un anumit interval de timp și condiții de exploatare bine precizate. Aceasta include proiectarea, abilitatea de a întreține, de a testa și a menține echipamentul la parametri acceptabili pe toată durata ciclului de viață. Fiabilitatea unui echipament este descrisă cel mai bine de păstrarea performanțelor acestuia în timp. Performanțele de fiabilitate ale unui echipament sunt concretizate în faza de proiectare prin alegerea arhitecturii echipamentului, a materialelor, a procesului de fabricație, a componentelor soft și hard și prin verificarea rezultatelor obținute în urma simulărilor și a testelor de laborator.

Principalele obiective ale fiabilității sunt:

a) studiul defecțiunilor echipamentelor (al cauzelor, al proceselor de apariție și dezvoltare și al metodelor de combatere a defecțiunilor);

b) aprecierea cantitativă a comportării echipamentelor în timpul exploatarii în condiții normale, ținând seama de influența pe care o exercită asupra acestora factorii interni și externi;

c) determinarea modelelor și metodelor de calcul și prognoză ale fiabilității, pe baza încercărilor de laborator și a urmăririi comportării în exploatare a echipamentelor;

d) analiza fizică a defecțiunilor;

e) stabilirea metodelor de proiectare, constructive, tehnologice și de exploatare pentru asigurarea, menținerea și creșterea fiabilității echipamentelor, dispozitivelor și elementelor componente;

f) stabilirea metodelor de selectare și prelucrare a datelor privind analiza fiabilității echipamentelor.

Definită din punct de vedere calitativ, fiabilitatea reprezintă capacitatea unui sistem de a funcționa fără defecțiuni, la parametri acceptabili, în decursul unui anumit interval de timp, în condiții de exploatare bine precizate.

Din punct de vedere cantitativ, fiabilitatea unui sistem reprezintă probabilitatea ca acesta să-și îndeplinească funcțiile sale cu anumite performanțe și fără defecțiuni, într-un anumit interval de timp și în condiții de exploatare specificate.

Durata preconizată, de la momentul punerii în funcțiune și până la prima defecțiune, se numește **durata de viață** a sistemului. Fiabilitatea este estimată numeric prin probabilitatea că sistemul va funcționa fără defecțiuni până la momentul $t > 0$, probabilitate calculată de proiectant sau executant pe baza caracteristicilor

componentelor sistemului și a rezultatelor controlului de calitate. Deci, fiabilitatea unui obiect (o componentă sau un sistem) este o funcție de timp $F(t)$, cuprinsă între valorile 0 și 1. Nu există sisteme perfect fiabile, pentru care $F(t) = 1$ dacă $t > 0$.

Pentru a stabili fiabilitatea unui sistem și durata sa de viață se analizează minuțios defectele ce pot surveni, erorile de funcționare și se introduc metode profilactice pentru a le preîntâmpina.

1.2. Diagnosticarea tehnică

Diagnosticarea tehnică este o știință aplicată, care include teoria și metodele de organizare a proceselor de determinare a stării tehnice a circuitelor numerice la nivel de pastilă de siliciu, plachetă sau sistem.

Diagnosticarea tehnică rezolvă două sarcini de bază:

- 1) Detectarea defectelor hardware ale circuitelor numerice;
- 2) Localizarea acestor defecte în vederea înlăturării lor.

Diagnosticarea se poate realiza prin testare. Testarea poate fi efectuată cu ajutorul mijloacelor hard și soft, încorporate în obiect sau separate de el.

1.3. Clasificarea defectelor hardware

Defectul sau **defecțiunea** este o imperfecțiune materială sau fizică cauzată de un eveniment de defectare și care determină modificarea unei variabile logice sau parametrului funcțional față de valoarea admisă inițial.

Efectul apariției unui defect este **eroarea**, fiind de cele mai multe ori singura indicație despre existența defectului în sistem. Totuși, un defect nu întotdeauna conduce la o eroare. În acest caz, defectul se consideră latent.

După durata de acțiune, defectele se clasifică în *defecțiuni tranziente, defecțiuni permanente și defecțiuni intermitente*.

Defecțiunile tranziente se manifestă printr-o malfuncție temporară a unei componente, dar nu prin defectarea ei definitivă. Un exemplu, ar putea fi o celulă de memorie al cărei conținut este schimbat datorită unei interferențe electromagnetice. Rescrierea ei cu conținutul corect face ca eroarea să dispară. În sistemele de calcul contemporane, cea mai mare parte a erorilor sunt tranziente.

Defecțiunile permanente se produc la un moment dat și persistă până când sistemul este reparat. În această categorie includem și

defectele de fabricație a componentelor fizice, factorii nefavorabili de exploatare, îmbătrâniarea componentelor. Aceste defecte pot fi înlăturate doar prin efectuarea lucrărilor de reparație sau înlocuirea componentelor.

Există și defecte *intermitente*, caz în care defectul componentei pendulează între o stare activă și o stare benignă. Se poate exemplifica cu cazul unei conexiuni slabite.

După natura sa, defectele se clasifică în *defecte logice* și *defecte parametrice*. Un defect logic se manifestă prin faptul că valoarea logică a unui nod din circuit devine opusă valorii specificate. Un defect parametric se manifestă prin degradarea mărimilor specifice pentru curent, tensiune și timp.

1.4. Defecte logice

Această clasă de defecte conduce la lipsa datelor sau date eronate și se datorează întreruperilor, scurtcircuitelor, imperfecțiunilor fizice sau conceptuale în cadrul nivelelor de realizare a unui produs.

Principalele tipuri ale defectelor logice sunt următoarele:

- blocaje la 0 sau 1 logic la nivelul nodurilor din circuit;
- scurtcircuite cauzate de punți nedorite, care apar de obicei în fază de execuție a lipiturilor, între conductoarele imprimate ale placăteli;
- inversoare false la intrările sau ieșirile porților logice;
- impulsuri logice eronate;
- impulsuri parazite;
- oscilații.

1.4.1. Modele de defectiuni

La elaborarea testelor se urmărește să se acopere o gamă cât mai largă de defecte având la bază modele de defectiuni.

1) modelul de defectiune „**blocaj la**” este cel mai răspândit și a apărut odată cu primele familii de circuite logice, RTL (Resistor-Transistor-Logic) și DTL (Diode-Transistor-Logic). Acest model se manifestă prin blocarea unuia sau mai multor noduri de conexiune la valoarea logică 0 - „**blocaj la 0**” sau la valoarea logică 1 - „**blocaj la 1**”.

Defectele de tip „blocaj la 0” și „blocaj la 1” se notează $\equiv 0$ și $\equiv 1$, respectiv.

Să presupunem că nodul x_1 al porții logice ȘI-NU din figura 1.1 este „blocat la 1”. Indiferent de valoarea semnalului aplicat la intrarea x_1 , poarta ȘI-NU va percepe acest nod fiind egal cu 1 logic. În acest caz, ieșirea f a porții logice va fi egală cu 0 pentru valorile de intrare $x_1=0$ și $x_2=1$. Astfel, setul $x_1=0$ și $x_2=1$ poate fi considerat un test pentru intrarea $x_1 \equiv 1$, deoarece există o diferență dintre valoarea ieșirii f în absența defectului și în prezența lui.




Figura 1.1. Poarta logică ȘI-NU cu intrarea x_1 „blocață la 1”

Modelul „blocaj la” reprezintă un model clasic de defecțiune. El și-a păstrat utilitatea, chiar la creșterea complexității tehnologiei de integrare a componentelor și oferă o interpretare a celor mai des întâlnite tipuri de defecțiuni (*întreruperea* traseelor din circuit, *scurtcircuitarea* ieșirii la masă sau la borna „+” a tensiunii de alimentare în cazul tehnologiilor CMOS – Complementary-Symmetry Metal Oxid Semiconductor).

Figura 1.2 ilustrează realizarea porții logice ȘI-NU cu două intrări în baza tehnologiei CMOS.




Figura 1.2. Poarta logică ȘI-NU cu două intrări în baza tehnologiei CMOS

Defectul 1 este cauzat de întreruperea traseului. Acest defect va deconecta intrarea x_1 de la tranzistoarele T_1 și T_2 . În acest caz, un tranzistor este blocat, iar celălalt este în conducție. Astfel, defectul poate fi reprezentat de blocajul valorii semnalului x_1 . Dacă considerăm că $x_1 \equiv 0$, tranzistorul T_1 este în conducție, iar T_2 este blocat și dacă considerăm că $x_1 \equiv 1$, atunci T_2 este în conducție, iar T_1 este blocat. Defectul 2 este determinat de o agățare a ieșirii porții logice la borna „+” a tensiunii de alimentare (V_{DD}) în urma străpunerii tranzistorului T_2 și deci reprezintă un defect de tip „blocaj la 1”. Defectul 3 este determinat de o agățare a ieșirii porții logice la masă în urma străpunerii tranzistorului T_3 și deci reprezintă un defect de tip „blocaj la 0”.

2) modelul „**scurtcircuit**” acoperă defecțiunile frecvent întâlnite atât la nivelul circuitelor integrate cât și al plachetelor. Defecțiunile de acest tip, care apar în procesul de fabricație al plachetelor, sănt în majoritatea cazurilor datorate unor punți accidentale ale aliajului de lipire, formate între traseele imprimate alăturate. În cazul circuitelor integrate, același defect este determinat de imperfecțiuni ale izolației între regiuni ale materialului semiconductor, trasee de metalizare, etc.

Defectele de tip „scurtcircuit” pot fi de două tipuri: defecte cauzate de apariția punțiilor dintre două sau mai multe linii de intrare și defecte cauzate de apariția punțiilor dintre linia de ieșire și cea de intrare a circuitului. Nu toate defectele de acest tip duc la erori în circuitele logice. De exemplu, apariția unei punți dintre liniile de intrare x_1 și x_2 a porții logice SI cu trei intrări (figura 1.3, a) este echivalentă cu introducerea unei porți logice fictive SI (figura 1.3, b), ceea ce nu schimbă funcția logică realizată de poarta dată.






Figura 1.3. Exemple de defecte de tip „scurtcircuit” ale liniilor de intrare pentru poarta logică SI (a) și afectarea funcției logice (b).

În același timp, apariția unei punți dintre liniile de intrare x_1 și x_2 a porții logice SAU cu trei intrări (figura 1.4, a) va schimba funcția logică realizată de această poartă (figura 1.4, b).




(a)




(b)

Figura 1.4. Exemple de defecte de tip „scurtcircuit” ale liniilor de intrare pentru poarta logică SAU (a) și afectarea funcției logice (b).

În cazul apariției unei punți nedorite dintre ieșirea unui circuit logic și una sau mai multe intrări, acesta trece în regim de oscilare sau se transformă într-un circuit secvențial asincron. Spre exemplu, pentru circuitul prezentat în figura 1.5, a, scurtcircuitul dintre ieșirea f și intrările x_1 și x_2 va duce la generarea oscilațiilor de frecvență înaltă, în cazul când $x_1=x_2=x_3=1$ și $x_4=0$. În același timp, scurtcircuitul dintre ieșirea f și intrările x_3 și x_4 va transforma același circuit combinațional în unul secvențial asincron pentru $x_3=x_4=1$ (figura 1.5, b).



(a)



(b)

Figura 1.5. Exemple de defecte de tip „scurtcircuit”, care duc la transformarea circuitului în generator de oscilații de frecvență înaltă (a) și circuit secvențial asincron (b)

3) modelul de defecțiune **de timp** este necesar în situația, în care comportarea dinamică a schemei este dependentă strict de valorile de timp. În principiu, evitarea utilizării circuitelor logice asincrone conduce la minimizarea riscului de apariție a erorilor datorate parametrilor de timp. Înserarea acestui tip de defecțiune într-un circuit funcțional corect sau simularea devine extrem de dificilă.

1.5. Concepte de bază ale testării circuitelor numerice

1.5.1. Teste

În linii generale, un sistem numeric poate fi reprezentat printr-o mulțime de circuite logice: porți logice, bistabile, registre, numărătoare, memorii ROM și RAM, microprocesoare s. a. Pentru efectuarea testării sistemului pot fi accesate doar unele conexiuni.

Intrările, valorile logice ale cărora pot fi nemijlocit controlate, se numesc **intrări primare**.

Ieșirile, valorile logice ale cărora pot fi nemijlocit observate, se numesc **ieșiri primare**.

Detectarea defectelor poate fi efectuată prin aplicarea unei succesiuni de teste și observarea valorilor de ieșire într-un circuit logic. Practic, majoritatea testelor sunt generate, presupunând că în circuit are loc un singur defect (*defect singular*).

Testul T_k reprezintă mulțimea semnalelor logice aplicate la intrările primare x_i și mulțimea reacțiilor de la ieșirile primare y_j pentru un circuit logic corect: $T_k = (x_1, \dots, x_n; y_1, \dots, y_m)$.

Dacă reacția circuitului este diferită față de cea așteptată, în acest circuit este prezent un defect singular.

Scopul testării la nivelul porților logice din circuit este verificarea corectitudinii funcționării componentelor și a interconexiunilor dintre ele. Pentru aceasta e necesar a genera teste, care să detecteze defectele singulare pentru toate nodurile din circuit.

Un circuit logic combinațional (CLC) cu n intrări poate fi testat prin aplicarea a 2^n combinații de intrare. Evident, numărul de teste va crește exponențial, odată cu creșterea numărului variabilelor de intrare.

Pentru un circuit logic secvențial (CLS) cu n intrări și cu m bistabile, numărul total de combinații aplicate la intrare pentru efectuarea unei testări complete este de $2^n \cdot 2^m = 2^{n+m}$. De exemplu, pentru $n=20$ și $m=40$ vom avea 2^{60} teste. La o rată de 10 000 teste pe secundă, timpul total de testare va fi de aproximativ 3,65 milioane ani.

Pentru a efectua testarea unui circuit numeric nu este necesară aplicarea tuturor combinațiilor de intrare, ci doar a celor care permit detectarea defectelor singulare. Mulțimea acestor combinații de intrare și valorile așteptate ale funcției de ieșire, se numește **mulțimea de teste** pentru circuitul logic.

Mulțimea de teste este completă, dacă ea garantează verificarea prezenței oricărui defect singular din circuitul logic testat.

Mulțimea de teste este minimală, dacă ea conține cel mai mic număr de teste.

1.5.2. Principii de elaborare a testelor

După cum a fost menționat anterior, un test va detecta un defect doar în cazul când valoarea ieșirii primare în prezența defectului va fi diferită față de valoarea ieșirii primare în absența defectului. De exemplu, vom analiza poarta logică řI-NU din figura 1.1, a cărei intrare x_1 este blocată la 1 ($x_1 \equiv 1$). În tabelul 1.1 sunt arătate valorile ieșirii porții logice řI-NU în cazul prezenței și în cazul absenței defectului. După cum se observă, doar pentru valorile de intrare $x_1=0$ și $x_2=1$ valoarea de la ieșirea porții logice va fi diferită în cazul prezenței și în cazul absenței defectului $x_1 \equiv 1$, deci doar această combinație poate fi utilizată pentru testare.

Tabelul 1.1. Reacția ieșirii porții logice řI-NU la $x_1 \equiv 1$

Intrări		Ieșire	
x_1	x_2	Absența defectului	Prezența defectului
0	0	1	1
0	1	1	0
1	0	1	1
1	1	0	0

Pentru a detecta un defect într-un circuit, acesta trebuie pentru început *excitat* sau *manifestat*. Procedura constă în aplicarea unei astfel de combinații la intrarea circuitului, care să asigure pe nodul testat valoarea logică opusă valorii defectului. Apoi, defectul trebuie *sensibilizat*. Această procedură constă în propagarea univocă a semnalului de la nodul testat spre ieșirea primară a circuitului.

Vom analiza circuitul logic din figura 1.6 cu nodul G_2 blocat la 1 ($G_2 \equiv 1$). Pentru a asigura manifestarea defectului, la intrările primare ale circuitului trebuie aplicate următoarele valori: $x_1=x_2=x_3=1$, deoarece doar în acest caz valoarea nodului G_2 va primi valoarea opusă defectului analizat ($G_2=0$). Petru a propaga defectul prin poarta G_3 , vom considera $x_4=1$. În cazul absenței defectului $F=0$, iar în cazul prezenței defectului $F=1$. Deci, testul pentru $G_2 \equiv 1$ este:

$$T_{G_2 \equiv 1} = (x_1, x_2, x_3, x_4; F) = (1, 1, 1, 1; 0).$$




Figura 1.6. CLC cu defectul $G_2 \equiv 1$

1.5.3. Defecte nedetectabile

Un defect se consideră nedetectabil, dacă este imposibil a atribui asemenea valori la intrările primare ale circuitului pentru a asigura manifestarea lui sau de a propaga univoc valoarea semnalului de la nodul testat spre ieșirea primară a circuitului, pentru sensibilizarea lui. Cu alte cuvinte, un defect este nedetectabil, dacă nu există un test pentru verificarea lui.

Pentru a ilustra cele spuse mai sus, vom analiza circuitul logic din figura 1.7. Pentru a verifica defectul $G_2 \equiv 0$ este necesar să setăm nodul G_2 în 1 logic, ceea ce nu este posibil. Deci, defectul $G_2 \equiv 0$ nu poate fi manifestat și se consideră nedetectabil.




Figura 1.7. Circuit logic cu defecte nedetectabile

Defectul $x_1 \equiv 0$ poate fi manifestat aplicând $x_1=1$ și $x_2=0$. Dar nu există nici o cale de propagare univocă a acestui defect spre ieșirea primară F , aceasta fiind egală cu 1 logic atât în prezență cât și în absența defectului. Nodurile x_1 și G_2 nu pot fi testate, deoarece circuitul

este redundant, iar porțile și conexiunile suplimentare creează contradicții de propagare univocă a semnalelor.

Un circuit logic se numește *redundant* dacă el conține conexiuni sau porți, eliminarea cărora nu implică schimbarea funcției logice a circuitului. Orice circuit redundant va avea defecte nedetectabile.

Elaborarea unei mulțimi de teste pentru un circuit se bazează pe presupunerea că doar un singur defect este prezent în circuit în momentul aplicării testului. Astfel, prezența simultană a defectelor detectabile și nedetectabile nu este în acord cu această presupunere. Mai mult decât atât, prezența defectelor nedetectabile poate denatura procesul de localizare a defectelor detectabile.

1.5.4. Testabilitatea, controlabilitatea și observabilitatea

Testabilitatea este o măsură a capabilităților circuitului de a putea fi testat pentru verificarea funcționalității sale. Cele două aspecte majore ale testabilității sunt:

Controlabilitatea - măsura capabilității circuitului de a stabili valoarea logică a unei variabile interne sau a unei ieșiri.

Observabilitatea - măsura capabilității circuitului de a propaga valoarea logică a unei intrări sau a unei variabile interne până la ieșire.

Controlabilitatea, respectiv observabilitatea, este foarte bună dacă un singur vector de intrare permite stabilirea sau semnalizarea unei valori logice într-un punct din circuit și este foarte slabă dacă este nevoie de o secvență de vectori de intrare.

Controlabilitatea unui nod dintr-un CLC, denumită și controlabilitate combinațională (CC), este echivalentă cu dimensiunea subcircuitului minimal, care determină o anumită valoare logică a nodului respectiv. Subcircuitul care forțează un nod în valoarea 1 poate fi diferit de subcircuitul care forțează valoarea același nod în 0, prin urmare avem controlabilitate combinațională în 0 (CC0) și controlabilitate combinațională în 1 (CC1).

Observabilitatea unui nod dintr-un CLC, denumită observabilitate combinațională (CO), este echivalentă cu dimensiunea subcircuitului minimal, care permite propagarea până la ieșire a valorii logice a nodului respectiv, oricare ar fi aceasta. Acest subcircuit conține porțile logice ale traseului de la acel nod până la ieșire cât și subcircuitele necesare configurării corespunzătoare a porților logice de pe traseu.

2. TESTAREA CIRCUITELOR LOGICE COMBINATORIALE

2.1. Clasificarea metodelor de generare a secvențelor de test

Metodele de generare a secvențelor de test, după principiul utilizat, pot fi clasificate în metode *deterministe* și metode *probabilistice*.

Metodele deterministe reprezintă anumiți algoritmi formali de generare a secvențelor de test prin analiza funcțiilor logice și/sau a structurii circuitului. Aceste metode pot fi clasificate în felul următor:

- *metode structurale*: generarea secvențelor de test are loc în urma analizei structurii circuitului;
- *metode analitice*: generarea secvențelor de test are loc în urma analizei funcției logice;
- *metode structural-analitice*: generarea secvențelor de test are loc în urma analizei atât a structurii circuitului logic cât și a funcției logice.

Exemple de asemenea metode sunt: metoda activării unei căi, metoda algoritmului D, metoda derivatorilor booleene, metoda formei echivalente normale și.a.

Metodele probabilistice se bazează pe generarea aleatorie sau pseudoaleatorie a testelor și se folosesc în cazul circuitelor mari.

2.2. Metoda activării unei căi

Metoda activării unei căi este una dintre primele abordări de generare a testelor de detectare a defectelor singulare în CLC iredundante. Ea a fost propusă de colaboratorul firmei „IBM” Stiglets și colaboratorul firmei „Bell Telephone Laboratories” Armstrong.

Această metodă structurală este bazată pe alegerea unei căi de propagare a defectului de la un punct de manifestare spre ieșirea primară a circuitului logic.

Procedura de elaborare a testelor constă din următoarele etape:

- 1) Se asigură obținerea pe conexiunea defectă a nivelului logic opus presupusei erori (condiția manifestării defectului);
- 2) Se selectează în mod arbitrar o cale de la locul de manifestare a defectului la una din ieșirile primare ale circuitului;

3) Se activează calea selectată, asigurând astfel condiția de observabilitate a defectului prin propagarea univocă a lui până la ieșirea primară a circuitului (procedura constă în *sensibilizarea* porților logice din calea selectată);

4) Se determină unul sau mai multe teste pentru detectarea defectului analizat, atribuind valori intrărilor primare, astfel încât să se producă semnalele dorite la ieșirile diverselor porți logice din circuit;

5) Dacă nu s-a epuizat mulțimea căilor de propagare a tuturor defectelor analizate spre ieșirea primară a circuitului, se reia cu etapa 2, dacă da, atunci generarea testelor s-a încheiat.

Etapele 1-3 reprezintă *faza de trecere înainte*, iar etapa 4 – *faza de consistență* sau *faza de trecere înapoi*.

Vom analiza mai detaliat etapa 3 a metodei. Pentru a sensibiliza o poartă logică cu o intrare presupusă defectă (a), e necesar a atribui celorlalte intrări asemenea valori, încât valoarea ieșirii să depindă doar de valoarea lui a . Spre exemplu, în cazul porții logice SI cu două intrări valoarea de sensibilizare este egală cu 1 logic (figura 2.1). Înadevar, pentru $a=1$ valoarea de la ieșire va fi egală cu 1 logic, iar pentru $a=0$ această valoare va fi egală cu 0 logic. În cazul când vom atribui celei de-a doua intrări valoarea logică 0, ieșirea porții SI va fi egală cu 0 atât pentru $a=1$ cât și pentru $a=0$, deci poarta nu este sensibilizată.



Figura 2.1. Sensibilizarea porții logice SI

Generalizând cele expuse, se poate ușor observa că pentru porțile logice SI și SI-NU valorile de intrare pentru sensibilizare sunt egale cu 1 logic, iar pentru porțile SAU și SAU-NU – cu 0 logic. În cazul porților logice $\text{SAU Exclusiv (XOR)}$ și $\text{SAU-NU Exclusiv (XNOR)}$ valoarea de intrare pentru sensibilizare poate fi atât 0 cât și 1 logic. În figura 2.2 sunt prezentate porțile logice cu o intrare presupusă defectă (a) și cu valori de intrare pentru sensibilizare.




Figura 2.2. Sensibilizarea portilor logice

În continuare vom analiza procedura de activare a unei căi de propagare a defectului $G_5 \equiv 1$ (figura 2.3).




Figura 2.3. O cale de propagare a defectului $G_5 \equiv 1$

Pentru a asigura condiția de manifestare a defectului $G_5 \equiv 1$ e necesar a obține $G_5 = 0$. Pentru aceasta vom considera $x_1 = 1$. Condiția de sensibilizare pentru poarta logică G_6 este $x_2 = 0$, pentru poarta logică G_7 : $x_3 = 1$ și pentru poarta logică G_8 : $x_4 = 0$.

În urma activării căii (6, 7, 8) am obținut următorul test:

$$T_{G5 \equiv 1} = (x_1, x_2, x_3, x_4; f) = (1, 0, 1, 0; 0).$$

Deci, în lipsa defectului $G_5 \equiv 1$, valoarea ieșirii primare f va fi egală cu 0 logic ($f=0$), iar în prezența defectului: $f=1$. Astfel, defectul $G_5 \equiv 1$ este detectabil.

Să analizăm mai detaliat procedura de generare a testului pentru detectarea defectului $x_1 = 0$ pe calea (5, 7, 9) pentru CLC arbitrar din figura 2.4. Un circuit logic se numește *arbitrар* dacă conține ramificări atât ale intrărilor primare cât și a conexiunilor interne.




Figura 2.4. Exemplu de circuit arbitrar

Pașii de generare a testului sunt arătați în tabelul 2.1. Pentru început se asigură condiția de manifestare a defectului $x_1 \equiv 0$ prin setarea intrării primare x_1 în 1 logic (pasul 1). Apoi se sensibilizează pe rând porțile G_5 , G_7 și G_9 pentru a activa calea selectată (pașii 2, 3 și 4). În continuare se trece la faza de consistență și anume se asigură asemenea valori pentru x_3 și x_4 , astfel încât să se producă semnalele dorite la ieșirile porților G_8 și G_6 (pașii 5 și 6).

Tabelul 2.1. Pașii de generare a unui test

Nr	Intrări primare				Conexiuni interne				Ieșire primară	Comentariu
	x_1	x_2	x_3	x_4	G_5	G_6	G_7	G_8		
1	1									$x_1=1$
2	1	1			0					Sensib. G_5
3					0	1	0			Sensib. G_7
4							0	0	0	Sensib. G_9
5				0	0			0		$x_4=0$
6			0	0		1				$x_3=0$
	1	1	0	0	0	1	0	0	0	Testul obținut

Metoda activării unei căi nu conduce întotdeauna pentru orice tip de circuit la un test de diagnostic. De exemplu, dacă un circuit conține porți logice redundante, acestea nu pot fi testate.

Generarea testelor prin metoda activării unei căi este o procedură simplă, care nu necesită calcule voluminoase. Datorită acestui fapt ea poate fi utilizată și la generarea testelor pentru circuite secvențiale. Totodată, există și un dezavantaj semnificativ: activarea unei singure căi nu conduce întotdeauna la elaborarea unui test, care ar putea fi găsit prin activarea simultană a mai multor căi. Un exemplu clasic, în acest sens, este circuitul propus de Schneider (figura 2.5).




Figura 2.5. Exemplul lui Schneider

Condiția de manifestare a defectului $G_6 \equiv 0$ este: $x_2 = x_3 = 0$. Condiția de observabilitate a defectului prin activarea căii (10, 12) este: $x_4 = 0$ și $G_8 = G_9 = G_{12} = 0$. Pentru a obține $G_9 = 0$ e necesar să setezi x_1 în 1 logic, ceea ce va duce la $G_5 = 0$ și, deoarece $x_2 = 0$, vom obține $G_8 = 1$. Aceasta este în contradicție cu condiția de sensibilizare a porții logice G_8 , și anume $G_8 = 0$. La fel, este imposibil să activezi calea (9, 12). Totuși, este evident că atribuind $x_1 = x_4 = 0$ vom putea activa simultan două căi de propagare a defectului $G_6 \equiv 0$, iar testul obținut va fi $T = (0, 0, 0, 0; 1)$.

2.2.1. Exemplu de generare a testelor pentru un CLC arbitrar

Fie dată funcția booleană $f = \sum(7, 15, 24, 25, 26, 28, 29, 30)$.

Pentru început se efectuează minimizarea acestei funcții utilizând diagrama Karnaugh (figura 2.6).




Figura 2.6. Minimizarea funcției logice prin diagrama Karnaugh

Pentru a realiza un circuit arbitrar, expresia logică obținută după minimizare se transcrie în felul următor:

$$\begin{aligned}
 F &= x_1 x_2 \bar{x}_4 + x_1 x_2 \bar{x}_5 + \bar{x}_1 x_3 x_4 x_5 = x_1 x_2 (\overline{\overline{\bar{x}_4}} + \overline{\overline{\bar{x}_5}}) + \bar{x}_1 x_3 x_4 x_5 = \\
 &= x_1 x_2 (\overline{x_4 x_5}) + \bar{x}_1 x_3 x_4 x_5
 \end{aligned}$$

Circuitul realizat conform acestei expresii logice, adaptat pentru simularea testelor în sistemul de proiectare digitală Logic Works, este prezentat în figura 2.7.




Figura 2.7. CLC arbitrar realizat în Logic Works

Pentru aplicarea testelor se utilizează elementele „Hex Keyboard” și „Binary Switch”. Pentru simularea defectelor se folosesc liniile dintre două elemente de tip „buffer”, care pot fi fixate în 1 sau 0 logic.

Testele elaborate sunt prezentate în tabelul 2.2. La elaborarea testelor au fost folosite următoarele notații:

- * - semnifica faptul că nodul respectiv are o valoare indiferentă (0 sau 1 logic);
- 0/* și */0 - determină trei combinații posibile pe două noduri (01, 10 și 00).

Un test, în general, poate detecta mai mult decât un singur defect, iar mai multe teste pot detecta același defect. Astfel, obiectivul major la generarea testelor este minimizarea lor prin determinarea testelor echivalente.

Două teste sunt echivalente dacă:

- 1) coincid toate valorile definite pentru intrările și ieșirile primare;

2) coincid toate valorile nedefinite pentru intrările primare (în acest caz în testul resultant se va alege una din valorile 0 sau 1 pentru valorile nedefinite);

3) valorile definite pentru intrările primare în unul din teste corespund unor valori nedefinite în celălalt test (în acest caz, în testul resultant se va alege valoarea definită).

Tabelul 2.2. Tabelul inițial al testelor

Nr.	Def.	Intrări primare					Conex. Interne				Ieș. Pr.	Calea
		x ₁	x ₂	x ₃	x ₄	x ₅	6	7	8	9		
1	x ₁ ≡0	1	1	*	0/*	*/0	1	1	1	0	1	6,8,10
2	x ₁ ≡0	1	*	1	1	1	*	0	0	0	0	9,10
3	x ₁ ≡1	0	1	*	0/*	*/0	0	1	0	0	0	6,8,10
4	x ₁ ≡1	0	*	1	1	1	0	0	0	1	1	9,10
5	x ₂ ≡0	1	1	*	0/*	*/0	1	1	1	0	1	6,8,10
6	x ₂ ≡1	1	0	*	0/*	*/0	0	1	0	0	0	6,8,10
7	x ₃ ≡0	0	*	1	1	1	0	0	0	1	1	9,10
8	x ₃ ≡1	0	*	0	1	1	0	0	0	0	0	9,10
9	x ₄ ≡0	1	1	*	1	1	1	0	0	0	0	7,8,10
10	x ₄ ≡0	0	*	1	1	1	0	0	0	1	1	7,9,10
11	x ₄ ≡1	1	1	*	0	1	1	1	1	0	1	7,8,10
12	x ₄ ≡1	0	*	1	0	1	0	1	0	0	0	7,9,10
13	x ₅ ≡0	1	1	*	1	1	1	0	0	0	0	7,8,10
14	x ₅ ≡0	0	*	1	1	1	0	0	0	1	1	7,9,10
15	x ₅ ≡1	1	1	*	1	0	1	1	1	0	1	7,8,10
16	x ₅ ≡1	0	*	1	1	0	0	1	0	0	0	7,9,10

Testele minimizează, în care au fost înlocuite toate valorile nedefinite, sunt prezentate în tabelul 2.3.

Corectitudinea testelor obținute poate fi determinată prin aplicarea lor pentru circuitul realizat în sistemul Logic Works. În figura 2.8 este prezentată diagrama de timp, obținută în urma aplicării primelor trei teste în cazul absenței defectelor analizate și în cazul prezenței acestor defecte.

Tabelul 2.3. Testele minimizate

Nr.	Nr. testelor inițiale	Teste cu valori nedefinite	Teste cu toate valorile definite	Defectele detectate
		$x_1, x_2, x_3, x_4, x_5; 10$	$x_1, x_2, x_3, x_4, x_5; 10$	
1	1,5,11	1, 1, *, 0, 1; 1	1, 1, 1, 0, 1; 1	$x_1 \equiv 0, x_2 \equiv 0, x_4 \equiv 1$
2	1,5,15	1, 1, *, 1, 0; 1	1, 1, 1, 1, 0; 1	$x_1 \equiv 0, x_2 \equiv 0, x_5 \equiv 1$
3	2,9,13	1, 1, *, 1, 1; 0	1, 1, 1, 1, 1; 0	$x_1 \equiv 0, x_4 \equiv 0, x_5 \equiv 0$
4	3,12	0, 1, 1, 0, 1; 0	0, 1, 1, 0, 1; 0	$x_1 \equiv 1, x_4 \equiv 1$
5	3,16	0, 1, 1, 1, 0; 0	0, 1, 1, 1, 0; 0	$x_1 \equiv 1, x_5 \equiv 1$
6	4,7,10. 14	0, *, 1, 1, 1; 1	0, 1, 1, 1, 1; 1	$x_1 \equiv 1, x_3 \equiv 0,$ $x_4 \equiv 0, x_5 \equiv 0$
7	6	1,0,*, 0/*,*/0;0	1, 0, 0, 0, 0; 0	$x_2 \equiv 1$
8	8	0, *, 0, 1, 1; 0	0, 0, 0, 1, 1; 0	$x_3 \equiv 1$




Figura 2.8. Diagrama de timp, obținută în urma aplicării testelor

Din diagrama de timp se observă că, în prezența defectelor ieșirea primară 10 își inversează valoarea, deci testele elaborate permit detectarea defectelor intrărilor primare.

2.3. Lucrarea de laborator Nr. 1

Tema: Generarea testelor prin metoda activării unei căi

Scopul lucrării: Însușirea deprinderilor practice de generare a testelor pentru circuite logice combinaționale arbitrar prin metoda activării unei căi și verificarea corectitudinii lor utilizând mijloacele de simulare și verificare ale sistemului de proiectare digitală Logic Works.

Tema pentru acasă

1. Să se efectueze minimizarea funcției logice conform variantei din tabelul 2.4 (la indicația profesorului) și să se transcrie expresia minimizată pentru a realiza un circuit arbitrar.
2. Să se efectueze sinteza circuitului logic arbitrar conform expresiei logice obținute.
3. Să se elaboreze tabelul inițial al testelor pentru detectarea defectelor tuturor intrărilor primare pe toate căile posibile prin metoda activării unei căi.
4. Să se determine toate testele echivalente și să se elaboreze tabelul testelor minimizate, excluzând valorile nedefinite ale intrărilor primare.

Desfășurarea lucrării

1. Se asamblează circuitul logic, adaptat pentru simularea testelor, în sistemul de proiectare digitală Logic Works.
2. Se verifică corectitudinea circuitului asamblat pentru toate combinațiile de intrare, obținându-se diagrama de timp.
3. Se aplică seturile din tabelul testelor minimizate, atât în absența cât și în prezența defectelor, obținându-se diagramele de timp corespunzătoare. Verificarea fiecărui test se va efectua prin inserarea unui singur defect în schema logică la momentul aplicării testului.

Tabelul 2.4. Variantele individuale

Nr.	Funcția logică
1.	$F=\sum(8, 9, 10, 11, 12, 13, 22, 30)$
2.	$F=\sum(11, 20, 21, 22, 23, 27, 28, 29)$
3.	$F=\sum(12, 13, 14, 15, 19, 23, 28, 29)$
4.	$F=\sum(5, 13, 24, 25, 26, 27, 28, 30)$
5.	$F=\sum(9, 11, 13, 15, 18, 25, 26, 29)$
6.	$F=\sum(10, 11, 14, 15, 21, 23, 26, 30)$
7.	$F=\sum(1, 5, 9, 13, 17, 21, 30, 31)$
8.	$F=\sum(14, 15, 17, 19, 21, 25, 27, 29)$
9.	$F=\sum(12, 13, 14, 15, 21, 28, 29, 30)$
10.	$F=\sum(8, 9, 12, 13, 23, 24, 28, 31)$
11.	$F=\sum(10, 11, 17, 19, 21, 23, 25, 29)$
12.	$F=\sum(9, 11, 18, 19, 22, 23, 26, 30)$
13.	$F=\sum(4, 5, 6, 7, 12, 13, 27, 31)$
14.	$F=\sum(10, 11, 16, 18, 20, 22, 24, 28)$
15.	$F=\sum(13, 15, 20, 21, 22, 23, 28, 30)$
16.	$F=\sum(1, 5, 9, 13, 17, 21, 28, 29)$
17.	$F=\sum(7, 15, 16, 17, 18, 19, 20, 21)$
18.	$F=\sum(2, 3, 6, 7, 10, 14, 29, 31)$
19.	$F=\sum(4, 5, 6, 7, 12, 14, 25, 29)$
20.	$F=\sum(0, 1, 2, 3, 4, 5, 23, 31)$
21.	$F=\sum(8, 10, 12, 14, 22, 23, 24, 26)$
22.	$F=\sum(4, 6, 12, 14, 20, 22, 26, 27)$
23.	$F=\sum(2, 3, 6, 7, 18, 19, 21, 23)$
24.	$F=\sum(11, 15, 24, 25, 26, 28, 29, 30)$
25.	$F=\sum(0, 2, 4, 6, 16, 18, 22, 23)$
26.	$F=\sum(2, 3, 6, 7, 10, 11, 29, 31)$

Întrebări

1. Care sunt cele două condiții pentru elaborarea testelor de detectare a defectelor singulare în CLC?
2. Enumerați etapele de generare a testelor prin metoda activării unei căi.
3. În ce constă sensibilizarea unei porți logice?

4. Care sunt considerentele de alegere a valorilor de intrare pentru sensibilizarea porțiilor logice?
5. Dați definiția circuitului arbitrar.
6. Explicați de ce nodurile redundante nu pot fi testate.
7. Este posibilă testarea tuturor nodurilor unui circuit realizat direct din FCD (Forma canonica disjunctivă)? Argumentați răspunsul.
8. În ce condiții două teste se consideră echivalente?
9. De ce este necesară minimizarea testelor inițiale?
10. Câte defecte singulare ale porții logice **ȘI-NU** cu patru intrări pot fi detectate prin aplicarea testului (1,1,1,1;0), dar a testului (1,0,1,1;1)?
11. Determinați toate testele echivalente pentru detectarea defectelor singulare a intrărilor porții logice **SAU Exclusiv**.

2.5. Algoritmul **D**

Algoritmul **D** este o metodă structurală de elaborare a testelor, care conduce la obținerea unui test de diagnosticare a unui defect în termenii intrărilor și ieșirii porții defecte, generând simultan toate căile posibile de propagare a defectului la toate ieșirile primare ale circuitului. La fiecare pas al algoritmului se verifică convergența căilor, renunțându-se la caile care nu sunt divergente. În final, se urmăresc până la intrările primare toate căile de propagare generate, căutându-se în mod automat valorile logice ale semnalelor de intrare, care evidențiază manifestarea defectului la ieșirile primare.

Algoritmul **D** utilizează noțiunile de *cub singular* sau *cub de definiție* și *cub D* pentru descrierea porțiilor logice din circuit.

2.5.1. Cuburi singulare

Funcționarea porțiilor logice poate fi descrisă prin tabele de adevăr. Dacă în aceste tabele valorile de intrare, ce nu influențează valoarea semnalului de ieșire, se vor considera valori indiferente (noteate prin simbolul *), vom obține un nou tabel. Acest tabel va fi format din cuburi singulare, totalitatea cărora va forma *acoperirea singulară a funcției logice*, care descrie comportamentul porții respective.

De exemplu, pentru determinarea cuburilor singulare a porții logice **ȘI** cu două intrări se ține seama de următoarele considerente:

- este de ajuns ca o singură intrare să fie egală cu 0 pentru a avea la ieșire valoarea 0;
- este necesar ca ambele intrări să fie egale cu 1 pentru a avea la ieșire valoarea 1.

Obținerea cuburilor singulare din tabelul de adevăr al porții logice $\bar{S}I$ cu două intrări este prezentată în figura 2.9.

x_1	x_2	y		x_1	x_2	y	
0	0	0		0	*	0	CS_1
0	1	0		*	0	0	CS_2
1	0	0		1	1	1	CS_3
1	1	1					

\Rightarrow

x_1	x_2	y	
0	*	0	CS_1
*	0	0	CS_2
1	1	1	CS_3

\leftarrow cuburi singulare

Figura 2.9. Tabelul de adevăr și tabelul cuburilor singulare al porții logice $\bar{S}I$ cu două intrări

Elementele cubului singular sunt denumite coordonate sau noduri. De exemplu, cubul singular 0^*0 are nodurile 000 și 010 cu coordonatele x_1 , x_2 și y.

Cuburile singulare ale porților logice $\bar{S}I$, SAU, $\bar{S}I$ -NU și SAU-NU cu două intrări sunt prezentate în tabelul 2.5.

Tabelul 2.5. Tabelul cuburilor singulare pentru porțile logice

	$\bar{S}I$			$\bar{S}I$ -NU			SAU			SAU-NU		
x_1	0	*	1	0	*	1	1	*	0	1	*	0
x_2	*	0	1	*	0	1	*	1	0	*	1	0
y	0	0	1	1	1	0	1	1	0	0	0	1

2.5.2. Cuburi D de propagare

Pentru a obține un cub D pentru o poartă logică se intersecțează două cuburi singulare cu valori diferite ale ieșirii conform următoarelor reguli:

$$0I\ 0=0I\ *-*I\ 0=0$$

$$1I\ 1=1I\ *-*I\ 1=1$$

$$*I\ *=*$$
(2.1)

$$1I\ 0=D$$

$$0I\ 1=\bar{D}$$

De exemplu, pentru a obține cuburile D ale porții logice ȘI (vezi figura 2.9) putem intersecta CS_3 cu CS_1 și CS_3 cu CS_2 :

$$\begin{array}{l} CS_3 = 111 \\ CS_1 = 0^*0 \\ CS_3 \text{ I } CS_1 = D1D \end{array} \quad \begin{array}{l} CS_3 = 111 \\ CS_2 = *00 \\ CS_3 \text{ I } CS_2 = 1DD \end{array}$$

Cubul D exprimă dependența semnalului de la ieșirea porții logice față de cea aplicată la una din intrările ei. D poate avea două valori: 0 sau 1. De exemplu, cubul $D1D$ are nodurile 010 și 111. Aceasta mărturisește despre faptul că, dacă poarta e corectă, atunci semnalul de la ieșirea y este determinat doar de semnalul de la intrarea x_1, x_2 fiind fixat în 1 logic. Astfel, apariția defectului $x_i \equiv 1$ ($x_i \equiv 0$) este detectată la ieșirea porții respective.

Dacă semnalul oricărei coordonate a cubului D , notat prin D , are valoarea 1(0), atunci toate celelalte coordonate, notate prin D , vor fi egale cu 1(0), iar semnalele coordonatelor, notate prin \bar{D} , vor fi egale cu 0(1).

Se deosebesc *cuburi D singulare* și *cuburi D multiple*. În cuburile D singulare doar o singură intrare e notată prin D sau \bar{D} . În cuburile D multiple două sau mai multe intrări sunt notate prin simbolurile D sau \bar{D} . Necesitatea utilizării cuburilor D multiple se explică prin faptul că la intrările unei porți logice se pot întâlni mai multe semnale D , atunci când în circuit sunt prezente ramificații.

Cuburile D ale porților logice se mai numesc *cuburi D de propagare* (CDP). În tabelul 2.6 sunt prezentate CDP ale porților logice ȘI , ȘI-NU și SAU-NU cu două intrări.

Tabelul 2.6. Cuburile D de propagare ale porților logice

	ȘI				ȘI-NU				SAU				SAU-NU					
x	D	1	D	D	D	1	D	D	D	0	D	D	D	D	0	D	D	D
1																		
x	1	D	D	\bar{D}	1	D	D	\bar{D}	0	D	D	\bar{D}	0	D	D	\bar{D}		
2																		
y	D	D	D	0	\bar{D}	\bar{D}	\bar{D}	1	D	D	D	1	\bar{D}	\bar{D}	\bar{D}	0		

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

2.5.3. Cuburi D ale defectelor (CDD)

Cuburile D ale defectelor permit exprimarea testelor în termenii intrării și ieșirii porții defecte. Ele se utilizează atunci când este necesar a testa nodurile interne ale circuitului. În CDD simbolul D e interpretat ca semnal 1 logic pentru starea corectă și ca semnal 0 logic pentru starea defectă. Simbolul \bar{D} e interpretat invers – 0 logic pentru starea corectă și 1 logic pentru starea defectă.

CDD pentru un nod blocat la 0 poate fi obținut prin intersecția fiecărui cub singular cu valoarea ieșirii egală cu 1 logic pentru poarta corectă cu fiecare cub singular al cărei ieșire este egală cu 0 logic pentru o poartă defectă. În mod similar, CDD pentru un nod blocat la 1 poate fi obținut prin intersecția fiecărui cub singular cu valoarea ieșirii egală cu 0 logic pentru poarta corectă cu fiecare cub singular al cărei ieșire este egală cu 1 logic pentru o poartă defectă.

În tabelul 2.7 sunt prezentate CDD ale porților logice ȘI, SAU, ȘI-NU și SAU-NU.

Tabelul 2.7. Cuburile D ale defectelor

Defecte	ȘI			ȘI-NU			SAU			SAU-NU		
	x_1	x_2	y									
$\equiv 0$	1	1	D	0	*	D	1	*	D	0	0	D
	*			*	0	D	*	1	D			
$\equiv 1$	0	*	\bar{D}	0	0	\bar{D}	1	1	\bar{D}	1	*	\bar{D}
	*	0	\bar{D}							*	1	\bar{D}

2.5.4. Intersecția D

Generarea unei căi de propagare a defectului spre ieșirea primară a circuitului este realizată prin intermediul intersecției D .

Fie date două cuburi D :

$$A = (a_1, a_2, K, a_n)$$

$$B = (b_1, b_2, K, b_n),$$

unde $a_i, b_i \in \{1, 0, *, D, \bar{D}\}$, $i = \overline{1, n}$.

Intersecția \mathbf{D} se efectuează doar pentru coordonate identice conform următoarelor reguli:

$$1) \ *_{\mathbf{D}} \mathbf{a}_i = \mathbf{a}_i$$

$$*_{\mathbf{D}} \mathbf{b}_i = \mathbf{b}_i$$

2) Dacă $\mathbf{a}_i \neq *$ și $\mathbf{b}_i \neq *$, atunci

$$\mathbf{a}_i \text{ I }_{\mathbf{D}} \mathbf{b}_i = \begin{cases} \mathbf{a}_i, & \text{pentru } \mathbf{a}_i = \mathbf{b}_i \\ \emptyset, & \text{pentru } \mathbf{a}_i \neq \mathbf{b}_i \end{cases}.$$

Intersecția \mathbf{D} reprezintă o formă de descriere a propagării defectului de la nodul analizat spre ieșirea primară a circuitului.

Să analizăm o cale arbitrară, selectată pentru propagarea defectului $x_1 \equiv 0$ (figura 2.10).




Figura 2.10. O cale de propagare a defectului $x_1 \equiv 0$

Utilizând intersecția \mathbf{D} dintre cuburile \mathbf{D} ale porților logice din calea respectivă vom obține cubul \mathbf{D} al circuitului (tabelul 2.8).

Tabelul 2.8. Formarea cubului \mathbf{D} al circuitului

Cuburi	Coordonate						
	x_1	x_2	x_3	x_4	G_5	G_6	G_7
CDP5	\mathbf{D}	0	*	*	\mathbf{D}	*	*
CDP6	*	*	1	*	\mathbf{D}	$\bar{\mathbf{D}}$	*
CDP7	*	*	*	0	*	$\bar{\mathbf{D}}$	\mathbf{D}
CD al circuitului	\mathbf{D}	0	1	0	\mathbf{D}	$\bar{\mathbf{D}}$	\mathbf{D}

Cubul \mathbf{D} obținut ($\mathbf{D}, 0, 1, 0, \mathbf{D}, \bar{\mathbf{D}}, \mathbf{D}$) verifică conexiunile x_1, G_5, G_6 în baza ieșirii G_7 , fiind fixate valorile semnalelor intrărilor primare x_2, x_3, x_4 .

Deoarece \mathbf{D} poate lua două valori logice – 0 și 1, cubul \mathbf{D} al circuitului se folosește la detectarea a două defecte: $x_1 \equiv 0$ și $x_1 \equiv 1$.

Pentru $x_1=0$, considerăm $D=1$ și obținem testul:

$$T_{x_1=0} = (x_1, x_2, x_3, x_4; G_7) = (1, 0, 1, 0; 1).$$

Pentru $x_1=1$, considerăm $D=0$ și obținem testul:

$$T_{x_1=1} = (x_1, x_2, x_3, x_4; G_7) = (0, 0, 1, 0; 0).$$

2.5.5. Etapele algoritmului D

Pentru început se determină cuburile singulare (CS) și cuburile D de propagare (CDP) a fiecărei porți logice din circuitul logic combinațional (CLC).

Generarea testelor prin metoda algoritmului D constă din următoarele etape:

- 1) Construirea cubului D al defectului (CDD);
- 2) Propagarea defectului prin efectuarea intersecției CDD cu CDP a porțiilor logice de pe calea aleasă până la ieșirea primară;
- 3) Verificarea consistenței (trecerea înapoi) prin intersecția cubului rezultant cu CS ale porțiilor logice, care nu au fost utilizate la prima intersecție;
- 4) Repetarea etapelor 1-3 până când se obțin testele pentru toate defectele analizate pe toate căile singulare și multiple;
- 5) Minimizarea testelor.

La etapa de verificare a consistenței se pot obține elemente vide pe anumite coordonate. În acest caz întreaga intersecție se consideră vidă și se renunță la calea dată, deoarece ea este inconsistentă.

Să analizăm mai detaliat primele trei etape de generare a testelor pentru circuitul logic prezentat în figura 2.11.




Figura 2.11. Circuit logic

Testul pentru detectarea defectelor intrării primare $x_2 \equiv 0$ și $x_2 \equiv 1$ pe calea (5,6,7) este prezentat în tabelul 2.9. Pentru a obține CDD al x_2 vom nota nodul respectiv prin D , iar testul obținut va fi utilizat la detectarea defectului $x_2 \equiv 0$ pentru $D=1$ și a defectului $x_2 \equiv 1$ pentru $D=0$.

Tabelul 2.9. Detectarea defectelor intrării primare x_2

Et.	Explicații	Cub	Coordonate		
			1 2 3 4	5 6 7	8
Et. 1	CDD	C_1	* D * *	* * *	*
Et. 2	Intersectăm C_1 cu CDP al G_5	C_2	* D 0 *	\bar{D} * *	*
	Intersectăm C_2 cu CDP al G_6	C_3	1 D 0 *	$\bar{D}\bar{D}$ *	*
	Intersectăm C_3 cu CDP al G_8	C_4	1 D 0 *	$\bar{D}\bar{D}$ 0	\bar{D}
Et. 3	Intersectăm C_4 cu CS al G_7	C_5	1 D 0 0	$\bar{D}\bar{D}$ 0	\bar{D}

Din cubul resultant C_5 se obțin două teste:

$$T_{x_2 \equiv 0} = (x_1, x_2, x_3, x_4; 8) = (1, 1, 0, 0; 0) \text{ și}$$

$$T_{x_2 \equiv 1} = (x_1, x_2, x_3, x_4; 8) = (1, 0, 0, 0; 1).$$

Testul pentru detectarea defectului conrexuii interne $G_5 \equiv 0$ pe calea (7,8) este prezentat în tabelul 2.10. Deoarece în CDD ale porților logice simbolul D poate lua doar valoarea 1, iar \bar{D} doar valoarea 0, nu este posibil a detecta printr-un singur test defectele $G_5 \equiv 0$ și $G_5 \equiv 1$, fiind necesare două CDD diferite.

Tabelul 2.10. Detectarea defectului conrexuii interne $G_5 \equiv 0$

Et.	Explicații	Cub	Coordonate		
			1 2 3 4	5 6 7	8
Et. 1	CDD	C_1	* 0 0 *	D * *	*
Et. 2	Intersectăm C_1 cu CDP al G_7	C_2	* 0 0 1	D * D	*
	Intersectăm C_2 cu CDP al G_8	C_3	* 0 0 1	D 0 D	D
Et. 3	Intersectăm C_3 cu CS al G_6	C_4	0 0 0 1	D 0 D	D

--	--	--	--	--

Din cubul resultant C_4 se obține următorul test:

$$T_{G5} = (x_1, x_2, x_3, x_4; 8) = (0, 0, 0, 1; 1).$$

Pentru a obține testul detectării defectului $G_5 \equiv 1$ vom considera $CDD = (x_2, x_3, 5) = (1, *, \bar{D})$ sau $CDD = (x_2, x_3, 5) = (*, 1, \bar{D})$.

Algoritmul **D** este o metodă bine formalizată și poate fi ușor programată, ceea ce permite automatizarea procesului generării testelor. În prezent există mai multe modificări ale algoritmului **D**, care permit accelerarea procesului de generare a testelor. De exemplu, procedura PODEM, în care fiecare pas de propagare este urmat de pași de trecere înapoi până la intrările primare ale circuitului, depistându-se mai repede căile inconsistente. Pe lângă aceasta, spre deosebire de metoda activării unei căi, algoritmul **D** garantează obținerea testului, dacă acesta există, datorită faptului că sunt analizate toate căile de propagare a defectului, inclusiv și cele multiple.

2.5.6. Exemplu de generare a testelor prin metoda algoritmului **D** pentru un CLC arbitrat

Circuitul logic arbitrat, adaptat pentru simularea testelor în sistemul de proiectare digitală Logic Works, este prezentat în figura 2.12.




Figura 2.12. CLC arbitrat realizat în Logic Works

Ca și în cazul metodei activării unei căi, vom elabora teste pentru detectarea defectelor intrărilor primare. În tabelul 2.11 sunt

prezentate cuburile \mathbf{D} ale circuitului, obținute pentru generarea testelor. Două căi de propagare a defectelor din acest tabel vor fi eliminate în cadrul analizei ulterioare, deoarece ele sunt convergente (semnalul \mathbf{D} este pierdut în procesul de propagare) și o cale va fi eliminată din cauza că pe coordonata 7 s-a obținut un element vid.

Tabelul 2.11. Tabelul cuburilor \mathbf{D}

Nr	Def.	Intrări primare					Conexiuni interne					Ieș.	Calea	
		x1	x2	x3	x4	x5	6	7	8	9	10	11		
1	x_1	\mathbf{D}	1	0/*	*/0	1	\mathbf{D}	1	0	0	\mathbf{D}	0	\mathbf{D}	6,10,12
2	x_2	1	\mathbf{D}	0/*	*/0	1	\mathbf{D}	1	0	0	\mathbf{D}	0	\mathbf{D}	6,10,12
3	x_3	1	1	\mathbf{D}	1	1	1	$\bar{\mathbf{D}}$	\mathbf{D}	0	$\bar{\mathbf{D}}$	0	$\bar{\mathbf{D}}$	7,10,12
4	x_3	0/*	*/0	\mathbf{D}	1	0	0	$\bar{\mathbf{D}}$	\mathbf{D}	1	0	\mathbf{D}	\mathbf{D}	7,8,11,12
5	x_3	\mathbf{D} 1 0			1	$\bar{\mathbf{D}}$	\mathbf{D}	1	$\bar{\mathbf{D}}$	\mathbf{D}	Cale convergentă		1	7,8,10-11,12
6	x_4	1	1	1	\mathbf{D}	1	1	$\bar{\mathbf{D}}$	\mathbf{D}	0	$\bar{\mathbf{D}}$	0	$\bar{\mathbf{D}}$	7,10,12
7	x_4	0/*	*/0	1	\mathbf{D}	0	0	$\bar{\mathbf{D}}$	\mathbf{D}	1	0	\mathbf{D}	\mathbf{D}	7,8,11,12
8	x_4	1 \mathbf{D} 0			1	$\bar{\mathbf{D}}$	\mathbf{D}	1	$\bar{\mathbf{D}}$	\mathbf{D}	Cale convergentă		1	7,8,10-11,12
9	x_5	1	1	0/*	*/0	\mathbf{D}	\mathbf{D}	1	0	$\bar{\mathbf{D}}$	\mathbf{D}	0	\mathbf{D}	6,10,12
10	x_5	*	*	1	1	\mathbf{D}	*	0	1	$\bar{\mathbf{D}}$	0	\mathbf{D}	$\bar{\mathbf{D}}$	9,11,12
11	x_5	1	1	\mathbf{D}			\mathbf{D}	\emptyset	1	$\bar{\mathbf{D}}$	0	\mathbf{D}	$\bar{\mathbf{D}}$	6,9,10-11,12
		Cale inconsistentă												

Din cele 8 cuburi rămase, pot fi obținute 16 teste, înlocuind simbolul \mathbf{D} cu valorile 0 și 1, în dependență de defectul analizat (tabelul 2.12).

Tabelul 2.12. Tabelul inițial al testelor

Nr.	Def	Testul				
		$x_1, x_2, x_3, x_4, x_5; 12$				
1	$x_1 \equiv 0$	1, 1, 0/*, */0, 1; 1				
2	$x_1 \equiv 1$	0, 1, 0/*, */0, 1; 0				
3	$x_2 \equiv 0$	1, 1, 0/*, */0, 1; 1				
4	$x_2 \equiv 1$	1, 0, 0/*, */0, 1; 0				
5	$x_3 \equiv 0$	1, 1, 1, 1, 1; 0				
6	$x_3 \equiv 1$	1, 1, 0, 1, 1; 1				

Nr.	Def	Testul				
		$x_1, x_2, x_3, x_4, x_5; 12$				
9	$x_4 \equiv 0$	1, 1, 1, 1, 1; 0				
10	$x_4 \equiv 1$	1, 1, 1, 0, 1; 1				
11	$x_4 \equiv 0$	0/*, */0, 1, 1, 0; 1				
12	$x_4 \equiv 1$	0/*, */0, 1, 0, 0; 0				
13	$x_5 \equiv 0$	1, 1, 0/*, */0, 1; 1				
14	$x_5 \equiv 1$	1, 1, 0/*, */0, 0; 0				

7	$x_3 \equiv 0$	$0/*, */0, 1, 1, 0; 1$	15	$x_5 \equiv 0$	$*, *, 1, 1, 1; 0$
8	$x_3 \equiv 1$	$0/*, */0, 0, 1, 0; 0$	16	$x_5 \equiv 1$	$*, *, 1, 1, 0; 1$

Aceste teste, la rândul său, pot fi minimizate, utilizând regulile descrise în p. 2.2.1, la care se adaugă condiția de coincidere a simbolurilor D și \bar{D} pe aceleași coordonate. Testele minimizate, în care au fost înlocuite toate valorile nedefinite, sunt prezentate în tabelul 2.13.

Tabelul 2.13. Tabelul testelor minimize

Nr	Nr. testelor inițiale	Teste cu toate valorile definite $x_1, x_2, x_3, x_4, x_5; 10$	Defectele detectate
1	1,3,6,13	1, 1, 0, 1, 1; 1	$x_1 \equiv 0, x_2 \equiv 0, x_3 \equiv 1, x_5 \equiv 0$
2	1,3,10,13	1, 1, 1, 0, 1; 1	$x_1 \equiv 0, x_2 \equiv 0, x_4 \equiv 1, x_5 \equiv 0$
3	2	0, 1, 0, 0, 1; 0	$x_1 \equiv 1$
4	4	1, 0, 0, 0, 1; 0	$x_2 \equiv 1$
5	5,9,15	1, 1, 1, 1, 1; 0	$x_3 \equiv 0, x_4 \equiv 0, x_5 \equiv 0$
6	7,11,16	0, 0, 1, 1, 0; 1	$x_3 \equiv 0, x_4 \equiv 0, x_5 \equiv 1$
7	8	0, 0, 0, 1, 0; 0	$x_3 \equiv 1$
8	12	0, 0, 1, 0, 0; 0	$x_4 \equiv 1$
9	14	1, 1, 0, 0, 0; 0	$x_5 \equiv 1$

Corectitudinea testelor obținute poate fi determinată prin aplicarea lor pentru circuitul realizat în sistemul Logic Works. În figura 2.13 este prezentată diagrama de timp, obținută în urma aplicării testelor 1, 3, 4 și 5 în cazul absenței defectelor analizate și în cazul prezenței acestor defecte.




Figura 2.13. Diagrama de timp, obținută în urma aplicării testelor

2.3. Lucrarea de laborator Nr. 2

Tema: Generarea testelor prin metoda algoritmului *D*

Scopul lucrării: Însușirea deprinderilor practice de generare a testelor pentru circuite logice combinaționale arbitrar prin metoda algoritmului *D* și verificarea corectitudinii lor utilizând mijloacele de simulare și verificare ale sistemului de proiectare digitală Logic Works.

Tema pentru acasă

1. Să se efectueze minimizarea funcției logice conform variantei din tabelul 2.4 (la indicația profesorului) și să se transcrie expresia minimizată pentru a realiza un circuit arbitrar.
2. Să se efectueze sinteza circuitului logic arbitrar conform expresiei logice obținute.
3. Să se elaboreze tabelul cuburilor *D* ale circuitului pentru toate căile de propagare.
4. Să se elaboreze tabelul inițial al testelor pentru detectarea defectelor tuturor intrărilor primare pe toate căile posibile.

5. Să se determine toate testele echivalente și să se elaboreze tabelul testelor minimizate, excludând valorile nedefinite ale intrărilor primare.

Desfășurarea lucrării

1. Se asamblează circuitul logic, adaptat pentru simularea testelor, în sistemul de proiectare digitală Logic Works.
2. Se verifică corectitudinea circuitului asamblat pentru toate combinațiile de intrare, obținându-se diagrama de timp.
3. Se aplică seturile din tabelul testelor minimizate, atât în absența cât și în prezența defectelor, obținându-se diagramele de timp corespunzătoare. Verificarea fiecărui test se va efectua prin inserarea unui singur defect în schema logică la momentul aplicării testului.

Întrebări

1. Care sunt deosebirile principale dintre metoda activării unei căi și metoda algoritmului D ?
2. Ce reprezintă un cub singular al unei porți logice și cum poate fi el obținut?
3. Explicați procedura de obținere a cubului D pentru o poartă logică.
4. De ce cuburile D se mai numesc cuburi D de propagare?
5. Prin ce se deosebesc cuburile D singulare de cele multiple?
6. În ce constă intersecția D ?
7. Ce reprezintă cuburile D ale defectelor și care sunt valorile atribuite simbolurilor D și \bar{D} pentru aceste cuburi?
8. Enumerați etapele algoritmului D . Prin ce se asemănă și prin ce se deosebesc ele față de etapele metodei activării unei căi?
9. Când o cale se consideră convergentă, dar inconsistentă?

10. Este posibilă detectarea defectelor de pe nodurile redundante ale circuitului prin metoda algoritmului **D**? Argumentați răspunsul.
11. Care sunt avantajele algoritmului **D**?
12. Formați toate cuburile **D** singulare și multiple pentru poarta logică SAU EXCLUSIV.
13. Formați toate cuburile **D** singulare și multiple pentru poarta logică SAU-NU cu trei intrări.
14. Cum este interpretat cubul **D** al circuitului în cazul elaborării testelor pentru detectarea defectelor intrărilor primare și a defectelor conexiunilor interne?
15. Generați testele de detectare a defectului $7 \equiv 1$ din figura 2.12 pe toate căile de propagare.
16. Generați testele de detectare a defectului $G_6 \equiv 0$ din figura 2.5 pe toate căile de propagare.
17. Cum poate fi accelerată procedura de generare automată a testelor prin metoda algoritmului **D**?

3. TESTAREA CIRCUITELOR LOGICE SECVENTIALE

3.1. Noțiuni de bază și definiții

Generarea testelor pentru circuitele logice secvențiale (CLS) este extrem de dificilă, în comparație cu generarea testelor pentru CLC, deoarece funcționarea CLS depinde atât de mulțimea curentă a valorilor de intrare, cât și de mulțimile anterioare.

Un circuit logic combinațional realizează o dependență a valorilor binare de ieșire numai de variabilele de intrare curente. În CLC nu se ia în considerare variabila timp, cel puțin teoretic, deoarece ea nu există în suportul formal și anume în algebra booleană.

Din punct de vedere formal, un CLC reprezintă un 3-tuplu: $\{X, Y, F\}$, în care semnificația obiectelor matematice este următoarea:

- X – mulțimea variabilelor de intrare;
- Y – mulțimea variabilelor de ieșire;
- F – funcția de ieșire.

Modelul matematic al CLS reprezintă un automat cu stări finite și este definit de următorul 5-tuplu: $\{X, Y, S, F, G\}$, în care semnificația obiectelor matematice este următoarea:

- X – mulțimea variabilelor de intrare;
- Y – mulțimea variabilelor de ieșire;
- S – mulțimea stărilor interne;
- F – funcția de ieșire, care exprimă procesul de modificare a ieșirilor în dependență de variabilele de intrare și starea internă în momentul de timp curent: $Y(t) = F[S(t), X(t)]$;
- G – funcția de tranziție a stărilor, care exprimă procesul de modificare a stărilor în următorul moment de timp în funcție de variabilele de intrare și de starea internă în momentul de timp curent: $S(t+1) = G[S(t), X(t)]$.

În figura 3.1 este prezentat modelul general al unui circuit secvențial. Conform acestui model, un circuit secvențial este compus din circuite combinaționale și bistabile pentru memorarea stării interne. Partea combinațională a circuitului are două mulțimi de variabile de intrare: primare $X(t)$ (aplicate din exterior) și secundare (aplicate de la ieșirile bistabilelor). Variabilele secundare de intrare se numesc *variabile de stare*, iar mulțimea variabilelor de stare la momentul de timp t formează *starea curentă* a circuitului $S(t)$.




Figura 3.1. Modelul CLS

Un circuit format din m bistabile va avea 2^m stări curente. Ieșirile părții combinaționale ale circuitului sunt formate din două mulțimi. Ieșirile primare $Y(t)$, accesibile exteriorului sunt utilizate pentru gestiunea operațiilor din circuit. Ieșirile secundare se folosesc pentru specificarea stării următoare a circuitului $S(t+1)$. Modelul descris poate fi reprezentat în forma mai multor copii ale aceluiși CLS (figura 3.2), astfel încât starea primei copii să servească drept intrare secundară pentru copia a doua, starea celei de-a doua copii să servească drept intrare secundară pentru copia a treia, și.a.m.d.




Figura 3.2. Modelul iterativ al CLS

În rezultatul acestei interpretări un CLS poate fi transformat în k CLC, unde k este numărul total de stări ($k=2^m$). CLS, reprezentat astfel poate fi testat, utilizând metodele descrise pentru CLC. Dar, în acest caz, un defect singular va fi prezent în toate cele k copii și va deveni un defect k -multiplu. Astfel, odată cu creșterea complexității CLS, testarea devine practic imposibilă.

O altă abordare pentru efectuarea testării CLS este metoda verificării funcționale în baza tabelelor de tranziție a stărilor. În acest caz, sarcina de bază este găsirea unei perechi $\{X(k), Y(k)\}$, astfel încât, secvența ieșirilor să corespundă $Y(k)$ pentru secvența intrărilor $X(k)$, doar în absența defectelor.

Atât în cazul primei abordări, cât și în cazul celei de-a doua, apare problema setării inițiale a CLS în mod univoc în 1 sau 0 logic, fiind necunoscută valoarea inițială de la ieșirea circuitului. Pe lângă aceasta, pe parcursul elaborării testelor este necesară aplicarea unor seturi suplimentare de instalare a circuitului într-o valoare sau alta, pentru a fi posibilă detectarea tuturor defectelor. Aceasta mărește și mai mult numărul seturilor aplicate la intrarea circuitului, făcând imposibilă testarea circuitelor mari.

Pentru a crește testabilitatea CLS de tip LSI (Large Scale Integration) și VLSI (Very Large Scale Integration) sunt prevăzute un șir de măsuri: proiectarea circuitelor astfel, încât să fie posibilă separarea părții combinaționale de elementele de memorie și testarea separată a lor; proiectarea circuitelor autotestabile, în care sunt prevăzute mijloace încorporate de generare a testelor și tehnici de detectare a defectelor.

3.2. Testarea CLS asincrone cu o buclă de reacție

Cel mai simplu circuit secvențial asincron poate fi realizat prin introducerea unei bucle de reacție între ieșirea circuitului combinațional și una dintre intrări (figura 3.3).




Figura 3.3. CLS asincron cu o buclă

Testarea acestui tip de circuit poate fi efectuată utilizând metodele cunoscute pentru CLC în cazul întreruperii imaginare a buclei de reacție. Pentru aceasta vom lua în considerație valorile variabilei de stare la începutul și la sfârșitul acestei bucle în momente succesive de timp. În figura 3.3 variabila de stare în momentul de timp actual este notată prin y_a , iar variabila de stare în momentul de timp precedent - prin y_p . Evident, în acest caz, în expresia logică care descrie funcționarea circuitului va fi prezentă și variabila y_p .

Etapele de elaborare a testelor pentru CLS cu o buclă de reacție sunt următoarele:

- 1) Reprezentarea expresiei logice care descrie funcționarea circuitului în forma disjunctivă normală (FDN).
- 2) Aplicarea setului inițial de instalare univocă a y_a în 0 sau 1 logic, y_p fiind necunoscut.
- 3) Analizând FDN, se caută un termen pentru care e posibilă instalarea tuturor variabilelor în 1 logic. În același timp se asigură în ceilalți termeni cel puțin câte un 0 logic. Aceasta va permite detectarea defectelor „blocaj la 0” pentru variabilele ce sunt prezente în formă directă în termenul ales și, respectiv, detectarea defectelor „blocaj la 1” pentru variabilele ce sunt prezente în formă inversă.

În absența defectelor variabilelor din termenul ales, valoarea y_a va fi egală cu 1 logic, în prezența defectelor, valoarea y_a va fi egală cu 0 logic.

Procedura se repetă pentru fiecare termen.

- 4) Analizând FDN, se caută acei termeni pentru care e posibilă instalarea în 0 logic a unei singure variabile, în ceilalți termeni

fiind prezente două sau mai multe variabile egale cu 0. Aceasta va permite detectarea defectelor „blocaj la 1” pentru variabilele ce sunt prezente în formă directă în termenii aleși și, respectiv, detectarea defectelor „blocaj la 0” pentru variabilele ce sunt prezente în formă inversă.

În absența defectelor variabilelor din termenii aleși, valoarea y_a va fi egală cu 0 logic, în prezența defectelor, valoarea y_a va fi egală cu 1 logic.

Procedura se repetă până când toate variabilele funcției logice vor fi testate astfel.

La elaborarea testelor se vor respecta următoarele reguli:

1) Valoarea y_p din testul curent va coincide cu valoarea y_a din testul precedent.

2) Atunci când valoarea y_p din setul curent nu permite asigurarea condițiilor pentru etapele 3 sau 4, se adaugă seturi de instalare a y_a în valoarea necesară.

Spre deosebire de CLC, în cazul testării CLS este importantă ordinea aplicării testelor.

3.2.1. Exemplu de elaborare a testelor pentru CLS cu o buclă de reacție

Fie dată următoarea expresie logică:

$$y_a = \overline{x_1} \overline{y_p} \cdot \overline{\bar{x}_2} \overline{x_3} \quad (3.1)$$

CLS cu o buclă de reacție, elaborat conform acestei expresii și adaptat pentru efectuarea testării în sistemul Logic Works, este prezentat în figura 3.4.




Figura 3.4. CLS cu o buclă de reacție realizat în Logic Works

Vom reprezenta expresia logică care descrie funcționarea circuitului în forma disjunctivă normală:

$$y_a = \overline{x_1} y_p \cdot \overline{x_2} x_3 = x_1 y_p + \overline{x_2} x_3 \quad (3.2)$$

Elaborarea testelor pentru detectarea defectelor variabilelor de intrare și a variabilei de stare y_p este prezentată în tabelul 3.1.

Tabelul 3.1. Elaborarea testelor pentru CLS cu o buclă de reacție

Nr	Teste					FDN				Defecte			
	x ₁	x ₂	x ₃	y _p	y _a	x ₁	y _p	+ x ₂	x ₃	x ₁	x ₂	x ₃	y _p
1	0	0	1	*	1	0	*		1	1		≡1	≡0
2	1	1	*	1	1	1	1		0	*	≡0		≡0
3	0	1	1	1	0	0	1		0	1	≡1	≡0	
4	1	0	0	0	0	1	0		1	0		≡1	≡1

În exemplul analizat setul inițial instalează semnalul $y_a = 1$.

Prin alegerea semnalului $x_1 = 0$, acest set poate servi și drept test pentru detectarea defectelor $x_2 \equiv 1$ și $x_3 \equiv 0$.

Testele obținute în urma înlocuirii tuturor valorilor nedeterminate sunt prezentate în tabelul 3.2.

Tabelul 3.2. Testele pentru CLS cu o buclă de reacție

Nr	Teste					Defecte	
	x ₁	x ₂	x ₃	y _p	y _a	x ₂ ≡ 1, x ₃ ≡ 0	x ₁ ≡ 0, y _p ≡ 0
1	0	0	1	*	1	x ₂ ≡ 1, x ₃ ≡ 0	
2	1	1	0	1	1	x ₁ ≡ 0, y _p ≡ 0	
3	0	1	1	1	0	x ₁ ≡ 1, x ₂ ≡ 0	
4	1	0	0	0	0	x ₃ ≡ 1, y _p ≡ 1	

Verificarea testelor poate fi efectuată prin vizualizarea valorii semnalului de stare y_a și prin obținerea diagramelor de timp în cazurile absenței și prezenței defectelor considerate. Pentru detectarea fiecărui defect, acesta va fi inserat în circuit după aplicarea setului inițial. Apoi vor fi aplicate celelalte teste, urmând ordinea din tabelul 3.2, până la testul pentru care valoarea semnalului y_a nu va

corespunde valorii din tabel. În final defectul inserat va fi eliminat. Procedura se va repeta pentru toate defectele analizate.

În figura 3.5 sunt prezentate diagramele de timp obținute în urma aplicării testelor de detectare a defectelor $x_3 \equiv 0$ (figura 3.5, a) și $x_3 \equiv 1$ (figura 3.5, b).




Figura 3.5. Diagramale de timp obținute în urma aplicării testelor de detectare a defectului $x_3 \equiv 0$ (a) și a defectului $x_3 \equiv 1$ (b)

După cum se poate observa, pentru detectarea defectului $x_3 \equiv 0$ a fost necesară aplicarea unui singur test, iar pentru detectarea defectului $x_3 \equiv 1$ – a tuturor celor patru teste.

3.3. Testarea CLS asincrone cu mai multe bucle de reacție

În CLS asincrone cu mai multe bucle de reacție se pot evidenția câteva subcircuiti combinaționale, iar numărul variabilelor de stare depinde de numărul buclelor formate. În figura 3.6. este prezentat un CLS asincron cu două bucle de reacție. Vom utiliza următoarele notații: y_{a1} - variabila de stare internă în momentul de timp actual; y_{a2} - variabila de stare externă în momentul de timp actual; y_{p1} - variabila de stare internă în momentul de timp precedent; y_{p2} - variabila de stare externă în momentul de timp precedent.




Figura 3.6. CLS cu două bucle de reacție

Pentru a efectua testarea CLS cu două bucle de reacție se obține FDN a expresiei logice pentru variabila de stare externă y_{a2} și FDN pentru variabila de stare internă y_{a1} . În continuare se analizează condițiile instalării inițiale a circuitului, reieseind din faptul că semnalele y_{p1} și y_{p2} sunt nedefinite. Pentru început se examinează logica funcționării și posibilitatea instalării în 0 sau 1 logic a subcircuitului intern, apoi a celui extern. Pentru detectarea defectelor de tip „blocaj la 0” și „blocaj la 1” a intrărilor circuitului se aplică aceeași logică ca și în cazul CLS cu o buclă de reacție (etapele 3 și 4 din subcapitolul 3.2). Pentru a fi posibilă testarea tuturor variabilelor de intrare și a variabilelor de stare y_{p1} și y_{p2} , este necesară aplicarea mai multor seturi de setare sau resetare a semnalelor y_{a1} și y_{a2} .

Una din inconvenientele principale ale CLS asincrone este faptul că ele, în anumite condiții, pot intra în starea de generare a semnalelor. Aceasta se poate întâmpla în cazul când numărul de inversări în portile logice din interiorul buclei este impar și aceste porti logice sunt sensibilizate (figura 3.7).




Figura 3.7. CLS în starea de generare a semnalelor

Dacă în rezultatul elaborării testelor se obține un set ce duce la transformarea circuitului în generator de semnale, se încearcă o altă combinație a valorilor de intrare și în caz de nereușită se renunță la detectarea defectului dat.

3.3.1. Exemplu de elaborare a testelor pentru CLS cu două bucle de reacție

Fie data următoarea expresie logică:

$$\overline{\overline{y_{a2}}} = \overline{\overline{x_1}} \overline{y_{p1}} \cdot \overline{x_2} \cdot \overline{x_3} \overline{x_4} \overline{y_{p2}} \quad (3.3)$$

Evidențiem în această expresie bucla de reacție internă:

$$\overline{y_{a1}} = \overline{\overline{x_1}} \overline{y_{p1}} \cdot \overline{x_2} \quad (3.4)$$

CLS cu două bucle de reacție, elaborat conform acestei expresii și adaptat pentru efectuarea testării în sistemul Logic Works, este prezentat în figura 3.8.

Vom reprezenta expresiile logice pentru buclele de reacție externă (3.3) și internă (3.4) în forma disjunctivă normală:

$$\begin{aligned} \overline{y_{a2}} &= \overline{\overline{x_1}} \overline{y_{p1}} \cdot \overline{x_2} \cdot \overline{x_3} \overline{x_4} \overline{y_{p2}} = \overline{\overline{x_1}} \overline{y_{p1}} \cdot \overline{x_2} + \overline{x_3} \overline{x_4} \overline{y_{p2}} = \\ &= (x_1 + \overline{y_{p1}}) x_2 + x_3 x_4 y_{p2} = x_1 x_2 + x_2 \overline{y_{p1}} + x_3 x_4 y_{p2} \end{aligned} \quad (3.5)$$

$$\overline{y_{a1}} = \overline{\overline{x_1}} \overline{y_{p1}} \cdot \overline{x_2} = \overline{x_1} \overline{y_{p1}} + \overline{x_2} \quad (3.6)$$




Figura 3.8. CLS cu două bucle de reacție realizat în Logic Works

Elaborarea testelor pentru detectarea defectelor variabilelor de intrare și a variabilelor de stare y_{p1} și y_{p2} este prezentată în tabelul 3.3. Pentru comoditate în tabel este introdusă doar FDN pentru y_{a2} , FDN pentru y_{a1} fiind utilizată implicit pentru calculul valorii variabilei de stare internă.

Tabelul 3.3. Elaborarea testelor pentru CLS cu două bucle de reacție

Teste							FDN							Defecte												
x ₁	x ₂	x ₃	x ₄	y _{p1}	y _{a1}	y _{p2}	y _{a2}	x ₁ , x ₂ + x ₂ y _{p1} + x ₃ x ₄ y _{p2}	0	0	*	0	*	*	x ₁	x ₂	x ₃	x ₄	y _{p1}	y _{p2}						
*	0	0	*	*	1	*	0	*	0	0	*	0	*	*	*	$y_{a2}=0$										
1	1	*	*	1	0	0	1	1	1	1	0	*	*	0	$\equiv 0$	$\equiv 0$										
0	1	0	*	0	0	1	1	0	1	1	1	0	*	1		$\equiv 0$							$\equiv 1$			
*	0	1	1	0	1	1	1	*	0	0	1	1	1	1		$\equiv 0$	$\equiv 0$						$\equiv 0$			
0	1	0	1	1	1	1	0	0	1	1	0	0	1	1	$\equiv 1$		$\equiv 1$		$\equiv 0$							
1	0	1	1	1	1	0	0	1	0	0	0	1	1	0	$\equiv 1$											
1	1	*	*	1	0	0	1	1	1	1	0	*	*	0		$y_{a2}=1$										
*	0	1	0	0	1	1	0	*	0	0	1	1	0	1			$\equiv 1$									

În exemplul analizat setul inițial instalează semnalele $y_{a2}=0$ și $y_{a1}=1$. În continuare sunt testate concomitent variabilele pentru care se îndeplinesc condițiile descrise în subcapitolul 3.2 (etapele 3 și 4). Pentru a fi posibilă testarea defectului $x_4 \equiv 1$ se introduce un set suplimentar de instalare a semnalului y_{a2} în 1 logic.

Testele obținute în urma înlocuirii tuturor valorilor nedefinite sunt prezentate în tabelul 3.4.

Nr	Teste						Defecte
	x ₁	x ₂	x ₃	x ₄	y _{a1}	y _{a2}	
1	0	0	0	0	1	0	$y_{a2}=0$
2	1	1	0	0	0	1	$x_1 \equiv 0, x_2 \equiv 0$
3	0	1	0	0	0	1	$x_2 \equiv 0, y_{p1} \equiv 1$
4	0	0	1	1	1	1	$x_3 \equiv 0, x_4 \equiv 0, y_{p2} \equiv 0$
5	0	1	0	1	1	0	$x_1 \equiv 1, x_3 \equiv 1, y_{p1} \equiv 0$

6	1	0	1	1	1	0	$x_2 \equiv 1, y_{p2} \equiv 1$
7	1	1	0	0	0	1	$y_{a2} = 1$
8	0	0	1	0	1	0	$x_4 \equiv 1$


Tabelul 3.4. Testele pentru CLS cu două bucle de reacție

Verificarea testelor poate fi efectuată prin vizualizarea valorilor semnalelor de stare y_{a1} și y_{a2} și prin obținerea diagramele de timp în cazurile absenței și prezenței defectelor considerate. Pentru detectarea fiecărui defect, acesta va fi inserat în circuit după aplicarea setului inițial. Apoi vor fi aplicate celelalte teste, urmând ordinea din tabelul 3.4, până la testul pentru care valoarea semnalului y_{a2} nu va corespunde valorii din tabel. În final defectul inserat va fi eliminat. Procedura se va repeta pentru toate defectele analizate.

În figura 3.9 sunt prezentate diagramele de timp obținute în urma aplicării testelor de detectare a defectelor $x_1 \equiv 0$ (figura 3.9, a) și $x_1 \equiv 1$ (figura 3.9, b). După cum se poate observa, detectarea defectului $x_1 \equiv 0$ a avut loc după aplicarea testului 2, deoarece valoarea semnalului y_{a2} nu a coincis cu valoarea specificată în tabelul 3.4 pentru acest test.

Din aceleași considerente, detectarea defectului $x_1 \equiv 1$ a avut loc după aplicarea testului 5.

La fel pot fi obținute și celelalte teste pentru detectarea defectelor variabilelor x_2, x_3, x_4, y_{p1} și y_{p2} .



(a) (b)

Figura 3.9. Diagramele de timp obținute în urma aplicării testelor de detectare a defectului $x_1 \equiv 0$ (a) și a defectului $x_1 \equiv 1$ (b)

Din cele expuse reiese că metoda elaborării testelor pentru CLS cu bucle de reacție este bazată pe utilizarea metodelor pentru CLC. Se prevede doar întârzierea buclelor de reacție și adăugarea la variabilele de intrare a variabilelor de stare precedente. Dacă nu am întârzierea buclelor de reacție, ar fi necesară aplicarea la intrările circuitului nu doar a tuturor seturilor posibile, ci și a tuturor succesiunilor de aplicare ale acestor seturi.

3.4. Proiectarea circuitelor testabile

Dificultatea de bază în cazul testării circuitelor secvențiale mari este setarea și analiza stărilor bistabilelor, numărul cărora este semnificativ în asemenea circuite. De aceea, luând în considerare imposibilitatea practică de elaborare a testelor pentru CLS mari, se impune modificarea circuitelor în scopul simplificării procedurii de testare. Una dintre primele abordări, cunoscută sub denumirea de metoda căii scanate (Scan Path), constă în separarea părții combinaționale de elementele de memorie și testarea lor separată. Testarea circuitului combinațional poate fi efectuată prin metode deterministe sau nedeterministe. Pentru testarea elementelor de memorie (bistabilelor), acestea se unesc într-un registru unic de deplasare care, în regim de testare, primește anumiți vectori-test standard de tipul: 100...0, 011...1 și.a. Astfel, fiecare element de memorie primește toate combinațiile posibile ale variabilei de stare în momentele de timp precedent și actual.

În prezent există mai multe tehnici de acest gen, toate având drept scop creșterea testabilității circuitelor proiectate. Testabilitatea unui circuit constituie aptitudinea acestuia de detectare și localizare ușoară a defectelor posibile. Testabilitatea se realizează în faza de proiectare, regulile de proiectare urmărind să crească observabilitatea și controlabilitatea circuitului respectiv.

Proiectarea circuitelor testabile se bazează pe două metode:

- 1) Proiectarea circuitelor astfel încât să fie ușor testabile. Această metodă poate introduce întârzieri mari în propagarea semnalelor și o creștere a numărului de porți logice.

2) Proiectarea circuitelor autotestabile prin introducerea elementelor logice adiționale. Aceasta conduce la o creștere a complexității circuitului, dar reduce numărul de teste necesare pentru diagnoză. Metoda se poate aplica la nivelul de plăci de circuite integrate prin introducerea unor puncte de test suplimentare.

Prima metodă presupune utilizarea tehnicii de proiectare LSSD (Level Sensitive Scan Design) și este o continuare a metodei căii scanate. Ea este folosită pentru circuitele electronice integrate de tip LSI sau VLSI. Implementarea acestei metode se bazează pe următoarele concepte:

- Toate schimbările de stare a circuitului sunt determinate de nivelul logic al semnalului de test și nu de fronturile acestuia (Level Sensitive);
- În regim de testare toate elementele de memorie formează un registru unic de deplasare, în care poate fi înscrisă orice stare a circuitului și care poate fi utilizat pentru testarea părții combinaționale a lui (Scan Design).

În acest scop se utilizează o structură logică special proiectată de tip SRL (Shift Register Latch), a cărui schemă bloc este prezentată în figura 3.10. Bistabilul B_1 este utilizat în regim de funcționare normală și în regim de testare, bistabilul B_2 este utilizat doar în regim de testare. Bistabilul B_1 în regim de funcționare normală are intrarea de date pe D , semnalul de tact al echipamentului pe intrarea C și ieșirea pe L_1 . Pe perioada funcționării normale semnalele de tact A și B sunt fixate în 0 logic. Memorarea datelor din echipament are loc în momentul trecerii semnalului C din 1 în 0 logic. În regim de testare semnalul de tact C este blocat în 0 logic. Pentru încărcarea datelor de pe intrarea SDI (Scan Data Input) în bistabilul B_1 , semnalul de tact A este instalat în 1 logic. În momentul trecerii acestui semnal în 0, datele se fixează la ieșirea L_1 . În același timp, semnalul de tact B se instalează în 1 logic pentru a efectua transferul informației de pe L_1 în bistabilul B_2 . Pentru fixarea datelor, la ieșirea L_2 se efectuează trecerea semnalului de tact B în 0 logic. Formarea registrului de deplasare în regim de testare are loc prin conexiunea ieșirii L_2 a unei structuri SRL cu intrarea SDI a următoarei structuri SRL.




Figura 3.10. Structura SRL

Realizarea unei testări automate în tehnica LSSD presupune următoarele etape:

- se testează registrele SRL, transferându-se în mod serial o secvență logică cunoscută;
- se testează blocurile combinaționale, transferându-se la intrarea lor vectorii de test necesari prin intermediul unui registru de deplasare;
- se citește vectorul semnalelor rezultate la ieșirea blocului combinațional, extrăgându-se informația în mod serial prin intermediul registrului de deplasare;
- se repetă acțiunile de la punctele *b* și *c* până la expirarea programului de test.

Proiectarea circuitelor LSI și VLSI autotestabile se bazează pe următoarele principii: secvențele de test sunt generate nemijlocit în circuit; reacțiile la secvențele de test se păstrează la fel în circuit; pentru realizarea autotestării e necesar doar a inițializa procedurile de testare și a analiza rezultatelor.

Generarea pseudoaleatoare a vectorilor de test poate fi realizată pe un registru de deplasare cu bucle de reacție, ce extrage informația din diferite puncte ale registrului și o transportă la intrarea acestuia. Structura unui astfel de regisztru, numit LFSR (Linear Feedback Shift Register), este prezentată în figura 3.11.




Figura 3.11. Generarea vectorilor de test pe un registru de deplasare

Metoda este simplă, ușor de realizat și permite obținerea unui număr de 2^{n-1} vectori de test, unde n este numărul de bistabile din registru.

Metodele de analiză a rezultatelor aplicării secvenței de test constau fie în numărarea tranzițiilor (numărarea trecerii semnalului din 0 în 1 logic și invers într-un anumit interval de timp), fie în analiza de semnătură (reacția unică a nodului din circuit la un vector de testare cunoscut). Scopul de bază a acestor metode este comprimarea informației obținute în urma aplicării secvențelor de test.

În figura 3.12 este prezentat analizorul de semnătură realizat în baza registrului de deplasare LFSR pe 16 biți.




Figura 3.12. Analizor de semnătură

La intrarea registrului de deplasare LFSR se aplică printr-o poartă SAU-EXCLUSIV două surse de informație: sirul de m biți rezultați în urma aplicării secvenței de test pentru un nod anumit din circuitul testat și sirul de semnale de pe bucla de reacție. La terminarea secvenței de test, LSFR conține un cuvânt de 16 biți, care poartă denumirea de *semnătură* a nodului analizat. Orice defect al nodului va

cauza o eroare la ieșirea lui, care va determina schimbarea conținutului registrului, iar semnătura rezultată va fi diferită față de cea etalon.

Una dintre cele mai răspândite structuri, care permite realizarea unui sir de funcții necesare pentru implementarea autotestării, este BILBO (Built-In Logic Block Observation). Structura BILBO este realizată în baza unui regisztr cu buclă de reacție și mai multe porți logice. Prin intermediul a patru semnale de tact structura poate trece în următoarele regimuri: resetarea regisztrului, funcționare normală, generator de teste și analizor de semnătură.

3.5. Lucrarea de laborator Nr. 3

Tema: Generarea testelor pentru CLS asincrone cu bucle de reacție

Scopul lucrării: Însușirea deprinderilor practice de generare a testelor pentru circuite logice secvențiale asincrone cu una și cu două bucle de reacție și verificarea corectitudinii lor utilizând mijloacele de simulare și verificare ale sistemului de proiectare digitală Logic Works.

Tema pentru acasă

1. Să se transforme expresia logică (conform variantei din tabelul 3.5) care descrie funcționarea CLS asincron cu o buclă de reacție în forma disjunctivă normală.
2. Să se elaboreze secvența de teste pentru detectarea defectelor variabilelor de intrare și a variabilei de stare.
3. Să se transforme expresia logică care descrie funcționarea CLS asincron cu două bucle de reacție în forma disjunctivă normală.
4. Să se elaboreze secvența de teste pentru detectarea defectelor variabilelor de intrare și a variabilelor de stare internă și externă.

Tabelul 3.5. Variantele individuale

Nr	CLS cu o buclă	CLS cu două bucle
----	----------------	-------------------

1	$y_a = \overline{\overline{y_p x_1}} \cdot \overline{x_2}$	$y_{a2} = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} \cdot \overline{x_3} \overline{x_4} y_{p2}$
2	$y_a = \overline{\overline{y_p x_1}} \cdot \overline{x_2} \overline{x_3}$	$y_{a2} = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} \overline{x_3} \cdot \overline{x_4} y_{p2}$
3	$y_a = \overline{\overline{y_p x_1}} \cdot \overline{\overline{x_2} x_3}$	$y_{a2} = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{\overline{x_2} x_3} \cdot \overline{x_4} y_{p2}$
4	$y_a = \overline{\overline{y_p x_1}} \cdot \overline{x_2} \overline{\overline{x_3}}$	$y_{a2} = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} \overline{\overline{x_3}} \cdot \overline{\overline{x_4}} y_{p2}$
5	$y_a = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} x_3 x_4$	$y_{a2} = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} x_3 x_4 \cdot \overline{x_5} y_{p2}$
6	$y_a = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{\overline{x_2} x_3} x_4$	$y_{a2} = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{\overline{x_2} x_3} x_4 \cdot \overline{\overline{x_5}} y_{p2}$
7	$y_a = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} \overline{\overline{x_3}} x_4$	$y_{a2} = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} \overline{\overline{x_3}} x_4 \cdot \overline{\overline{x_5}} y_{p2}$
8	$y_a = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} x_3 \overline{\overline{x_4}}$	$y_{a2} = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} x_3 \overline{\overline{x_4}} \cdot \overline{x_5} y_{p2}$
9	$y_a = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{\overline{x_2} x_3}$	$y_{a2} = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{\overline{x_2} x_3} \cdot \overline{x_4} x_5 y_{p2}$
10	$y_a = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} x_3$	$y_{a2} = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} x_3 \cdot \overline{x_4} \overline{x_5} y_{p2}$
11	$y_a = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} \overline{\overline{x_3}}$	$y_{a2} = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} \overline{\overline{x_3}} \cdot \overline{\overline{x_4}} y_{p2}$
12	$y_a = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} x_3 x_4$	$y_{a2} = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} x_3 x_4 \cdot \overline{\overline{x_5}} y_{p2}$
13	$y_a = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{\overline{x_2} x_3} x_4$	$y_{a2} = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{\overline{x_2} x_3} x_4 \cdot \overline{x_5} y_{p2}$
14	$y_a = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} \overline{\overline{x_3}} x_4$	$y_{a2} = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} \overline{\overline{x_3}} x_4 \cdot \overline{\overline{x_5}} y_{p2}$
15	$y_a = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} x_3 \overline{\overline{x_4}}$	$y_{a2} = \overline{\overline{\overline{y_p} x_1}} \cdot \overline{x_2} x_3 \overline{\overline{x_4}} \cdot \overline{x_5} y_{p2}$
16	$y_a = \overline{\overline{\overline{y_p} x_3}} \cdot \overline{\overline{x_1} x_2}$	$y_{a2} = \overline{\overline{\overline{y_p} x_3}} \cdot \overline{\overline{x_1} x_2} \cdot \overline{\overline{x_4}} \overline{\overline{x_5}} y_{p2}$
17	$y_a = \overline{\overline{\overline{y_p} x_2}} \cdot \overline{\overline{x_1} x_3}$	$y_{a2} = \overline{\overline{\overline{y_p} x_2}} \cdot \overline{\overline{x_1} x_3} \cdot \overline{x_4} y_{p2}$
18	$y_a = \overline{\overline{\overline{y_p} x_4}} \cdot \overline{\overline{x_1} x_2} \overline{\overline{x_3}}$	$y_{a2} = \overline{\overline{\overline{y_p} x_4}} \cdot \overline{\overline{x_1} x_2} \overline{\overline{x_3}} \cdot \overline{x_5} y_{p2}$

Tabelul 3.5. Variantele individuale (Continuare)

Nr	CLS cu o buclă	CLS cu două bucle
----	----------------	-------------------

19	$y_a = \overline{\overline{y_p}} \overline{\overline{\bar{x}_2 \cdot \bar{x}_1}}$	$y_{a2} = \overline{\overline{\overline{y_{p1}}}} \overline{\overline{\bar{x}_2 \cdot \bar{x}_1}} \cdot \overline{\overline{x_3}} \overline{\overline{x_4}} y_{p2}$
20	$y_a = \overline{\overline{y_p}} \overline{\overline{x_3 \cdot \bar{x}_1}} \overline{\overline{x_2}}$	$y_{a2} = \overline{\overline{\overline{y_{p1}}}} \overline{\overline{x_3 \cdot \bar{x}_1}} \overline{\overline{x_2}} \cdot \overline{\overline{x_4}} y_{p2}$
21	$y_a = \overline{\overline{y_p}} \overline{\overline{x_2 \cdot x_1}} \overline{\overline{\bar{x}_3}}$	$y_{a2} = \overline{\overline{\overline{y_{p1}}}} \overline{\overline{x_2 \cdot x_1}} \overline{\overline{\bar{x}_3}} \cdot \overline{\overline{x_4}} \overline{\overline{x_5}} y_{p2}$
22	$y_a = \overline{\overline{y_p}} \overline{\overline{\bar{x}_4}} \cdot \overline{\overline{x_1}} \overline{\overline{x_2}} \overline{\overline{x_3}}$	$y_{a2} = \overline{\overline{\overline{y_{p1}}}} \overline{\overline{x_4}} \cdot \overline{\overline{x_1}} \overline{\overline{x_2}} \overline{\overline{x_3}} \cdot \overline{\overline{x_5}} y_{p2}$
23	$y_a = \overline{\overline{\overline{y_p}}} \overline{\overline{x_3}} \cdot \overline{\overline{\bar{x}_1}} \overline{\overline{\bar{x}_2}} \overline{\overline{x_4}}$	$y_{a2} = \overline{\overline{\overline{y_{p1}}}} \overline{\overline{x_3}} \cdot \overline{\overline{\bar{x}_1}} \overline{\overline{\bar{x}_2}} \overline{\overline{x_4}} \cdot \overline{\overline{x_5}} y_{p2}$
24	$y_a = \overline{\overline{\overline{y_p}}} \overline{\overline{\bar{x}_2}} \cdot \overline{\overline{x_1}} \overline{\overline{\bar{x}_3}} \overline{\overline{x_4}}$	$y_{a2} = \overline{\overline{\overline{y_{p1}}}} \overline{\overline{\bar{x}_2}} \cdot \overline{\overline{x_1}} \overline{\overline{\bar{x}_3}} \overline{\overline{x_4}} \cdot \overline{\overline{x_5}} y_{p2}$
25	$y_a = \overline{\overline{\overline{y_p}}} \overline{\overline{x_4}} \cdot \overline{\overline{x_1}} \overline{\overline{\bar{x}_2}} \overline{\overline{\bar{x}_3}}$	$y_{a2} = \overline{\overline{\overline{y_{p1}}}} \overline{\overline{x_4}} \cdot \overline{\overline{x_1}} \overline{\overline{\bar{x}_2}} \overline{\overline{\bar{x}_3}} \cdot \overline{\overline{x_5}} y_{p2}$
26	$y_a = \overline{\overline{\overline{y_p}}} \overline{\overline{\bar{x}_2}} \cdot \overline{\overline{x_1}} \overline{\overline{\bar{x}_3}}$	$y_{a2} = \overline{\overline{\overline{y_{p1}}}} \overline{\overline{\bar{x}_2}} \cdot \overline{\overline{x_1}} \overline{\overline{\bar{x}_3}} \cdot \overline{\overline{x_4}} \overline{\overline{x_5}} y_{p2}$

Desfășurarea lucrării

1. Se asamblează CLS asincron cu o buclă de reacție în setul řI-NU, adaptat pentru simularea testelor, în sistemul de proiectare digitală Logic Works.
2. Se verifică corectitudinea secvenței de teste elaborate în cazul absenței defectelor, obținându-se diagrama de timp.
3. Se aplică secvența de teste, înserându-se pe rând toate defectele considerate, obținându-se diagramele de timp corespunzătoare.
4. Se asamblează CLS asincron cu două bucle de reacție în setul řI-NU, adaptat pentru simularea testelor, în sistemul de proiectare digitală Logic Works.
5. Se verifică corectitudinea secvenței de teste elaborate în cazul absenței defectelor, obținându-se diagrama de timp.
6. Se aplică secvența de teste, înserându-se pe rând toate defectele considerate, obținându-se diagramele de timp corespunzătoare.

Întrebări

1. Prin ce se deosebesc circuitele logice combinaționale de cele secvențiale?
2. Ce caracteristică a CLS determină dependența acestor circuite de variabila timp?
3. În ce caz testarea CLS poate fi efectuată prin aplicarea metodelor de testare a CLC?
4. Cum poate fi obținut modelul iterativ al CLS?
5. De ce un defect singular devine un defect k -multiplu în modelul iterativ al CLS?
6. Care sunt abordările de bază pentru efectuarea testării CLS?
7. Care sunt dificultățile principale în cazul testării CLS mari?
8. Ce măsuri pot fi întreprinse pentru a crește testabilitatea CLS?
9. Numiți etapele testării CLS cu o buclă de reacție.
10. Când este necesară adăugarea seturilor de instalare a variabilei de stare?
11. Explicați de ce în cazul testării CLS este importantă ordinea aplicării testelor.
12. În ce condiții un CLS asincron poate intra în starea de generare a semnalelor?
13. Numiți metodele de proiectare a circuitelor testabile.
14. Ce concepte stau la baza implementării metodei LSSD?
15. Ce reprezintă structura logică SRL și unde este ea utilizată?
16. Cum are loc formarea registrului de deplasare în baza structurilor SRL?
17. Numiți etapele testării automate în baza tehnicii LSSD.
18. Care sunt principiile de proiectare a circuitelor LSI și VLSI autotestabile?
19. Generați toți vectorii de test în baza registrului LFSR din figura 3.11, dacă starea inițială a registrului este 0001.
20. Generați toți vectorii de test în baza registrului LFSR din figura 3.11, dacă starea inițială a registrului este 1000.
21. Explicați funcționarea analizorului de semnătură realizat în baza registrului de deplasare LFSR pe 16 biți din figura 3.12.

4. **CODURI DETECTOARE ȘI CORECTOARE DE ERORI**

4.1. Redundanță

În sistemele de calcul contemporane cea mai mare parte a erorilor sunt tranziente. Principalele cauze ale erorilor tranziente sunt perturbațiile: zgomotul, interferența semnalelor și fluctuația tactului de sondare în transmisiunile de date. Aceste erori, spre deosebire de erorile permanente, sunt cu mult mai greu de depistat din cauza caracterului temporar. Coeficientul de eroare pentru un circuit dat depinde de mai mulți factori, cum ar fi: tipul circuitului, debitul datelor. În mod uzual coeficientul de eroare variază între 10^{-4} și 10^{-6} .

Sistemele fiabile, tolerate la astfel de erori, pot fi construite doar folosind **redundanță**. Redundanța se poate defini ca rezultatul încorporării în sistem, prin proiect, a unor module suplimentare, în aşa mod încât funcția sistemului să nu fie periclitată de apariția unei disfuncții. Se deosebesc următoarele tipuri de redundanțe:

1) *Redundanță hardware* - folosește mai multe componente decât strictul necesar pentru a implementa un anumit sistem. Resursele adiționale fac calcule suplimentare și rezultatele sunt comparate între ele. În general, cu cât redundanța unui sistem este mai mare, cu atât se pot detecta sau tolera mai multe erori.

2) *Redundanță software* - se asigură prin echipe de programare multiple. Se scriu versiuni diferite de software pentru aceeași funcție, pentru aceeași aplicație.

2) *Redundanță temporală* – utilizează un singur dispozitiv pentru a calcula același lucru în mod repetat, după care rezultatele se compară între ele.

3) *Redundanță informațională* - se realizează prin adăugarea de biți suplimentari la cei originali. Erorile în biți pot fi detectate și chiar corectate.

Costul redundanței hardware este substanțial, deoarece este necesară replicarea identică a unui întreg sistem. De exemplu, redundanța modulară triplă, propusă de John von Neumann în 1956, are o eficiență de 33%. Redundanța temporală duce, cel puțin, la dublarea timpului necesar pentru efectuarea calculelor sau pentru transmiterea datelor.

Redundanța informațională oferă metode de protecție a datelor împotriva erorilor, folosind mai puține resurse suplimentare și implică utilizarea codurilor detectoare și corectoare de erori. Deschizători de

drumuri, în această privință, au fost Claude Shannon și Richard Hamming, spre sfârșitul anilor 40.

4.2. Metode de protecție a datelor împotriva erorilor

Metodele de protecție a datelor împotriva erorilor introduse de canalul de transmisiune implică folosirea unui codor în transmitător, a unui decodor în receptor și a unei strategii de control al erorii. Strategia de utilizare a codorului și decodorului depinde de ansamblul sistemului de comunicații de date considerat. Această strategie poate fi o *simplă detecție a erorilor*, entitatea care primește datele fiind informată despre blocurile de date recepționate cu erori. Alte strategii urmăresc *corectarea erorilor* și, pentru acestea, se disting două cazuri:

1) detectarea blocurilor de date recepționate eronat și *corectarea erorilor prin retransmiterea* acestor blocuri;

2) *corectarea directă*, la recepție, a erorilor.

Strategia corectării directe a erorilor, notată și FEC după denumirea în limba engleză (Forward Error Correction), necesită utilizarea unor coduri corectoare de erori. Celelalte strategii, de detecție simplă a erorilor sau de corectare prin retransmitere, necesită utilizarea unor coduri detectoare de erori.

Strategia de corectare prin retransmitere este notată ARQ (Automatic Repeat Request). Corectarea erorilor prin retransmitere este mai simplă în ceea ce privește complexitatea decodorului, dar necesită două căi de transmisiune: una pentru a transmite mesajele de informație (blocurile de date) și alta, în sens invers, pentru a transmite confirmările de recepție (pozitivă, fără erori și negativă, cu erori). În plus, corectarea erorilor se face cu o anumită întârziere.

4.3. Noțiuni de bază din teoria codurilor

Fie dat un cod binar cu lungimea de n simboluri. Numărul maxim de combinații de simboluri care pot fi obținute este de 2^n . Dacă toate aceste combinații sunt cuvinte de cod valide, formate doar din simboluri informaționale, nu va exista posibilitatea de a detecta sau corecta erorile, ce apar în procesul de prelucrare sau transmitere a datelor. Practic, dacă un cuvânt de cod se modifică, datorită perturbațiilor, se va obține tot un cuvânt de cod valid.

Un asemenea cod, unde toate simbolurile sunt informaționale, se numește **cod simplu** sau **cod iredundant**.

Pentru a avea posibilitatea de a detecta prezența erorilor în secvențele de cod receptionate, mulțimea cuvintelor se va divide în două submulțimi: cuvintele de cod valide și combinațiile nevalidе. Pentru aceasta se adaugă o anumită informație redundantă, de obicei prin introducerea unor simboluri suplimentare, numite *simboluri de control*. Rolul acestor simboluri de control este să indice utilizatorului prezența erorilor și, în unele cazuri, de a le corecta.

Codurile, în care în afară de n simboluri informaționale se folosesc și k simboluri de control, se numesc **coduri redundante**. În asemenea coduri pot fi obținute 2^{n+k} combinații de simboluri, dintre care doar 2^n reprezintă cuvinte de cod valide. Dacă cele $n+k$ simboluri primite nu constituie un cuvânt de cod valid, înseamnă că s-au detectat erori. Pentru anumiți algoritmi de codare, unele tipuri de erori pot fi nu numai detectate, ci pot fi chiar corectate la destinație, de aceea aceste coduri se mai numesc **coduri detectoare și corectoare de erori**.

Se poate face o clasificare a codurilor detectoare și corectoare de erori după modul de prelucrare al simbolurilor. Dacă prelucrările necesare obținerii proprietăților de detecție sau de corecție se fac în blocuri de n simboluri, avem *coduri bloc*. Dacă prelucrarea simbolurilor generate de sursă se realizează în mod continuu, avem de-a face cu *coduri conoluționale (recurente)*.

Din categoria codurilor bloc se disting:

- 1) *codurile grup (coduri liniare)*, secvențele de cod sunt considerate ca fiind elemente dintr-un spațiu vectorial;
- 2) *codurile ciclice*, secvențele de cod sunt considerate ca fiind elemente într-o algebră.

O noțiune importantă în teoria codurilor o reprezintă **distanța Hamming**. Distanța Hamming între două cuvinte de cod este dată de numărul de poziții binare, prin care cele două cuvinte diferă. Evident distanța Hamming se poate defini numai pentru cuvinte de lungimi identice. În figura 4.1 distanța Hamming dintre două cuvinte, care sunt separate de o muchie, este 1. Două cuvinte separate prin două muchii (ca cel mai scurt drum parcurs de la unul la altul) sunt distanțate Hamming cu 2. Cea mai mare distanță Hamming, 3, este între cuvintele situate în extremitățile unei diagonale a cubului.




Figura 4.1. Reprezentarea geometrică a unui cod de 3 simboluri

Distanța Hamming dintre două cuvinte binare se calculează prin efectuarea adunării modulo 2 dintre biții acestor cuvinte. Spre exemplu, distanța Hamming dintre cuvintele binare 011011 și 110111 este egală cu trei:

$$\begin{array}{r} 011011 \\ \oplus \\ 110111 \\ \hline 101100 \end{array}$$

Se numește **distantă minimă** (d_{\min}) a unui cod cea mai mică distanță Hamming între două cuvinte distincte ale codului.

Un cod se zice că poate detecta toate combinațiile de t erori, dacă pentru fiecare cuvânt transmis a și fiecare cuvânt recepționat b , obținut prin alterarea a t biți în a , b nu este un cuvânt de cod.

Proprietatea 1: Un cod detectează toate cuvintele în care t biți sunt eronați dacă distanța lui minimă este superioară lui t , $d_{\min} > t$.

Proprietatea 2: Un cod poate corecta la receptie t biti eronați, dacă distanța lui minimă este mai mare ca $2t$, $d_{\min} > 2t$.

În general, capacitatea codului a detecta și a corecta erorile este determinată de următoarea relație:

$$d_{\min} = r + s + 1,$$

unde r este numărul erorilor detectate și s este numărul erorilor corectate.

Deci, un cod poate *detecta* o eroare singulară pentru $d_{\min}=2$. Un cod poate *detecta și corecta* o eroare singulară pentru $d_{\min}=3$. Pentru codurile simple $d_{\min}=1$.

4.4. Coduri cu paritate

Codurile cu paritate se utilizează la detectarea erorilor la transmiterea datelor (protocolul COM, RS) , în circuitele de memorare (memorie cu paritate), în operațiile aritmetice, și. a.

Ele sunt bazate pe o metodă foarte simplă de codare, care constă în completarea cuvintelor de cod cu un simbol de control, numit bit de paritate. Pentru un cod cu paritate cu soț (sau fără soț), bitul suplimentar este fixat astfel, ca numărul total de unități binare din cuvântul de cod să fie totdeauna par (sau impar).

Un cod cu paritate are $d_{min}=2$ și este capabil a detecta erorile care apar în număr impar într-un cuvânt de cod. Dacă un bit se schimbă din 0 în 1 sau invers, paritatea se schimbă și eroarea poate fi detectată prin verificarea parității. Această paritate simplă nu poate însă corecta bitul eronat.

Lungimea cuvintelor de cod este de $n=n_0+1$, unde n_0 este numărul simbolurilor informative.

4.4.1. Circuite de codare și de decodare pentru coduri cu paritate

Codorul este un sumator de biți modulo-2. Acesta generează un 0 dacă numărul de unități binare din cuvântul format din simboluri informative este cu soț și un 1 dacă numărul de unități binare a acestui cuvânt este fără soț. Ieșirea sumatorului este semnalul de paritate. În figura 4.2 (a) este prezentat un codor pentru un cod cu paritate cu soț pentru $n_0=8$.

Decodorul regenerează bitul de paritate din biții care constituie partea de date în cuvântul recepționat și îl compară cu bitul de paritate primit. În figura 4.2 (b) este prezentat un decodor pentru un cod cu paritate cu soț cu $n_0=8$. Dacă există potrivire între cei doi biți de paritate, cel evaluat și cel primit, ieșirea porții SAU-EXCLUSUV din ultimul nivel este un 0, ceea ce indică absența erorii. Lipsa coincidenței produce în același punct al schemei un 1 ceea ce indică o eroare.

Erorile pe doi biți nu pot fi detectate de un cod cu paritate, deoarece paritatea nu este modificată prin inversarea a doi biți. Toate erorile de trei biți într-un cuvânt, desigur o situație mult mai rară, sunt detectate fără a putea discerne dacă este vorba de una sau trei erori în biții cuvântului de cod.




Figura 4.2. Codorul (a) și decodorul (b) pentru un cod cu paritate cu soț

După cum s-a amintit mai devreme, paritatea utilizată poate fi cu soț sau fără soț. Când se alege una și când se alege cealaltă? Uzual este preferată paritatea cu soț, dar decizia depinde uneori de tipul de erori pe toți biții, care este mai probabil. Pentru paritatea pară, bitul de paritate pentru toți biții nuli este 0 și o cădere de tipul *toți-biții-0* trece neobservată, deoarece apare deghidizată ca un cuvânt de cod valid. Prin alegerea tipului de paritate impar, eroarea de tipul *toți-biții-0* devine detectabilă. Dacă eroarea de tipul *toți-biții-1* este mai probabilă, atunci, după caz, dacă numărul total de biți ($n_0 + 1$) este par trebuie selectată paritatea impară, iar dacă ($n_0 + 1$) este un număr impar trebuie reținută și utilizată paritatea pară.

4.4.2. Paritate încrucișată

O creștere a capacitatei de detectare se poate obține prin **metoda parității încrucișate**, care se aplică unor blocuri de date. În schema cea mai simplă, informația este organizată într-o matrice bidimensională. Biții de la finele unei linii sunt biți de paritate pe acea linie (paritate transversală), biții de la baza unei coloane sunt biți de paritate pe acea coloană (paritate longitudinală). O eroare pe un bit, situată oriunde în matricea utilizată, afectează corectitudinea parității atât pe o linie cât și pe o coloană. Identificarea liniei și coloanei cu bitul eronat nu este o problemă, iar corectarea lui este imediată.

Controlul erorilor pe principiul parității încrucișate poate conduce la:

- 1) depistarea erorilor atât prin paritate transversală cât și prin paritate longitudinală;
- 2) depistarea numai prin paritate transversală sau longitudinală;
- 3) erorile să nu fie depistate.

În tabelul 4.1 este prezentat un exemplu de utilizare a metodei de paritate încrucișată pentru codarea unui bloc de date.

Tabelul 4.1. Codarea unui bloc de date prin metoda parității încrucișate

Secvența	Biți informaționali								Control coloană l_i
	x_1	x_2	x_3	x_4	x_5	x_6	x_7	x_8	
s_1	0	1	1	0	1	1	1	0	1
s_2	1	0	1	0	1	0	0	1	0
s_3	1	1	1	0	1	0	1	0	1
s_4	0	0	0	0	0	1	1	1	1
Control linie c_j	0	0	1	0	1	0	1	0	0

La recepție se calculează încă o dată paritatea transversală și longitudinală a informației transmise. Comparând paritățile recepționate cu cele calculate, se poate afirma că blocul de informație a fost transmis: *fără erori*, dacă paritățile recepționate și calculate coincid; *cu erori*, dacă cel puțin pe o coloană și/sau pe o linie paritățile recepționate și calculate nu coincid.

În tabelul 4.2 este prezentat modul de verificare a informației transmise prin metoda parității încrucișate.

Tabelul 4.2. Verificarea informației prin metoda parității încrucișate

Secvența	Informația recepționată								l_i calculat
	x_1	x_2	x_3	x_4	x_5	x_6	x_7	x_8	
s_1	0	1	1	0	1	1	1	0	1
s_2	1	0	1	0	1	0	0	1	0
s_3	1	1	1	0	1	1	1	0	0
s_4	0	0	0	0	0	1	1	1	1
c_j	0	0	1	0	1	0	1	0	0
c_j calculat	0	0	1	0	1	1	1	0	0

Din tabel se observă că $\bar{l}_3 \neq l_3$ calculat și $\bar{c}_6 \neq c_6$ calculat.

Deci, eroarea este în secvența s_3 pe poziția x_6 .

4.5. Coduri Hamming

Codurile Hamming alcătuiesc o clasă importantă de coduri grup pentru detectarea și corectarea unei erori.

Un cod Hamming (n, n_0) este format din cuvinte de cod cu lungimea de n simboluri, dintre care n_0 simboluri sunt informaționale și $k=n-n_0$ simboluri sunt de control.

Codul Hamming este singurul cod grup perfect corector de o eroare. Un *cod perfect* are cea mai mică d_{\min} , necesară pentru a corecta t biți eronați și garantează viteza informațională maximă de corectare (cuvinte mai puține și mai scurte). Deci, pentru codul Hamming corector de o eroare $d_{\min}=3$.

Dacă vom considera că la transmiterea unui cuvânt de n simboluri poate apărea o singură eroare, atunci numărul variantelor posibile va fi egal cu $n+1$, în care o combinație va reprezenta cuvântul de cod transmis fără erori, iar celelalte n combinații - toate variantele posibile de erori singulare. Deci, pentru a corecta presupusa eroare, utilizând k simboluri de control, este necesar a descrie $n+1$ evenimente distințe:

$$n+1 = n_0 + k + 1 \leq 2^k \quad (4.1)$$

Din relația (4.1) rezultă:

- 1) Lungimea cuvântului de cod: $n \leq 2^k - 1$
- 2) Numărul simbolurilor informaționale: $n_0 \leq 2^k - k - 1$

Redundanța codului Hamming se calculează conform formulei:

$$R = \frac{(n - n_0)}{n} \quad (4.2)$$

Utilizând relația (4.1), vom calcula numărul simbolurilor de control k , fiind cunoscut numărul simbolurilor informaționale n_0 (tabelul 4.3).

Tabelul 4.3. Simbolurile informaționale și de control

n_0	1	2	3	4	5	6	7	8	9	10	11	12	13	14
k	2	3	3	3	4	4	4	4	4	4	4	5	5	5

În tabelul 4.4 sunt prezentate parametrii pentru mai multe coduri Hamming cu lungimi diferite ale cuvintelor de cod, calculați conform relației (4.1). Se observă că redundanța descrește rapid cu creșterea numărului de simboluri informaționale, dar și protecția la

erori devine din ce în ce mai slabă (codurile pot corecta un singur simbol din 7, din 15, din 31, §.a.m.d.).

Tabelul 4.4. Parametrii codurilor Hamming

Nr.	k	n	n_0	R	Codul Hamming
1.	2	3	1	0.6666	(3,1)
2.	3	7	4	0.4285	(7,4)
3.	4	15	11	0.2666	(15,11)
4.	5	31	26	0.1613	(31,26)
5.	6	63	57	0.0952	(63,57)
6.	7	127	120	0.0551	(127, 120)

Detectarea erorilor în codurile Hamming se bazează pe același principiu ca și în codurile cu paritate. Deosebirea constă în următoarele:

- pozițiile de control sunt date de puteri ale lui 2;
- fiecare simbol de control răspunde pentru paritatea anumitor simboluri informaționale.

Simbolurile de control se plasează pe pozițiile $2^0, 2^1, 2^2, \dots, 2^{k-1}$ (1, 2, 4, 8, 16, ...) deoarece la reprezentarea binară a acestor numere este prezentă doar o singură unitate și astfel se simplifică procedura de calcul a acestor simboluri. Fiecare simbol de control reprezintă paritatea unui set de simboluri informaționale din cuvântul de cod. Poziția simbolului de control determină secvența bițiilor, care verifică și sare alternativ. Poziția 1 verifică un bit și sare 1 bit (1, 3, 5, 7, 9 etc.). Poziția 2 verifică 2 biți și sare 2 biți (2, 3, 6, 7, 10, 11 etc.). Poziția 4 verifică 4 biți și sare 4 biți (4, 5, 6, 7, 12, 13, 14, 15 etc.). Poziția 8 verifică 8 biți și sare 8 biți (8-15, 24-31 etc.).

După transmiterea cuvintelor de cod, se calculează încă o dată paritatea seturilor de biți, formându-se *sindromul erorii*. Dacă cuvintele au fost transmise fără erori, sindromul este nul. În cazul apariției unei erori, sindromul va indica poziția ei în cuvântul transmis, iar simbolul eronat va fi corectat prin inversare. În final, din cuvântul de cod vor fi extrase doar simbolurile informaționale.

Vom examina codul Hamming (7,4). Un cuvânt de cod are $n=7$ simboluri, dintre care $n_0=4$ simboluri informaționale și $k=n-n_0=3$ simboluri de control.

Vom nota prin d_i simbolurile informaționale și prin c_i simbolurile de control. Indicele i va corespunde poziției ocupate de simbolul respectiv.

Se va genera un cuvânt de cod V , format din 7 biți, prin plasarea simbolurilor informaționale și de control în felul următor:

$$V = \{d_7, d_6, d_5, c_4, d_3, c_2, c_1\}$$

Înănd cont de cele expuse anterior referitor la calculul simbolurilor de control, vom obține următoarele relații:

$$\begin{aligned} c_1 &= d_3 \oplus d_5 \oplus d_7 \\ c_2 &= d_3 \oplus d_6 \oplus d_7 \\ c_4 &= d_5 \oplus d_6 \oplus d_7 \end{aligned} \quad (4.3)$$

La recepționarea cuvântului de cod $V' = \{d'_7, d'_6, d'_5, c'_4, d'_3, c'_2, c'_1\}$, se va calcula sindromul erorii conform următoarelor relații:

$$\begin{aligned} s_1 &= c'_1 \oplus d'_3 \oplus d'_5 \oplus d'_7 \\ s_2 &= c'_2 \oplus d'_3 \oplus d'_6 \oplus d'_7 \\ s_4 &= c'_4 \oplus d'_5 \oplus d'_6 \oplus d'_7 \end{aligned} \quad (4.4)$$

Sindromul erorii (s_4, s_2, s_1) va fi nul, dacă cuvântul a fost transmis fără erori. În cazul apariției unei erori, sindromul va indica poziția simbolului eronat.

Să analizăm un exemplu concret. Fie că este necesar a forma un cuvânt de cod pentru simbolurile informaționale {1,0,1,1}. Pentru aceasta vom calcula simbolurile de control:

$$\begin{aligned} c_1 &= d_3 \oplus d_5 \oplus d_7 = 1 \oplus 1 \oplus 1 = 1 \\ c_2 &= d_3 \oplus d_6 \oplus d_7 = 1 \oplus 0 \oplus 1 = 0 \\ c_4 &= d_5 \oplus d_6 \oplus d_7 = 1 \oplus 0 \oplus 1 = 0 \end{aligned}$$

Se va obține următorul cuvânt de cod:

Poz.	d_7	d_6	d_5	c_4	d_3	c_2	c_1
V	1	0	1	0	1	0	1

Să presupunem, că la transmitere a fost recepționat cuvântul de cod $V' = \{1, 1, 1, 0, 1, 0, 1\}$:

Poz.	d_7'	d_6'	d_5'	c_4'	d_3'	c_2'	c_1'
V'	1	1	1	0	1	0	1

Pentru a determina dacă cuvântul de cod a fost transmis corect, se va calcula sindromul erorii conform relațiilor (4.4).

$$s_1 = c_1' \oplus d_3' \oplus d_5' \oplus d_7' = 1 \oplus 1 \oplus 1 \oplus 1 = 0$$

$$s_2 = c_2' \oplus d_3' \oplus d_6' \oplus d_7' = 0 \oplus 1 \oplus 1 \oplus 1 = 1$$


$$s_4 = c_4' \oplus d_5' \oplus d_6' \oplus d_7' = 0 \oplus 1 \oplus 1 \oplus 1 = 1$$

Sindromul $(s_4, s_2, s_1) = (1, 1, 0)$ indică că eroarea a avut loc în poziția 6 (bitul d_6). Acest bit poate fi corectat prin inversare.

4.5.1. Codorul și decodorul Hamming detector și corector de o eroare

Circuitul de la emisie, și anume, codorul, care are misiunea de a calcula simbolurile de control, cunoscute fiind simbolurile informaționale, va fi format dintr-un registru, care conține n circuite basculante bistabile, în care se stochează simbolurile informaționale în pozițiile corespunzătoare din cuvântul de cod și o serie de sumatoare modulo 2, care, conform relațiilor (4.3), calculează simbolurile de control. Simbolurile de control, astfel calculate, se stochează apoi în pozițiile, în care acestea intervin în cuvântul de cod.

Codorul pentru codul Hamming (7,4), realizat în baza relațiilor (4.3) va avea structura din figura 4.3.



4.3. Codorul Hamming

Circuitul de la recepție, și anume, decodorul Hamming, va fi format dintr-un registru cu n circuite basculante bistabile, în care va fi

memorat cuvântul recepționat, k sumatoare modulo 2, care calculează componentele sindromului și un decodificator binar cu k intrări și $n+1$ ieșiri. La intrările decodificatorului vor fi aplicati cei k biți ai sindromului. În dependență de semnalul activ de la ieșirea decodificatorului se va stabili dacă cuvântul de cod a fost transmis fără erori sau, în cazul unei erori, se va determina poziția acesteia. Corectarea prin inversare a simbolului eronat se va efectua prin intermediul a n sumatoare modulo 2.

Structura decodorului pentru codul Hamming (7,4), în care sindromul se calculează conform relațiilor (4.4), este prezentată în figura 4.4.




Figura 4.4. Decodorul Hamming

4.5.2. Codul Hamming detector de două erori și corector de o eroare

În scopul corecției unei erori și a detectării erorilor duble trebuie adăugat la cele n_0 simboluri informaționale, pe lângă simbolurile de control necesare corecției unei erori, un simbol suplimentar, numit de *control al parității*, prin care se decide dacă în cuvântul recepționat sunt două erori sau o eroare.

Structura cuvântului de cod în acest caz este de forma:

$$V = \{d_7, d_6, d_5, c_4, d_3, c_2, c_1, c_0\}$$

Simbolul suplimentar de control al parității c_0 determină paritatea tuturor simbolurilor din cuvântul de cod și este calculat conform relației:

$$c_0 = d_7 \oplus d_6 \oplus d_5 \oplus c_4 \oplus d_3 \oplus c_2 \oplus c_1 \quad (4.5)$$

Fie $V' = \{d'_7, d'_6, d'_5, c'_4, d'_3, c'_2, c'_1, c'_0\}$ cuvântul recepționat.

Sindromul erorii va include un simbol suplimentar s_0 și va avea următoarea formă:

$$s = \{s_4, s_2, s_1, s_0\}$$

Biții s_4, s_2 și s_1 vor fi calculați conform relațiilor (4.4), iar bitul s_0 conform următoarei relații:

$$s_0 = d'_7 \oplus d'_6 \oplus d'_5 \oplus c'_4 \oplus d'_3 \oplus c'_2 \oplus c'_1 \oplus c'_0 \quad (4.6)$$

Comparând relația (4.5) cu (4.6), rezultă că, dacă în cuvântul recepționat a apărut un număr impar de erori, atunci $s_0 = 1$, iar dacă a apărut un număr par de erori, atunci $s_0 = 0$.

Dacă pe canalul de transmisuni pot să apară cel mult două erori, rezultă următoarele patru situații:

a) Toate componentele sindromului sunt nule:

$$s_4 = s_2 = s_1 = s_0 = 0$$

În acest caz se decide că ceea ce s-a recepționat este corect.

b) Componența $s_0 = 1$, iar celelalte componente ale sindromului nu sunt toate nule. În acest caz, în cuvântul recepționat a apărut o eroare a cărei poziție se determină conform echivalentului zecimal al componentelor sindromului s_4, s_2 și s_1 :

$$(s_4 s_2 s_1)_2 = (I)_{10}$$

- c) Componenta $s_0 = 0$, iar celealte componente ale sindromului nu sunt toate nule. În acest caz se decide că în cuvântul recepționat sunt două erori necorectabile, caz în care se va cere retransmisia cuvântului respectiv.
- d) Componenta $s_0 = 1$, iar celealte componente ale sindromului sunt toate nule:

$$s_4 = s_2 = s_1 = 0$$

În acest caz rezultă că eroarea a avut lor în poziția c_0 .

4.6. Lucrarea de laborator Nr. 4

Tema: Codor și decodor Hamming detector și corector de o eroare

Scopul lucrării: Studierea codurilor Hamming și obținerea deprinderilor practice de elaborare a codorului și decodorului Hamming pentru cuvinte de cod de diferite lungimi.

Tema pentru acasă

1. Să se calculeze numărul simbolurilor de control pentru codul Hamming detector și corector de o eroare, fiind cunoscut numărul de simboluri informaționale (conform variantei din tabelul 4.5) și să se formeze cuvântul de cod V prin plasarea corespunzătoare a simbolurilor informaționale și de control.
2. Să se deducă relațiile pentru calcularea simbolurilor de control și să se efectueze sinteza codorului Hamming.
3. Să se deducă relațiile pentru calcularea sindromului erorii și să se efectueze sinteza decodorului Hamming.

Desfășurarea lucrării

1. Se asamblează codorul Hamming conform relațiilor pentru calcularea simbolurilor de control. Pentru introducerea și vizualizarea simbolurilor informaționale se vor utiliza

elementele **Binary Switch** și **Binary Probe**. Cuvântul de cod generat se va memora într-un registru de n biți.

2. Se asamblează decodorul Hamming conform relațiilor pentru calcularea sindromului erorii. Pentru descifrarea erorii se va utiliza un decodificator binar de $n+1$ biți. Cuvântul de cod corectat se va memora într-un registru de n biți.
3. Pentru verificarea circuitelor asamblate se vor introduce erori în mod aleatoriu în cuvintele de cod formate și se vor analiza cuvintele de cod corectate.

Tabelul 4.5. Variante pentru îndeplinirea lucrării de laborator

Nr.	Numărul simb. inf. (n_0)	Simbolurile informaționale
1	5	10111
2	6	110101
3	7	1011111
4	8	11101010
5	9	110101010
6	10	1000111100
7	11	10111011101
8	12	101110110110
9	13	1110100011001
10	14	10001001100111

Întrebări

1. Numiți tipurile de redundanță utilizate la proiectarea sistemelor fiabile.
2. Ce reprezintă redundanța informațională?
3. Care sunt strategiile de bază pentru protecția datelor împotriva erorilor?
4. Explicați care este deosebirea între codurile detectoare și corectoare de erori și codurile simple.
5. Ce categorii de coduri detectoare și corectoare de erori cunoașteți?
6. Definiți distanța Hamming și distanța minimă de cod.
7. Care este principiul de selectare a valorii bitului suplimentar pentru codurile cu paritate?
8. Numiți avantajele și dezavantajele codurilor cu paritate.
9. Când se alege paritatea cu soț și paritatea fără soț?

10. Explicați principiul de codare în cazul parității încrucisate.
11. Știind că într-o transmisie de date se utilizează detectarea erorilor prin paritate încrucisată, care este blocul de informație atașat emisiei cifrelor zecimale de la 4 la 9, codificate primar cu ajutorul codului EXCES 3. O secvență este reprezentată prin codificarea unei singure cifre zecimale.
12. Cunoscând că a fost transmis un bloc de date codificat prin paritate încrucisată s-a recepționat:

0 1 1 0 1
 1 0 0 0 1
 1 0 0 1 1
 1 0 1 0 0
 1 0 1 1 1
 1 1 0 0 0
 1 0 1 1 1,

- să se verifice corectitudinea receptiei.
13. Cum este determinat numărul bițiilor de control pentru codurile Hamming?
 14. În ce caz un cod este numit perfect?
 15. Care sunt considerentele de plasare a bițiilor de control în codurile Hamming?
 16. Ce reprezintă sindromul erorii?
 17. Reprezentați un cuvânt de cod pentru codul Hamming (15,11), notând prin d_i simbolurile informaționale și prin c_i simbolurile de control. Obțineți relațiile de calcul a simbolurilor de control și a sindromului erorii.
 18. Să se determine secvențele codului Hamming corespunzătoare cifrelor zecimale 7,8 și 9 știind că în codificarea primară s-a folosit codul 8421.
 19. Să se determine secvențele codului Hamming corespunzătoare cifrelor zecimale 5,6 și 7 știind că în codificarea primară s-a folosit codul 2421.
 20. Fie mesajul recepționat 1111000.
 - a) Știind că reprezintă o secvență a codului Hamming, să se verifice corectitudinea lui. În caz de eroare, presupunând că o singură poziție este eronată, să se asigure corecția.
 - b) Cărei cifre zecimale îi corespunde mesajul corectat, dacă într-o primă codificare a fost folosit codul 8421.

21. Cele 6 simboluri generate de o sursă sunt transmise pe un canal binar cu perturbații folosind un cod Hamming grup corector de o eroare.
 - a) Să se determine numărul simbolurilor informaționale, numărul simbolurilor de control și lungimea cuvintelor de cod.
 - b) Să se explice, pentru un exemplu concret, ce se întâmplă dacă în cuvântul recepționat apar două erori pe pozițiile 1 și 2.
22. Din ce părți componentă este format codorul Hamming și care sunt funcțiile pe care acestea le îndeplinesc?
23. Din ce părți componentă este format decodorul Hamming și care sunt funcțiile pe care acestea le îndeplinesc?
24. Cu ce este egală d_{\min} pentru codul Hamming detector de două erori și corector de o eroare?
25. Ce determină simbolul suplimentar de control al parității pentru codul Hamming detector de două erori și corector de o eroare?
26. Cum este determinată situația de apariție a două erori pentru codul Hamming detector de două erori și corector de o eroare?
27. Cu ce vor fi egale componentele sindromului pentru codul Hamming detector de două erori și corector de o eroare, dacă în cuvântul de cod a avut loc o singură eroare?
28. Să se determine secvențele codului Hamming detector de două erori și corector de o eroare pentru cifrele zecimale 5,6 și 7 știind că în codificarea primară s-a folosit codul EXCES 3.

BIBLIOGRAFIE

1. A. Gremalschi. Diagnosticarea tehnică a echipamentelor micropresor, Chișinău, Universitas: 1992.
2. Gheorghe M.Panaiteescu, Transmiterea și codarea informației, Note de curs, Universitatea “Petrol-Gaze” Ploiești, Catedra electrotehnică și electronică, 2009
3. Gheorghe M.Panaiteescu, Sisteme tolerate la defecte, Note de curs, Universitatea “Petrol-Gaze” Ploiești, Catedra automatică și calculatoare, 2007.
4. Alexandru Valachi și alii. Analiza, sinteza și testarea dispozitivelor numerice, Editura Nord-Est, Iași, 1993.
5. Nicolae Mărășescu, Fiabilitate și diagnoză, Editura Fundației Universitare “Dunărea de Jos”, Galați, 2004.
6. Cătuneanu M. V., Bacivarof A. Structuri electronice de înaltă fiabilitate. Toleranță la defectări, Editura militară, București, 1989.
7. Toacșe G., Nicula D. Electronica digitală, București, Teora, 1996.
8. Ярмолов В.Н. Контроль и диагностика цифровых узлов ЭВМ. – Мн.: Наука и техника, 1988.
9. Р. Беннеттс. Проектирование тестопригодных логических схем. – М., Радио и связь: 1990.
10. Г.Б. Уильямс. Отладка микропроцессорных систем. – М., Энергоатомиздат: 1989.
11. Пархоменко П. П. и др. Основы технической диагностики, в 2^х томах, М.: Энергия, 1977, 1981.
12. Parag K. Lala. An Introduction to Logic Circuit Testing, A Publication in the Morgan & Claypool Publishers series, ebook, www.morganclaypool.com.

Anexă

MINISTERUL EDUCAȚIEI AL REPUBLICII MOLDOVA

Universitatea Tehnică a Moldovei

Catedra Calculatoare

Testarea Sistemelor de Calcul

**REFERAT
LA LUCRAREA DE LABORATOR Nr. 1**

**Tema: Generarea testelor prin metoda activării
unei căi**

Elaborat

**studentul gr. C-081
Ion Moraru**

Verificat

**lect. sup., dr.
Viorica Sudacevschi**

**Chișinău
2011**

CUPRINS

PREFĂTĂ.....	3
1. NOȚIUNI ȘI DEFINIȚII FUNDAMENTALE.....	4
1.1. Fiabilitatea	4
1.2. Diagnosticarea tehnică.....	6
1.3. Clasificarea defectelor hardware.....	6
1.4. Defecțe logice.....	7
1.4.1. Modele de defecțiuni.....	7
1.5. Concepte de bază ale testării circuitelor numerice.....	11
1.5.1. Teste.....	11
1.5.2. Prințipii de elaborare a testelor.....	12
1.5.3. Defecțe nedetectabile.....	13
1.5.4. Testabilitatea, controlabilitatea și observabilitatea	14
2. TESTAREA CIRCUITELOR LOGICE COMBINAȚIONALE.....	15
2.1. Clasificarea metodelor de generare a secvențelor de test.....	15
2.2. Metoda activării unei căi.....	15
2.2.1. Exemplu de generare a testelor pentru un CLC arbitrar	19
2.3. Lucrarea de laborator Nr. 1: Generarea testelor prin metoda activării unei căi.....	23
2.5. Algoritmul D	25
2.5.1. Cuburi singulare.....	25
2.5.2. Cuburi D de propagare.....	26
2.5.3. Cuburi D ale defectelor (CDD).....	28
2.5.4. Intersecția D	28
2.5.5. Etapele algoritmului D	30
2.5.6. Exemplu de generare a testelor prin metoda algoritmului D pentru un CLC arbitrar.....	32
2.3. Lucrarea de laborator Nr. 2: Generarea testelor prin metoda algoritmului D	35
3. TESTAREA CIRCUITELOR LOGICE SECVENTIALE.....	37
3.1. Noțiuni de bază și definiții.....	37
3.2. Testarea CLS asincrone cu o buclă de reacție	39
3.2.1. Exemplu de elaborare a testelor pentru CLS cu o buclă de reacție.....	41
3.3. Testarea CLS asincrone cu mai multe bucle de reacție.....	43
3.3.1. Exemplu de elaborare a testelor pentru CLS cu două bucle de reacție.....	44

3.4. Proiectarea circuitelor testabile.....	47
3.5. Lucrarea de laborator Nr. 3: Generarea testelor pentru CLS asincrone cu bucle de reacție.....	51
4. CODURI DETECTOARE ȘI CORECTOARE DE ERORI.....	55
4.1. Redundanța.....	55
4.2. Metode de protecție a datelor împotriva erorilor	56
4.3. Noțiuni de bază din teoria codurilor.....	56
4.4. Coduri cu paritate.....	59
4.4.1. Circuite de codare si de decodare pentru coduri cu paritate	59
4.4.2. Paritate încrucișată.....	60
4.5. Coduri Hamming.....	61
4.5.1. Codorul și decodorul Hamming detector și corector de o eroare	65
4.5.2. Codul Hamming detector de două erori și corector de o eroare	67
4.6. Lucrarea de laborator Nr. 4: Codor și decodor Hamming detector și corector de o eroare	68
BIBLIOGRAFIE	72
Anexă	73