# TEMA NR.15 SINTEZA CIRCUITELOR SECVENŢIALE.

- 1.1 Noțiuni de bază despre sinteza circuitelor secvențiale.
- 1.2 Bistabilele.

Circuitele logice secvențiale (CLS) se caracterizează prin faptul că în orice moment de timp vectorul de ieșire a circuitului depinde nu numai de semnalele de la intrare din acel moment (ignorînd timpul de propagare) ci și de semnalele de la intrare aplicate în momentele de timp anterioare. Această dependență se datorează prezenței în CLS a unor elemente de memorie, care reprezintă mai multe stări logice stabile, comandate prin intrări și participă la formarea semnalelor de ieșire. Rezultă că un CLS conține o schemă combinațională completată cu o structură de memorare.

### Sinteza unui CLS se efectuează în următoarele etape:

- descrierea necesităților ce trebuie să realizeze circuitul respectiv (prin text, desen, diagrame etc.);
- reprezentarea acestei descrieri sub forma unui tabel de tranziție;
- deducerea funcțiilor logice și minimizarea acestora;
- implementarea acestor funcții minimizate sub forma unor rețele de comutare prin intermediul circuitelor integrate;

Elementul esențial în etapa de sinteză a circuitelor logice secvențiale constă în faptul că se va elabora de la început așa numitul tabel de tranziție care se deosebește de tabelul de adevăr prin faptul că-n acest tabel trebuie înscrisă starea momentului secvențial în momentul curent t, iar în calitate de funcție se ia starea circuitului secvențial în momentul t+1. În rest sinteza are loc după aceleași principii ca și sinteza circuitelor combinaționale. Starea curentă a circuitului secvențial se utilizează în calitate de variabilă, iar starea ulterioară în calitate de funcție.

În calitate de valori a funcțiilor logice, care trebuie deduse și minimizate, se iau valorile funcțiilor de ieșire la momentul t+1, iar în calitate de variabile a acestor funcții se iau valorile variabilelor de intrare la momentul t și valorile funcțiilor de ieșire la momentul t, adică toate datele care asigură tranziția circuitului respectiv de la starea care este în momentul t la starea care trebuie să obțină în momentul t+1.

# 2. Circuitele basculante bistabile

Circuitele basculante bistabile (CBB) sunt circuite elementare secvențiale ce se caracterizează prin faptul că tot timpul prezintă una din două posibile stări stabile. Aceste două stări codificabile prin cele două valori binare (0 sau 1) se utilizează de regulă în calculatoarele numerice ca suport pentru memorarea unui bit.

Există mai multe tipuri de circuite basculante bistabile. Primul ca ordine a apariției și cel mai simplu este bistabilul de tip RS. Funcționarea acestuia este descrisă de următorul tabelul de tranziție.

În acest tabel S (Set) este intrarea de scriere, R (Reset) este intrarea de ștergere,  $Q_t$  este starea bistabilului în momentul t, iar  $Q_{t+1}$  este starea bistabilului în momentul t+1, care rezultă în urma aplicării valorilor semnalelor respective la intrare și stării bistabilului în momentul t. Combinația S =R=1 este interzisă deoarece în urma aplicării ei starea bistabilului va fi incertă din cauza asimetriei reale a elementelor logice folosite la implementarea bistabilului.

S	R	$Q_t$	$Q_{t+1}$
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	*
1	1	1	*

Din tabelul ușor se poate deduce că:

$$Q_{t+1} = \overline{R}(S \vee Q_t)$$

$$RS = 0$$

Cu ajutorul formulelor de Morgan expresia poate fi ușor transformată în una din următoarele două forme:


$$Q_{t+1} = S \vee \overline{R} \vee \overline{\overline{Q}}_{t}$$

$$Q_{t+1} = \overline{\overline{S}} \wedge \overline{\overline{R}Q}_{t}$$

Expresiile date pot fi implementate cu ajutorul a două elemente logice SAU-NU ori cu ajutorul a două elemente logice ŞI-NU şi în aşa fel se obține schema bistabilelor RS asincrone.



În foarte multe aplicații este utilizat bistabilul RS sincron.




Circuitul bistabil RS sincron: a)—schema logică; b)-simbolul.

Elementele logice 1 și 2 formează bistabilul propriu-zis, iar elementele 3 și 4 realizează sincronizarea cu un semnal de ceas, CLK. Acest semnal activează intrările S și R numai cînd se află în starea logică 1, inhibîndu-le pe durata cît se află în stare logică 0.

Pornind de la bistabilul RS, se obține bistabilul de tip D în cazul cînd se stabilește condiția:  $S = \overline{R}$ 

În acest caz semnalul de la ieșire va fi identic cu cel de la intrare. Funcționarea bistabilului de tip D este descrisă de relația  $Q_{t+1} = D$ 

în care D – intrarea de date. Această ultimă relație reflectă capacitatea bistabilului de tip D de a păstra direct o informație, aplicația principală a circuitului fiind memorarea cuvintelor binare. Cea mai simplă schemă de circuit bistabil D sincron:




Faptul că informația de la intrare este transmisă la ieșire și apoi intrarea este inactivată a condus la denumirea de latch (lacăt) atribuită bistabilelor de tip D.

Existența restricției S=R=1 constituie o dificultate pentru proiectanți, de aceea foarte des se recurge la utilizarea circuitului bistabil de tip JK. Bistabilul JK își păstrează funcționalitatea și în cazul cînd R=S=1. Această combinație a semnalelor de la intrare se folosește pentru a inversa starea bistabilului. Funcționarea bistabilului JK este prezentată în tabelul de tranziție, iar funcția logică ce rezultă din acest tabel este reflectată de expresia logică

Tabelul de tranziție al bistabilului $JK$					
$\boldsymbol{J}$	K	$Q_t$	$Q_{t+1}$		
0	0	0	0		
0	0	1	1		
0	1	0	0		
0	1	1	0		
1	0	0	1		
1	0	1	1		
1	1	0	1		
1	1	1	0		

$$Q_{t+1} = J\overline{Q}_t \vee \overline{K}Q_t$$

Din tabelul se observă că intrările J și K pot fi tratate ca intrări S și respectiv R. Însă în cazul, cînd J=K=1, bistabilul își schimbă starea anterioară  $(0\rightarrow 1,$  respectiv  $1\rightarrow 0)$ . Bistabilul JK se realizează de obicei în baza bistabilului RS întro formă cunoscută sub numele de master-slave (stăpîn-sclav). Circuitul JK de tip master-slave conține două bistabile RS.



Circuitul bistabil JK sincron: a) – schema; b) – simbolul.

Analizînd modul de funcționare al circuitului se poate constata că informația de la intrare este transferată la ieșire pe frontul negativ al semnalului de ceas. Asemenea circuite sunt denumite în literatura de specialitate ca bistabile flipflop.

### Bistabilul *JK* este universal, avînd aplicații multiple:


- După cum s-a menționat mai sus, el poate funcționa în regim de bistabil RS.
- Dacă intrările J și K sunt conectate între ele printr-un inversor, circuitul devine bistabil D, cu intrarea D pe linia J.
- Dacă J=K=1, atunci bistabilul JK devine bistabil de tip T, care basculează la fiecare impuls de ceas.

## TEMA NR.16: SINTEZA REGISTRELOR

Registrele se includ în categoria elementelor funcționale secvențiale și sunt destinate memorării și procesării cuvintelor binare.

Componenta de bază a oricărui registru sunt bistabilele. Structura generală a unui registru este constituită din n bistabile (în cazul de față de tip D), avînd un semnal CLK comun pentru toate bistabilele (B). Intrarea de ștergere <u>CLR</u> activă pe zero logic, este prezentă la majoritatea registrelor și permite resetarea celor n bistabile. Intrările  $S_1$  și  $S_0$  comandă cele ncomutatoare logice (CM), asigurînd astfel selecția regimului de lucru al registrului. Comutatoarele, în dependență de codul de selecție, por asigura conectarea intrărilor bistabilelor în trei moduri: la ieșirea B<sub>i</sub> din stînga, din dreapta sau la intrarea de date D.

În dependență de conectarea intrărilor bistabilelor, registrul poate încărca un cuvînt binar în cod paralel sau succesiv.



Structura generală a unui registru

În regimul de încărcare paralel, cuvîntul pentru înscriere se aplică la intrările de date  $D_{n-1}, \ldots, D_0$  – portul de intrare. Cuvîntul înscris este accesibil la ieșirile  $Q_{n-1}, \ldots, Q_0$  – portul de ieșire.

Încărcarea datelor în registru se realizează la aplicarea semnalului de ceas.

În regimul succesiv de încărcare a datelor cuvîntul binar poate fi deplasat spre dreapta sau spre stînga.

Pentru înscrierea succesivă se folosesc două intrări de date: spre dreapta DSD și respectiv spre stînga DSS.

Notă: Registrul capabil să deplaseze datele atît la stînga, cît și la dreapta se numește registru cu deplasare bidirecțională.

Acest registru poate fi utilizat nu numai pentru memorarea unui cuvînt binar, ci și pentru procesarea lui, deoarece deplasarea spre dreapta cu i poziții este echivalentă cu operația de împărțire a cuvîntului la  $2^i$  iar deplasarea spre stînga – cu operația de inmulțire cu  $2^i$ .


Cuvîntul de n biţi înscris pe intervalul de n tacte prin intrarea DSD, respectiv DSS este pierdut secvenţial bit cu bit la ieşirea  $Q_0$ , respectiv  $Q_{n-1}$  pe următorul interval de n tacte. Dacă însă se conectează ieşirea  $Q_0$  la DSD, respectiv  $Q_{n-1}$  la DSS se obţine structura de registru în inel sau registru cu deplasare ciclică.

Într-un asemenea registru cuvîntul înscris inițial este recirculat în interiorul registrului.

Tabelul de funcționare al registrului de patru biți

	Int	rări			0	Ieşiri				
Regim de lucru	<b>s</b> <sub>1</sub>	s <sub>o</sub>	$D_i$	DSD	DSS	$Q_3$	$Q_2$	$Q_I$	$Q_{\theta}$	t
Păstrare	0	0	*	*	*	$Q_3$	$Q_2$	$Q_I$	$Q_0$	
Deplasare stînga	0	1	*	*	DSS	$Q_2$	$Q_I$	$Q_0$	DSS	t
Deplasare dreapta	1	0	*	DSD	*	DSD	$Q_3$	$Q_2$	$Q_I$	1
Încărcare paralelă	1	1	$D_i$	*	*	$D_3$	$D_2$	$D_I$	$D_0$	

$$\begin{split} J_3 &= \overline{K}_3 = \overline{s}_1 \overline{s}_0 Q_3 \vee \overline{s}_1 s_0 Q_2 \vee s_1 \overline{s}_0 DSD \vee s_1 s_0 D_3, \\ J_2 &= \overline{K}_2 = \overline{s}_1 \overline{s}_0 Q_2 \vee \overline{s}_1 s_0 Q_1 \vee s_1 \overline{s}_0 Q_3 \vee s_1 s_0 D_2, \\ J_1 &= \overline{K}_1 = \overline{s}_1 \overline{s}_0 Q_1 \vee \overline{s}_1 s_0 Q_0 \vee s_1 \overline{s}_0 Q_2 \vee s_1 s_0 D_1, \\ J_0 &= \overline{K}_0 = \overline{s}_1 \overline{s}_0 Q_0 \vee \overline{s}_1 s_0 DSS \vee s_1 \overline{s}_0 Q_1 \vee s_1 s_0 D_0. \end{split}$$



Registru cu deplasare bidirecțională

# 2. Sinteza registrului de deplasare

RG deplasarea stânga, ciclică, 4 biți, bistabile JK

			t			t+	1					t+	-1			
	Q <sub>3</sub>	Q <sub>2</sub>	Qı	Q <sub>0</sub>	Q <sub>3</sub>	Q <sub>2</sub>	Qı	Q <sub>0</sub>	$J_3$	K <sub>3</sub>	$J_2$	$\mathbf{K}_2$	$J_1$	K <sub>1</sub>	$J_0$	$\mathbf{K}_0$
0	0	0	0	0	0	0	0	0	0	*	0	*	0	*	0	*
1	0	0	0	1	0	0	1	0	0	*	0	*	1	*	*	1
2	0	0	1	0	0	1	0	0	0	*	1	*	*	1	0	*
3	0	0	1	1	0	1	1	0	0	*	1	*	*	0	*	1
4	0	1	0	0	1	0	0	0	1	*	*	1	0	*	0	*
5	0	1	0	1	1	0	1	0	1	*	*	1	1	*	*	1
6	0	1	1	0	1	1	0	0	1	*	*	0	*	1	0	*
7	0	1	1	1	1	1	1	0	1	*	*	0	*	0	*	1
8	1	0	0	0	0	0	0	1	*	1	0	*	0	*	1	*
9	1	0	0	1	0	0	1	1	*	1	0	*	1	*	*	0
10	1	0	1	0	0	1	0	1	*	1	1	*	*	1	1	*
11	1	0	1	1	0	1	1	1	*	1	1	*	*	0	*	0
12	1	1	0	0	1	0	0	1	*	0	*	1	0	*	1	*
13	1	1	0	1	1	0	1	1	*	0	*	1	1	*	*	0
14	1	1	1	0	1	1	0	1	*	0	*	0	*	1	1	*
15	1	1	1	1	1	1	1	1	*	0	*	0	*	0	*	0

Q3Q2 Q1Q0	00	01	11	10
00		1	*	*
01		1	*	*
11		1	*	*
10		1	* /	*



K3=	02

J	2	,		

Q3Q2	00	01	11	10
Q1Q0		٠.		10
00		*	*	
01		*	*	
11	1	*	*	7
10	_/	*	*	1

	_	
-1	ĸ	7
ų	Ŋ	4

Q1Q0 Q1Q0	00	01	11	10
00	( •	1	1	•
01	7.	1	1	•/
11	1			
10	•	·		•

K2=	Q1
Л	

Q3Q2 Q1Q0	00	01	11	10
00				
01	1_	1	1	
11	0		٠	٠
10	٠	•	+	•

Jl=Q
Κl


Kl= <del>Q</del>	ĺ
------------------	---

00 /1	
01 * * *	
11 * * *	
10 1	

'	
$\mathbf{K}0$	

Q3Q2 Q1Q0	80	01	11	10
00	/•	1	٠	٠
01	1	1		
11	1	1)		
10	/.	9	٠	٠

177	· 7
K.	)=( <i>)</i>



Circuitul implementat în Logik Works al RG de deplasare, stânga, ciclică, 4 biți în baza bistabile JK

# Vă mulţumesc pentru atenție!

