


제1절 연산자를 이용한 조합논리회로 설계

1. 논리연산자의 이용




[그림 6.1] 논리연산자를 활용한 조합논리회로

<VHDL 구문>

- 1 **entity** logic_example **is**
- port (a, b, c, d : in std_logic;
- 3 z_out : out std_logic);
- 4 **end** logic_example;
- 5 architecture combi_logic1 of logic_example is
- 6 **signal** x : std_logic;
- 7 begin
- 8 $z_out \le (a \text{ and } b) \text{ or } x;$
- 9 $x \le c xor d$;
- 10 end combi_logic1;

제1절 연산자를 이용한 조합논리회로 설계

2. 관계 연산자의 이용



[그림 6.2] 관계연산자를 활용한 조합논리회로

<VHDL 구문>


- 1 entity relation_example is
- port (x, y : in std_logic_vector(3 downto 0);
- 3 z_out : out std_logic);
- 4 end relation_example;
- 5 architecture combi_logic2 of relation_example is
- 6 **begin**
- 7 $z_{out} <= (x = y);$
- 8 end combi_logic2;

3

[제 6장 조합논리회로의 설계]

제1절 연산자를 이용한 조합논리회로 설계

3. 산술연산자의 이용



[그림 6.3] 산술연산자를 활용한 조합논리회로


<VHDL 구문>

- 1 package arithmetic_exam_pkg is
- 2 type medium is range 0 to 7;
- 3 end arithmetic_exam_pkg;
- 4 **use** work.arithmetic_exam_pkg.all;
- 5 entity arithmetic_example is
- 6 port (x, y : in medium;
- 7 z_out : out medium);
- 8 end relation_example;
- 9 architecture combi_logic3 of arithmetic_example is
- 10 begin
- 11 $z_{out} <= x + y;$
- 12 end combi_logic3;

4

제2절 조건적 논리기능의 조합논리회로

1. 조건적 신호대입의 이용



[그림 6.4] 조건적 신호대입의 조합논리회로


```
<VHDL 구문>
     entity condition_example is
  2
        port (zero, one, sel : in std_logic;
  3
            z_out : out std_logic);
  4 end condition_example;
  5 architecture combi_logic4 of condition_example is
  6
      begin
  7
      z_out <= one when sel='1'
            else zero:
  8
  9
      end combi_logic4;
```

5

[제 6장 조합논리회로의 설계]

제2절 조건적 논리기능의 조합논리회로

2. 선택적 신호대입의 이용




```
[그림 6.5] 선택적 신호대입의 조합논리회로
<VHDL 구문>
  1 entity selective_example is
       port (zero, one, two three : in std_logic;
  2
  3
           sel: in std_logic_vector(1 downto 0);
  4
           z_out : out std_logic);
  5 end selective_example;
  6 architecture combi_logic5 of selective_example is
  7
     begin
  8
        with sel select
  9
        z_out <= zero when "00",
 10
              one when "01",
 11
              two when "10",
              three when others;
 12
 13
     end combi_logic5;
```

6

제2절 조건적 논리기능의 조합논리회로

3. if문의 이용



[그림 6.6] if문을 활용한 조합논리회로

```
<VHDL 구문>
     entity conditional_example is
  1
  2
        port (zero, one, sel: in boolean;
  3
            z_out : out boolean);
  4 end conditional_example;
     architecture combi_logic6 of conditional_example is
  5
  6
  7
       process (zero, one, sel)
  8
        begin
  9
         if sel then
 10
            z out <= one;
 11
          else
 12
            z out <= zero;
          end if:
 13
        end process;
 14
 15
       end combi_logic6;
```

[제 6장 조합논리회로의 설계]

8

제2절 조건적 논리기능의 조합논리회로


4. case문의 이용

```
<VHDL 구문>
  1 library ieee;
 2 use ieee.std_logic_1164.all;
 3 entity conditional_example is
       port (zero, one, two, three : in std_logic;
                                                        [그림 6.7] case문을 활용한 조합논리회로
 5
            sel: in std_logic_vector(1 downto 0);
 6
           z_out : out std_logic);
    end conditional_example;
     architecture combi_logic7 of conditional_example is
  9
     begin
 10
       process (zero, one, two, three, sel)
         begin
 11
 12
         case sel is
          when "00" => z out <= zero;
 13
 14
          when "01" => z_out <= one;
 15
          when "10" => z_out <= two;
 16
          when others => z_out <= three;
 17
          end case;
 18
        end process;
 19
      end combi_logic7;
```

제3절 반복논리기능을 활용한 조합논리회로

- 1. 함수와 프로시저문의 이용
- function문

```
<VHDL 구문>
  1
      entity function_example is
        port ( a : in bit_vector(2 downto 0);
  3
             z_out : out bit_vector(2 downto 0);
     end function_example;
     architecture combi_logic8 of function_example is
      function gate (in1, in2, in3 : bit) return bit is
  6
  7
      begin
  8
         return (in1 and in2) or in3;
  9
        end:
 10
        process (a)
 11
         begin
 12
           z_{out}(2) \le gate(a(0), a(1), a(2));
 13
           z_{out}(1) \le gate(a(1), a(2), a(0));
 14
           z_{out}(0) \le gate(a(2), a(0), a(1));
         end process;
 15
 16
      end combi_logic8;
```




[그림 6.8] 함수를 이용한 조합논리회로

9

[제 6장 조합논리회로의 설계]

제3절 반복논리기능을 활용한 조합논리회로

■ procedure문




```
<VHDL 구문>
     entity procedure example is
  1
  2
        port ( a : in bit_vector(2 downto 0);
                                                    [그림 6.9] procedure를 이용한 조합논리회로
  3
             z_out : out bit_vector(2 downto 0);
  4
     end procedure_example;
  5
     architecture combi_logic9 of procedure_example is
  6
      procedure gate (in1, in2, in3 : in bit; signal x : out bit) is
  7
       begin
  8
         x \le (in1 \text{ and } in2) \text{ or } in3;
  9
      end:
 10
       process (a)
 11
         begin
 12
           gate(a(0), a(1), a(2), z_out(2));
 13
           gate(a(1), a(2), a(0), z_out(1));
 14
           gate(a(2), a(0), a(1), z_out(0));
 15
         end process;
 16
      end combi logic9;
```

제3절 반복논리기능을 활용한 조합논리회로

2. loop문의 이용 ■ for ~ loop문 >z out(2) <VHDL 구문> [그림 6.10] loop문을 이용한 조합논리회로 entity forloop_example is 2 port (a : in std_logic_vector(3 downto 0); 3 z_out : out std_logic_vector(3 downto 0); 4 end forloop_example; 5 architecture combi_logic10 of forloop_example is 6 -- process statement 7 begin 8 process (a) 9 variable s : std_logic; 10 begin 11 s := '1';for i in 0 to 3 loop 12 s := a(i) and s; 13 14 z out(i) <= s; 15 end loop; 16 end process; 11 17 end combi_logic10;

[제 6장 조합논리회로의 설계]

제3절 반복논리기능을 활용한 조합논리회로



제3절 반복논리기능을 활용한 조합논리회로


3. generate문의 이용

```
<VHDL 구문>
  1 library ieee;
  2 use ieee.std_logic_1164.all;
     entity generate_example is
        port (enable : in std_logic;
  4
  5
            a: in std_logic_vector(3 downto 0);
           z_out : out std_logic_vector(3 downto 0);
  6
  7
     end generate_example;
  8
     architecture combi_logic12 of generate_example is
  9
      component enabff
                                                                       (4x1MUX)
 10
       port (enable, a : in std_logic;
                                                     [그림 6.12] generate문을 이용한 조합논리회로
           z : out std_logic);
 11
 12
        end component;
 13
        begin
 14
        g1: for i in 3 to 0 generate
 15
           u : enabff port map (enable, a(i) z_out(i));
 16
          end genertate g1;
        end process;
 17
                                                                                      13
 18
      end combi_logic12;
```

[제 6장 조합논리회로의 설계]

제4절 멀티플렉서(Multiplexer)의 설계

1. 다중 if문의 이용



제4절 멀티플렉서(Multiplexer)의 설계


```
<VHDL구문>
  library IEEE;
  use IEEE.STD_LOGIC_1164.all, IEEE.NUMERIC_STD.all;
  entity MUX4_1 is
                : in std_logic_vector(1 downto 0);
       A, B, C, D: in std_logic;
               : out std_logic);
  end MUX4_1;
 architecture DATAFLOW_example of MUX4_1 is
 1 process (SEL, A, B, C, D)
2 begin
3 if (SEL = "00") then
     Y \leq A;
5 elsif (SEL = "01") then
    Y <= B;
    elsif (SEL = "10") then
     Y <= C;
9
    else
10
      Y \leq D;
11
    end if;
12 end process;
                                          [그림 6.14] 4x1MUX의 합성회로
  end DATAFLOW_example;
```

[제 6장 조합논리회로의 설계]


15

제4절 멀티플렉서(Multiplexer)의 설계

2. when ~ else문의 이용




제4절 멀티플렉서(Multiplexer)의 설계



[제 6장 조합논리회로의 설계]

제4절 멀티플렉서(Multiplexer)의 설계

3. CASE문의 이용



제4절 멀티플렉서(Multiplexer)의 설계


```
<VHDL구문>
 library IEEE;
 use IEEE.STD_LOGIC_1164.all, IEEE.NUMERIC_STD.all;
 entity MUX4_1 is
  port (SEL
                 : in std_logic_vector(1 downto 0);
        A, B, C, D: in std_logic;
                : out std_logic);
 end MUX4 1;
 architecture CASE_example of MUX4_1 is
1 process (sel, A, B, C, D)
2 begin
3 case sel is
      when "00" => Y \le A;
      when "01" => Y <= B;
5
6
      when "10" => Y <= C;
7
      when others \Rightarrow Y \iff D;
    end case;
9 end process;
                                       [그림 6.14] 4x1MUX의 합성회로
  end CASE_example;
```

[제 6장 조합논리회로의 설계]

19

제4절 멀티플렉서(Multiplexer)의 설계

4. with ~ select문의 이용



제4절 멀티플렉서(Multiplexer)의 설계


```
<VHDL구문>
 library IEEE;
 use IEEE.STD_LOGIC_1164.all, IEEE.NUMERIC_STD.all;
 entity MUX4_1 is
  port (SEL
               : in std_logic_vector(1 downto 0);
       A, B, C, D: in std_logic;
       Υ
                : out std_logic);
 end MUX4_1;
 architecture WITHSELECT_example of MUX4_1 is
  begin
1
    with sel select
2
     Y <= A when "00".
3
         B when "01",
4
         C when "10",
         D when "11",
         A when others:
 end WITHSELECT_example;
                                  [그림 6.14] 4x1MUX의 합성회로
```

21

[제 6장 조합논리회로의 설계]

제5절 디코더(Decoder)의 설계

1. 다중 if문의 이용



[그림 6.15] Decoder의 개념 (a) 기호 (b)진리표


제5절 디코더(Decoder)의 설계

```
<VHDL구문>
 library IEEE;
 use IEEE.STD_LOGIC_1164.all, IEEE.NUMERIC_STD.all;
 entity DECODER3_8 is
  port (A: in integer range 0 to 7;
        Y: out std_logic_vector(7 downto 0));
 end DECODER3_8;
 architecture DATAFLOW_example of DECODER3_8 is
  begin
1 process (A)
2 begin
3 if (A = 1) then Y \le 000000001;
    elsif (A = 2) then Y <= "00000010";
5 elsif (A = 3) then Y <= "00000100";
    elsif (A = 4) then Y \le "00001000";
    elsif (A = 5) then Y \le "00010000";
    elsif (A = 6) then Y \le "00100000";
    elsif (A = 3) then Y \le "01000000";
                                                                                  Y(1)
10
      else Y <= "10000000";
11
      end if;
     end process;
                                                 [그림 6.16] 3x8Decoder의 합성회로
  end DATAFLOW_example;
                                                                                               23
```

[제 6장 조합논리회로의 설계]

제5절 디코더(Decoder)의 설계

2. WHEN ~ ELSE문의 이용



[그림 6.15] Decoder의 개념 (a) 기호 (b)진리표


제5절 디코더(Decoder)의 설계

```
<VHDL구문>
 library IEEE;
 use IEEE.STD_LOGIC_1164.all, IEEE.NUMERIC_STD.all;
 entity DECODER3_8 is
  port (A: in integer range 0 to 7;
       Y: out std_logic_vector(7 downto 0));
 end DECODER3 8;
 architecture WHENELSE_example of DECODER3_8 is
  begin
   Y \le 00000001 when A = 0 else
2
       "00000010" when A = 1 else
       "00000100" when A = 2 else
3
       "00001000" when A = 3 else
4
5
       "00010000" when A = 4 else
       "00100000" when A = 5 else
6
       "01000000" when A = 6 else
       "10000000";
                                          [그림 6.16] 3x8Decoder의 합성회로
                                                                      25
 end WHENELSE_example;
```

[제 6장 조합논리회로의 설계]

제5절 디코더(Decoder)의 설계

3. CASE문의 이용



[그림 6.15] Decoder의 개념 (a) 기호 (b)진리표


제5절 디코더(Decoder)의 설계

```
<VHDL구문>
 library IEEE;
 use IEEE.STD_LOGIC_1164.all, IEEE.NUMERIC_STD.all;
 entity DECODER3_8 is
  port (A: in integer range 0 to 7;
      Y: out std_logic_vector(7 downto 0));
 end DECODER3_8;
 architecture CASE_example of DECODER3_8 is
  begin
1 process (A)
2 begin
3
   case A is
    when 0 => Y <= "00000001";
5
    when 1 => Y <= "00000010";
    when 2 => Y <= "00000100":
6
    when 3 => Y <= "00001000";
    when 4 => Y <= "00010000";
    when 5 \Rightarrow Y \le "00100000";
10
     when 6 => Y <= "01000000";
     when 7 => Y <= "10000000";
11
                                                  [그림 6.16] 3x8Decoder의 합성회로
12
      end case;
13 end process;
  end CASE_example;
                                                                                             27
```

[제 6장 조합논리회로의 설계]

제5절 디코더(Decoder)의 설계

4. WITH ~ SELECT문의 이용



[그림 6.15] Decoder의 개념 (a) 기호 (b)진리표

제5절 디코더(Decoder)의 설계


```
<VHDL구문>
 library IEEE;
 use IEEE.STD_LOGIC_1164.all, IEEE.NUMERIC_STD.all;
 entity DECODER3_8 is
  port (A: in integer range 0 to 7;
      Y: out std_logic_vector(7 downto 0));
 end DECODER3_8;
 architecture WITH_SELECT_example of DECODER3_8 is
  begin
   with A select
    Y <= "00000001" when 0,
3
       "00000010" when 1,
4
       "00000100" when 2,
5
       "00001000" when 3,
6
       "00010000" when 4,
7
       "00100000" when 5,
8
       "01000000" when 6,
       "10000000" when 7,
9
        "00000000" when others;
                                            [그림 6.16] 3x8Decoder의 합성회로
 end WITH_SELECT_example;
                                                                                29
```

[제 6장 조합논리회로의 설계]

제5절 디코더(Decoder)의 설계

5. Enable 기능의 디코더 설계

[표 6.1]Enable기능의 3x6디코더 진리표






제5절 디코더(Decoder)의 설계

```
<VHDL구문>
  library IEEE;
  use IEEE.STD_LOGIC_1164.all, IEEE.NUMERIC_STD.all;
  entity EN_DECODER3_6 is
   port (A: in integer range 0 to 7;
      Y: out std_logic_vector(7 downto 0));
  end EN_DECODER3_6;
  architecture CASE_example of EN_DECODER3_6 is
1 process (A)
2 begin
   if (En = '0') then
3
    Y<= "000000"
5
    else
6
     case A is
      when 0 => Y <= "000001";
7
8
      when 1 => Y <= "000010";
9
      when 2 => Y <= "000100";
10
       when 3 => Y <= "001000";
       when 4 => Y <= "010000";
12
       when 5 \Rightarrow Y \le "100000";
13
       when others \Rightarrow Y <= "000000";
14
                                                      [그림 6.17] Enable_Decoder의 합성회로
       end case;
15
    end if;
16 end process;
                                                                                                       31
  end CASE_example;
```

[제 6장 조합논리회로의 설계]


제6절 인코더(Encoder)의 설계

1. 다중 if문의 이용



[그림 6.18] Encoder의 개념 (a) 기호 (b)진리표


제6절 인코더(Encoder)의 설계



[제 6장 조합논리회로의 설계]

제6절 인코더(Encoder)의 설계

2. WHEN ~ ELSE문의 이용



[그림 6.18] Encoder의 개념 (a) 기호 (b)진리표


제6절 인코더(Encoder)의 설계

```
<VHDL구문>
 library IEEE;
 use IEEE.STD_LOGIC_1164.all, IEEE.NUMERIC_STD.all;
 entity ENCODER8_3 is
  port (A: in std_logic_vector(7 downto 0);
       Y: out std_logic_vector(2 downto 0));
 end ENCODER8_3;
 architecture WHEN_ELSE_example of ENCODER8_3 is
   Y \le 000" when A = 00000001" else
       "001" when A = "00000010" else
2
       "010" when A = "00000100" else
3
4
       "011" when A = "00001000" else
5
       "100" when A = "00010000" else
       "101" when A = "00100000" else
6
       "110" when A = "01000000" else
       "111" when A = "10000000" else
       "xxx";
 end WHEN_ELSE_example;
                                                [그림 6.19] 8x3Encoder회로의 합성결과
```

[제 6장 조합논리회로의 설계]

제6절 인코더(Encoder)의 설계

3. CASE문의 이용



[그림 6.18] Encoder의 개념 (a) 기호 (b)진리표


제6절 인코더(Encoder)의 설계

```
<VHDL구문>
  library IEEE;
  use IEEE.STD_LOGIC_1164.all, IEEE.NUMERIC_STD.all;
  entity ENCODER8_3 is
   port (A : in std_logic_vector(7 downto 0);
      Y: out std_logic_vector(2 downto 0));
  end ENCODER8_3;
  architecture CASE_example of ENCODER8_3 is
  begin
1
  process (A)
2 begin
3
   case A is
    when "00000001" => Y <= "000";
5
    when "00000010" => Y <= "001";
6
    when "00000100" => Y <= "010";
    when "00001000" => Y <= "011";
7
    when "00010000" => Y <= "100";
8
    when "00100000" => Y <= "101";
10
     when "01000000" => Y <= "110";
     when "10000000" => Y <= "111";
11
12
     when others => Y <= "xxx";
13
     end case;
                                                [그림 6.19] 8x3Encoder회로의 합성결과
14
   end process;
                                                                                            37
  end CASE_example;
```

[제 6장 조합논리회로의 설계]

제6절 인코더(Encoder)의 설계

4. WITH ~ SELECT문의 이용



[그림 6.18] Encoder의 개념 (a) 기호 (b)진리표


제6절 인코더(Encoder)의 설계

```
<VHDL구문>
 library IEEE;
 use IEEE.STD_LOGIC_1164.all, IEEE.NUMERIC_STD.all;
 entity ENCODER8_3 is
  port (A: in std_logic_vector(7 downto 0);
      Y: out std_logic_vector(2 downto 0));
 end DECODER3_8;
 architecture WITH_SELECT_example of ENCODER8_3 is
  begin
   with A select
   Y <= "000" when "00000001",
   Y <= "001" when "00000010",
   Y <= "010" when "00000100",
   Y <= "011" when "00001000",
   Y <= "100" when "00010000",
   Y <= "101" when "00100000",
   Y <= "110" when "01000000",
   Y <= "111" when "10000000",
     Y <= "XXX" when others:
 end WITH_SELECT_example;
                                                                                39
                                     [그림 6.19] 8x3Encoder회로의 합성결과
```

[제 6장 조합논리회로의 설계]

제6절 인코더(Encoder)의 설계

5. FOR ~ LOOP문의 이용



[그림 6.18] Encoder의 개념 (a) 기호 (b)진리표

제6절 인코더(Encoder)의 설계

```
<VHDL 구문>
   library IEEE;
   use IEEE.STD_LOGIC_1164.all, IEEE.NUMERIC_STD.all;
    entity ENCODER8_3 is
      port ( a : in std_logic_vector(7 downto 0);
          y: out std_logic_vector(2 downto 0);
    end ENCODER8_3;
    architecture FOR_LOOP_example of ENCODER8_3 is
      process (a)
 1
        variable n : integer range 0 to 7;
 2
  3
        variable test : std_logic_vector(7 down
         test := "00000001";
  6
           y <= "xxx"
        for n in 0 to 7 loop
          if (a = test) then
           y <= to_unsigned(n, 3);
 10
            exit;
           end if;
 11
 12
          test := shift_left(test, 1);
 13
         end loop;
                                                  [그림 6.19] 8x3Encoder회로의 합성결과
 14
       end process;
                                                                                                41
 15
     end FOR_LOOP_example;
```

[제 6장 조합논리회로의 설계]

제7절 ALU(Arithmetic Logic Unit)의 설계

[표 6.3] ALU의 기능표

S4	S3	\$2	S1	S0	Cin	동 작	기 능	관련 장치
0	0	0	0	0	0	Y <= A	전달 A	산술 장치
0	0	0	0	0	1	Y <= A + 1	증가	
0	0	0	0	1	0	Y <= A + B	뎟셍	
0	0	0	0	1	1	Y <= A + B +1	캐리덕하기	
0	0	0	1	0	0	Y <= A + B	B의 1의 보수 더하기	
0	0	0	1	0	1	$Y \leftarrow A + \overline{B} + 1$	뺄셈	
0	0	0	1	1	0	Y <= A - 1	강소 A	
0	0	0	1	1	1	Y <= A ₊	전달 A	
0	0	1	0	0	0	$Y \Leftarrow A \text{ and } B$	AND	논리 장치
0	0	1	0	1	0	Y <= A or B	OR	
0	0	1	1	0	0	Y <= A xor B	XOR	
0	0	1	1	1	0	Y <= <u>A</u>	A의 부정	
0	0	0	0	0	0	Y <= A	전달 A	쉬프터 장치
0	1	0	0	0	0	Y <= shl A	좌측 이동 A	
1	0	0	0	0	0	Y <= shr A	우측 이동 A	
1	1	0	0	0	0	Y <= 0	전달 0	

제7절 ALU(Arithmetic Logic Unit)의 설계

```
<VHDL 구문>
  library IEEE;
  use IEEE.STD_LOGIC_1164.all, IEEE.NUMERIC_STD.all;
  entity combi_ALU is
   port (sel
              : in std_logic_vector(4 downto 0);
        carryin: in std_logic;
         A, B : in std_logic_vector (7 downto 0);
               : out std_logic_vector (7 downto 0));
  end combi_ALU;
   architecture ALU_example of combi_ALU is
2
    begin
3
     process (sel, A, B, carryin)
4
      variable sel0_1_carryin: std_logic_vector(2 downto 0);
5
      variable LogicUnit, ArithUnit, ALU_NoShift: std_logic_vector (7 downto 0);
6
   Logic_Unit: case sel(1 downto 0) is -- logic unit에 대한 동작
8
       when "00" => LogicUnit := A and B;
       when "01" => LogicUnit := A or B;
9
        when "10" => LogicUnit := A xor B;
10
        when "11" => LogicUnit := not A;
11
12
        when others => LogicUnit := (others => 'X');
13
       end case Logic_Unit;
     sel0_1_carryin := sel(1 downto 0) & carryin;
```

[제 6장 조합논리회로의 설계]

43

제7절 ALU(Arithmetic Logic Unit)의 설계

```
Arith Unit: case sel0 1 carryin) is
                                         -- arithmetic unit에 대한 동작
         when "000" => ArithUnit := A;
16
         when "001" => ArithUnit := A + 1;
17
18
         when "010" => ArithUnit := A + B;
         when "011" => ArithUnit := A + B + 1;
19
         when "100" => ArithUnit := A + not B;
20
21
         when "101" => ArithUnit := A - B;
22
         when "110" => ArithUnit := A - 1;
23
         when "111" => ArithUnit := A;
         when others => ArithUnit := (others => 'X');
24
25
       end case Arith_Unit;
     LA_Multi: if (sel(2) = '1') then --Logic Unit와 Arithmetic Unit의 복합기능의 기술
       ALU_NoShift := LogicUnit;
27
28
       ALU NoShift := ArithUnit:
29
                                                                     Sel(4:0)
30
     end if LA_Multi;
    Shift: case sel(4 downto 3) is
                                    -- shift 동작기능의 기술
      when "00" => Y <= ALU_Noshift;
32
33
       when "01" => Y <= shift_left(ALU_Noshift, 1);</pre>
      when "10" => Y <= shift_right(ALU_Noshift, 1);</pre>
34
      when "11" => Y \le (others => '0');
                                                                            [그림 6.23] ALU 회로의 구조
      when others \Rightarrow Y <= (others \Rightarrow 'X');
    end case Shift;
    end process;
39 end ALU example;
                                                                                                                           44
```