


1. Subthreshold current 수식은 유사해 보임.

$I_{ds} \propto \exp(V_{gs})$ 이므로 양변에 \log 를 취하면
 $\log I_{ds} \propto V_{gs}$ 꼴로 전류가 증가한다.

V_{gs} 가 증가할수록 Surface에 전자의 양이 기하급
 으로 증가함에 따라 I_{ds} 도 기하급으로 증가한다.



여기서 $\Delta Q_1 = C_{core}(\Delta V_{gs} - \Delta \phi_s)$
 $\Delta Q_2 = C_{dep}(\Delta \phi_s)$ 이다.

두 캐패시터가 직렬이므로 charge가
 같아. $\Delta Q_1 - \Delta Q_2 = 0$ 이다.

$\therefore C_{core}(\Delta V_{gs} - \Delta \phi_s) - C_{dep}(\Delta \phi_s) = 0$ 이고.

$C_{core}(1 - \frac{\Delta \phi_s}{\Delta V_{gs}}) - C_{dep}(\frac{\Delta \phi_s}{\Delta V_{gs}}) = 0$ 가 된다

$\frac{\Delta \phi_s}{\Delta V_{gs}} = \frac{C_{core}}{C_{core} + C_{dep}} = \frac{d\phi_s}{dV_{gs}}$ 인데 이를

$\frac{1}{n}$ 로 정의할 수 있다. 즉 $n = 1 + \frac{C_{dep}}{C_{core}}$ 가 된다.

$\frac{d\phi_s}{dV_{gs}} = \frac{C_{core}}{C_{core} + C_{dep}}$ 를 양변 곱해서

$\phi_s = C_1 + \frac{V_{gs}}{n}$ 이다

I_{ds} 는 n_s 이 비례하고 n_s 은 $e^{\frac{q\phi_s}{kT}}$ 에 비례
 하므로 $I_{ds} \propto e^{\frac{q\phi_s}{kT}} \propto e^{\frac{q}{kT}(C_1 + \frac{V_{gs}}{n})}$ 이다.

$I_{ds} = 100nA \cdot \frac{W}{L}$ 일때를 V_t 로 정의할기
 때문에 V_{gs} 대신 V_t 를 대입한 I_{ds} 가

$100nA \cdot \frac{W}{L}$ 이면 된다.

$e^{\frac{q}{kT}(C_1 + \frac{V_{gs}}{n})} = e^{\frac{qC_1}{kT} + \frac{qV_{gs}}{nkt}}$ 이므로

$e^{\frac{qC_1}{kT}} \cdot e^{\frac{qV_{gs}}{nkt}}$ 인데 $e^{\frac{qC_1}{kT}}$ 은 C_2 라고 두자.

$I_{ds} = C_2 e^{\frac{qV_{gs}}{nkt}}$ 이므로 $100nA \cdot \frac{W}{L} = C_2 e^{\frac{qV_t}{nkt}}$

따라서 $C_2 = 100 \cdot \frac{W}{L} \cdot e^{-\frac{qV_t}{nkt}} [nA]$ 이다.

$I_{ds} = 100 \cdot \frac{W}{L} \cdot e^{\frac{q(V_{gs}-V_t)}{nkt}}$ 를 얻을 수 있다.

2. Subthreshold current를 낮추기 위해, 또는
 subthreshold swing S를 낮추기 위해 필요한
 바람직한 MOSFET 설계 조건은 무엇일까?

특히, short-channel 소자에서의 DIBL 효과를
 감소시키, 바람직한 설계 조건은 무엇일까?

$n = 1 + \frac{C_{dep}}{C_{core}}$ 에서 n 가 1일때 가장 바람직하다.

n 를 줄이기 위해서는 C_{dep} 를 줄이거나 C_{core} 를 키워야
 한다.

C_{core} 를 키우기 위해서는 T_{ox} 를 줄이면 될 것이다.

$(C_{core} = \frac{\epsilon_{oxe}}{T_{oxe}})$

C_{dep} 를 줄이기 위해서는 W_{dep} 를 늘리면 되므로

p Type substrate doping density를 늘린다.

하지만 short channel 소자에서는 W_{dep} 를 키우는
 게 바람직하지 못하다. 소자 scaling 시
 W_{dep} 를 $\frac{1}{k}$ 배 해줘야 하기 때문이다.

3. MOSFET 기반 IC에서 콤팩트한 모델링
 off-current 측면에서 우려되는 점은 무엇인가?
 이유와 함께 설명해 보시오.

Subthreshold swing S는 가솔기의 영속값이므로
 작아야 할 것이다.

$S = \frac{dV_{gs}}{d \log I_{ds}} = \ln 10 \frac{dV_{gs}}{d \ln I_{ds}} = 2.3 \cdot \frac{kT}{q} \cdot n$

$= 2.3 \cdot 25mV \cdot n = 60mV \cdot n \cdot \frac{T}{300K}$ 이므로

T가 증가시 S가 증가하므로 $\log I_{ds} / V_{gs}$ 기울
 가 완만해져 게이트 변화에 current 변동이 커져
 성능이 나빠진다.

4. short-channel MOSFET 에서 hot-electron 이 떠온 interface trap state가 증가 할시 off-current 특성은 어떻게 될지, sub threshold 특성은 어떻게 될지 논하시오.

MOSFET 제2차 oxide 하단부에 계면특성이 clean 해야한다. (특이적인 interface trap state가 유발되어 성능도 저하)

interface trap state 이 의해 커패시터 성분이 생기고 이는 C_{dep} 과 연결로 존재하게

때문에 $\eta = 1 + \frac{C_{dep} + C_{it}}{C_{oxe}}$ 가 된다.

따라서 interface trap 이 증가하면

(hot electron 이 의해) 문턱전압과 전류 전압 그래프의 기울기가 바뀌게 된다.

⇒ 악화되는 쪽으로.