



دانشگاه صنعتی شریف
دانشکده مهندسی کامپیوتر

عنوان:

گزارش آزمایش ششم

اعضای گروه

کیارش شجاعی ارانی

سینا فعالیت

پارسا ملکیان

نام درس

آزمایشگاه طراحی سامانه‌های رقمی

نیم‌سال تابستان ۱۴۰۵

نام استاد درس

دکتر اجلالی

۱ مقدمه

ضرب مستقیم دودویی به روش «شیفت و جمع» در هر مرحله یک بیت ضریب را بررسی می‌کند و برای یک ضریب N بیتی به N مرحله‌ی محاسباتی نیاز دارد. روش بوث با بررسی دو بیت متوالی ضریب، دنباله‌های یک را به تفاضل دو توان از دو تبدیل می‌کند و ضرب اعداد علامت‌دار مکمل دو را با یک فرایند یکنواخت انجام می‌دهد. این روش نخستین بار توسط اندرو بوث معرفی شد.

هدف آزمایش پنجم، طراحی یک ضرب‌کننده‌ی بوث با جداسازی مسیر داده^۱ و واحد واپایش^۲ است. صورت آزمایش همچنین تصریح می‌کند که شیفت‌دهنده باید بتواند در یک نبض ساعت بیش از یک بیت به راست شیفت دهد. طرح حاضر این شرط را با یک شیفت‌دهنده‌ی بشکه‌ای^۳ ترکیبی و یک نقشه‌ی مرز بوث برآورده می‌کند.

۲ مبانی الگوریتم بوث

در الگوریتم بوث، ثبات Q ضریب و بیت Q_{-1} مقدار قبلی کم‌ارزش‌ترین بیت ضریب را نگه می‌دارد. در آغاز $Q_{-1} = 0$ است. جدول ۱ عملیات متناظر با زوج Q_0, Q_{-1} را نشان می‌دهد.

جدول ۱: انتخاب عملیات در الگوریتم بوث

عملیات روی انباری A	زوج Q_0, Q_{-1}
بدون تغییر	۰۰
$A \leftarrow A + M$	۰۱
$A \leftarrow A - M$	۱۰
بدون تغییر	۱۱

پس از عملیات جدول، ثبات ترکیبی Q, Q_{-1}, A به صورت حسابی به راست شیفت می‌خورد. برای نمونه، $7 = 00000111_2$ را می‌توان به صورت $1 - 8$ نوشت؛ بنابراین ضرب M در 7 به جای سه جمع متوالی، با یک تفریق در ابتدای دنباله‌ی یک‌ها و یک جمع در انتهای آن نمایش داده می‌شود. این تفسیر مبنای پرش چندبیتی در طرح حاضر است.

^۱Datapath
^۲Control Unit
^۳Barrel Shifter

۳ معماری کل سامانه

پیکربندی فعلی با پارامتر $N = 8$ کار می‌کند. هر عملوند هشت‌بیتی علامت‌دار و حاصل ضرب شانزده‌بیتی است. بازه‌ی ورودی از ۱۲۸- تا ۱۲۷+، کمینه‌ی حاصل ممکن ۱۶۲۵۶- و بیشینه‌ی حاصل ممکن ۱۶۳۸۴+ است. جدول ۲ مسئولیت هر پرونده را خلاصه می‌کند.

جدول ۲: پیمانه‌ها و مسئولیت آن‌ها در طرح

پرونده	مسئولیت
barrel_ashr.v	شیفت حسابی راست با فاصله‌ی متغیر
skip_encode.v	محاسبه‌ی فاصله تا نزدیک‌ترین مرز آینده‌ی بوث
booth_datapath.v	نگهداری ثبات‌ها، جمع یا تفریق، محاسبه‌ی پرش و تولید حاصل
booth_control.v	ماشین حالت و تولید سیگنال‌های Load، Step و Done
booth_multiplier.v	اتصال واحد واپایش و مسیر داده در پیمانه‌ی سطح بالا
booth_multiplier_tb.v	آزمون‌گر خودکنترل هدفمند و جامع

رابط خارجی شامل Clk، بازنشانی فعال‌پایین RstN، پالس Start، دو عملوند، خروجی Product و پالس یک‌چرخه‌ای Done است. واحد واپایش دو سیگنال Load و Step را به مسیر داده می‌فرستد و مسیر داده با LastStep پایان محاسبه را اعلام می‌کند.

۱-۳ اتصال واحد واپایش و مسیر داده

خطوط ۲۲ تا ۴۱ پرونده‌ی booth_multiplier.v اتصال دقیق دو بخش را نشان می‌دهند. شماره‌های کنار فهرست زیر همان شماره‌خط‌های پرونده‌ی اصلی‌اند.

```

22     booth_control u_control (
23         .Clk(Clk),
24         .RstN(RstN),
25         .Start(Start),
26         .LastStep(LastStep),
27         .Load(Load),
28         .Step(Step),
29         .Done(Done)
30     );
31
32     booth_datapath #(N(N)) u_datapath (
33         .Clk(Clk),
34         .RstN(RstN),
35         .Load(Load),
36         .Step(Step),
37         .Multiplicand(Multiplicand),
38         .Multiplier(Multiplier),
39         .Product(Product),
40         .LastStep(LastStep)
41     );

```

۴ طراحی مسیر داده

مسیر داده ثابت‌های A ، Q ، Q_{-1} ، M ، Remaining و Bmap را نگه می‌دارد. A به جای هشت بیت، نه بیت دارد. این بیت نگهبان برای حالتی ضروری است که در میانه‌ی الگوریتم مقدار $-(128) = -(-128)$ تولید می‌شود؛ مقدار $128+$ در قالب علامت‌دار هشت‌بیتی قابل نمایش نیست، اما در نه بیت بدون سرریز نگه‌داری می‌شود.

در چرخه‌ی بارگذاری، A و Q_{-1} صفر، Q برابر ضریب، M برابر مضروب و Remaining برابر هشت می‌شوند. در هر مرحله‌ی محاسبه، ابتدا عملیات بوث روی A انجام می‌شود؛ سپس ثابت ترکیبی و نقشه‌ی مرزها به اندازه‌ی فاصله‌ی محاسبه‌شده شیفت می‌خورند و همان فاصله از Remaining کم می‌شود.

۱-۴ انتخاب جمع، تفریق و فاصله‌ی شیف

خطوط ۳۱ تا ۵۵ پرونده‌ی booth_datapath.v منطق تصمیم بوث، ایجاد نقشه‌ی مرز، محاسبه‌ی فاصله و تشخیص آخرین مرحله را پیاده‌سازی می‌کنند.

```
31    // Booth pair 01 adds, 10 subtracts, and 00/11 only shift.
32    wire DoAdd = (~Q[0]) & Q_1;
33    wire DoSub = Q[0] & ~Q_1;
34
35    // Sign extension preserves negative M values in the wider accumulator.
36    wire [N:0] MExt = {M[N-1], M};
37
38    wire [N:0] AOp = DoSub ? (A - MExt) : DoAdd ? (A + MExt) : A;
39
40    // A set bit marks a Booth transition: Q[i] XOR Q[i-1], with Q[-1]=0.
41    // The map shifts with Q so bit zero always describes the current position.
42    wire [N-1:0] BmapInit = Multiplier ^ {Multiplier[N-2:0], 1'b0};
43
44    // The leading zero lets the encoder return N when no boundary remains.
45    wire [DistW-1:0] Raw;
46
47    skip_encode #(.MapW(N+1)) u_encode (
48        .Map({1'b0, Bmap}),
49        .Dist(Raw)
50    );
51
52    // Cap the skip at the number of unprocessed multiplier bits.
53    wire [DistW-1:0] Dist = (Raw < Remaining) ? Raw : Remaining;
54
55    assign LastStep = (Dist == Remaining);
```

رابطه‌ی ایجاد نقشه‌ی مرز را می‌توان به صورت زیر نوشت:

$$B_i = Q_i \oplus Q_{i-1}, \quad Q_{-1} = 0. \quad (1)$$

بیت یک در B_i یعنی بین دو بیت مجاور ضریب تغییر رخ داده و در آن موقعیت یک جمع یا تفریق بوث لازم است. رمزگذار، کوچک‌ترین اندیس یک بزرگ‌تر از صفر را انتخاب می‌کند. اندیس صفر به عملیات همین مرحله مربوط است و نباید فاصله‌ی پرش را صفر کند. اگر مرز دیگری وجود نداشته باشد، فاصله‌ی پیش‌فرض برابر N است و سپس با Remaining محدود می‌شود.

۲-۴ شیفت‌دهنده‌ی بشکه‌ای

شیفت‌دهنده‌ی barrel_ashr.v یک مدار ترکیبی پارامتری است. خطوط ۱۲ تا ۱۶ با بررسی بیت‌های مقدار شیفت، جابه‌جایی‌های ۱، ۲، ۴، ۸ و در صورت نیاز ۱۶ بیتی را آبشاری اعمال می‌کنند.

```

12    always @* begin
13        dout = din;
14        for (k = 0; k < AmountW; k = k + 1)
15            if (amt[k]) dout = $signed(dout) >>> (1 << k);
16    end

```

استفاده از عملگر >>> روی مقدار تبدیل‌شده به علامت‌دار، بیت علامت را در شیفت راست حفظ می‌کند. یک نمونه‌ی ۱۸ بیتی برای A, Q, Q_{-1} و یک نمونه‌ی ۹ بیتی برای نقشه‌ی مرزها به کار رفته است. ورودی نمونه‌ی دوم با صفر آغاز می‌شود؛ بنابراین شیفت حسابی آن برای نقشه مانند شیفت منطقی عمل می‌کند.

۳-۴ نمونه‌ی مرحله‌به‌مرحله

برای $M = 3$ و $Q = 7$ ، نقشه‌ی اولیه برابر ۱۰۰۱۰۰۰۰ است. جدول ۳ دو مرحله‌ی محاسبه را نشان می‌دهد. این نتیجه با رابطه‌ی $21 = 3 \times (8 - 1)$ سازگار است.

جدول ۳: ردیابی مسیر داده برای ضرب ۳ در ۷

وضعیت	زوج بوث	عملیات	فاصله	باقی مانده	حاصل معتبر
پس از بارگذاری	۱۰	تفریق ۳	۳	۸	خیر
پس از مرحله ۱	۰۱	جمع ۳	۵	۵	خیر
پس از مرحله ۲	—	پایان	—	۰	۲۱

۵ طراحی واحد واپایش

۵-۱ فرض‌های طراحی و انواع حالت‌های ماشین حالت

طرح به صورت پارامتری نوشته شده است، اما مقدار پیش‌فرض پارامتر N برابر ۸ در نظر گرفته می‌شود. همچنین به دلیل استفاده از برش $\text{Multiplier}[N-2:0]$ در تشکیل نقشه‌ی مرز بوث، فرض شده است که $N \geq 2$ باشد؛ بنابراین پیکربندی یک‌بیتی در محدوده‌ی این پیاده‌سازی نیست.

واحد واپایش یک ماشین حالت متناهی چهارحالت با ترتیب $\text{IDLE} \rightarrow \text{LOAD} \rightarrow \text{CALC} \rightarrow \text{REPORT} \rightarrow \text{IDLE}$ و از نوع مور است، زیرا خروجی‌های واپایشی فقط از حالت جاری به دست می‌آیند. چهار نوع حالت آن عبارت‌اند از: حالت انتظار IDLE ، حالت بارگذاری LOAD ، حالت محاسبه CALC و حالت اعلام نتیجه REPORT . در حالت IDLE پالس Start پذیرفته می‌شود؛ در LOAD عملوندها بارگذاری می‌شوند؛ در CALC سیگنال Step تا فعال شدن LastStep یک است؛ و در REPORT خروجی Done برای یک چرخه فعال می‌شود. خطوط ۱۲ تا ۲۸ پرونده‌ی `booth_control.v` این رفتار را نشان می‌دهند.

```

12    localparam IDLE = 2'd0, LOAD = 2'd1, CALC = 2'd2, REPORT = 2'd3;
13
14    reg [1:0] State;
15
16    always @(posedge Clk or negedge RstN) begin
17        if (!RstN) State <= IDLE;
18        else case (State)
19            IDLE: State <= Start ? LOAD : IDLE;
20            LOAD: State <= CALC;
21            CALC: State <= LastStep ? REPORT : CALC;
22            REPORT: State <= IDLE;
23        endcase
24    end
25
26    assign Load = (State == LOAD);
27    assign Step = (State == CALC);
28    assign Done = (State == REPORT);

```

بازنشانی RstN ناهمگام و فعال پایین است. پالس Start هنگام مشغول بودن مدار اثری ندارد و حاصل تا چرخه‌ی بارگذاری بعدی در ثبات‌های مسیر داده باقی می‌ماند.

۶ آزمون و ارزیابی

آزمون‌گر booth_multiplier_tb.v با دوره‌ی ساعت ۱۰ نانوثانیه، ابتدا حالت‌های مرزی و الگوهای هدفمند را اجرا می‌کند و سپس تمام زوج‌های ورودی هشت‌بیتی را می‌آزماید. برای هر زوج، حاصل مدار پس از Done با عبارت ضرب علامت‌دار وریلاگ مقایسه می‌شود. خطوط ۱۴۴ تا ۱۶۰ پرونده‌ی آزمون‌گر حلقه‌ی جامع و گزارش پایانی را نشان می‌دهند.

```

144         for (i = 0; i < 256; i = i + 1)
145             for (j = 0; j < 256; j = j + 1)
146                 do_mul(i[N-1:0], j[N-1:0]);
147
148     $display(" %0d products checked against Verilog signed multiply", Runs);
149     $display("");
150     $display("--- cycle cost per multiply (CALC steps only) ---");
151     $display(" plain shift-and-add / 1-bit Booth: %0d steps always", N);
152     $display(" this design: min %0d, max %0d, average %0.2f (%0.1f%% of it)"
153             MinSteps, MaxSteps, SumSteps * 1.0 / Runs,
154             SumSteps * 100.0 / (Runs * N));
155
156     $display("");
157     if (Errors == 0)
158         $display("===== PASS: booth_multiplier clean =====");
159     else
160         $display("===== FAIL: %0d error(s) =====", Errors);

```

۱-۶ نتایج شبیه‌سازی

منابع فعلی با Icarus Verilog و گزینه‌های Wall و -g2005-sv- کامپایل و اجرا شدند. هر $256 \times$ $256 = 65,536$ زوج ورودی با مرجع مقایسه شد و پیام نهایی PASS بود. جدول ۴ بخشی از حالت‌های هدفمند و تعداد مراحل CALC آن‌ها را نشان می‌دهد.

کمینه‌ی مراحل محاسباتی ۱، بیشینه ۸ بود. روش شیفت و جمع یا بوث یک‌بیتی برای ورودی هشت‌بیتی همواره ۸ مرحله نیاز دارد. بنابراین نسبت میانگین مراحل طرح حاضر برابر است با:

$$\frac{4.50}{8} \times 100 = 56.25\% . \quad (2)$$

این مقایسه فقط چرخه‌های CALC را در نظر می‌گیرد؛ چرخه‌های ثابت بارگذاری و گزارش در هر دو نتیجه‌ی این محاسبه وارد نشده‌اند.

جدول ۴: نمونه‌هایی از نتایج آزمون هدفمند

ضرب	حاصل	مراحل محاسباتی
0×0	۰	۱
3×7	۲۱	۲
-3×5	-۱۵	۴
-128×-128	۱۶۳۸۴	۲
-128×127	-۱۶۲۵۶	۲
85×-86	-۷۳۱۰	۸
5×-1	-۵	۱

```

--- directed cases ---
0 * 0 = 0 steps: 1 zero
0 * -128 = 0 steps: 2 zero x min
1 * 1 = 1 steps: 2 one
-1 * -1 = 1 steps: 1 -1 x -1
3 * 5 = 15 steps: 4 small positive
-3 * 5 = -15 steps: 4 negative x positive
3 * -5 = -15 steps: 3 positive x negative
-3 * -5 = 15 steps: 3 negative x negative
3 * 7 = 21 steps: 2 run of ones in Q
-128 * 2 = -256 steps: 3 min x 2: overflows an N-bit accumulator
-128 * -128 = 16384 steps: 2 min x min: largest product
127 * 127 = 16129 steps: 2 max x max
-128 * 127 = -16256 steps: 2 min x max
85 * -86 = -7310 steps: 8 alternating bits: worst case
5 * -1 = -5 steps: 1 all ones multiplier: best case
directed cases clean


--- exhaustive: all 65536 signed operand pairs ---
65536 products checked against Verilog signed multiply

--- cycle cost per multiply (CALC steps only) ---
plain shift-and-add / 1-bit Booth: 8 steps always
this design: min 1, max 8, average 4.50 (56.2% of it)


===== PASS: booth_multiplier clean =====
booth_multiplier_tb.v:161: $finish called at 4916080000 (1ps)

```

شکل ۱: خروجی تست



شکل ۲: شکل موج یک اجرای کامل ضرب‌کننده در شبیه‌سازی





شکل ۳: ادامه شکل موج یک اجرای کامل ضرب‌کننده در شبیه‌سازی

۷ سنتر Quartus

Table of Contents	Flow Summary
- Flow Summary - Flow Settings - Flow Non-Default Global Settings - Flow Elapsed Time - Flow OS Summary - Flow Log - Analysis & Synthesis - Fitter - Flow Messages - Flow Suppressed Messages - Assembler - TimeQuest Timing Analyzer	Flow Status: Successful - Sat Aug 15 23:58:36 2026 Quartus II 64-Bit Version: 13.0.1 Build 232 06/12/2013 SP 1 53 Web Edition Revision Name: q5 Top-level Entity Name: booth_multiplier Family: Cyclone IV GX Total logic elements: 160 / 14,400 (1 %) Total combinational functions: 158 / 14,400 (1 %) Dedicated logic registers: 41 / 14,400 (< 1 %) Total registers: 41 Total pins: 36 / 81 (44 %) Total virtual pins: 0 Total memory bits: 0 / 552,960 (0 %) Embedded Multiplier 9-bit elements: 0 Total G&B Receiver Channel PCS: 0 / 2 (0 %) Total G&B Receiver Channel PMA: 0 / 2 (0 %) Total G&B Transmitter Channel PCS: 0 / 2 (0 %) Total G&B Transmitter Channel PMA: 0 / 2 (0 %) Total PLLs: 0 / 3 (0 %) Device: EP4CG15BF14C6 Timing Models: Final

شکل ۴: گزارش کامپایل موفق طرح با مصرف ۱۶۰ عنصر منطقی، ۴۱ ثبات و ۳۶ پایه.



۸ نتیجه‌گیری

در این آزمایش یک ضرب‌کننده‌ی علامت‌دار بوث با مسیر داده و واحد واپایش مستقل طراحی شد. نقشه‌ی مرزها و شیفت‌دهنده‌ی بشکه‌ای امکان مصرف چند بیت ضریب در یک مرحله را فراهم کردند؛ در نتیجه میانگین مراحل محاسباتی برای تمام زوج‌های هشت‌بیتی از ۸ به ۴/۵۰ کاهش یافت. بیت نگهبان انباره نیز صحت حالت‌های مرزی مکمل دو را حفظ کرد. آزمون جامع همه‌ی زوج ورودی بدون خطا پایان یافت و صحت تابعی مدل وریلاگ را تأیید کرد.