



دائوش گاه صنوعت شى شى ف
دائوش كده مهئودسى كامپىوتر

عئووائو:

گزارش آزمایش هفتم

Experiment 7: Seven-bit UART Transmitter and Receiver

اعضای گروه

كىارش شجاعى ارائوى

سىئوا فعالىت

پارسا مل كىائو

ئوام درس

آزمایشگاه طراحى سامائوههائى رقمى

ئوىم سال تابستائو ۱۴۰۵

ئوام استاد درس

دکتر اچلالى

۲ قالب فریم و محاسبات زماٹوی

خط سیریال در حالت بی کار مقدار منطقى یك دارد شروع فریم با صفرش دئو خط مشخص می شود پس از بیت شروع بیت توازن و سپس هفت بیت داده به ترتیب LSB-first ارسال می شود و بیت توقف مقدار یك دارد و پایاٹو فریم را مشخص می كند بیت توازن از XOR كاهشى هفت بیت داده به دست می آید:

$$P = D_0 \oplus D_1 \oplus D_2 \oplus D_3 \oplus D_4 \oplus D_5 \oplus D_6 \quad (1)$$

در نؤت یچه XOR همى بیت های داده و بیت توازن صفر و توازن زوج برقرار است جدول ۱ اجزای فریم را خلاصه می كند

جدول ۱: قالب ده بیتی فریم اختصاى آزمایش

ترتیب	نؤماد	مقدار یا نؤقش
۱	Start	صفر
۲	Parity	XOR هفت بیت داده
بیت ۹ تا ۱	D_0 تا D_6	داده از بیت كم ارزش
۱۰	Stop	یك

برای ساعت ۵۰ مگاهرتز و نؤرخ ۱۱۵۲۰۰ بیت بر ثانؤیه داریم:

$$\text{BIT_TICKS} = \frac{50,000,000}{115,200} \simeq 434 \quad (2)$$

نؤرخ واقعى حاصل از تقسىم صحیح برابر ۱۱۵۲۰۰/۳۷ بیت بر ثانؤیه و خطای نؤسبى آئو تقریباً ۰.۰۶۴٪ درصد است هر فریم ده بیتی ۴۰۰ چرخه ساعت و در فرکانس ۵۰ مگاهرتز تقریباً ۸/۸۶ میكروثانؤیه طول می كشد پارامتر BIT_TICKS در هر دو پىماٹوه مقدار پىش فرض ۴۰۰ دارد و در شبى سازى می توائد با مقدار كوچك ترى مائوند ۲ جایگزى نؤشود

بک معماری سامانوه و فایلهای طراحی

جدول ۲: مسیولیت پروتوده‌های اصلی را نئشائومیده‌
جدول ۲: پی‌مانوه‌ا و مسیولیت آئوها در طرح UART

پروتوده	مسیولیت
UARTSender.v	ذخی‌رهی داده محاس‌به‌ی ت‌وازنوت‌ولی‌د فریم‌س‌ری‌ال و اعل‌ام busy
UARTReceiver.v	هم‌زم‌ائوس‌ازی rx، نئوم‌ئوه‌برداری، بازس‌ازی داده و اع‌ت‌بارس‌ئو‌ج‌ی فریم
UARTTop.v	ات‌صال مس‌ت‌قی‌م tx فرس‌ت‌ئوده به rx گ‌ی‌رئوده
Tester.v	اج‌رای رگ‌رسی‌وئو‌جام‌ع و خ‌ودک‌ئوت‌رل
پروتوده‌های *tb_uart	ب‌ررسی مس‌ت‌قل هر ال‌زام‌عمل‌کردی و ح‌ال‌ت‌خ‌ط‌ا

خ‌ط‌وط ۱۸ تا ۴۱ بک پروتوده‌ی UARTTop.v ات‌صال مس‌ت‌قی‌م ح‌لق‌ه‌ی بازگ‌شت و انئوت‌قال
ی‌ک‌س‌ائو پارام‌تر زم‌ائوی به دو پی‌مانوه را نئشائومیده‌ئود

```

18     UARTSender #(.BIT_TICKS(BIT_TICKS)) sender (
19         .clk(clk),
20         .rstN(rstN),
21         .new_data(new_data),
22         .send_data(send_data),
23         .tx(tx),
24         .busy(busy)
25     );
26
27     UARTReceiver #(.BIT_TICKS(BIT_TICKS)) receiver (
28         .clk(clk),
29         .rstN(rstN),
30         .rx(tx),
31         .rec_data(rec_data),
32         .rec_new_data(rec_new_data),
33         .correct_data(correct_data)
34     );

```

۴ طراحی فرست‌ننده UART

۴-۱ رابط و سی‌است پذیرش درخ‌واس‌ت

ورودی‌های فرست‌ننده شامل `clk`، بازنش‌ا‌ئوی فعال پای‌ئو `rstN`، پالس‌ی‌ک‌چرخ‌های `new_data` و داده‌ی هفت‌بیتی `send_data` هست‌ئود خروجی `tx` خط‌سری‌ال و خروجی `busy` نش‌ا‌ئوده‌ئوده‌ی فعال‌بود‌ئو ارسال‌است فقط اگر `new_data` در لب‌ه‌ی بال‌اروئوده‌ی ساعت و در حالت `IDLE` فعال‌باش‌د درخ‌واس‌ت پذیرفته‌م‌یش‌ود داده و ت‌واز‌ئو هم‌ا‌ئو لحظه‌ذخیره‌م‌یش‌وئود؛ ازای‌ئوروت‌غ‌ی‌رورودی در می‌ا‌ئو‌ه‌ی ارسال‌برفریم‌جاری‌ا‌ثر‌ئودارد

۲-۴ ماشی ئۇحالات و تولی د خروجی

ماشی ئۇحالات فرستئۇده پئۇج مرحلهی IDLE، START، PARITY، DATA و STOP دارد
خطوط ۴۵ تا ۴۸ پروئۇدهی UARTSender.v تولی د مستقی م خروجی ها از حالت جاری را
ئوشائو می دهئود

```
45      assign busy = state != IDLE;
46      assign tx = state == START ? 1'b0 :
47              state == PARITY ? parity_latch :
48              state == DATA ? data_latch[bit_index] : 1'b1;
```

خطوط ۵۹ تا ۷۸ همائو پروئۇده ئوشائو می دهئود که درخواس ت فقط در حالت بی کار
پذیرفته و داده و توازنو در ثبات های داخلی ذخیره می شوئود

```
59      IDLE: begin
60          tick_count <= {TICK_WIDTH{1'b0}};
61          bit_index <= 3'd0;
62          if (new_data) begin
63              data_latch <= send_data;
64              parity_latch <= ^send_data;
65              state <= START;
66          end
```

شمارئۇدهی tick_count هر ئوماد را دقایقاً BIT_TICKS چرخه پای دار ئوگه می دارد درخواس ت
جدید هئوگام busy ئوادی ده گرفت ه می شود و ئوه صف می شود و ئوه فریم را از اب ت دا آغاز
می کئود

۵ طراحی گیت‌رئوده UART

۱-۵ هم‌زمان‌سازی و تشخیص‌شروع

ورودی rx نوسبت به clk نواهم‌گام است. خطوط ۴۹ تا ۵۸ پروتئوده UARTReceiver.v هم‌زمان‌سازی دو ثبات‌ی را نواش‌انو می‌ده‌نود که ماش‌ی نواحات را از ورودی خام‌جدا می‌ک‌نود.

```
49 // Two flip-flops isolate the FSM from an asynchronous serial input.
50 always @(posedge clk or negedge rstN) begin
51     if (!rstN) begin
52         rx_meta <= 1'b1;
53         rx_sync <= 1'b1;
54     end else begin
55         rx_meta <= rx;
56         rx_sync <= rx_meta;
57     end
58 end
```

گیت‌رئوده در IDLE تا ماش‌اده‌ی صفر هم‌زمان‌نواش‌ده منتظر می‌مان‌ود و سپس در می‌ان‌وه‌ی بازه‌ی بی‌ت‌شروع صفرمان‌ودن‌وخط را بررسی می‌ک‌نود. بازگشت خط به ی‌ک پیش‌از نوقطه‌ی می‌ان‌وی باعث رد‌شروع کاذب می‌ش‌ود.

۲-۵ نواون‌وبرداری و اع‌ت‌بارس‌نواج‌ی

پس از تأ‌ی‌د‌شروع گیت‌رئوده به‌ترت‌ی ب‌ت‌وازن‌و بی‌ت‌های D تا D_e و بی‌ت‌توقف را با فاصل‌ه‌ی ی‌ک BIT_TICKS نواون‌وبرداری می‌ک‌نود. خطوط ۱۱۵ تا ۱۲۵ پروتئوده گیت‌رئوده شرط‌نوا‌ه‌ی اع‌ت‌بار فریم را نواش‌انو می‌ده‌نود.

```

117          STOP: begin
118              if (tick_count == LAST_TICK) begin
119                  tick_count <= {TICK_WIDTH{1'b0}};
120                  rec_new_data <= 1'b1;
121                  if (rx_sync && ((^data_latch) == parity_latch)) begin
122                      rec_data <= data_latch;
123                      correct_data <= 1'b1;
124                  end
125                  state <= IDLE;

```

برای هر فریم کامل `rec_new_data` دقایقاً یک چرخه فعال می‌شود `correct_data` فقط در هم‌اکنون چرخه و برای فریم معتبری که است `rec_data` در فریم توابع تبری تغیری نومی‌کند؛ پس خطای توازن یا توقف داده‌ی معتبر قبلی را از بی‌نومی‌برد

۶ روش آزمون و پوشش الزامات

همه‌ی آزمون‌گرها ساعت با دوره‌ی ۱۰ نانو ثانیه‌ی تولیدی می‌کنند ابتدا بازتوازی را اعمال می‌کنند و ورودی‌ها را در از لبه‌ی نومی‌توازی تغیری می‌دهند و برای انوت‌ظاها کرائو زمائو محدود دارند مقایسه‌ها با `case equality` انوچام می‌شوند تا مقادی ر نواش نواخته معتبر تل‌قی نواش وند ج‌دول **بک** نوت‌ی‌جه‌ی اجرای واقعی هر آزمون را خل‌اصه می‌کند

ک تحلیل شبیه‌سازی‌ها

ک-۱ دریافت معتبر

برای داده‌ی `7'b1011001` معادل `0x59`، توازن ص‌ف‌ر است **۱** بادی خط `tx` را با ترتیب بیت شروع توازن هفت بیت داده و بیت توقف و هم‌چون‌ی نوا فعال بود نوا `busy` در س‌راسر فریم نواش نوا ده‌د

شکل **۲** بادی بازسازی `rec_data=7'b1011001` و هم‌زمان‌ی پال‌س‌های `rec_new_data` و `correct_data` را نواش نوا ده‌د

جدول یک: پوشش و توتی‌جهی آزمون‌های خودک‌توت‌رل

آزمون‌تو	ه‌د‌ف	توت‌ی‌ج‌ه
tb_uart_frame_format	ت‌ر‌ت‌ی‌ب‌د‌ه‌توم‌اد‌و‌دوام‌۴‌ب‌گ‌۴‌چ‌ر‌خ‌ه‌ای‌ه‌ر‌توم‌اد	PASS
tb_uart_valid	د‌ر‌ی‌ا‌ف‌ت‌م‌ع‌ت‌ب‌ر‌م‌ق‌د‌ار‌7'b1011001	PASS
tb_uart_parity_error	ر‌د‌ت‌وا‌ز‌تو‌م‌ع‌ک‌وس‌ش‌د‌ه	PASS
tb_uart_stop_error	ر‌د‌ب‌ی‌ت‌ت‌وق‌ف‌ص‌ف‌ر	PASS
tb_uart_back_to_back	د‌ر‌ی‌ا‌ف‌ت‌م‌ر‌ت‌ب‌د‌و‌ف‌ر‌ی‌م‌م‌ت‌و‌ال‌ی	PASS
tb_uart_busy_ignore	تو‌اد‌ی‌د‌ه‌گ‌ر‌ف‌ت‌تو‌د‌ر‌خ‌واس‌ت‌ه‌تو‌گ‌ام‌busy	PASS
tb_uart_reset_idle	م‌ق‌اد‌ی‌ر‌خ‌ر‌وج‌ی‌د‌ر‌ب‌از‌تو‌ش‌ائو‌ی‌و‌ب‌ی‌ک‌اری	PASS
tb_uart_output_pulses	ت‌پ‌ه‌تو‌ای‌ی‌ک‌چ‌ر‌خ‌ه‌ای‌پ‌ال‌س‌ه‌ا	PASS
tb_uart_all_values	ه‌م‌ه‌ی‌۱۲۸‌م‌ق‌د‌ار‌ه‌ف‌ت‌ب‌ی‌ت‌ی	PASS
tb_uart_false_start	ر‌د‌ش‌ر‌وع‌ک‌اذ‌ب‌و‌ب‌ازی‌اب‌ی	PASS
Tester	ر‌گ‌ر‌س‌ی‌و‌تو‌ج‌ام‌ع‌ه‌م‌ه‌ی‌س‌تو‌اری‌و‌ه‌ا	PASS

ک-۲ خط‌ای‌ت‌وا‌ز‌تو

پ‌س‌از‌د‌ر‌ی‌ا‌ف‌ت‌ی‌ک‌م‌ق‌د‌ار‌م‌ع‌ت‌ب‌ر‌م‌ق‌د‌ار‌0x2D‌ب‌ا‌ت‌وا‌ز‌تو‌م‌ع‌ک‌وس‌ش‌د‌ه‌ا‌ع‌م‌ال‌م‌ی‌ش‌ود‌ش‌ک‌ل
 یک‌ب‌ای‌د‌ف‌ع‌ال‌ش‌د‌تو‌پ‌ال‌س‌پ‌ای‌ائو‌ص‌ف‌ر‌م‌ائو‌د‌تو‌ا‌ع‌ت‌ب‌ار‌و‌ح‌ف‌ظ‌آ‌خ‌ر‌ی‌تو‌د‌اد‌ه‌ی‌م‌ع‌ت‌ب‌ر‌را
 توش‌ائو‌د‌ه‌د‌

ک-۳ خط‌ای‌ب‌ی‌ت‌ت‌وق‌ف

د‌ر‌ش‌ک‌ل‌۴‌د‌اد‌ه‌و‌ت‌وا‌ز‌تو‌ص‌ح‌ی‌ح‌ائو‌د‌ا‌م‌ب‌ی‌ت‌ت‌وق‌ف‌ص‌ف‌ر‌اس‌ت؛‌ب‌تو‌اب‌رای‌تو‌rec_new_data
 پ‌ای‌ائو‌ف‌ر‌ی‌م‌را‌ا‌ع‌ل‌ام‌م‌ی‌ک‌تو‌د‌ولی‌correct_data‌ص‌ف‌ر‌م‌ی‌مائو‌د‌

ک-۴ ف‌ر‌ی‌م‌ه‌ای‌م‌ت‌و‌ال‌ی

ش‌ک‌ل‌۵‌ب‌ای‌د‌د‌و‌م‌ق‌د‌ار‌0x59‌و‌0x2D‌را‌د‌ر‌تو‌خ‌س‌ت‌ی‌تو‌ف‌ر‌ص‌ت‌ق‌ائو‌تو‌ی‌م‌ت‌و‌ال‌ی‌و‌د‌و‌پ‌ال‌س
 پ‌ای‌ائو‌م‌ر‌ت‌ب‌توش‌ائو‌د‌ه‌د‌

۵-ک درخواس ت هئوگام busy

درش کل ۶ هئوگام ارسال 0x59، درخواس ت 0x2D در بازه‌ی busy اعمال می‌شود فریم ئوخست ئوباید تغیری کئود و پالس پای‌ائو دومی ئوباید تولىد شود

۶-ک بازئوش‌ائوی و حال ت بی‌کار

ش کل ۷ باید ئوش‌ائو دهد که با فعال‌شدن $rstN=0$ ، خروجی tx ی‌ک، busy صرف‌ر داده‌ی گى‌رئوده صرف و پرچم‌های دریافت غی‌رفعال هست‌ئود

۷-ک په‌ئوای پالس‌های خروجی

ش کل ۸ بایدی‌ک چرخ‌های بودئو `rec_new_data` و هم‌رازی `correct_data` را در فریم مع‌ت‌بر و صرف‌رم‌ائودئو‌ائو را در فریم ئوام‌ع‌ت‌بر ئوش‌ائو دهد

۸-ک شروع کاذب

درش کل ۹ ی‌ک پالس صرف‌ر کوت‌اه‌تر از ئویم بیت ئوباید completion ای‌جاد کئود دریافت صحیح فریم بعدی ئویز بازیابی گى‌رئوده را اثبات می‌کئود

۹-ک بررسی هم‌ی‌مقادی‌ر هفت‌بیتی

آزم‌وئو‌جام‌ع مقادی‌ر 0x00 تا 0x7F را به‌ترتیب ارسال کرد و برای هر مقدار دق‌یقاً ی‌ک پای‌ائو مع‌ت‌بر با داده‌ی برابر ورودی به‌دست آمد ش‌کل‌های ۱۰ تا ۱۱ چهار بخش ای‌ئو پی‌م‌ایش را ئوم‌ایش می‌ده‌ئود

ش کل ۱۱ ادامه‌ی پی‌م‌ایش مقادی‌ر هفت‌بیتی را ئوش‌ائو می‌ده‌د

ش کل ۱۲ بخش سوم پی‌م‌ایش را ئوم‌ایش می‌ده‌د

ش کل ۱۳ پای‌ائو پی‌م‌ایش تا 0x7F را ئوش‌ائو می‌ده‌د

۸ خروجی واقعی رگرسی وئو جامع

کد موجود با Icarus Verilog 12.0 کامپایل و اجرا شد خروجی واقعی پی‌ام‌توئی Tester به صورت زیر بود:

```
PASS: reset and idle outputs
TEST: exact valid frame and symbol timing
TEST: request asserted while busy
TEST: required consecutive frames
TEST: exhaustive seven-bit loopback
TEST: valid raw receiver frame
TEST: required parity error
TEST: required stop-bit error
TEST: false-start rejection and recovery
PASS: complete DSDL7 UART regression
```

هر ده آزمون مس‌تقل‌توی‌ز با کد خروجی ص‌فر و پی‌ام‌توئی PASS پای‌اتوی‌افت‌آزمون‌توق‌ال‌ب فریم دوام ۴۴۴ چرخ‌های هر توم‌اد‌آزمون‌تو‌جام‌ت‌ام‌۱۲۸ داده و آزمون‌های خطا رفتار مورد‌اتوت‌ظار را تأیید کردتود

۹ بررسی س‌توت‌ز

طرح با Yosys 0.33 خوانوده و به س‌ل‌س‌ل‌م‌رات‌ب UARTTop تبدیل شد گذر‌check ص‌فر مش‌کل‌گزارش‌کرد پس از تبدیل‌فرای‌توده و به‌تو‌س‌ازی، گ‌یرتوده ۶۶ س‌لول‌فرست‌توده ۴۵ س‌لول‌و‌کل‌س‌ل‌س‌ل‌م‌رات‌ب ۱۰۸ س‌لول‌داشت‌ای‌تو‌اع‌داد‌توت‌ی‌ج‌ه‌ی‌بررسی عموم‌ی‌RTL هست‌تود و جای‌گ‌زی‌تو‌گزارش‌واب‌ست‌به‌قطع‌ه‌ی‌ه‌دف‌در Quartus توی‌ست‌تود


ش‌کل ۱۴ بای‌د‌پای‌تو‌موفق‌مرحله‌ی‌Analysis & Synthesis را توش‌اتود

ش‌کل ۱۵ بای‌د‌س‌ل‌س‌ل‌م‌رات‌ب UARTTop و ات‌صال‌مس‌ت‌قی‌م‌فرست‌توده و گ‌یرتوده را توم‌ای‌ش‌ده


ش‌کل ۱۶ بای‌د‌خل‌اص‌ه‌ی‌من‌ابع‌م‌صرف‌ی‌قطع‌ه‌ی‌اتوت‌خاب‌ش‌ده را توش‌اتود

۱۰. توتی‌ج‌گی‌ری


فرست‌ئوده و گی‌رئوده‌ی UART هفت‌بیتی با قالب اختیارص‌صی parity-before-data پی‌اده‌سازی‌ش‌دئود فرست‌ئوده با ذخی‌ره‌ی داده در لحظه‌ی پذیرش درخ‌واس‌ت و ئوادی‌ده‌گ‌رفت‌ئو درخ‌واس‌ت‌های زم‌ائو busy از تغ‌یری‌ر‌فریم فعال‌جل‌وگی‌ری می‌ک‌ئود گی‌رئوده با هم‌زم‌ائوس از دو مرحله‌ای، تأی‌د‌ش‌روع در می‌ائو‌هی‌بیت و ئوم‌وئو‌ه‌برداری هم‌فاز داده را باز‌سازی و خ‌ط‌اه‌ای توازن‌ئو و توق‌ف را تش‌خی‌ص می‌ده‌د ی‌ک‌چرخ‌های بود‌ئو rec_new_data و correct_data ام‌ک‌ائو تش‌خی‌ص‌فریم‌های مت‌والی را فراهم می‌س‌ازد موفقی‌ت‌ی‌ازده‌ش‌بی‌ه‌سازی و بر‌رسی ص‌ف‌رخ‌ط‌ای Yosys ئوش‌ائو می‌ده‌د RTL موجود الزامات عمل‌کردی و ساختاری تع‌ری‌ف‌ش‌ده را برآورده می‌ک‌ئود تص‌اویری‌ش‌کل موج و سه‌خ‌روجی Quartus بای‌د‌پیش از ئوس‌خ‌هی‌ئو‌ه‌ای قابل‌ارائه در مح‌له‌ای تع‌یی‌ئوش‌ده‌قرار گی‌رئود



شکل ۱: شکل موج فرست‌شده برای فریم معتبر 0x59 و ترتیب دقتی ده نوبت سریال




شکل ۲: شکل موج گیرشده برای دریافت معتبر 0x59 و پالس‌های یک‌چرخه‌ای پای‌اوت و اع‌ت‌بار




شکل ۳: رد فریم 0x2D با بیت توازن نادرست و حفظ آخری نوار `rec_data` معتبر




شکل ۴: رد فریم دارای بیت توقف صفر با وجود داده و توازن صحیح




شکل ۵: ارسال متوالی 0x59 و 0x2D و دریافت دو بایتی مجاری متتالی به هم انوار ترتیب



شکل ۶: نوا دی ده گرفت نوار در خواست دوم در زمان busy و نوبود فریم ی completion دوم




شکل ۷: مقادیر خروجی‌های خروجی‌ها هتوگام بازنشانی‌های فعال پای‌ی‌تو و حالت بی‌کار




شکل ۸: مقایسه‌ی پالس‌های completion و validity در فریم معتبر و نواقص




شکل ۹: رد پالس شروع کوتاه و دریافت صحیح فریم بعدی پس از بازیابی




شکل ۱۰: بخش نخست پیمایش جامع مقادیر هفت‌بیتی از ابتدای دامنه



شکل ۱۱: بخش دوم پیمایش جامع مقادیر هفت‌بیتی



شکل ۱۲: بخش سوم پیمایش جامع مقادیر هفت‌بیتی



شکل ۱۳: بخش پایانی پیمایش تا 0x7F و دریافت معتبر آخرین مقدار


RTL analysis & synthesis verification

Vendor-neutral synthesis evidence (Yosys equivalent; not a Quartus capture)

Read Verilog	3 synthesizable RTL modules	PASS
Hierarchy check	UARTTop → sender + receiver	PASS
Process lowering	No remaining RTL processes	PASS
Structural check	Found and reported 0 problems	PASS

Evidence source: Yosys 0.33 executed against UARTSender.v, UARTReceiver.v and UARTTop.v

شکل ۱۴: نتایج مرحله Analysis & Synthesis در Quartus و ثبت خطای طراحی



شکل ۱۵: نمودار RTL شامل UARTTop، UARTSender، UARTReceiver و اتصال مستقیم tx به rx

Post-synthesis RTL resource summary

Yosys generic-cell statistics; target-device Quartus utilization is not claimed

UARTReceiver	63 generic cells	CHECKED
UARTSender	45 generic cells	CHECKED
UARTTop instances	2 submodules	CHECKED
Complete hierarchy	108 generic cells	CHECKED

Evidence source: Yosys 0.33 executed against UARTSender.v, UARTReceiver.v and UARTTop.v

شکل ۱۶: خلاصه‌ی Resource Utilization پروژه‌ی Quartus برای قطعه‌ی هدف